JP2003264259A - 半導体装置及びその実装方法 - Google Patents
半導体装置及びその実装方法Info
- Publication number
- JP2003264259A JP2003264259A JP2002063072A JP2002063072A JP2003264259A JP 2003264259 A JP2003264259 A JP 2003264259A JP 2002063072 A JP2002063072 A JP 2002063072A JP 2002063072 A JP2002063072 A JP 2002063072A JP 2003264259 A JP2003264259 A JP 2003264259A
- Authority
- JP
- Japan
- Prior art keywords
- solder bumps
- mounting
- semiconductor device
- wiring board
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 実装基板に塔載された配線基板の表裏面のう
ちの一方の面側に実装基板と電気的に接続された複数の
はんだバンプを有する半導体装置及びその実装方法にお
いて、バンプと実装基板の接続状態を好適に検査する方
法を提供すること。 【解決手段】 本発明では、配線基板３の一方の面の四
隅及び中心部には、はんだバンプ１０の外形サイズより
も小さい外形サイズで形成された五つの検査用はんだバ
ンプ１１Ａ〜１１Ｅが設けられている。そのため、検査
用はんだバンプ１１Ａ〜１１Ｅ間の導電検査を行い、四
隅に設けられた検査用はんだバンプ１１Ａ〜１１Ｄと中
心部に設けられた検査用はんだバンプ１１Ｅとの間が電
気的に導通している場合には、全てのはんだバンプ１０
が実装基板３と接続している状態と判断することができ
る。よって、Ｘ線を用いることなく、はんだバンプ１０
と実装基板３の接合状態を検査することができる。
ちの一方の面側に実装基板と電気的に接続された複数の
はんだバンプを有する半導体装置及びその実装方法にお
いて、バンプと実装基板の接続状態を好適に検査する方
法を提供すること。 【解決手段】 本発明では、配線基板３の一方の面の四
隅及び中心部には、はんだバンプ１０の外形サイズより
も小さい外形サイズで形成された五つの検査用はんだバ
ンプ１１Ａ〜１１Ｅが設けられている。そのため、検査
用はんだバンプ１１Ａ〜１１Ｅ間の導電検査を行い、四
隅に設けられた検査用はんだバンプ１１Ａ〜１１Ｄと中
心部に設けられた検査用はんだバンプ１１Ｅとの間が電
気的に導通している場合には、全てのはんだバンプ１０
が実装基板３と接続している状態と判断することができ
る。よって、Ｘ線を用いることなく、はんだバンプ１０
と実装基板３の接合状態を検査することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、実装基板に塔載さ
れた配線基板の表裏面のうちの一方の面側に実装基板と
電気的に接続された複数のはんだバンプを有する半導体
装置及びその実装方法に関するものである。
れた配線基板の表裏面のうちの一方の面側に実装基板と
電気的に接続された複数のはんだバンプを有する半導体
装置及びその実装方法に関するものである。
【０００２】
【従来技術】この種の半導体装置として、例えばＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置があ
る。図４は、このＢＧＡ型半導体装置２１を例示してい
る。
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置があ
る。図４は、このＢＧＡ型半導体装置２１を例示してい
る。
【０００３】この図４に示されるように、ＢＧＡ型半導
体装置２１とは、回路配線を有する配線基板２３の表面
に半導体チップ２４を搭載し、回路配線と半導体チップ
２４をＡｕなどからなるワイヤー２５で電気的に接続し
たのち、封止樹脂２７で半導体チップ２４及びワイヤー
２５を封止したものを示し、また、配線基板２３の裏面
には半導体チップ２４と電気的に接続された複数のラン
ド端子２３Ａが設けられており、このランド端子２３Ａ
の上に、はんだバンプ３０を形成して外部電極としてい
る。
体装置２１とは、回路配線を有する配線基板２３の表面
に半導体チップ２４を搭載し、回路配線と半導体チップ
２４をＡｕなどからなるワイヤー２５で電気的に接続し
たのち、封止樹脂２７で半導体チップ２４及びワイヤー
２５を封止したものを示し、また、配線基板２３の裏面
には半導体チップ２４と電気的に接続された複数のラン
ド端子２３Ａが設けられており、このランド端子２３Ａ
の上に、はんだバンプ３０を形成して外部電極としてい
る。
【０００４】そして、このＢＧＡ型半導体装置２１を、
上記ランド端子２３Ａと対向する位置に設けられたラン
ド端子２２Ａを有する実装基板２２の上に位置決めして
搭載し、ＢＧＡ型半導体装置２１及び実装基板２２に加
熱を施すことによりはんだバンプ３０を溶融して、配線
基板２３の裏面に設けられたランド端子２３Ａと実装基
板２２の表面に設けられたランド端子２２Ａとを接続す
るという半導体装置の実装方法が知られている。
上記ランド端子２３Ａと対向する位置に設けられたラン
ド端子２２Ａを有する実装基板２２の上に位置決めして
搭載し、ＢＧＡ型半導体装置２１及び実装基板２２に加
熱を施すことによりはんだバンプ３０を溶融して、配線
基板２３の裏面に設けられたランド端子２３Ａと実装基
板２２の表面に設けられたランド端子２２Ａとを接続す
るという半導体装置の実装方法が知られている。
【０００５】ところで、はんだバンプ３０を溶融する際
の加熱処理により、配線基板２３や封止樹脂２７が熱膨
張するが、これら配線基板２３と封止樹脂２７の熱膨張
率は相違しているため、温度上昇とともにＢＧＡ型半導
体装置２１には反りが発生してしまう。
の加熱処理により、配線基板２３や封止樹脂２７が熱膨
張するが、これら配線基板２３と封止樹脂２７の熱膨張
率は相違しているため、温度上昇とともにＢＧＡ型半導
体装置２１には反りが発生してしまう。
【０００６】そして、この反りによって、はんだバンプ
３０が実装基板２２から離れてしまい、ＢＧＡ型半導体
装置２１と実装基板２２が電気的にオープンな状態（非
接続状態）になってしまうという問題があった。
３０が実装基板２２から離れてしまい、ＢＧＡ型半導体
装置２１と実装基板２２が電気的にオープンな状態（非
接続状態）になってしまうという問題があった。
【０００７】そこで、はんだバンプ３０と実装基板２２
の接続状態を検査するために、ＢＧＡ型半導体装置２１
を実装基板２２に実装した後に、ＢＧＡ型半導体装置２
１及び実装基板２２にＸ線を照射し、これらＢＧＡ型半
導体装置２１及び実装基板２２を透過させることによっ
て、はんだバンプ３０と実装基板２２の接合状態を検査
する方法が用いられている。
の接続状態を検査するために、ＢＧＡ型半導体装置２１
を実装基板２２に実装した後に、ＢＧＡ型半導体装置２
１及び実装基板２２にＸ線を照射し、これらＢＧＡ型半
導体装置２１及び実装基板２２を透過させることによっ
て、はんだバンプ３０と実装基板２２の接合状態を検査
する方法が用いられている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来技術では、Ｘ線を用いてはんだバンプ３０と実装基板
２２の接合状態を検査しているが、現在、このＸ線がＢ
ＧＡ型半導体装置２１の特性に及ぼす影響の有無は明確
化されていないため、Ｘ線を用いることなく、はんだバ
ンプ３０と実装基板２２の接合状態を検査する方法が望
まれている。
来技術では、Ｘ線を用いてはんだバンプ３０と実装基板
２２の接合状態を検査しているが、現在、このＸ線がＢ
ＧＡ型半導体装置２１の特性に及ぼす影響の有無は明確
化されていないため、Ｘ線を用いることなく、はんだバ
ンプ３０と実装基板２２の接合状態を検査する方法が望
まれている。
【０００９】そこで、本発明の目的は、上記問題点に鑑
み、実装基板に塔載された配線基板の表裏面のうちの一
方の面側に実装基板と電気的に接続された複数のはんだ
バンプを有する半導体装置及びその実装方法において、
はんだバンプと実装基板の接続状態を好適に検査する方
法を提供することにある。
み、実装基板に塔載された配線基板の表裏面のうちの一
方の面側に実装基板と電気的に接続された複数のはんだ
バンプを有する半導体装置及びその実装方法において、
はんだバンプと実装基板の接続状態を好適に検査する方
法を提供することにある。
【００１０】
【課題を解決するための手段】請求項１に記載の半導体
装置は、実装基板に塔載された配線基板の表裏面のうち
の一方の面側に、実装基板と電気的に接続された複数の
はんだバンプを有する半導体装置において、配線基板の
一方の面側に、はんだバンプの外形サイズよりも小さい
外形サイズで形成された複数の検査用はんだバンプが設
けられていることを特徴としている。
装置は、実装基板に塔載された配線基板の表裏面のうち
の一方の面側に、実装基板と電気的に接続された複数の
はんだバンプを有する半導体装置において、配線基板の
一方の面側に、はんだバンプの外形サイズよりも小さい
外形サイズで形成された複数の検査用はんだバンプが設
けられていることを特徴としている。
【００１１】請求項１に記載の発明によれば、検査用は
んだバンプは、はんだバンプの外形サイズよりも小さい
外形サイズで形成されているため、はんだバンプを溶融
する際の加熱処理などにより配線基板が熱膨張し反りが
発生した際には、はんだバンプよりも検査用はんだバン
プの方が実装基板から離れやすく、電気的にオープンな
状態になりやすい。
んだバンプは、はんだバンプの外形サイズよりも小さい
外形サイズで形成されているため、はんだバンプを溶融
する際の加熱処理などにより配線基板が熱膨張し反りが
発生した際には、はんだバンプよりも検査用はんだバン
プの方が実装基板から離れやすく、電気的にオープンな
状態になりやすい。
【００１２】そのため、半導体装置を実装基板に実装し
た後に、検査用はんだバンプ間の導電検査を行い、検査
用はんだバンプ間が電気的に導通している場合には、全
てのはんだバンプが実装基板と接続している状態と判断
することができるため、Ｘ線を用いることなく、はんだ
バンプと実装基板の接合状態を検査することができる。
た後に、検査用はんだバンプ間の導電検査を行い、検査
用はんだバンプ間が電気的に導通している場合には、全
てのはんだバンプが実装基板と接続している状態と判断
することができるため、Ｘ線を用いることなく、はんだ
バンプと実装基板の接合状態を検査することができる。
【００１３】請求項２に記載の半導体装置は、検査用は
んだバンプは、配線基板の一方の面の周縁領域及びその
中央領域に設けられていることを特徴としている。
んだバンプは、配線基板の一方の面の周縁領域及びその
中央領域に設けられていることを特徴としている。
【００１４】請求項２に記載の発明によれば、検査用は
んだバンプは配線基板の一方の面の周縁領域及びその中
央領域に設けられているため、はんだバンプを溶融する
際の加熱処理などにより配線基板が熱膨張して、配線基
板が凹形状に変形した場合には、配線基板の一方の面の
周辺領域に設けられた検査用はんだバンプが最も実装基
板から離れやすく、配線基板が凸形状に変形した場合に
は、配線基板の一方の面の中央領域に設けられた検査用
はんだバンプが最も実装基板から離れやすい。
んだバンプは配線基板の一方の面の周縁領域及びその中
央領域に設けられているため、はんだバンプを溶融する
際の加熱処理などにより配線基板が熱膨張して、配線基
板が凹形状に変形した場合には、配線基板の一方の面の
周辺領域に設けられた検査用はんだバンプが最も実装基
板から離れやすく、配線基板が凸形状に変形した場合に
は、配線基板の一方の面の中央領域に設けられた検査用
はんだバンプが最も実装基板から離れやすい。
【００１５】そのため、半導体装置を実装基板に実装し
た後に、検査用はんだバンプ間の導電検査を行い、周縁
領域に設けられた検査用はんだバンプと中央領域に設け
られた検査用はんだバンプとの間が電気的に導通してい
る場合には、全てのはんだバンプが実装基板と接続して
いる状態と判断することができるため、Ｘ線を用いるこ
となく、はんだバンプと実装基板の接合状態を検査する
ことができる。
た後に、検査用はんだバンプ間の導電検査を行い、周縁
領域に設けられた検査用はんだバンプと中央領域に設け
られた検査用はんだバンプとの間が電気的に導通してい
る場合には、全てのはんだバンプが実装基板と接続して
いる状態と判断することができるため、Ｘ線を用いるこ
となく、はんだバンプと実装基板の接合状態を検査する
ことができる。
【００１６】請求項３に記載の半導体装置は、はんだバ
ンプは配線基板の一方の面にマトリックス状に配置され
るとともに、検査用はんだバンプは配線基板の一方の面
の四隅及びその中心部に設けられていることを特徴とし
ている。
ンプは配線基板の一方の面にマトリックス状に配置され
るとともに、検査用はんだバンプは配線基板の一方の面
の四隅及びその中心部に設けられていることを特徴とし
ている。
【００１７】請求項３に記載の発明によれば、はんだバ
ンプは配線基板の一方の面にマトリックス状に配置され
るとともに、検査用はんだバンプは配線基板の一方の面
の四隅及びその中心部に設けられているため、はんだバ
ンプを溶融する際の加熱処理などにより配線基板が熱膨
張して、配線基板が凹形状に変形した場合には、配線基
板の一方の面の四隅に設けられた検査用はんだバンプが
最も実装基板から離れやすく、配線基板が凸形状に変形
した場合には、配線基板の一方の面の中心部に設けられ
た検査用はんだバンプが最も実装基板から離れやすい。
ンプは配線基板の一方の面にマトリックス状に配置され
るとともに、検査用はんだバンプは配線基板の一方の面
の四隅及びその中心部に設けられているため、はんだバ
ンプを溶融する際の加熱処理などにより配線基板が熱膨
張して、配線基板が凹形状に変形した場合には、配線基
板の一方の面の四隅に設けられた検査用はんだバンプが
最も実装基板から離れやすく、配線基板が凸形状に変形
した場合には、配線基板の一方の面の中心部に設けられ
た検査用はんだバンプが最も実装基板から離れやすい。
【００１８】そのため、半導体装置を実装基板に実装し
た後に、検査用はんだバンプ間の導電検査を行い、四隅
に設けられた検査用はんだバンプと中心部に設けられた
検査用はんだバンプとの間が電気的に導通している場合
には、全てのはんだバンプが実装基板と接続している状
態と判断することができるため、Ｘ線を用いることな
く、はんだバンプと実装基板の接合状態を検査すること
ができる。
た後に、検査用はんだバンプ間の導電検査を行い、四隅
に設けられた検査用はんだバンプと中心部に設けられた
検査用はんだバンプとの間が電気的に導通している場合
には、全てのはんだバンプが実装基板と接続している状
態と判断することができるため、Ｘ線を用いることな
く、はんだバンプと実装基板の接合状態を検査すること
ができる。
【００１９】請求項４に記載の半導体装置の実装方法
は、実装基板に塔載される配線基板の表裏面のうちの一
方の面側に、実装基板と電気的に接続される複数のはん
だバンプとはんだバンプの外形サイズよりも小さい外形
サイズで形成された複数の検査用はんだバンプとを有す
る半導体装置を準備する準備工程と、実装基板に配線基
板を塔載し、はんだバンプ及び検査用はんだバンプを溶
融して実装基板に配線基板を実装する実装工程と、配線
基板側にて検査用はんだバンプ間を接続した後に、この
検査用はんだバンプ間の導通検査を行い、配線基板とは
んだバンプの接続状態を検査する検査工程とを備えたこ
とを特徴としている。
は、実装基板に塔載される配線基板の表裏面のうちの一
方の面側に、実装基板と電気的に接続される複数のはん
だバンプとはんだバンプの外形サイズよりも小さい外形
サイズで形成された複数の検査用はんだバンプとを有す
る半導体装置を準備する準備工程と、実装基板に配線基
板を塔載し、はんだバンプ及び検査用はんだバンプを溶
融して実装基板に配線基板を実装する実装工程と、配線
基板側にて検査用はんだバンプ間を接続した後に、この
検査用はんだバンプ間の導通検査を行い、配線基板とは
んだバンプの接続状態を検査する検査工程とを備えたこ
とを特徴としている。
【００２０】請求項４に記載の発明によれば、準備工程
において、検査用はんだバンプは、はんだバンプの外形
サイズよりも小さい外形サイズで形成されているため、
実装工程において、はんだバンプを溶融した際の加熱処
理により配線基板が熱膨張し反りが発生した際には、は
んだバンプよりも検査用はんだバンプの方が実装基板か
ら離れやすく、電気的にオープンな状態になりやすい。
において、検査用はんだバンプは、はんだバンプの外形
サイズよりも小さい外形サイズで形成されているため、
実装工程において、はんだバンプを溶融した際の加熱処
理により配線基板が熱膨張し反りが発生した際には、は
んだバンプよりも検査用はんだバンプの方が実装基板か
ら離れやすく、電気的にオープンな状態になりやすい。
【００２１】そのため、実装工程の後に行う検査工程に
おいて、検査用はんだバンプ間の導電検査を行い、検査
用はんだバンプ間が電気的に導通している場合には、全
てのはんだバンプが実装基板と接続している状態と判断
することができるため、Ｘ線を用いることなく、はんだ
バンプと実装基板の接合状態を検査することができる。
おいて、検査用はんだバンプ間の導電検査を行い、検査
用はんだバンプ間が電気的に導通している場合には、全
てのはんだバンプが実装基板と接続している状態と判断
することができるため、Ｘ線を用いることなく、はんだ
バンプと実装基板の接合状態を検査することができる。
【００２２】
【発明の実施の形態】以下、本発明の半導体装置をＢＧ
Ａ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に
適用した一実施形態を、図面に従って説明する。尚、本
実施形態のＢＧＡ型半導体装置は、例えば、携帯電話な
どの携帯情報端末機器やメモリモジュール、ＣＰＵモジ
ュールなどの電子装置に用いられる。
Ａ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に
適用した一実施形態を、図面に従って説明する。尚、本
実施形態のＢＧＡ型半導体装置は、例えば、携帯電話な
どの携帯情報端末機器やメモリモジュール、ＣＰＵモジ
ュールなどの電子装置に用いられる。
【００２３】図１には、本発明の一実施形態におけるＢ
ＧＡ型半導体装置１を実装基板２に搭載させたときの断
面構造を示し、図２には、図１におけるＡ―Ａ矢視断面
図を示す。
ＧＡ型半導体装置１を実装基板２に搭載させたときの断
面構造を示し、図２には、図１におけるＡ―Ａ矢視断面
図を示す。
【００２４】まず、図１に示されるように、本実施形態
のＢＧＡ型半導体装置１は、配線基板３の表裏面のうち
の一方の面側（図中の下面側）に外部接続用端子として
複数のはんだバンプ１０を設けて、他方の面側（図中の
上面側）に半導体チップ４を塔載した構成になってい
る。尚、この半導体チップ４は、配線基板３の他方の面
のチップ塔載領域に接着剤（図示せず）を介在して固着
されている。
のＢＧＡ型半導体装置１は、配線基板３の表裏面のうち
の一方の面側（図中の下面側）に外部接続用端子として
複数のはんだバンプ１０を設けて、他方の面側（図中の
上面側）に半導体チップ４を塔載した構成になってい
る。尚、この半導体チップ４は、配線基板３の他方の面
のチップ塔載領域に接着剤（図示せず）を介在して固着
されている。
【００２５】また、配線基板３は、例えば、ガラス繊維
にエポキシ樹脂またはポリイミド樹脂を含浸させた多層
配線構造の樹脂板で構成され、その平面形状は方形状で
形成されており、半導体チップ４は、例えば、単結晶珪
素からなる半導体基板及びこの半導体基板上に形成され
た配線層を主体とする構成になっており、その平面形状
は方形状で形成されている。
にエポキシ樹脂またはポリイミド樹脂を含浸させた多層
配線構造の樹脂板で構成され、その平面形状は方形状で
形成されており、半導体チップ４は、例えば、単結晶珪
素からなる半導体基板及びこの半導体基板上に形成され
た配線層を主体とする構成になっており、その平面形状
は方形状で形成されている。
【００２６】さらに、配線基板３の一方の面には、複数
のランド端子（バンプ接続用パッド）３Ａが形成され、
配線基板３の他方の面には複数のランド端子（ワイヤ接
続用パッド）３Ｂが形成されている。尚、これらランド
端子３Ａ、ランド端子３Ｂの夫々は、その平面形状は円
形状で形成されるとともに、配線基板３に形成された配
線を介して互いに電気的に接続されている。
のランド端子（バンプ接続用パッド）３Ａが形成され、
配線基板３の他方の面には複数のランド端子（ワイヤ接
続用パッド）３Ｂが形成されている。尚、これらランド
端子３Ａ、ランド端子３Ｂの夫々は、その平面形状は円
形状で形成されるとともに、配線基板３に形成された配
線を介して互いに電気的に接続されている。
【００２７】また、複数のランド端子３Ａは、配線基板
３の一方の面においてマトリックス状に配列され、複数
のランド端子３Ｂは、配線基板３の他方の面のチップ塔
載領域を囲むその周辺領域において半導体チップ４の各
辺に沿って配列されている。
３の一方の面においてマトリックス状に配列され、複数
のランド端子３Ｂは、配線基板３の他方の面のチップ塔
載領域を囲むその周辺領域において半導体チップ４の各
辺に沿って配列されている。
【００２８】また、半導体チップ４には、図示しない
が、論理回路システム、記憶回路システム、Ａ／Ｄ変換
回路システム、増幅回路システム、或いはこれらの混合
回路システム等が塔載されている。尚、これらの回路シ
ステムは、半導体基板に形成された半導体素子、配線層
に形成された配線等によって構成されている。
が、論理回路システム、記憶回路システム、Ａ／Ｄ変換
回路システム、増幅回路システム、或いはこれらの混合
回路システム等が塔載されている。尚、これらの回路シ
ステムは、半導体基板に形成された半導体素子、配線層
に形成された配線等によって構成されている。
【００２９】そして、半導体チップ４の表裏面のうちの
表面である回路形成面には、半導体チップ４の外周囲の
各辺に沿って複数の電極パッド（ボンディングパッド）
４Ａが形成されている。
表面である回路形成面には、半導体チップ４の外周囲の
各辺に沿って複数の電極パッド（ボンディングパッド）
４Ａが形成されている。
【００３０】この複数の電極パッド４Ａの夫々は、配線
層のうちの最上層の配線層に形成され、回路システムを
構成する半導体素子に配線を介して電気的に接続されて
いる。尚、複数の電極パッド４Ａの夫々は、例えばアル
ミニウム（Ａｌ）膜またはアルミニウム合金膜等で形成
されている。
層のうちの最上層の配線層に形成され、回路システムを
構成する半導体素子に配線を介して電気的に接続されて
いる。尚、複数の電極パッド４Ａの夫々は、例えばアル
ミニウム（Ａｌ）膜またはアルミニウム合金膜等で形成
されている。
【００３１】そして、半導体チップ４の電極パッド４Ａ
は、導電性のワイヤ５を介して、配線基板３の他方の面
に設けられたランド端子３Ｂに電気的に接続されてい
る。尚、ワイヤ５としては例えば金（Ａｕ）ワイヤを用
いており、ワイヤ５の接続方法としては、例えば熱圧着
に超音波振動を併用したボンディング法を用いている。
は、導電性のワイヤ５を介して、配線基板３の他方の面
に設けられたランド端子３Ｂに電気的に接続されてい
る。尚、ワイヤ５としては例えば金（Ａｕ）ワイヤを用
いており、ワイヤ５の接続方法としては、例えば熱圧着
に超音波振動を併用したボンディング法を用いている。
【００３２】また、半導体チップ４及びワイヤ５は、配
線基板３の他方の面側に形成された封止樹脂７によって
封止されている。尚、封止樹脂７は、例えば、フェノー
ル系硬化剤やシリコーンゴム及びフィラーが添加された
エポキシ系の樹脂などで形成されている。
線基板３の他方の面側に形成された封止樹脂７によって
封止されている。尚、封止樹脂７は、例えば、フェノー
ル系硬化剤やシリコーンゴム及びフィラーが添加された
エポキシ系の樹脂などで形成されている。
【００３３】また、図２に示されるように、配線基板３
の一方の面には、ランド端子３Ａと電気的かつ機械的に
接続された複数のはんだバンプ１０がマトリックス状に
設けられている。即ち、はんだバンプ１０は半導体チッ
プ４の電極パッド４Ａに電気的に接続されている。尚、
このはんだバンプ１０は、導電材として錫（Ｓｎ）―銀
（Ａｇ）組成の半田材で球形状に形成されている。
の一方の面には、ランド端子３Ａと電気的かつ機械的に
接続された複数のはんだバンプ１０がマトリックス状に
設けられている。即ち、はんだバンプ１０は半導体チッ
プ４の電極パッド４Ａに電気的に接続されている。尚、
このはんだバンプ１０は、導電材として錫（Ｓｎ）―銀
（Ａｇ）組成の半田材で球形状に形成されている。
【００３４】さらに、配線基板３の一方の面の四隅及び
中心部には、ランド端子３Ａと電気的かつ機械的に接続
されるとともに、はんだバンプ１０の外形サイズよりも
小さい外形サイズで形成された五つの検査用はんだバン
プ１１Ａ〜１１Ｅが設けられている。尚、検査用はんだ
バンプ１１Ａ〜１１Ｅは、上記はんだバンプ１０と同様
に、導電材として錫（Ｓｎ）―銀（Ａｇ）組成の半田材
で球形状に形成されている。
中心部には、ランド端子３Ａと電気的かつ機械的に接続
されるとともに、はんだバンプ１０の外形サイズよりも
小さい外形サイズで形成された五つの検査用はんだバン
プ１１Ａ〜１１Ｅが設けられている。尚、検査用はんだ
バンプ１１Ａ〜１１Ｅは、上記はんだバンプ１０と同様
に、導電材として錫（Ｓｎ）―銀（Ａｇ）組成の半田材
で球形状に形成されている。
【００３５】この検査用はんだバンプ１１Ａ〜１１Ｅ
は、配線基板３の他方の面にて夫々が配線１３により接
続されている。
は、配線基板３の他方の面にて夫々が配線１３により接
続されている。
【００３６】また、図１に示されるように、実装基板２
の一方の面には、配線基板３の一方の面に設けられた複
数のランド端子３Ａと対応するように配置された複数の
ランド端子２Ａが設けられている。尚、このランド端子
２Ａは、その平面形状は円形状で形成されている。
の一方の面には、配線基板３の一方の面に設けられた複
数のランド端子３Ａと対応するように配置された複数の
ランド端子２Ａが設けられている。尚、このランド端子
２Ａは、その平面形状は円形状で形成されている。
【００３７】そして、これらランド端子２Ａ、３Ａを対
向させた状態でＢＧＡ型半導体装置１は実装基板２の上
に搭載されており、これらＢＧＡ型半導体装置１と実装
基板２との間には、ランド端子２Ａ、３Ａを電気的に接
続するはんだバンプ１０及び検査用はんだバンプ１１Ａ
〜１１Ｅが介在されるような構成になっている。
向させた状態でＢＧＡ型半導体装置１は実装基板２の上
に搭載されており、これらＢＧＡ型半導体装置１と実装
基板２との間には、ランド端子２Ａ、３Ａを電気的に接
続するはんだバンプ１０及び検査用はんだバンプ１１Ａ
〜１１Ｅが介在されるような構成になっている。
【００３８】次に、ＢＧＡ型半導体装置１の製造方法に
ついて簡単に説明する。
ついて簡単に説明する。
【００３９】まず、配線基板３を準備し、配線基板３の
他方の面のチップ塔載領域に接着剤を介在して半導体チ
ップ４を塔載する。
他方の面のチップ塔載領域に接着剤を介在して半導体チ
ップ４を塔載する。
【００４０】続いて、半導体チップ４の電極パッド４Ａ
と配線基板３のランド端子３Ｂとを導電性のワイヤ５で
電気的に接続し、これら半導体チップ４及びワイヤ５を
封止樹脂７で封止する。
と配線基板３のランド端子３Ｂとを導電性のワイヤ５で
電気的に接続し、これら半導体チップ４及びワイヤ５を
封止樹脂７で封止する。
【００４１】続いて、配線基板３の一方の面を上向きに
した状態で、配線基板３に形成された複数のランド端子
３Ａ上にＳｎ−Ａｇ組成の半田ボールを供給し、その
後、所定の温度でこの半田ボールを溶融してはんだバン
プ１０及び検査用はんだバンプ１１Ａ〜１１Ｅを形成す
ることにより、ＢＧＡ型半導体装置１がほぼ完成する。
尚、半田ボールの供給は、例えばガラスマスクを用いた
ボール供給法または吸引治具を用いたボール供給法で行
うことができる。
した状態で、配線基板３に形成された複数のランド端子
３Ａ上にＳｎ−Ａｇ組成の半田ボールを供給し、その
後、所定の温度でこの半田ボールを溶融してはんだバン
プ１０及び検査用はんだバンプ１１Ａ〜１１Ｅを形成す
ることにより、ＢＧＡ型半導体装置１がほぼ完成する。
尚、半田ボールの供給は、例えばガラスマスクを用いた
ボール供給法または吸引治具を用いたボール供給法で行
うことができる。
【００４２】次に、上記製造方法にて完成したＢＧＡ型
半導体装置１を実装基板２に実装する方法について、図
３を用いて説明する。
半導体装置１を実装基板２に実装する方法について、図
３を用いて説明する。
【００４３】まず、図３（ａ）に示されるように、実装
基板２の一方の面に設けられたランド端子２Ａの上に、
印刷手法によりクリーム状のはんだペースト１２を印刷
する。
基板２の一方の面に設けられたランド端子２Ａの上に、
印刷手法によりクリーム状のはんだペースト１２を印刷
する。
【００４４】続いて、図３（ｂ）に示されるように、実
装面の装置塔載領域に複数のランド端子２Ａが設けられ
た実装基板２上に、配線基板３の一方の面に設けられた
ランド端子３Ａの位置が合うように位置決めして、ＢＧ
Ａ型半導体装置１を搭載する。
装面の装置塔載領域に複数のランド端子２Ａが設けられ
た実装基板２上に、配線基板３の一方の面に設けられた
ランド端子３Ａの位置が合うように位置決めして、ＢＧ
Ａ型半導体装置１を搭載する。
【００４５】続いて、ＢＧＡ型半導体装置１及び実装基
板２をリフロー炉（図示せず）に搬送し、これらＢＧＡ
型半導体装置１及び実装基板２に加熱処理を施す。そし
て、リフロー炉内の温度が、はんだバンプ１０及び検査
用はんだバンプ１１のリフロー温度に達すると、はんだ
バンプ１０及び検査用はんだバンプ１１が溶け出す。
板２をリフロー炉（図示せず）に搬送し、これらＢＧＡ
型半導体装置１及び実装基板２に加熱処理を施す。そし
て、リフロー炉内の温度が、はんだバンプ１０及び検査
用はんだバンプ１１のリフロー温度に達すると、はんだ
バンプ１０及び検査用はんだバンプ１１が溶け出す。
【００４６】すると、図３（ｃ）に示されるように、は
んだバンプ１０及び検査用はんだバンプ１１は、はんだ
ペースト１２と混ざり合って一体となり、ＢＧＡ型半導
体装置１及び実装基板２に形成されたランド端子２Ａ、
３Ａが電気的に接続され、ＢＧＡ型半導体装置１を実装
基板２に実装する工程は完了する。
んだバンプ１０及び検査用はんだバンプ１１は、はんだ
ペースト１２と混ざり合って一体となり、ＢＧＡ型半導
体装置１及び実装基板２に形成されたランド端子２Ａ、
３Ａが電気的に接続され、ＢＧＡ型半導体装置１を実装
基板２に実装する工程は完了する。
【００４７】ところで、上記はんだバンプ１０をリフロ
ーする際の加熱処理により、配線基板３や封止樹脂７が
熱膨張するが、これら配線基板３と封止樹脂７の熱膨張
率は相違しているため、温度上昇とともにＢＧＡ型半導
体装置１には反りが発生してしまう。
ーする際の加熱処理により、配線基板３や封止樹脂７が
熱膨張するが、これら配線基板３と封止樹脂７の熱膨張
率は相違しているため、温度上昇とともにＢＧＡ型半導
体装置１には反りが発生してしまう。
【００４８】そして、この反りによって、配線基板３の
一方の面に設けられたはんだバンプ１０が実装基板２か
ら離れてしまい、ＢＧＡ型半導体装置１と実装基板２が
電気的にオープンな状態（非接続状態）になってしまう
という問題があった。
一方の面に設けられたはんだバンプ１０が実装基板２か
ら離れてしまい、ＢＧＡ型半導体装置１と実装基板２が
電気的にオープンな状態（非接続状態）になってしまう
という問題があった。
【００４９】そのため、従来技術では、ＢＧＡ型半導体
装置１を実装基板２に実装した後に、はんだバンプ１０
と実装基板２の接続状態を検査するために、ＢＧＡ型半
導体装置１及び実装基板２にＸ線を照射し透過させるこ
とによって、はんだバンプ１０と実装基板２の接合状態
を検査する方法が用いられていたが、現在、このＸ線が
ＢＧＡ型半導体装置１の特性に及ぼす影響の有無は明確
化されていないため、Ｘ線を用いることなく、はんだバ
ンプ１０と実装基板２の接合状態を検査する方法が望ま
れている。
装置１を実装基板２に実装した後に、はんだバンプ１０
と実装基板２の接続状態を検査するために、ＢＧＡ型半
導体装置１及び実装基板２にＸ線を照射し透過させるこ
とによって、はんだバンプ１０と実装基板２の接合状態
を検査する方法が用いられていたが、現在、このＸ線が
ＢＧＡ型半導体装置１の特性に及ぼす影響の有無は明確
化されていないため、Ｘ線を用いることなく、はんだバ
ンプ１０と実装基板２の接合状態を検査する方法が望ま
れている。
【００５０】そこで、本実施形態では、図２に示される
ように、配線基板３の一方の面の四隅及び中心部には、
はんだバンプ１０の外形サイズよりも小さい外形サイズ
で形成された五つの検査用はんだバンプ１１Ａ〜１１Ｅ
が設けられている。
ように、配線基板３の一方の面の四隅及び中心部には、
はんだバンプ１０の外形サイズよりも小さい外形サイズ
で形成された五つの検査用はんだバンプ１１Ａ〜１１Ｅ
が設けられている。
【００５１】そのため、上記はんだバンプ１０をリフロ
ーする際の加熱処理などにより、配線基板３が熱膨張し
て、配線基板３が凹形状または凸形状に変形した場合に
は、はんだバンプ１０よりも検査用はんだバンプ１１Ａ
〜１１Ｅの方が実装基板２から離れやすい。
ーする際の加熱処理などにより、配線基板３が熱膨張し
て、配線基板３が凹形状または凸形状に変形した場合に
は、はんだバンプ１０よりも検査用はんだバンプ１１Ａ
〜１１Ｅの方が実装基板２から離れやすい。
【００５２】さらに、配線基板３の一方の面の四隅及び
中心部に検査用はんだバンプ１１Ａ〜１１Ｅを設けたこ
とにより、配線基板３が凹形状に変形した場合には、配
線基板３の一方の面の四隅に設けられた検査用はんだバ
ンプ１１Ａ〜１１Ｄが最も実装基板２から離れやすく、
配線基板３が凸形状に変形した場合には、配線基板３の
一方の面の中心部に設けられた検査用はんだバンプ１１
Ｅが最も実装基板３から離れやすい。
中心部に検査用はんだバンプ１１Ａ〜１１Ｅを設けたこ
とにより、配線基板３が凹形状に変形した場合には、配
線基板３の一方の面の四隅に設けられた検査用はんだバ
ンプ１１Ａ〜１１Ｄが最も実装基板２から離れやすく、
配線基板３が凸形状に変形した場合には、配線基板３の
一方の面の中心部に設けられた検査用はんだバンプ１１
Ｅが最も実装基板３から離れやすい。
【００５３】そして、ＢＧＡ型半導体装置１を実装基板
３に実装した後に、検査用はんだバンプ１１Ａ〜１１Ｅ
間の導電検査を行い、四隅に設けられた検査用はんだバ
ンプ１１Ａ〜１１Ｄと中心部に設けられた検査用はんだ
バンプ１１Ｅとの間が電気的に導通している場合には、
全てのはんだバンプ１０が実装基板３と接続している状
態と判断することができるため、Ｘ線を用いることな
く、はんだバンプ１０と実装基板３の接合状態を検査す
ることができる。
３に実装した後に、検査用はんだバンプ１１Ａ〜１１Ｅ
間の導電検査を行い、四隅に設けられた検査用はんだバ
ンプ１１Ａ〜１１Ｄと中心部に設けられた検査用はんだ
バンプ１１Ｅとの間が電気的に導通している場合には、
全てのはんだバンプ１０が実装基板３と接続している状
態と判断することができるため、Ｘ線を用いることな
く、はんだバンプ１０と実装基板３の接合状態を検査す
ることができる。
【００５４】尚、検査用はんだバンプ１１Ａ〜１１Ｅ間
の電気的な導電検査を行い、これら検査用はんだバンプ
１１Ａ〜１１Ｅ間が電気的に導通していない場合には、
不良品と判断してもよいし、さらに、Ｘ線を用いてはん
だバンプ１０と実装基板２の接合状態を検査してもよ
い。この場合、全ての装置にＸ線を照射していた従来技
術と比較して、Ｘ線を照射する装置数を低減することが
できるため、好ましい。
の電気的な導電検査を行い、これら検査用はんだバンプ
１１Ａ〜１１Ｅ間が電気的に導通していない場合には、
不良品と判断してもよいし、さらに、Ｘ線を用いてはん
だバンプ１０と実装基板２の接合状態を検査してもよ
い。この場合、全ての装置にＸ線を照射していた従来技
術と比較して、Ｘ線を照射する装置数を低減することが
できるため、好ましい。
【００５５】また、検査用はんだバンプ１１Ａ〜１１Ｅ
間の電気的な導通検査を行い、例えば、検査用はんだバ
ンプ１１Ａ、１１Ｂ、１１Ｅ間は電気的に導通している
が、検査用はんだバンプ１１Ａ、１１Ｃ、１１Ｅ間は電
気的に導通していない場合は、検査用はんだバンプ１１
Ａ、１１Ｂ、１１Ｅにて囲まれた領域に配置されたはん
だバンプ１０は実装基板３と接続している状態と判断す
ることができるため、検査用はんだバンプ１１Ａ、１１
Ｃ、１１Ｅにて囲まれた領域に配置されたはんだバンプ
１０のみＸ線を用いてはんだバンプ１０と実装基板２の
接合状態を検査してもよい。
間の電気的な導通検査を行い、例えば、検査用はんだバ
ンプ１１Ａ、１１Ｂ、１１Ｅ間は電気的に導通している
が、検査用はんだバンプ１１Ａ、１１Ｃ、１１Ｅ間は電
気的に導通していない場合は、検査用はんだバンプ１１
Ａ、１１Ｂ、１１Ｅにて囲まれた領域に配置されたはん
だバンプ１０は実装基板３と接続している状態と判断す
ることができるため、検査用はんだバンプ１１Ａ、１１
Ｃ、１１Ｅにて囲まれた領域に配置されたはんだバンプ
１０のみＸ線を用いてはんだバンプ１０と実装基板２の
接合状態を検査してもよい。
【００５６】この場合、全てのはんだバンプ１０にＸ線
を照射していた従来技術と比較して、Ｘ線を照射するは
んだバンプ１０の数を低減することができるため、好ま
しい。
を照射していた従来技術と比較して、Ｘ線を照射するは
んだバンプ１０の数を低減することができるため、好ま
しい。
【００５７】尚、本発明は、上記実施形態に限られるも
のではなく、様々な態様に適用可能である。
のではなく、様々な態様に適用可能である。
【００５８】例えば、上記実施形態では、はんだバンプ
１０及び検査用はんだバンプ１１Ａ〜１１Ｅを球形状で
形成した例について説明したが、これに限られるもので
はなく、はんだバンプ１０及び検査用はんだバンプ１１
Ａ〜１１Ｅは必ずしも球形状で形成する必要はない。
１０及び検査用はんだバンプ１１Ａ〜１１Ｅを球形状で
形成した例について説明したが、これに限られるもので
はなく、はんだバンプ１０及び検査用はんだバンプ１１
Ａ〜１１Ｅは必ずしも球形状で形成する必要はない。
【００５９】また、上記本実施形態では、はんだバンプ
１０及び検査用はんだバンプ１１Ａ〜１１Ｅを錫（Ｓ
ｎ）―銀（Ａｇ）組成の半田材で形成した例について説
明したが、これに限られるものではなく、例えば鉛（Ｐ
ｂ）−錫（Ｓｎ）組成の半田材で形成してもよい。
１０及び検査用はんだバンプ１１Ａ〜１１Ｅを錫（Ｓ
ｎ）―銀（Ａｇ）組成の半田材で形成した例について説
明したが、これに限られるものではなく、例えば鉛（Ｐ
ｂ）−錫（Ｓｎ）組成の半田材で形成してもよい。
【００６０】また、上記実施形態では、検査用はんだバ
ンプ１１Ａ〜１１Ｅを配線基板３の一方の面の四隅及び
中心部に設けた例について説明したが、検査用はんだバ
ンプ１１Ａ〜１１Ｅの数及び配置は上記実施形態に限定
されるものではない。
ンプ１１Ａ〜１１Ｅを配線基板３の一方の面の四隅及び
中心部に設けた例について説明したが、検査用はんだバ
ンプ１１Ａ〜１１Ｅの数及び配置は上記実施形態に限定
されるものではない。
【図１】本発明の一実施形態に係るＢＧＡ型半導体装置
を実装基板に搭載させたときの断面構造を示す図であ
る。
を実装基板に搭載させたときの断面構造を示す図であ
る。
【図２】図１におけるＡ−Ａ矢視断面図である。
【図３】（ａ）から（ｃ）は本発明の一実施形態に係る
ＢＧＡ型半導体装置の実装方法を説明するための断面図
である。
ＢＧＡ型半導体装置の実装方法を説明するための断面図
である。
【図４】従来技術のＢＧＡ型半導体装置を実装基板に搭
載させたときの断面構造を示す図である。
載させたときの断面構造を示す図である。
１…ＢＧＡ型半導体装置、
２…実装基板、
２Ａ…ランド端子、
３…配線基板、
３Ａ、３Ｂ…ランド端子、
４…半導体チップ、
４Ａ…電極パッド、
５…ワイヤ、
７…封止樹脂、
１０…はんだバンプ、
１１Ａ〜１１Ｅ…検査用はんだバンプ、
１２…はんだペースト、
１３…配線。
Claims (4)
- 【請求項１】 実装基板に塔載された配線基板の表裏面
のうちの一方の面側に、前記実装基板と電気的に接続さ
れた複数のはんだバンプを有する半導体装置において、 前記配線基板の一方の面側に、前記はんだバンプの外形
サイズよりも小さい外形サイズで形成された複数の検査
用はんだバンプが設けられていることを特徴とする半導
体装置。 - 【請求項２】 前記検査用はんだバンプは、前記配線基
板の一方の面の周縁領域及びその中央領域に設けられて
いることを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記はんだバンプは前記配線基板の一方
の面にマトリックス状に配置されるとともに、前記検査
用はんだバンプは前記配線基板の一方の面の四隅及びそ
の中心部に設けられていることを特徴とする請求項１ま
たは２に記載の半導体装置。 - 【請求項４】 実装基板に塔載される配線基板の表裏面
のうちの一方の面側に、前記実装基板と電気的に接続さ
れる複数のはんだバンプと該はんだバンプの外形サイズ
よりも小さい外形サイズで形成された複数の検査用はん
だバンプとを有する半導体装置を準備する準備工程と、 前記実装基板に前記配線基板を塔載し、前記はんだバン
プ及び前記検査用はんだバンプを溶融して前記実装基板
に前記配線基板を実装する実装工程と、 前記配線基板側にて前記検査用はんだバンプ間を接続し
た後に、該検査用はんだバンプ間の導通検査を行い、前
記配線基板と前記はんだバンプの接続状態を検査する検
査工程とを備えたことを特徴とする半導体装置の実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063072A JP2003264259A (ja) | 2002-03-08 | 2002-03-08 | 半導体装置及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063072A JP2003264259A (ja) | 2002-03-08 | 2002-03-08 | 半導体装置及びその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003264259A true JP2003264259A (ja) | 2003-09-19 |
Family
ID=29196530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002063072A Withdrawn JP2003264259A (ja) | 2002-03-08 | 2002-03-08 | 半導体装置及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003264259A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8083121B2 (en) * | 2004-11-04 | 2011-12-27 | Panasonic Corporation | Paste for soldering and soldering method using the same |
-
2002
- 2002-03-08 JP JP2002063072A patent/JP2003264259A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8083121B2 (en) * | 2004-11-04 | 2011-12-27 | Panasonic Corporation | Paste for soldering and soldering method using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4149377B2 (ja) | 半導体装置の製造方法 | |
| JPH1154884A (ja) | 半導体装置の実装構造 | |
| US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| JP2000200870A (ja) | 半導体装置およびその製造方法 | |
| JPH10247700A (ja) | 電子部品及びその実装方法並びにマスク | |
| JPH10335527A (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JPH1050770A (ja) | 半導体装置及びその製造方法 | |
| JPH09307022A (ja) | 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板 | |
| JPH11317468A (ja) | 半導体装置及びその実装方法並びに半導体チップ及びその実装方法 | |
| JP2003133519A (ja) | 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法 | |
| JP3688801B2 (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
| JP2003264259A (ja) | 半導体装置及びその実装方法 | |
| US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| WO2006106564A1 (ja) | 半導体装置の実装方法および半導体装置 | |
| JP3070544B2 (ja) | ボール・グリッド・アレイ型半導体装置 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3757895B2 (ja) | 半導体装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP2002026239A (ja) | 半導体装置およびその製造方法 | |
| JP3951407B2 (ja) | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 | |
| JP2001044326A (ja) | 半導体装置およびその製造方法 | |
| JPH11233682A (ja) | 半導体装置の外部接続端子 | |
| JPH10135369A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000332052A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2000200852A (ja) | 半導体装置及びその製造方法ならびにその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |