JPH0964080A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0964080A
JPH0964080A JP21844795A JP21844795A JPH0964080A JP H0964080 A JPH0964080 A JP H0964080A JP 21844795 A JP21844795 A JP 21844795A JP 21844795 A JP21844795 A JP 21844795A JP H0964080 A JPH0964080 A JP H0964080A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
package
semiconductor element
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21844795A
Other languages
English (en)
Inventor
Akihiro Yaguchi
昭弘 矢口
Makoto Kitano
誠 北野
Tatsuya Nagata
達也 永田
Tetsuo Kumazawa
鉄雄 熊沢
Akira Haruta
亮 春田
Masahiro Ichitani
昌弘 一谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21844795A priority Critical patent/JPH0964080A/ja
Priority to PCT/JP1996/001689 priority patent/WO1997001865A1/en
Priority to TW085107434A priority patent/TW299488B/zh
Priority to IN1139CA1996 priority patent/IN191568B/en
Publication of JPH0964080A publication Critical patent/JPH0964080A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】従来の半導体装置と同様に、トランスファーモ
ールドによる封止ができ、一回のモールドで複数個の半
導体装置が製造できる高信頼で低コストのチップサイズ
に略等しい半導体装置を提供する。 【構成】同一の部品が複数連続したリードフレームを半
導体素子1に固定し、半導体素子1の電極2とリード3
を電気的に接続し、リード3の半導体素子1への固定面
とは反対側の面に外部端子を格納する貫通穴9が形成さ
れた樹脂板8を接着することによってパッケージ表面に
凹部を形成し、リードフレームによって金型内に半導体
素子を保持し、樹脂板がパッケージ表面より露出するよ
うに樹脂封止してパッケージを形成し、凹部に外部端子
6を設ける 【効果】従来の製造設備を利用した半導体装置の大量生
産が可能となり、半導体素子表面の露出面がなくなるの
で半導体装置の耐湿性が向上し、製造コストの増加を防
ぐことができるチップサイズパッケージ(CSP)を提
供できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置、特に樹脂封
止型の半導体装置に係り、外部端子を半導体素子の電極
形成面の面内に設け、かつ外部接続用端子を格納する凹
部をパッケージ表面に形成した構造の半導体装置及びそ
の製造方法に関する。また本発明は、パッケージの外形
寸法が半導体素子の外形寸法に極めて近い小型の半導体
装置及びその製造方法に関する。
【0002】
【従来の技術】半導体装置の高集積化が進むなかで、半
導体装置のパッケージサイズを半導体素子のサイズに近
づけようとする技術が開示されている。この方法には2
種類あり、一つはベアチップ実装と呼ばれるものであ
る。これは、半導体素子をプリント回路基板にバンプな
どによって直接接合し、樹脂で封止した構造になってい
る。
【0003】もう一方の方法は、従来と同様に樹脂封止
したパッケージを極力半導体素子のサイズまで小さくす
る方法である。これは、一般にCSP(チップサイズパ
ッケージまたはチップスケールパッケージの略称)と呼
ばれている。CSPについては、例えば日経マイクロデ
バイス1995年626号「チップ・サイズ・パッケー
ジCSPがユーザーの手元に」に紹介されている。
【0004】CSPの構造の公知例としては、特開平6
−224259号公報において、スルーホールを設けた
セラミック基板に半導体素子を搭載し、セラミック基板
の反対側の面に電極を設け、プリント回路基板に実装す
る構造が記載されている。特開平6−504408号公
報では、半導体素子の電極形成面に柔軟材を介して外部
端子付きのテープを設け、外部端子と半導体素子の電極
を電気的に接続した構造が記載されている。更に、特開
平6−302604号公報では、半導体素子の電極形成
面に金属配線パターンを形成し、これに外部端子を設け
た構造のCSPが記載されている。また、特開平6−1
32453号公報では、半導体素子表面の電極形成面に
接着されたリードを電極と接続し、リードの一部をパッ
ケージの表面から露出させてプリント回路基板に実装す
る構造が記載されている。
【0005】また、パッケージ表面に外部接続端子格納
用の凹部を形成した半導体装置の例が、特開平6−26
8101号公報に記載されている。本公知例では、突起
を設けた樹脂封止用金型でリードフレームを挟んだ状態
で樹脂封止することによりパッケージ表面に凹部を形成
する技術が述べられている。
【0006】
【発明が解決しようとする課題】上記従来技術のうち、
特開平6−224259号公報、特開平6−50440
8号公報、及び特開平6−302604号公報に記載さ
れている技術によると、パッケージ外形サイズが半導体
素子のサイズに殆ど等しいパッケージを得ることができ
る。しかしながら、いずれの場合も半導体装置の構造が
従来のリードフレームを用いたパッケージの構造に比べ
て複雑になり、更に半導体素子の電極と外部端子の接続
及び外部端子の形成などに従来用いていなかった技術の
開発が必要になる。このため、これらのパッケージは一
般的に製造コストが高くなる。
【0007】特開平6−224259号公報及び特開平
6−504408号公報に記載されている技術では、半
導体素子の表面すべてが樹脂などにより覆われておら
ず、半導体素子がパッケージから露出しているので、半
導体装置内部に容易に水分が浸入し、半導体装置の耐湿
性を低下させる問題がある。また、これらの従来技術で
は、半導体素子を従来の半導体装置で広く用いられてい
るトランスファーモールド法による樹脂封止が困難であ
り、半導体装置の大量生産に対応できない問題がある。
【0008】特開平6−224259号公報、特開平6
−504408号公報、及び特開平6−132453号
公報に記載されている半導体装置では、半導体素子の電
極形成面は樹脂材料で覆われており、電極形成面の反対
側の面はパッケージより露出しているため、温度変化が
加えられた際に内部に温度分布の不均一が生じ、パッケ
ージに反りが発生する問題がある。
【0009】特開平6−132453号公報に記載され
ている技術では、パッケージ表面に複数のリードが極短
い間隔で横列に配置されているため、リードとプリント
回路基板をはんだにより接合する際に、横列したリード
同士がはんだにより接合される不良(はんだブリッジ不
良)が発生する問題がある。また、CSPの場合内部リ
ードが半導体素子の面内で引き回されるため、リード長
さが短くなり、リードを折り曲げ加工するのに必要な直
線部を形成することができない。このため、本公報に記
載されている技術では、実質的に、半導体素子の面内で
リードを折り曲げることが困難となり、パッケージサイ
ズを半導体素子のサイズに近づけることが困難になる。
【0010】更に特開平6−268101号公報に記載
の技術では、金型に突起を設けてパッケージ表面に凹部
を形成するため、外部接続端子の配置が変わった場合
に、それに併せて突起の位置を変える必要があり、封止
金型の共通化を図ることができない。また、本公報に記
載の技術では、半導体素子の面内に外部接続端子格納用
の凹部を設けることが困難である。
【0011】本発明は、従来の半導体装置製造技術によ
る生産することが可能で、トランスファーモールド法に
よる樹脂封止によって半導体素子の電極形成面の面内に
外部端子を形成することができ、一回の樹脂封止で複数
個のパッケージを製造することができるCSP型の半導
体装置及びその製造方法の提供を目的とする。更に本発
明は、外部端子の配置が樹脂封止用金型に制約されず、
自由に設定でき、パッケージの反り発生を低減する半導
体装置及びその製造方法の提供を目的とする。
【0012】
【課題を解決するための手段】本発明における半導体装
置の製造方法では、上記目的を達成するため、以下のい
ずれかの方法を特徴とする。◆ (1):表面に電極が形成された半導体素子と、電極と
電気的に接続する導電部材とを備え、これらを樹脂封止
してパッケージを構成し、パッケージ(半導体装置)表
面から導電部材に達する凹部を形成する工程を備える。
【0013】(2):(1)において、導電部材に接す
る貫通穴を有する部材によって前記凹部を形成する。
尚、貫通穴を有する部材は導電部材に接着するのが望ま
しい。 (3):(1)において、凹部へ樹脂を流入させずに樹
脂封止する工程を備える。◆ (4):(1)から(3)において、凹部内部で導電部
材と外部接続用端子を接合する工程を備える。尚、外部
接続用端子ははんだで形成するのが望ましい。
【0014】(5):(1)から(4)において、半導
体素子を樹脂封止用治具内に吊る手段を設けて樹脂封止
を行う。◆ (6):表面に電極が形成された半導体素子と、外部端
子と、電極と外部端子とを接続する導電部材とを備え、
これらを樹脂封止してパッケージを構成し、外部端子を
格納する凹部を形成する工程を備える。
【0015】(7):(6)において、導電部材に接す
る貫通穴を有する部材によって凹部を形成する。◆ (8):(6)または(7)において、凹部へ樹脂を流
入させずに樹脂封止する工程を備える。◆ (9):(6)から(8)において、半導体素子を樹脂
封止用治具内に吊る手段を設けて樹脂封止を行う。
【0016】(10):表面に電極が形成された半導体
素子と、複数の外部端子と、電極と外部端子とを電気的
に接続する導電部材とを備え、これらを樹脂封止してパ
ッケージを構成し、貫通穴を有する部材を前記導電部材
に接着することによって前記外部端子を格納する凹部を
形成する工程と、前記凹部形成部材の一部分を金型表面
に接触させて樹脂封止する工程と、凹部内部で前記外部
端子と前記導電部材を接合する工程とを備える。
【0017】(11):(10)において、凹部形成部
材の厚さを、該部材が金型表面に接触する側のへこみ量
より大きくする。◆ (12):(10)または(11)において、半導体素
子を樹脂封止用治具内に吊る手段を設けて樹脂封止を行
う。
【0018】(13):表面に電極が形成された半導体
素子と、複数の外部端子と、電極と外部端子とを電気的
に接続する導電部材とを備え、これらを樹脂封止してパ
ッケージを構成し、貫通穴が形成され、かつ貫通穴の少
なくとも一方の開口部を覆う膜状部材が形成された部材
を前記導電部材に接着する工程と、前記貫通穴を有する
部材の一部分を金型表面に接触させて樹脂封止する工程
と、樹脂封止後に前記膜状部材を除去することによって
外部端子を格納する凹部を形成する工程と、凹部内部で
前記外部端子と前記導電部材を接合する工程とを、備え
る。
【0019】(14):(13)において、膜状部材を
貫通穴を有する部材と一体に形成する。◆ (15):(13)または(14)において、半導体素
子を樹脂封止用治具内に吊る手段を設けて樹脂封止を行
う。
【0020】(16):(1)から(15)において、
導電部材をフレームで繋がった複数のリードで形成す
る。◆ (17):(16)において、フレームを金型に挟んで
樹脂封止する。
【0021】(18):(1)から(15)において、
貫通穴を有する部材の延長部分を金型に挟んで樹脂封止
する。◆ (19):(1)から(18)において、半導体素子側
面の樹脂厚さを0.1mm以上、1.0mm以下として
樹脂封止する。
【0022】また、本発明における半導体装置は、上記
目的を達成するため、以下のいずれかの構成を特徴とす
る。
【0023】(20):表面に電極が形成された半導体
素子と、電極と接続される導電部材とを備え、これらを
樹脂封止してパッケージを構成し、パッケージ表面から
導電部材に達する凹部を形成する。◆ (21):(20)において、導電部材に接する複数の
貫通穴を有する部材によって凹部を形成する。◆ (22):(20)または(21)において、凹部内部
で導電部材と外部接続用端子を接合する。
【0024】(23):(22)において、外部接続用
端子の厚さを前記凹部の深さの2倍以上とする。◆ (24):(20)から(23)において、導電部材の
一部がパッケージ側面から外部に露出している。◆ (25):(24)において、導電部材の一部を半導体
素子検査用の端子にする。◆ (26):(20)から(25)において、半導体素子
側面の樹脂厚さを0.1mm以上、1.0mm以下とす
る。
【0025】(27):表面に電極が形成された半導体
素子と、複数のリードと、電極とリードを電気的に接続
する導通部材と、複数の外部端子とを備え、これらを樹
脂封止してパッケージを構成した半導体装置であって、
リードは電極が形成された半導体素子の表面に接着剤を
介して接着され、かつリードの一部分はパッケージ側面
から外部に露出しており、リードの前記半導体素子接着
面の反対側の面に接する複数の貫通穴を設けた部材によ
ってパッケージ表面に開口部を有する凹部を形成し、凹
部の内部に外部端子を格納して外部端子を前記リードに
接合し、凹部形成部材と外部端子の少なくとも一部分は
パッケージの外部に露出している。
【0026】(28):(27)において、導通部材を
金属材料からなるワイヤで形成する。◆ (29):(27)または(28)において、半導体素
子側面の樹脂厚さを0.1mm以上、1.0mm以下と
する。
【0027】(30):表面に電極が形成された半導体
素子と、複数のリードが形成されたフィルム状部材と、
複数の外部端子とを備え、これらを樹脂で封止してパッ
ケージを構成し、フィルム状部材は前記電極が形成され
た半導体素子の表面に接着剤を介して接着し、前記リー
ドの一端が前記電極と接合され、前記フィルム状部材の
前記半導体素子接着面の反対側の面に接する複数の貫通
穴を設けた部材によって、パッケージ表面に開口部を有
する凹部を形成し、前記凹部の内部に前記外部端子を格
納して外部端子を前記リードに接合し、前記凹部形成部
材と前記外部端子の少なくとも一部分は前記パッケージ
の外部に露出している。
【0028】(31):(30)において、半導体素子
側面の樹脂厚さを0.1mm以上、1.0mm以下とす
る。◆ (32):(27)から(31)において、接着剤の弾
性係数を10MPa以上、6000MPa以下とする。
【0029】(33):表面に電極が形成された半導体
素子と、複数のリードと、複数の外部端子とを備え、こ
れらを樹脂で封止してパッケージを構成し、前記リード
の一端が前記電極と接合され、リードの他端は前記パッ
ケージ側面から外部に露出しており、前記リードの前記
電極との接合面の反対側の面に接する複数の貫通穴を設
けた部材によって、パッケージ表面に開口部を有する凹
部を形成し、前記凹部の内部に前記外部端子を格納して
前記外部端子を前記リードに接合し、前記凹部形成部材
と前記外部端子の少なくとも一部分は前記パッケージの
外部に露出している。
【0030】(34):(33)において、半導体素子
側面の樹脂厚さを0.1mm以上、1.0mm以下とす
る。◆ (35):(33)において、凹部形成部材が樹脂フィ
ルムからなる。◆ (36):(20)から(35)において、パッケージ
の平面寸法が、半導体素子の平面寸法に0.2mm以
上、1.0mm以下を足した寸法であり、パッケージの
厚さが半導体素子の厚さの0.6mm以上、0.7mm
以下を足した寸法である。
【0031】更に本発明の半導体実装モジュールは、次
のいずれかの態様を特徴とする。◆ (37):表面に電極が形成された半導体素子と、半導
体素子の電極形成面に接着され、その一部がパッケージ
側面から露出したリードと、パッケージ表面からリード
まで達する凹部とを有し、これらを樹脂で封止してパッ
ケージを構成した半導体装置を、前記凹部内に設けた接
合部材によってプリント回路基板に実装してなること。
【0032】(38):表面に電極が形成された半導体
素子と、電極と電気的に接続される導電部材と、パッケ
ージ表面から導電部材まで達する凹部とを有し、これら
を樹脂で封止してパッケージを構成実した半導体装置
を、前記凹部内に設けた接合部材によって、プリント回
路基板に実装してなること。
【0033】
【作用】上記(1)による半導体装置の製造方法では、
半導体素子の電極形成面の面内に外部接続用の端子を設
けることができる。そして上記(2)の方法では、半導
体素子の電極形成面の面内に外部接続用の端子を設ける
ことができ、外部端子を格納する凹部の形成を特殊なト
ランスファーモールド金型を用いることなく行うことが
できる。更に上記(3)では、従来のトランスファーモ
ールド法による樹脂封止が可能になり、上記(4)で
は、外部端子に球状のはんだを使用することができる。
また上記(5)では、トランスファーモールド法による
樹脂封止が可能で、一度の樹脂封止で複数個のパッケー
ジを製造可能である。
【0034】上記(6)による製造方法では、半導体素
子の電極形成面の面内に外部接続用の端子を設けること
ができ、上記(7)によれば、半導体素子の電極形成面
の面内に外部接続用の端子を設けることができ、外部端
子を格納する凹部の形成を特殊なトランスファーモール
ド金型を用いることなく行うことができる。そして上記
(8)によれば、トランスファーモールド法による樹脂
封止が可能になる。更に上記(9)によれば、トランス
ファーモールド法による樹脂封止が可能で、一度の樹脂
封止で複数個のパッケージを製造できる。また、樹脂封
止後に半導体素子や導電部材のパッケージ表面からの露
出を防止できる。
【0035】上記(10)による製造方法では、外部端
子を格納する凹部の形成を特殊なトランスファーモール
ド金型を用いることなく行うことができ、上記(11)
により、凹部形成部材と金型表面との密着をより強固に
でき、更に上記(12)により、トランスファーモール
ド法による樹脂封止が可能で、一度の樹脂封止で複数個
のパッケージを製造できる。また、樹脂封止後に半導体
素子や導電部材のパッケージ表面からの露出を防止でき
る。
【0036】上記(13)の製造方法では、外部端子を
格納する凹部の形成を特殊なトランスファーモールド金
型を用いることなく行うことが可能であり、上記(1
4)では、半導体装置製造工程での部品点数を減らすこ
とができ、上記(15)では、トランスファーモールド
法による樹脂封止が可能で、一度の樹脂封止で複数個の
パッケージを製造できる。また、樹脂封止後に半導体素
子や導電部材のパッケージ表面からの露出を防止でき
る。更に、上記(16)では、従来構造の半導体装置と
同様に、同一部品が複数個連続して形成されたリードフ
レームを用いて樹脂封止することができる。また、上記
(17)では、半導体素子などのパッケージ構成部材を
トランスファーモールド用金型内に所定の位置から動か
ないように固定することができ、樹脂封止後に半導体素
子や導電部材のパッケージ表面からの露出を防止でき
る。上記(18)では、半導体素子などのパッケージ構
成部材をトランスファーモールド用金型内に所定の位置
から動かないように固定することができ、また、樹脂封
止後に半導体素子や導電部材のパッケージ表面からの露
出を防止できる。更に、上記(19)では、半導体素子
側面のレジン厚を0.1mm以上として樹脂封止するこ
とで、半導体素子側面に樹脂を充填させることができ、
また、前記レジン厚を1.0mm以下にすることによっ
て、半導体素子などのパッケージ構成部材を金型内に固
定する十分な強度を確保することができる。
【0037】上記(20)では、トランスファーモール
ドによるパッケージ形成ができ、半導体素子の表面を実
質的に封止樹脂で覆うことができる。また、半導体素子
の電極形成面の面内に外部接続用の端子を設けることが
できる。上記(21)では、外部端子を格納する凹部の
形成を特殊なトランスファーモールド金型を用いること
なく行うことができる。そして上記(22)では、外部
端子に球状のはんだを使用することができ、上記(2
3)では、半導体装置を外部端子で外部のプリント基板
に実装した後に、温度変化によって外部端子に生じる熱
ひずみを低減することができる。また、上記(24)で
は、導電部材の一部を放熱用部材、或いは第2の外部接
続端子として使用することができ、上記(25)では、
半導体装置をプリント基板に実装した後でも半導体素子
の検査をすることができ、上記(26)では、チップサ
イズに略等しいサイズのパッケージが得られる。
【0038】上記(27)による半導体装置では、トラ
ンスファーモールドによるパッケージ形成ができ、半導
体素子の表面を実質的に封止樹脂で覆うことができる。
また、半導体素子の電極形成面の面内に外部接続用の端
子を設けることができる。そして上記(28)では、電
極とリードの電気的接続に従来の半導体装置の製造で広
く用いられているワイヤボンディング装置を利用でき
る。更に(29)では、チップサイズに略等しいサイズ
のパッケージが得られる。
【0039】上記(30)では、トランスファーモール
ドによるパッケージ形成ができ、半導体素子の表面を実
質的に封止樹脂で覆うことができる。また、半導体素子
の電極形成面の面内に外部接続用の端子を設けることが
できる。そして上記(31)では、チップサイズに略等
しいサイズのパッケージが得られる。更に上記(32)
では、半導体装置を外部端子で外部のプリント基板に実
装した後に、温度変化によって外部端子に生じる熱ひず
みを低減することができる。
【0040】上記(33)による半導体装置では、トラ
ンスファーモールドによるパッケージ形成ができ、半導
体素子の表面を実質的に封止樹脂で覆うことができる。
また、半導体素子の電極形成面の面内に外部接続用の端
子を設けることができる。更に、導電部材の一部を放熱
用部材として使用することができる。そして上記(3
4)では、チップサイズに略等しいサイズのパッケージ
が得られ、上記(35)では、半導体素子の電極とリー
ドとの接続に、従来の半導体装置の製造で用いられてい
るTAB(テープ・オートメイデッド・ボンディングの
略称)技術を利用することができる。更に上記(36)
により、チップサイズに略等しいサイズのパッケージが
得られる。
【0041】上記(37)による半導体実装モジュール
では、はんだブリッジが生じにくく、プリント基板から
の半導体装置の取り外しが容易になる。また、温度変化
によって半導体装置とプリント基板の接合部に発生する
熱ひずみを低減することができる。また上記(38)に
よる半導体実装モジュールでは、はんだブリッジが生じ
にくく、プリント基板からの半導体装置の取り外しが容
易になる。また、温度変化によって半導体装置とプリン
ト基板の接合部に発生する熱ひずみを低減することがで
きる。
【0042】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。◆図1は、本発明による半導体装置の第1実施例を
示す断面図であり、図2は図1に示した半導体装置の一
部分の封止樹脂を取り除いた平面図である。
【0043】図において、半導体素子1の電極2形成面
1aには、リード3が絶縁性接着剤4によって接着され
ており、半導体素子1の電極2とはワイヤ5により電気
的に接続されている。リード3の電極形成面1aとの接
着面3aの反対側の面3bには、貫通穴9が設けられた
樹脂板8が接着剤7を介して接着されており、貫通穴9
の一方の開口部が存在する面8aをパッケージ11表面
に露出させることで外部端子6を格納する凹部17を形
成している。また、リード3の電極形成面1aとの接着
面3aの反対側の面3bには、半導体素子と外部との電
気的接続手段となる金属製の外部端子6が接続されてい
る。これら外部端子6の一部分は、パッケージ11表面
に形成された凹部17内部に設けられている。本実施例
の外部端子6は、球状のはんだを凹部17内部でリード
3に接合することにより形成されている。
【0044】本実施例に示した半導体装置は、半導体素
子1、リード3、絶縁性接着剤4、ワイヤ5、及び樹脂
板8を封止樹脂10によって封止してパッケージ11を
形成しているが、リード3の一部分はパッケージ11の
側面11aより露出している。外部端子6はパッケージ
の下面11b側であって、半導体素子1の電極形成面1
aの面内に設けられており、パッケージ11の長手方向
に沿って2列の縦列に配置されている。また、外部端子
6の一部分はパッケージ11の外部に球面を呈して突出
しており、半導体装置を実装する回路基板と接続できる
ようになっている。
【0045】凹部17には、図1に例示するように、パ
ッケージ下面11b側の径がリード3に接触している側
の径より大きくなるようなテーパを付けるのが望まし
い。このようなテーパを付けることによって、球状のは
んだを凹部に入れ易くなり、外部端子6の形成作業が容
易になる。
【0046】外部端子6の材料には、表面実装型半導体
装置の実装に広く用いられているはんだ(例えば、Pb
−Sn系共晶はんだ)を用いるのが望ましい。この場
合、リード3の外部端子6の接合部分に、はんだメッ
キ、Ni(ニッケル)メッキ或いはSn(錫)メッキな
どの表面処理を施すことが望ましい。また、樹脂板8の
貫通穴9の内部にもはんだメッキ、Ni(ニッケル)メ
ッキあるいはSn(錫)メッキなどの表面処理を施して
も良い。
【0047】接着剤4及び7には、ポリイミド、エポキ
シ、シリコーンなどを主成分とする樹脂から選択した絶
縁性材料を使用する。特に半導体素子1にリード3を接
着する接着剤4には、弾性係数が10MPa以上、60
00MPa以下の材料を使用する。接着剤4の弾性係数
を前記の範囲に設定することによって、接着剤4がリー
ド3の接着時に接着剤の形状が安定する(接着剤の流れ
出しがない)とともに良好な接着性が得られ、また半導
体装置を回路基板に実装した後の温度変化の繰り返しに
よる外部端子と回路基板とのはんだ接合部の疲労破壊に
対する信頼性を向上することができる。これは、半導体
装置と、半導体装置を実装する回路基板との線膨張係数
差に起因してはんだ接合部に発生する熱ひずみを、接着
剤層が吸収して緩和するためである。接着剤4の厚さ
は、20μm〜100μmの範囲に設定される。
【0048】尚、接着剤4には、ポリイミド樹脂などか
らなるテープ状部材を基材とし、テープ状部材の両面に
上記の接着剤材料を塗布した部材を用いても良い。◆ま
た、樹脂板8は、電気的絶縁材料で、かつはんだの濡れ
ない材料から構成し、ポリイミド、エポキシ、シリコー
ン、ビスマレイミドトリアジンなどを主成分とする樹脂
から選択したフィルム状の部材を使用する。樹脂板8
は、ワイヤがパッケージ表面から露出しない厚さに選択
されるが、大体50μmから150μmの厚さのものを
使用する。
【0049】ワイヤには直径10〜30μmのAu
(金)、Ag(銀)、Cu(銅)、あるいはAl(アル
ミ)などの材料からなる細線を使用する。◆リード3
は、例えばFe−Ni合金(鉄−ニッケル合金、Fe−
42Niなど)、Cu(銅)合金などにより形成され、
その厚さは0.1mmから0.2mm程度である。◆封
止樹脂10には、例えばフェノール系硬化剤、シリコー
ンゴム及びフィラー(溶融石英、最大粒径70μm程
度)などが添加されたエポキシ系樹脂を使用する。
【0050】本実施例に示した半導体装置は、図3に示
すようにパッケージ11の外部端子形成面(下面)11
b側を回路基板12に対向させて実装される。外部端子
6を、それぞれの外部端子が対応する回路基板12上の
電極13の上に配置し、外部端子6と回路基板の電極1
3を接合することによって、半導体装置と回路基板との
電気的接続を行う。外部端子6がはんだ材料からなる場
合は、回路基板12への載置後に外部端子6自体を溶融
させて回路基板12の電極13と接合させる。外部端子
6がはんだ以外の材料(例えばCu、Ni)で形成され
ている場合は、はんだ材料を接合部に供給(印刷法など
により)し、はんだを溶融させて接合を行う。なお、外
部端子6と回路基板12の電極13を接合する場合は、
フラクッスを用いるなど、はんだの濡れ性を向上させる
ことが望ましい。
【0051】図4は、凹部の深さ17aと外部端子6の
厚さ6aの関係を示す本発明による半導体装置の第1実
施例の断面図である。図において、外部端子6の厚さ6
aとは、リード3との接触部から外部端子6の先端まで
の半導体素子1の電極形成面1aに垂直な方向の距離の
ことである。外部端子の厚さ6aは、凹部17aの深さ
の2倍以上にすることが望ましい。このように設定する
ことによって、特に、外部端子6をはんだ材料で構成し
た場合、外部端子自体の高さをかせぐことができる。こ
れによって、半導体装置を回路基板に実装した後の温度
変化により、外部端子と回路基板とのはんだ接合部に生
じる熱ひずみを外部端子自体の変形により緩和すること
ができ、はんだ接合部の信頼性を向上することができ
る。
【0052】図1及び図2に示した実施例では、半導体
素子1の電極2が電極形成面1aの中央部に縦列に配置
された場合の半導体装置の例を示したが、電極2が電極
形成面1aの周囲に配置された場合の半導体装置の例を
図5及び図6に示す。図5は、半導体装置の断面図であ
り、図6は図5に示した半導体装置の一部分の封止樹脂
を取り除いた平面図である。
【0053】図5及び図6において、半導体素子1の電
極2は、半導体素子1の長辺側端部に形成されており、
半導体素子1の長辺側から中央部に延びたリード3とそ
れぞれワイヤ5によって接合されている。また、リード
3は電極形成面1aの周囲に配置された電極2を覆わな
い位置に配置されている。電極2の形成場所及び電極2
とリード3の接合箇所が異なる以外、パッケージの構成
は図1に示した第1実施例による半導体装置と同じであ
る。
【0054】また、図7は半導体素子1の電極が2が電
極形成面1aの周囲に配置された場合の他の半導体装置
の例を示す一部分の封止樹脂を取り除いた平面図であ
る。◆図7において、半導体素子1の電極2は、半導体
素子1の長辺側端部に形成されており、半導体素子1の
短辺側からそれぞれ接続させる電極2の近傍まで延ばさ
れたリード3とワイヤ5によって接合されている。
【0055】本実施例の半導体装置によれば、外部端子
が半導体素子の電極形成面の平面寸法内(面内)に位置
しているので、パッケージの外形サイズを半導体素子の
サイズに近づけることができ、CSP型の半導体装置を
提供することができる。半導体素子1の側面の樹脂厚さ
10aを0.1mm以上とすれば、樹脂封止の際に樹脂
10内に添加されているフィラーが詰まることなく充填
されるので樹脂封止が可能である。また樹脂厚さ10a
を1.0mm以下とすることによって半導体素子1が樹
脂封止の際に金型内の所定の位置から動くことがなくな
り、半導体素子やワイヤがパッケージから露出すること
がなくなる。
【0056】従って、半導体素子の平面寸法に1.0m
mを足した寸法以下のパッケージを得ることができる。
また、本実施例の半導体装置は、従来の半導体装置と同
様に半導体素子の周囲を樹脂で覆うことができるので、
耐湿性などの信頼性を向上することができる。更に、半
導体素子の周囲がほぼ均等に封止樹脂で覆われているの
で、半導体装置の反りの発生を低減することができる。
更にまた、外部端子の周囲がはんだの濡れない(接合し
ない)材料で囲まれているので、半導体装置を回路基板
に実装する際に、はんだブリッジ不良が発生しずらくな
る。
【0057】次に図1に示した第1実施例の半導体装置
の製造方法を図8(a)〜(f)により説明する。◆図
8(a)は本実施例で用いる半導体素子1の断面図を示
す。半導体素子1の電極形成面1aの中央には電極2が
形成されている。尚、半導体素子1の電極形成面1aに
は、半導体素子1の回路を保護するための図示されてい
ない保護膜(パッシベーション)が、少なくとも電極2
のワイヤ接合部を除いて設けられている。
【0058】図8(b)に示すように、半導体素子1の
電極形成面1aに絶縁性接着剤4を介してリード3を接
着する。リード3の半導体素子1との接着面の反対側の
面3bには、パッケージ形成後に外部端子を格納する凹
部となる貫通穴9が設けられた樹脂板8が接着剤7によ
り接着されている。リード3は図9に例示するように外
枠15に接続され、一体のリードフレーム14を形成し
ている。図8(b)の工程においては、接着剤4及び樹
脂板8をリード3に搭載したリードフレーム14を半導
体素子1の上に設置してリード3と半導体素子1を接着
するか、あるいはリードフレーム14、樹脂板8、接着
剤4を個別に半導体素子1上に搭載しても良い。
【0059】次に図8(c)に示すようにリード3と半
導体素子1の電極2とをワイヤ5により電気的に接続す
る。ここまでの工程は、既に製造技術が完成しているL
OC(リード・オン・チップ)型半導体装置と全く同様
である。LOC型半導体装置に関しては特開平2−24
6125号公報などに開示されている。
【0060】次いで図8(d)のようにトランスファー
モールド金型16内に設置し、樹脂封止を行う。この
際、樹脂板8の貫通穴9開口側の面8aを金型16の内
面16aに押しつけた状態でモールドする。樹脂板8の
面8aを金型16に押しつけることによって、樹脂板8
の面8aの周囲から貫通穴9内部に樹脂が流入するのを
防止することができる。尚、樹脂板8の厚さを、樹脂板
8の面8aが接触する側の金型16のへこみ量Aより大
きくすることが望ましい。このようにすることによっ
て、金型16との接触によって樹脂板8が押し潰される
ようになり、樹脂板8と金型16との密着力を大きくす
ることができる。また、リードフレーム14の外枠15
を金型16で挟み、金型16内で半導体素子1などが樹
脂の流入圧力により動かないようにする。
【0061】樹脂封止後は図8(e)のように樹脂板8
の貫通穴9開口側の面8aが露出しており、パッケージ
11の表面に外部端子を格納する凹部17が形成され
る。この後、(f)に示すように外部端子6となるはん
だボールを凹部17に載置して加熱することにより、リ
ード3に外部端子6となるはんだバンプを接合する。は
んだバンプの形成においては、フラックスを用いたり、
不活性ガス或いは還元性ガス雰囲気中で加熱するなど、
はんだの濡れ性を向上させることが望ましい。最後に、
リードフレーム14の外枠15をパッケージ側面11a
で切断して図1に示した半導体装置を得る。
【0062】本実施例で用いる図9のようなリードフレ
ームは、通常の樹脂封止型半導体装置で用いるリードフ
レームのように同一の部品が複数繋がった多連型となっ
ており、一回のモールドで複数個のパッケージを形成す
ることができる。尚、図9に示したリードフレームは、
同一部品が複数個繋がったフレームの一部品を示してい
る。
【0063】また、図1に示した第1実施例による半導
体装置の他の製造方法を図10により説明する。◆図1
0(a)は本実施例で用いる半導体素子1の断面図を示
す。半導体素子1の電極形成面1aの中央には電極2が
形成されている。尚、半導体素子1の電極形成面1aに
は、半導体素子1の回路を保護するための図示されてい
ない保護膜(パッシベーション)が、少なくとも電極2
のワイヤ接合部を除いて設けられている。
【0064】図10(b)に示すように、半導体素子1
の電極形成面1aに絶縁性接着剤4を介してリード3を
接着する。リード3の半導体素子1との接着面の反対側
の面3bには、パッケージ形成後に外部端子を格納する
箇所となる凹部18が設けられた樹脂板8が接着剤7に
より接着されている。前記樹脂板凹部18は、樹脂板8
のリード3との接着面側が開口しており、反接着面側に
は膜状部材19が設けられている。図10に示す製造方
法では、膜状部材19を樹脂板8と同じ材料で形成して
いる。リード3は図9に例示するように外枠15に接続
され、一体のリードフレーム14を形成している。図1
0(b)の工程においては、接着剤4及び樹脂板8をリ
ード3に搭載したリードフレーム14を半導体素子1の
上に設置してリード3と半導体素子1を接着するか、あ
るいはリードフレーム14、樹脂板8、接着剤4を個別
に半導体素子1上に搭載しても良い。
【0065】次に図10(c)に示すようにリード3と
半導体素子1の電極2とをワイヤ5により電気的に接続
する。◆次いで図10(d)のようにトランスファーモ
ールド金型16内に設置し、樹脂封止を行う。この際、
樹脂板8の反開口側の面8aを金型16の内面16aに
押しつけた状態でモールドする。凹部18の反開口側に
は、膜状部材19が形成されているので、樹脂板凹部1
8内部に樹脂が流入するのを防止することができる。ま
た、リードフレーム14の外枠15を金型16で挟み、
金型16内で半導体素子1などが樹脂の流入圧力により
動かないようにする。
【0066】樹脂封止後は図10(e)のように樹脂板
8の反開口側の面8aが露出した状態になる。樹脂封止
後、図10(e)のように例えば針状部材28で膜状部
材19を破って除去し、パッケージ11の表面に外部端
子を格納する凹部17を形成する。この後、図10
(f)に示すように外部端子6となるはんだボールを凹
部17に載置して加熱することにより、リード3に外部
端子6となるはんだバンプを接合する。最後に、リード
フレーム14の外枠15(図9参照)をパッケージ側面
11aで切断して図1に示した半導体装置を得る。
【0067】膜状部材19は、本実施例のように樹脂板
8と同一材料で形成しても良いし、樹脂板8とは異なる
材料で形成しても良い。また、膜状部材19の樹脂封止
後の除去を薬品によるエッチングで行っても良いし、膜
状部材19を樹脂板8や封止樹脂10よりも融点の低い
材料で形成し、加熱して溶融除去しても差し支えない。
【0068】以上述べたように本実施例による半導体装
置の製造方法によれば、トランスファーモールド法によ
ってパッケージを形成することが可能となり、高信頼性
の半導体装置を製造することができる。また、半導体素
子の電極形成面内に外部端子を形成できるので半導体素
子の寸法に略等しい寸法の半導体装置を得ることができ
る。更に、多連リードフレームの使用による量産や、ワ
イヤ接合、樹脂モールドの工程などに従来の製造装置使
用によって製造コストを低くすることが可能である。
【0069】また、半導体素子1の側面の樹脂厚さを
0.1mm以上として樹脂封止を行えば、樹脂封止の際
に樹脂10内に添加されているフィラーが詰まることな
く充填されるので、ボイドや未充填などの不良を起こさ
ずに樹脂封止ができる。また樹脂厚さを1.0mm以下
とすることによって、リードフレームの外枠を金型で挟
んだ際のリードフレームの変形が抑制でき、半導体素子
1が樹脂封止の際に金型内の所定の位置から動くことが
なくなる。その結果、樹脂封止後に、半導体素子やワイ
ヤがパッケージから露出する外観不良が発生しなくな
る。
【0070】図11は、図1に示した第1実施の半導体
装置の、他の態様を示す断面図である。図11におい
て、リード3の一部分は、パッケージ11の側面11a
より外部に露出しており、突出部3cを形成している。
リードの突出部3cは、半導体素子1の動作検査用の端
子として用いることができ、半導体装置を回路基板に実
装した後でも、検査用のプローブなどを接触させて検査
することが可能になる。
【0071】図12は、図1に示した第1実施例の半導
体装置の、実装形態の一例を示す断面図である。図12
において、リード3の一部分は、パッケージ11の側面
11aより外部に露出しての延ばされており、放熱リー
ド3dとして回路基板12とはんだ材料などにより接合
されている。リード3の一部を放熱リードとして回路基
板に接合することによって、半導体素子の発熱量が大き
いような場合に、パッケージの熱抵抗を低減することが
でき、半導体装置の放熱特性を向上できる効果が得られ
る。また、放熱リード3dは、図12のように回路基板
12に接合するだけでなく、回路基板12とは逆の方向
に折り曲げて、半導体装置周囲の雰囲気中に放熱する構
造としてもよい。
【0072】また、図1に示した実施例では、リード3
を半導体素子1の電極形成面1aに接着するための接着
剤4を、電極形成面1a上にあるリード3とほぼ等しい
長さに設ける例を示した。しかしながら、接着剤4は、
リード3を半導体素子1の電極形成面1aに固定さえで
きれば、必要以上に広い範囲に設ける必要はなく、図1
3に示すようにリード3のワイヤ5の接合部分にのみ設
けるだけでよい。接着剤4の塗布範囲を小さくすること
により、半導体装置を回路基板に実装する際の加熱によ
って、パッケージ内部に発生する応力(パッケージの吸
湿した水分が水蒸気化する際に発生する多大な圧力によ
る)を低減できる効果が得られる。これによって、パッ
ケージ内部の界面はく離や、樹脂割れなどの不良発生を
防ぐことができる。
【0073】外部端子6は、半導体装置とを外部(回路
基板など)に接合するとともに、電気的接続を図るため
に用いるものであり、半導体装置を回路基板に実装する
際に、パッケージ11表面の凹部17、もしくは回路基
板側の外部端子接合箇所に供給されていれば良い。した
がって、半導体装置としては、図1のように外部端子6
を組み込んだ構成だけでなく、外部端子が設けられてい
ない構成でも差し支えない。外部端子が設けられていな
い本発明による半導体装置の例を図14に示す。図14
においては、パッケージ11の表面に外部端子が格納さ
れる凹部17が形成されており、回路基板への実装時に
はんだ材料などが供給されて、半導体装置と回路基板を
接続する外部端子6が形成される。なお、図14に示し
た半導体装置を回路基板に実装した後の状態は図3に示
したものと同様になる。
【0074】図15は、本発明による半導体装置の第2
実施例を示す断面図であり、図16は図15に示した半
導体装置の一部分の封止樹脂及び樹脂テープを取り除い
た平面図である。
【0075】図において、半導体素子1の電極2の形成
面1aには、箔リード20が形成された樹脂テープ21
が接着剤4によって接着されており、箔リード20の一
端20aと電極2は熱圧着等によって電気的に導通でき
るように接合されている。樹脂テープ21には、複数の
貫通穴22が設けられている。箔リード20は、その一
方の端部20bが貫通穴22の電極形成面1a側の開口
部22aを覆うように延ばされている。
【0076】樹脂テープ21の電極形成面1aとの接着
面21aの反対側の面21bには、複数の貫通穴9を有
する樹脂板8が接着剤7を介して接着されており、樹脂
板8の貫通穴9と樹脂テープ21の貫通穴22とは互い
に重なるように配置されている。本実施例では、貫通穴
9が設けられた樹脂板8を樹脂テープ21に接着し、貫
通穴9の一方の開口部が存在する面8aをパッケージ1
1表面に露出させることで外部端子6を格納する凹部1
7をパッケージ表面に形成している。凹部17(樹脂テ
ープ21の貫通穴22と樹脂板8の貫通穴9よりなる)
の内部には、半導体素子と外部との電気的接続手段とな
る金属製の外部端子6が格納されており、箔リード20
の端部20bと接合されている。
【0077】本実施例に示した半導体装置は、半導体素
子1、樹脂テープ21、接着剤4、箔リード20、及び
樹脂板8を封止樹脂10によって封止してパッケージ1
1を形成している。外部端子6はパッケージの下面11
b側であって、半導体素子1の電極形成面1aの面内に
設けられており、アレイ状に配置されている。また、外
部端子6の一部分はパッケージ11の外部に球面を呈し
て突出しており、半導体装置を実装する回路基板と接続
できるようになっている。樹脂板8の面8aが露出して
いるパッケージ下面11bには、樹脂板8からパッケー
ジ11の4カ所の角部に延びる吊り部材23aが形成さ
れている。吊り部材23aは、封止樹脂の際に半導体素
子1などのパッケージ構成部材を金型内に固定するため
の部材である。
【0078】箔リード20が形成された樹脂テープ21
には、従来のTCP(テープ・キャリア・パッケージの
略称)で用いられているようなテープキャリアを使用す
る。箔リード20と半導体素子1の電極2との接合はT
AB技術によって行うことができる。箔リード20はC
u(銅)、Au(金)などにより形成し、樹脂テープ2
1は、ポリイミド樹脂などから形成される。
【0079】外部端子6の材料には、表面実装型半導体
装置の実装に広く用いられているはんだ(例えば、Pb
−Sn系共晶はんだ)を用いるのが望ましい。この場
合、箔リード20の外部端子6の接合部分に、はんだメ
ッキ、Ni(ニッケル)メッキ或いはSn(錫)メッキ
などの表面処理を施すことが望ましい。
【0080】接着剤4及び7には、ポリイミド、エポキ
シ、シリコーンなどを主成分とする樹脂から選択した絶
縁性材料を使用する。特に半導体素子1に樹脂テープ2
1を接着する接着剤4には、弾性係数が10MPa以上
6000MPa以下の材料を使用する。接着剤4の弾性
係数を前記の範囲に設定することによって、接着剤4が
樹脂テープ21の接着時に接着剤の形状が安定するとと
もに良好な接着性が得られ、また半導体装置を回路基板
に実装した後の温度変化の繰り返しによる外部端子と回
路基板とのはんだ接合部の疲労破壊に対する信頼性を向
上することができる。
【0081】本実施例の半導体装置によれば、外部端子
が半導体素子の電極形成面の平面寸法内(面内)に位置
しているので、パッケージの外形サイズを半導体素子の
サイズに近づけることができ、CSP型の半導体装置を
提供することができる。半導体素子1の樹脂厚さ10a
を0.1mm以上とすれば、樹脂封止の際に樹脂10内
に添加されているフィラーが詰まることなく充填される
ので樹脂封止が可能である。
【0082】また樹脂厚さ10aを1.0mm以下とす
ることによって半導体素子1が所定の位置から動くこと
がなくなる。従って、半導体素子の平面寸法に1.0m
mを足した寸法以下のパッケージを得ることができる。
更に、本実施例の半導体装置は、従来の半導体装置と同
様に半導体素子の周囲を樹脂で覆うことができるので、
耐湿性などの信頼性を向上することができる。更にま
た、外部端子6をパッケージの下面にアレイ状に配置す
ることができるので、半導体装置の多端子化(多ピン
化)に対応することが可能になる。
【0083】尚、図15に示した第2実施例による半導
体装置では、外部端子6をパッケージの下面にアレイ状
に配置する例を示したが、外部端子6の配置はアレイ状
に限定されるものではなく、図2のような2列の縦列配
置でも良いし、1列或いは3列以上の縦列配置でも良
い。◆次に、図15に示した第2実施例による半導体装
置の製造方法の例を図17(a)〜(f)により説明す
る。
【0084】図17(a)は本実施例で用いる半導体素
子1の断面図を示す。半導体素子1の電極形成面1aの
周辺部には電極2が形成されている。尚、半導体素子1
の電極形成面1aには、半導体素子1の回路を保護する
ための図示されていない保護膜(パッシベーション)
が、少なくとも電極2の箔リード接合部を除いて設けら
れている。
【0085】図17(b)に示すように、半導体素子1
の電極形成面1aに絶縁性接着剤4を介して箔リード2
0が形成された樹脂テープ21を、箔リード20の形成
面21a側を電極形成面1aに対向させて接着する。樹
脂テープ21には、外部端子を箔リード20に接合する
ための貫通穴22が設けられている。樹脂テープ21の
半導体素子1との接着面の反対側の面21bには、パッ
ケージ形成後に外部端子を格納する凹部となる貫通穴9
が設けられた樹脂板8が、樹脂テープ21の貫通穴22
と樹脂板8の貫通穴9が重なるように接着剤7により接
着されている。樹脂板8は吊り部材23aによって、図
18に示すような外枠23bに接続されており、同一部
品が複数個繋がったフレーム状部材23になっている。
【0086】図17(b)の工程においては、接着剤4
及び樹脂テープ21を接着剤7で接着固定した樹脂板8
を半導体素子1の上に設置して接着剤4によって樹脂テ
ープ21と半導体素子1を接着するか、あるいは樹脂テ
ープ21を接着剤4で半導体素子1に接着した後、樹脂
板8を接着剤7によって樹脂テープ21上に接着しても
良い。
【0087】次に図17(c)に示すように箔リード2
0と半導体素子1の電極2とを熱圧着などにより接合す
る。箔リード20と半導体素子1の電極2との接合は、
従来のTAB(テープ・オートメイテッド・ボンディン
グの略称)技術により実施することができる。
【0088】次いで図17(d)のようにトランスファ
ーモールド金型16内に設置し、樹脂封止を行う。この
際、樹脂板8の貫通穴9開口側の面8aを金型16の内
面16aに押しつけた状態でモールドする。樹脂板8の
面8aを金型16に押しつけることによって、樹脂板8
の面8aの周囲から貫通穴9内部に樹脂が流入するのを
防止することができる。また、吊り部材23aの一部分
を金型16で挟み、金型16内で半導体素子1などが樹
脂の流入圧力により動かないようにする。
【0089】樹脂封止後は図17(e)のように樹脂板
8の貫通穴9開口側の面8aが露出しており、パッケー
ジ11の表面に外部端子を格納する凹部17が形成され
る。この後、(f)に示すように外部端子6となるはん
だボールを凹部17に載置して加熱することにより、箔
リード20に外部端子6となるはんだバンプを接合す
る。はんだバンプの形成においては、フラックスを用い
たり、不活性ガスあるいは還元性ガス雰囲気中で加熱す
るなど、はんだの濡れ性を向上させることが望ましい。
最後に、吊り部材23aをパッケージ側面11aで切断
して図15に示した半導体装置を得る。
【0090】以上述べたように本実施例による半導体装
置の製造方法によれば、トランスファーモールド法によ
ってパッケージを形成することが可能となり、半導体装
置の信頼性を向上することができる。また、半導体素子
の電極形成面内に外部端子を形成できるので半導体素子
の寸法に略等しい寸法の半導体装置を得ることができ
る。更に、多連フレームの使用による量産効果や、箔リ
ードの接合、樹脂モールドの工程などに従来の製造装置
が使用できることから製造コストを低くすることができ
る。
【0091】また、半導体素子1の側面の樹脂厚さを
0.1mm以上とすれば、樹脂封止の際に樹脂10内に
添加されているフィラーが詰まることなく充填されるの
で樹脂封止が可能である。また樹脂厚さを1.0mm以
下とすることによって半導体素子1が樹脂封止の際に金
型内の所定の位置から動くことがなくなり、半導体素子
やワイヤがパッケージから露出することがなくなる。
【0092】図19は、本発明による半導体装置の第3
実施例を示す断面図であり、図20は図19に示した半
導体装置の一部分の封止樹脂を取り除いた平面図であ
る。◆図において、半導体素子1の電極2の形成面1a
には、電極2が半導体素子1の周辺部に配置されてお
り、リード24が電極2に接合されている。リード24
の電極2との接合面24aの反対側の面24bには、半
導体素子と外部との電気的接続手段となる金属製の外部
端子6が接続されている。外部端子6は半導体素子1の
電極2と同芯上に位置しており、平面的位置が一致して
いる。リード24の表面24bには、接着剤7を介して
接着された貫通穴9を有する樹脂板8が接着されてお
り、樹脂板8の貫通穴9の一方の開口部をパッケージ表
面に露出させることによって、外部端子6を格納する凹
部17をパッケージ表面に形成している。
【0093】本実施例に示した半導体装置は、半導体素
子1、リード24、及び樹脂板8を封止樹脂10により
封止してパッケージ11を形成しているが、リード24
の一部分はパッケージ11側面11aより露出してい
る。また、外部端子6の一部分もパッケージ11の外部
にボール状表面を呈して突出している。
【0094】外部端子6の材料には、表面実装型半導体
装置の実装に広く用いられているはんだ(例えば、Pb
−Sn系共晶はんだ)を用いるのが望ましい。この場
合、リード24の外部端子6の接合部分に、はんだメッ
キ、Ni(ニッケル)メッキあるいはSn(錫)メッキ
などの表面処理を施すことが望ましい。
【0095】本実施例に用いるリード24は、Cu
(銅)合金により形成され、その厚さは0.05mmか
ら0.2mm程度である。◆一般に半導体素子1の電極
2はAl(アルミ)で形成されており、リード24にC
uを用いることによって電極2とリード24を熱圧着に
より直接接合することができる。更に、リード24の電
極2との接合部分にAu(金)メッキなどの表面処理を
施すことにより、より確実に接合することができる。
【0096】接着剤7には、ポリイミド、エポキシ、シ
リコーンなどを主成分とする樹脂から選択した絶縁性材
料を使用する。◆また、樹脂板8は、電気的絶縁材料
で、かつはんだの濡れない材料から構成し、ポリイミ
ド、エポキシ、シリコーン、ビスマレイミドトリアジン
などを主成分とする樹脂から選択したフィルム状の部材
を使用する。◆封止樹脂10には、例えばフェノール系
硬化剤、シリコーンゴム及びフィラー(溶融石英、最大
粒径70μm程度)などが添加されたエポキシ系樹脂を
使用する。
【0097】本実施例の半導体装置によれば、外部端子
が半導体素子の電極形成面の平面寸法内(面内)に位置
しているので、パッケージの外形サイズを半導体素子の
サイズに近づけることができ、CSP型の半導体装置を
提供することができる。半導体素子1の側面の樹脂厚さ
を0.1mm以上とすれば、樹脂封止の際に樹脂10内
に添加されているフィラーが詰まることなく充填される
ので樹脂封止が可能である。また樹脂厚さを1.0mm
以下とすることによって半導体素子1が樹脂封止の際に
金型内の所定の位置から動くことがなくなり、半導体素
子やワイヤがパッケージから露出することがなくなる。
【0098】従って、半導体素子の平面寸法に1.0m
mを足した寸法以下のパッケージを得ることができる。
また、本実施例の半導体装置は、従来の半導体装置と同
様に半導体素子の周囲を樹脂で覆うことができるので、
耐湿性などの信頼性を向上することができる。更に、半
導体素子の周囲がほぼ均等に封止樹脂で覆われているの
で、半導体装置の反りの発生を低減することができる。
更にまた、外部端子の周囲がはんだの濡れない(接合し
ない)材料で囲まれているので、半導体装置を回路基板
に実装する際に、はんだブリッジ不良が発生しずらくな
る。
【0099】図21は、本発明による半導体装置の第4
実施例を示す断面図であり、図22は図21に示した半
導体装置の平面図である。◆図において、半導体素子1
の電極2の形成面1aには、箔リード20が形成された
樹脂板8が接着剤4によって接着されており、箔リード
20の一端20aと電極2は熱圧着等によって電気的に
導通できるように接合されている。箔リード20は、接
着剤7によって樹脂板8に接着されている。樹脂板8に
は複数の貫通穴9が設けられており、貫通穴9の一方の
開口部が存在する面8aをパッケージ11表面に露出さ
せることで外部端子6を格納する凹部17をパッケージ
表面に形成している。凹部17の内部には、半導体素子
と外部との電気的接続手段となる金属製の外部端子6が
格納されており、箔リード20と接合されている。
【0100】本実施例に示した半導体装置は、半導体素
子1、接着剤4及び7、箔リード20、及び樹脂板8を
封止樹脂10によって封止してパッケージ11を形成し
ている。外部端子6はパッケージ下面11b側であっ
て、半導体素子1の電極形成面1aの面内に設けられて
いる。外部端子6の一部分はパッケージ11の外部に球
面を呈して突出しており、半導体装置を実装する回路基
板と接続できるようになっている。樹脂板8の面8aが
露出しているパッケージ下面11bには、樹脂板8から
パッケージ側面側へ延びる吊り部材25が形成されてい
る。吊り部材25の端部はパッケージ側面11と面一の
位置で切断されている。尚、吊り部材25は、樹脂封止
の際に半導体素子1などのパッケージ構成部材を金型内
に固定するための部材である。
【0101】吊り部材25が設けられていることによ
り、従来の半導体装置で行われているトランスファーモ
ールド法による樹脂封止が可能となり、半導体装置の量
産に対応することができる。◆本実施例の半導体装置に
よれば、外部端子が半導体素子の電極形成面の平面寸法
内(面内)に位置しているので、パッケージの外形サイ
ズを半導体素子のサイズに近づけることができ、CSP
型の半導体装置を提供することができる。半導体素子1
の側面の樹脂厚さを0.1mm以上とすれば、樹脂封止
の際に樹脂10内に添加されているフィラーが詰まるこ
となく充填されるので樹脂封止が可能である。また樹脂
厚さを1.0mm以下とすることによって半導体素子1
が樹脂封止の際に金型内の所定の位置から動くことがな
くなり、半導体素子やワイヤがパッケージから露出する
ことがなくなる。従って、半導体素子の平面寸法に1.
0mmを足した寸法以下のパッケージを得ることができ
る。
【0102】また、本実施例の半導体装置は、従来の半
導体装置と同様に半導体素子の周囲を樹脂で覆うことが
できるので、耐湿性などの信頼性を向上することができ
る。更に、半導体素子の周囲がほぼ均等に封止樹脂で覆
われているので、半導体装置の反りの発生を低減するこ
とができる。更にまた、外部端子の周囲がはんだの濡れ
ない(接合しない)材料で囲まれているので、半導体装
置を回路基板に実装する際に、はんだブリッジ不良が発
生しずらくなる。
【0103】図21に示した実施例では、箔リード20
を接着剤7によって樹脂板8に接着する例を示している
が、樹脂板8にメッキ法または蒸着法などによって箔リ
ード20を形成し、図23に示すように接着剤7を用い
ない構成としてもよい。図23に示す構成によれば、従
来のTCP(テープ・キャリア・パッケージの略称)用
のテープ材料を用いることができ、従来の半導体装置製
造技術を利用することができる。◆図24は、本発明の
第5実施例である半導体実装モジュールの斜視図であ
り、図25は図24に示した半導体実装モジュールの側
面図である。
【0104】図において、第1実施例から第4実施例の
いずれかに示した本発明による複数の半導体装置26
が、回路基板12に実装されており、半導体実装モジュ
ールを構成している。回路基板12にはさらに外部の装
置と接続するためのソケット27が設けられている。半
導体装置26は、回路基板12の表面12aに対向する
パッケージ下面11b(回路基板12に対向する側の
面)の面内に設けられている外部端子6により、回路基
板12の表面12aに実装されている。また、本発明に
使用する半導体装置26では、外部端子6を格納する凹
部の周囲をはんだが濡れない材料で構成する。
【0105】図24に示した半導体実装モジュールは、
主に内部にメモリとして動作する半導体素子を搭載した
半導体装置26を実装し、メモリカードあるいはメモリ
モジュールとして使用される。
【0106】図24に示した半導体実装モジュールによ
れば、外部端子が半導体装置下面の面内に設けられてい
るので、半導体装置どうしの間隔を小さくすることがで
き、従来と同一サイズの回路基板により多くの半導体装
置を実装することができ、高実装密度が可能になる。或
いは、従来と同等の機能を有する半導体実装モジュール
であっても、より小型化した半導体実装モジュールを得
ることができる。また、本発明の半導体装置は、外部端
子同士の間がはんだが濡れない材料で構成されているの
で、半導体装置の実装時に、複数の外部端子間に亘って
はんだが接合する不良(はんだブリッジ不良)が発生せ
ず、実装歩留まりを向上させた半導体実装モジュールを
得られる。更にまた、ベアチップ実装のようにはんだ接
合部が樹脂により覆われていないので、不良が発生した
半導体装置の交換を容易に行うことができる。
【0107】
【発明の効果】以上述べたように本発明によれば、次に
述べる効果が得られる。◆上記(1)の発明によれば、
半導体素子の外形サイズにほぼ等しいパッケージサイズ
の半導体装置を製造することができる。上記(2)の発
明によれば、半導体素子の外形サイズにほぼ等しいパッ
ケージサイズの半導体装置を製造することができととも
に、従来の半導体装置と同じトランスファーモールド金
型が使用でき、金型に制約されずに、外部端子の配置を
自由に設定可能な半導体装置を製造することができる。
上記(3)の発明によれば、半導体装置の量産に対応で
き、製造コストの増加を抑止することができる。上記
(4)の発明によれば、外部端子の形成に安価な球状は
んだを使用できるので、製造コストの増加を抑止するこ
とができる。上記(5)の発明によれば、半導体装置の
量産に対応でき、製造コストの増加を抑止することがで
きる。
【0108】上記(6)の発明によれば、半導体素子の
外形サイズにほぼ等しいパッケージサイズの半導体装置
を製造することができる。上記(7)の発明によれば、
半導体素子の外形サイズにほぼ等しいパッケージサイズ
の半導体装置を製造することができとともに、従来の半
導体装置と同じトランスファーモールド金型が使用で
き、外部端子の配置を自由に設定できる半導体装置を製
造することができる。そして上記(8)の発明によれ
ば、半導体装置の量産に対応でき、製造コストの増加を
抑止することができる。更に上記(9)の発明によれ
ば、半導体装置の量産に対応でき、製造コストの増加を
抑止することができる。そして半導体素子が露出するな
どの外観不良を発生させずに半導体装置を製造すること
ができる。
【0109】上記(10)の発明によれば、従来の半導
体装置と同じトランスファーモールド金型が使用でき、
外部端子の配置を自由に設定できる半導体装置を製造す
ることができる。上記(11)の発明によれば、凹部へ
の樹脂流入を確実に防止することができ、外部端子を格
納する凹部を半導体素子の面内に形成することができ
る。そして上記(12)の発明によれば、半導体装置の
量産に対応でき、製造コストの増加を抑止することがで
きる。そして半導体素子が露出するなどの外観不良を発
生させずに半導体装置を製造することができる。
【0110】上記(13)の発明によれば、従来の半導
体装置と同じトランスファーモールド金型が使用でき、
外部端子の配置を自由に設定することができる。上記
(14)の発明によれば、製造コストの増加を抑止する
ことができる。そして上記(15)の発明によれば、半
導体装置の量産に対応でき、製造コストの増加を抑止す
ることができる。また、半導体素子が露出するなどの外
観不良を発生させずに半導体装置を製造することができ
る。上記(16)の発明によれば、半導体装置の量産に
対応でき、製造コストの増加を抑止することができる。
また上記(17)の発明によれば、従来の半導体装置と
同様にトランスファーモールド法による樹脂封止が行
え、量産に対応できるとともに、製造コストの増加を抑
止することができる。また、半導体素子が露出するなど
の外観不良を発生させずに半導体装置を製造することが
できる。更に上記(18)の発明によれば、従来の半導
体装置と同様にトランスファーモールド法による樹脂封
止が行え、量産に対応できるとともに、製造コストの増
加を抑止することができる。そして半導体素子が露出す
るなどの外観不良を発生させずに半導体装置を製造する
ことができる。更に上記(19)の発明によれば、半導
体素子の外形サイズにほぼ等しいパッケージサイズの半
導体装置を製造することができる。
【0111】上記(20)の発明によれば、半導体素子
の周囲を封止樹脂などによって覆うことができるので、
耐湿性などの信頼性が向上し、半導体素子の外形サイズ
にほぼ等しいパッケージサイズの半導体装置を得られ
る。また、上記(21)の発明によれば、従来の半導体
装置と同じ設備で外部端子を格納する凹部を形成でき、
外部端子の配置を、金型に制約されず自由に配置できる
半導体装置を得られる。上記(22)の発明によれば、
外部端子の形成に安価な球状はんだを使用できるので、
製造コストの増加を抑止することができる。上記(2
3)の発明によれば、はんだ接合部の実装後の破断発生
寿命を増加することができる。上記(24)の発明によ
れば、導電部材の一部を放熱用部材として用いることに
より、半導体装置の熱抵抗を低減することができる。上
記(25)の発明によれば、半導体装置の実装後でも半
導体素子の動作を確認することができ、不良が発生した
半導体装置を容易に特定することができる。上記(2
6)の発明によれば、半導体装置の小型化を達成でき
る。
【0112】上記(27)の発明によれば、半導体素子
の周囲を封止樹脂などによって覆うことができるので、
耐湿性などの信頼性が向上し、半導体素子の外形サイズ
にほぼ等しいパッケージサイズの半導体装置を得られ
る。また、半導体装置の反りを低減することができる。
上記(28)の発明によれば、製造コストの増加を抑止
できるとともに、接続部の信頼性を確保することができ
る。上記(29)の発明によれば、半導体装置の小型化
を達成できる。
【0113】上記(30)の発明によれば、半導体素子
の周囲を封止樹脂などによって覆うことができるので、
耐湿性などの信頼性が向上し、半導体素子の外形サイズ
にほぼ等しいパッケージサイズの半導体装置を得られ
る。また、半導体装置の反りを低減することができる。
上記(31)の発明によれば、半導体装置の小型化を達
成できる。上記(32)の発明によれば、はんだ接合部
の実装後の破断発生寿命を増加することができる。
【0114】上記(33)の発明によれば、半導体素子
の周囲を封止樹脂などによって覆うことができるので、
耐湿性などの信頼性が向上し、半導体素子の外形サイズ
にほぼ等しいパッケージサイズの半導体装置を得られ
る。また、半導体装置の熱抵抗を低減することができ
る。また、半導体装置の反りを低減することができる。
上記(34)の発明によれば、半導体装置の小型化を達
成できる。そして上記(35)の発明によれば、製造コ
ストの増加を抑止することができ、接続部の信頼性の低
下を防止できる。また、上記(36)の発明によっても
半導体装置の小型化を達成できる。
【0115】上記(37)の発明によれば、はんだ接合
部の信頼性およびリペア性が向上し、高密度実装の半導
体実装モジュールを得ることができる。また、上記(3
8)の発明によれば、はんだ接合部の信頼性およびリペ
ア性が向上し、高密度実装の半導体実装モジュールを得
ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例による半導体装置の断面図
である。
【図2】図1に示した半導体装置の封止樹脂の一部を取
り除いた平面図である。
【図3】図1に示した本発明の第1実施例による半導体
装置を回路基板に実装した状態を説明する断面図であ
る。
【図4】図1に示した本発明の第1実施例による半導体
装置の、外部端子の厚さと凹部深さとの関係を説明する
断面図である。
【図5】図1に示した本発明の第1実施例による半導体
装置の他の態様を示す断面図である。
【図6】図5に示した半導体装置の封止樹脂の一部を取
り除いた平面図である。
【図7】図1に示した本発明の第1実施例による半導体
装置の他の態様を示す封止樹脂の一部を取り除いた平面
図である。
【図8】図1に示した第1実施例による半導体装置の製
造方法を説明する断面図である。
【図9】図1に示した第1実施例による半導体装置の製
造に使用するリードフレームの例を示す斜視図である。
【図10】図1に示した第1実施例による半導体装置の
他の製造方法を説明する断面図である。
【図11】パッケージ外部に露出したリードの一部を検
査用端子として用いる例を説明する半導体装置の断面図
である。
【図12】パッケージ外部に露出したリードの一部を放
熱用リードとして用いる例を説明する半導体装置の断面
図である。
【図13】図1に示した本発明の第1実施例による半導
体装置のさらに他の態様を示す断面図である。
【図14】外部端子が接合されていない例を説明する半
導体装置の断面図である。
【図15】本発明の第2実施例による半導体装置の断面
図である。
【図16】図15に示した半導体装置の封止樹脂の一部
を取り除いた平面図である。
【図17】図15に示した第2実施例による半導体装置
の製造方法を説明する断面図である。
【図18】図15に示した第2実施例による半導体装置
の製造に使用する樹脂板の例を示す平面図である。
【図19】本発明の第3実施例による半導体装置の断面
図である。
【図20】図19に示した半導体装置の封止樹脂の一部
を取り除いた平面図である。
【図21】本発明の第4実施例による半導体装置の断面
図である。
【図22】図21半導体装置の封止樹脂の一部を取り除
いた平面図である。
【図23】図21に示した第4実施例による半導体装置
の他の態様を示す断面図である。
【図24】本発明の第5実施例による半導体実装モジュ
ールの斜視図である。
【図25】図24に示した第5実施例による半導体実装
モジュールの側面図である。
【符号の説明】
1…半導体素子、1a…電極形成面、2…電極、3…リ
ード、4…接着剤、5…ワイヤ、6…外部端子、7…接
着剤、8…樹脂板、9…貫通穴、10…封止樹脂、11
…パッケージ、11a…パッケージ側面、11b…パッ
ケージ下面、12…回路基板、13…回路基板の電極、
14…リードフレーム、15…リードフレームの外枠、
16…トランスファーモールド金型、17…パッケージ
表面の凹部、18…樹脂板凹部、19…膜状部材、20
…箔リード、21…樹脂テープ、22…樹脂テープの貫
通穴、23…フレーム状部材、23a…吊り部材、24
…リード、25…吊り部材、26…本発明による半導体
装置、27…ソケット、28…針状部材。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 熊沢 鉄雄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 春田 亮 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 一谷 昌弘 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内

Claims (38)

    【特許請求の範囲】
  1. 【請求項1】表面に電極が形成された半導体素子と、電
    極と電気的に接続される導電部材とを備え、これらの部
    材を樹脂で封止してパッケージとする半導体装置の製造
    方法において、半導体装置表面から前記導電部材まで達
    する凹部を形成する工程を備えることを特徴とする半導
    体装置の製造方法。
  2. 【請求項2】請求項1において、前記導電部材に接する
    貫通穴を有する部材によって前記凹部を形成することを
    特徴とする半導体装置の製造方法。
  3. 【請求項3】請求項1において、前記凹部へ樹脂を流入
    させずに前記半導体素子の周囲を樹脂封止する工程を備
    えることを特徴とする半導体装置の製造方法。
  4. 【請求項4】請求項1乃至3のいずれかにおいて、前記
    凹部内部で前記導電部材と外部接続用の端子を接合する
    工程を備えることを特徴とする半導体装置の製造方法。
  5. 【請求項5】請求項1乃至4のいずれかにおいて、前記
    半導体素子を樹脂封止用の治具内に吊る手段を設けて樹
    脂封止を行うことを特徴とする半導体装置の製造方法。
  6. 【請求項6】表面に電極が形成された半導体素子と、複
    数の外部端子と、電極と外部端子とを電気的に接続する
    導電部材とを備え、これらの部材を樹脂で封止してパッ
    ケージを構成した半導体装置の製造方法において、前記
    外部端子を格納する凹部を形成する工程を備えることを
    特徴とする半導体装置の製造方法。
  7. 【請求項7】請求項6において、前記導電部材に接する
    貫通穴を有する部材によって前記凹部を形成することを
    特徴とする半導体装置の製造方法。
  8. 【請求項8】請求項6または7において、前記凹部へ樹
    脂を流入させずに前記半導体素子の周囲を樹脂封止する
    工程を備えることを特徴とする半導体装置の製造方法。
  9. 【請求項9】請求項6乃至8のいずれかにおいて、前記
    半導体素子を樹脂封止用の治具内に吊る手段を設けて樹
    脂封止を行うことを特徴とする半導体装置の製造方法。
  10. 【請求項10】表面に電極が形成された半導体素子と、
    複数の外部端子と、電極と外部端子とを電気的に接続す
    る導電部材とを備え、これらの部材を樹脂で封止してパ
    ッケージを構成した半導体装置の製造方法において、貫
    通穴を有する部材を前記導電部材に接着することによっ
    て前記外部端子を格納する凹部を形成する工程と、前記
    凹部形成用部材の一部分を金型表面に接触させて樹脂封
    止する工程と、凹部内部で前記外部端子と前記導電部材
    を接合する工程とを、備えることを特徴とする半導体装
    置の製造方法。
  11. 【請求項11】請求項10において、前記凹部形成部材
    の厚さを、凹部形成部材が金型表面に接触する側の金型
    へこみ量より大きくすることを特徴とする半導体装置の
    製造方法。
  12. 【請求項12】請求項10または11において、前記半
    導体素子を金型内に吊る手段を設けて樹脂封止を行うこ
    とを特徴とする半導体装置の製造方法。
  13. 【請求項13】表面に電極が形成された半導体素子と、
    複数の外部端子と、電極と外部端子とを電気的に接続す
    る導電部材とを備え、これらの部材を樹脂で封止してパ
    ッケージを構成した半導体装置の製造方法において、貫
    通穴が形成され、かつ貫通穴の少なくとも一方の開口部
    を覆う膜状部材が形成された部材を前記導電部材に接着
    する工程と、前記膜状部材を金型表面に接触させて樹脂
    封止する工程と、樹脂封止後に前記膜状部材を除去する
    ことによって外部端子を格納する凹部を形成する工程
    と、凹部内部で前記外部端子と前記導電部材を接合する
    工程とを、備えることを特徴とする半導体装置の製造方
    法。
  14. 【請求項14】請求項13において、前記膜状部材を前
    記貫通穴を有する部材と一体に形成することを特徴とす
    る半導体装置の製造方法。
  15. 【請求項15】請求項13または14において、前記半
    導体素子を金型内に吊る手段を設けて樹脂封止を行うこ
    とを特徴とする半導体装置の製造方法。
  16. 【請求項16】請求項1乃至15のいずれかにおいて、
    前記導電部材をフレームで繋がった複数のリードで形成
    することを特徴とする半導体装置の製造方法。
  17. 【請求項17】請求項16において、前記フレームを金
    型に挟んで樹脂封止することを特徴とする半導体装置の
    製造方法。
  18. 【請求項18】請求項1乃至15のいずれかにおいて、
    前記貫通穴を有する部材の延長部分を金型に挟んで樹脂
    封止することを特徴とする半導体装置の製造方法。
  19. 【請求項19】請求項1乃至18のいずれかにおいて、
    前記半導体素子側面の樹脂厚さを0.1mm以上、1.
    0mm以下として樹脂封止することを特徴とする半導体
    装置の製造方法。
  20. 【請求項20】表面に電極が形成された半導体素子と、
    前記電極と電気的に接続される導電部材とを備え、これ
    らを樹脂で封止してパッケージを構成した半導体装置に
    おいて、パッケージ表面から導電部材に達する凹部を形
    成することを特徴とする半導体装置。
  21. 【請求項21】請求項20において、前記導電部材に接
    する複数の貫通穴を有する部材により前記凹部を形成す
    ることを特徴とする半導体装置。
  22. 【請求項22】請求項20または21において、前記凹
    部内部で前記導電部材と外部接続用の端子を接合するこ
    とを特徴とする半導体装置。
  23. 【請求項23】請求項22において、前記外部接続用端
    子の厚さを、前記凹部深さの2倍以上とすることを特徴
    とする半導体装置。
  24. 【請求項24】請求項20乃至23のいずれかにおい
    て、前記導電部材の一部が前記パッケージ側面から外部
    に露出していることを特徴とする半導体装置。
  25. 【請求項25】請求項24において、前記導電部材の一
    部を半導体素子検査用の端子とすることを特徴とする半
    導体装置。
  26. 【請求項26】請求項20乃至25のいずれかにおい
    て、前記半導体素子側面の樹脂厚さが0.1mm以上、
    1.0mm以下であることを特徴とする半導体装置。
  27. 【請求項27】表面に電極が形成された半導体素子と、
    複数のリードと、電極とリードを電気的に接続する導通
    部材と、複数の外部端子とを備え、これらの部材を樹脂
    で封止してパッケージを構成した半導体装置において、
    前記リードは電極が形成された半導体素子の表面に接着
    剤を介して接着され、かつ前記リードの一部分はパッケ
    ージ側面から外部に露出しており、前記リードの前記半
    導体素子接着面の反対側の面に接する複数の貫通穴を設
    けた部材によって、パッケージ表面に開口部を有する凹
    部を形成し、前記凹部の内部に前記外部端子を格納して
    外部端子を前記リードに接合し、前記凹部形成部材と前
    記外部端子の一部分は前記パッケージの外部に露出して
    いることを特徴とする半導体装置。
  28. 【請求項28】請求項27において、前記導通部材を金
    属材料からなるワイヤで構成してなることを特徴とする
    半導体装置。
  29. 【請求項29】請求項27または28において、前記半
    導体素子側面の樹脂厚さが0.1mm以上、1.0mm
    以下であることを特徴とする半導体装置。
  30. 【請求項30】表面に電極が形成された半導体素子と、
    複数のリードが形成されたフィルム状部材と、複数の外
    部端子とを備え、これらの部材を樹脂で封止してパッケ
    ージを構成した半導体装置において、前記フィルム状部
    材を前記電極が形成された半導体素子の表面に接着剤を
    介して接着し、前記リードの一端は前記電極と接合さ
    れ、前記フィルム状部材の前記半導体素子接着面の反対
    側の面に接する複数の貫通穴を設けた部材によって、パ
    ッケージ表面に開口部を有する凹部を形成し、前記凹部
    の内部に前記外部端子を格納して外部端子を前記リード
    に接合し、前記凹部形成部材と前記外部端子の一部分は
    前記パッケージの外部に露出していることを特徴とする
    半導体装置。
  31. 【請求項31】請求項30において、前記半導体素子側
    面の樹脂厚さが0.1mm以上、1.0mm以下である
    ことを特徴とする半導体装置。
  32. 【請求項32】請求項27乃至31のいずれかにおい
    て、前記接着剤の弾性係数が10MPa以上、6000
    MPa以下であることを特徴とする半導体装置。
  33. 【請求項33】表面に電極が形成された半導体素子と、
    複数のリードと、複数の外部端子とを備え、これらの部
    材を樹脂で封止してパッケージを構成した半導体装置に
    おいて、前記リードの一端が前記電極と接合され、リー
    ドの他端は前記パッケージ側面から外部に露出してお
    り、前記リードの前記電極との接合面の反対側の面に接
    する複数の貫通穴を設けた部材によって、パッケージ表
    面に開口部を有する凹部を形成し、前記凹部の内部に前
    記外部端子を格納して前記外部端子を前記リードに接合
    し、前記凹部形成部材と前記外部端子の一部分は前記パ
    ッケージの外部に露出していることを特徴とする半導体
    装置。
  34. 【請求項34】請求項33において、前記半導体素子側
    面の樹脂厚さが0.1mm以上、1.0mm以下である
    ことを特徴とする半導体装置。
  35. 【請求項35】請求項33において、前記凹部形成部材
    が樹脂フィルムからなることを特徴とする半導体装置。
  36. 【請求項36】請求項20乃至35のいずれかにおい
    て、前記パッケージの平面寸法が、前記半導体素子の平
    面寸法に0.2mm以上、1.0mm以下を足した寸法
    であり、前記パッケージの厚さが前記半導体素子の厚さ
    の0.6mm以上、0.7mm以下を足した寸法である
    ことを特徴とする半導体装置。
  37. 【請求項37】表面に電極が形成された半導体素子と、
    電極が形成された半導体素子表面に接着され、その一部
    がパッケージ側面から露出したリードと、パッケージ表
    面からリードまで達する凹部とを有し、半導体素子の周
    囲を樹脂で封止してパッケージを構成した半導体装置
    を、前記凹部内に設けた接合部材によって、プリント回
    路基板に実装することを特徴とする半導体実装モジュー
    ル。
  38. 【請求項38】表面に電極が形成された半導体素子と、
    電極と電気的に接続される導電部材と、パッケージ表面
    から導電部材まで達する凹部とを有し、半導体素子の周
    囲を樹脂で封止してパッケージを構成実した半導体装置
    を、前記凹部内に設けた接合部材によって、プリント回
    路基板に実装することを特徴とする半導体実装モジュー
    ル。
JP21844795A 1995-06-28 1995-08-28 半導体装置及びその製造方法 Pending JPH0964080A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP21844795A JPH0964080A (ja) 1995-08-28 1995-08-28 半導体装置及びその製造方法
PCT/JP1996/001689 WO1997001865A1 (en) 1995-06-28 1996-06-19 Semiconductor device and method of manufacturing the same
TW085107434A TW299488B (ja) 1995-06-28 1996-06-19
IN1139CA1996 IN191568B (ja) 1995-06-28 1996-06-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21844795A JPH0964080A (ja) 1995-08-28 1995-08-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0964080A true JPH0964080A (ja) 1997-03-07

Family

ID=16720060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21844795A Pending JPH0964080A (ja) 1995-06-28 1995-08-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0964080A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990035564A (ko) * 1997-10-31 1999-05-15 윤종용 칩스케일패키지 및 그 제조방법
US6333564B1 (en) 1998-06-22 2001-12-25 Fujitsu Limited Surface mount type semiconductor device and method of producing the same having an interposing layer electrically connecting the semiconductor chip with protrusion electrodes
US6339260B1 (en) * 1999-03-09 2002-01-15 Hyundai Electronics Industries Co., Ltd. Wire arrayed chip size package
KR100336758B1 (ko) * 1999-09-15 2002-05-16 박종섭 마이크로 비지에이 패키지 및 제조방법
US6448665B1 (en) 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
KR100475337B1 (ko) * 1997-09-13 2005-07-01 삼성전자주식회사 고전력칩스케일패키지및그제조방법
KR100459820B1 (ko) * 1997-09-13 2005-07-07 삼성전자주식회사 칩스케일패키지및그제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475337B1 (ko) * 1997-09-13 2005-07-01 삼성전자주식회사 고전력칩스케일패키지및그제조방법
KR100459820B1 (ko) * 1997-09-13 2005-07-07 삼성전자주식회사 칩스케일패키지및그제조방법
US6448665B1 (en) 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
KR19990035564A (ko) * 1997-10-31 1999-05-15 윤종용 칩스케일패키지 및 그 제조방법
US6333564B1 (en) 1998-06-22 2001-12-25 Fujitsu Limited Surface mount type semiconductor device and method of producing the same having an interposing layer electrically connecting the semiconductor chip with protrusion electrodes
KR100362763B1 (ko) * 1998-06-22 2002-11-29 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
US6339260B1 (en) * 1999-03-09 2002-01-15 Hyundai Electronics Industries Co., Ltd. Wire arrayed chip size package
US6489182B2 (en) 1999-03-09 2002-12-03 Hynix Semiconductur, Inc. Method of fabricating a wire arrayed chip size package
KR100336758B1 (ko) * 1999-09-15 2002-05-16 박종섭 마이크로 비지에이 패키지 및 제조방법

Similar Documents

Publication Publication Date Title
US6175151B1 (en) Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US6388340B2 (en) Compliant semiconductor chip package with fan-out leads and method of making same
EP0915505B1 (en) Semiconductor device package, manufacturing method thereof and circuit board therefor
US6624006B2 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
US5350947A (en) Film carrier semiconductor device
US6204564B1 (en) Semiconductor device and method for making the same
JP3376356B2 (ja) 薄型感光式半導体装置
JP3492212B2 (ja) 半導体装置用パッケージ及びその製造方法
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
JP3478139B2 (ja) リードフレームの製造方法
JPH0964080A (ja) 半導体装置及びその製造方法
KR20020026854A (ko) 반도체 장치 제조 방법
WO1997001865A1 (en) Semiconductor device and method of manufacturing the same
JPWO2004030075A1 (ja) 半導体装置の製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JPH11186449A (ja) 半導体装置およびその製造方法
KR100536886B1 (ko) 칩 스케일 패키지 및 그 제조방법
JP3951407B2 (ja) 半導体チップ搭載用部材の製造法および半導体装置の製造方法
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
JPH0951051A (ja) 半導体装置
JP2001044326A (ja) 半導体装置およびその製造方法
JP3127948B2 (ja) 半導体パッケージ及びその実装方法

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20040119

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040308

A02 Decision of refusal

Effective date: 20040309

Free format text: JAPANESE INTERMEDIATE CODE: A02