JPH05500882A - 低インピーダンスパッケージング - Google Patents

低インピーダンスパッケージング

Info

Publication number
JPH05500882A
JPH05500882A JP2509006A JP50900690A JPH05500882A JP H05500882 A JPH05500882 A JP H05500882A JP 2509006 A JP2509006 A JP 2509006A JP 50900690 A JP50900690 A JP 50900690A JP H05500882 A JPH05500882 A JP H05500882A
Authority
JP
Japan
Prior art keywords
lead
region
package
conductive
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2509006A
Other languages
English (en)
Inventor
リー　ジェーサップ　エヌ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPH05500882A publication Critical patent/JPH05500882A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 低インピーダンスパッケージング 光叫の背景 魚吸＠村里立野 本発明は半導体装置の分野に関する。とくに本発明は半導体パッケージにおいて インピーダンスを低減させるための改良方法および装置に提供する。
閃漣１」ト研狩吸 半導体装置を製造する分野においては、集積回路（ＩＣ）と「外界」とを接続す ることが必要である。この機能は主にたとえば信号伝送および電力伝送のために 用いられる４０本あるいはそれ以上のリード線を含むＤＩＰやＰＬＣＣなとの半 導体パッケージにより行なわれる。パッケージは、外界への信号や電力なとを伝 送するほかに、ＩＣを環境の影響から保護したり熱を発散したりするのに役立つ 。
ＩＣのスピードおよび実装密度が増加するにつれて、パッケージング技術の重要 性かますます高まっている。たとえばデバイスのスピードがギガヘルツに近づく と、パッケージングにおけるインダクタンスの影響などが問題になってくる。こ のインダクタンスの影響はたとえばスイッチングなどによるもので、とくに電源 およびグランドリードにおいて問題となる。パッケージ内のインダクタンスの影 響により、グランド反射、信号タロストークなどが起り得る。回路の規模やスピ ードが大きくなるとパッケージの熱発散機能にも影響を与える。
ＩＣのインダクタンス問題について様々な解決策か提案されている。たとえばダ ニエルズ（Ｄａｎｉｅｌｓ）等の米国特許４，６８０．６１３号には、リードフ レームに隣接して絶縁層を設け、この絶縁層に隣接してグランドプレートを設け た低インピーダンスのデュアルインラインパッケージが開示されている。グラン ドリードフィンガーがグランドプレートに並列に電気接続され、減結合コンデン サがグランドプレートと電源リードのダウンセットタブとの間に設けられている 。ＩＣはグランドプレート上に設けられ、グイパッドを介してグランドプレート に取り付けられている。
ダニエルズ等の米国特許に開示されたパッケージング方法および装置は多くの欠 点をもっている。たとえばダニエルズ等の米国特許に開示された装置に基づいて パッケージングを製造するためには、リードフレームなとが標準的なものではな いので、現在のパッケージング製造設備の工具を取替える必要がある。
さらに減結合コンデンサはリードフレームとグランドプレートとの間に設けられ ているため、パッケージ内の減結合コンデンサの設置か難しい。またＩＣのグラ ンドおよび電源を接続するのに少なくとも２つの低インピーダンス路が必要であ るが、ダニエルズ等の米国特許に開示されたパッケージ内には低インピーダンス 路がたった１つしかない。
他のパッケージング技術が、たとえばハイスロップ（Ｈｙｓｌｏｐ）等の［デュ アルインラインＩＣパッケージ装備用の高性能減結合コンデンサ」第３７回電子 部品会議会誌（１９８７）およびビスワス（Ｂｉｓｗａｓ）の「減結合ＩＣ装置 における新しいコンセプト」第１６回コネクタおよび接続技術シンポジウム会誌 （１９８３）に開示されている。
以上のことからパッケージング装置およびその製造方法の改良か望まれているこ とがわかる。
主脚の概要 改良されたＩＣパッケージおよび製造方法か開示されている。
この方法は従来のリードフレームを使用する低インピーダンスパッケージの製造 方法を提供する。また減結合コンデンサを設ける方法も開示されている。
本発明の一実施例では、実質的な平面部分およびグランドパドルを有するリード フレームを使用する。このリードフレームおよびその付着物の上に絶縁層か設置 される。その後１またはそれ以上の導電金属クーポンが、そのクーポンを絶縁層 の上に設置するか金属層を蒸着およびエツチングすることにより、絶縁層の上に 設置される。クーポンが形成されて、これらクーポン間に減結合コンデンサが設 置される。
この方法および装置は、高価なビングリッドアレイを製造することを必要とせず に低インピーダンスの信号路および電源路を提供する。さらに減結合コンデンサ の設置が非常に容易である。
本発明の一実施例は、実質的に共通の面に置かれたダイパドルおよび複数のリー ドから成るリードフレームと、前記リートのうち少なくとも１つのリードに隣接 する第１の絶縁領域と、前記第１の絶縁領域に隣接する第１の導電領域と、前記 少なくとも１つのリードの第１の端と前記第１の導電領域との間の電気的接続と 、前記少なくとも１つのリードの第２の端と前記第１の導電領域との間の電気的 接続とから構成される。
さらに本発明の一実施例において、前記リードのうち第２のリードに隣接する第 ２の絶縁領域と、第２の絶縁領域に隣接する第２の導電領域と、第２のリードの 第１の端と第２の導電領域との間の電気的接続と、第２のリードの第２の端と前 記第２の導電領域との間の電気的接続とを設けた。前記少なくとも１つのリード はグランドリードとし、前記第２のリードは電源リードとすることができる。ま た第１の導電領域と第２の導電領域との間に減結合コンデンサを設けることがで きる。第１および第２の絶縁領域および関連する導電領域はリードフレームの上 に実質的に同一面内に設けられるのが好ましい。
型面ｑ皿率五説朋 図１ａ、ｌｂ、および１ｃは本発明の一実施例のチップおよびパッケージの平面 図および側面図、 図２ａおよび２ｂは比較テストに用いた従来のパッケージ、図３ａおよび３ｂは 比較テストに用いた本発明によるパッケージ、 図４は本発明のリードフレームを試験するのに用いた実験設備、 図５は図４の等価回路、 図６は試験装置により与えられる信号を示す図、図７は従来のパッケージのレス ポンスを示す図、図８は金属クーポンを用いたパッケージのレスポンスを示す図 、 図９ａから９ｄまでは多層パッケージを示す図である。
ましい　の−な１ロ 図１ａから図ＩＣまでは本発明の一実施例によるＩＣチップ２およびパッケージ ４の例を概略的に示している。図１ａ、図１ｂ、および図ＩＣは高ピンＰＬＣＣ （プラスチック・リーデツドチップキャリア）を示しているが、本発明は種々の リードフレーム構成のいずれにも容易に適用できることは当業者にとって明らか である。
リードフレーム８は、デバイス２が取り付けられた中央ダイ装着支持パドル（支 持体）１０と、複数のリード１２ａ、１２ｂおよび１２ｃを含んでいる。支持パ ドル１０は、一つの例として、リードの取り付けを容易にするためリードと共平 面または実質的に共平面にある。ここで「実質的に共平面」とは、たとえばダイ パドルが同一の平面内にあること、またはリードを含む共通の金属層から製造さ れその後ある程度パンチされてリードから少し離れて位置することを意味してい る。
図１において、リード１２ａはグランド（ＧＮＤ）線であり、リード１２ｂは電 源線（Ｖｃｃ）、リード１２ｃは信号線である。なお図１ａ、図１ｂおよび図Ｉ Ｃは単純化され、よくわかるように８本のリードだけを示しているが、はとんど のパッケージは図１に示したものより多くの数のリードを含んでいる。
たとえば多くのＩＣパッケージは２０本、４０本、８４本、あるいはそれ以上の リードを有している。他の多くの構成が当業者にとって自明である。たとえば別 の実施例として支持パドルはグランド端子として動作することもできる。
リード１２の上には絶縁層１６が設けられている。絶縁層１６は、たとえば多層 プラスチック、エポキシ、ポリイミド、熱可塑材、あるいは他の非導電性の材料 から成る。好適な実施例においては絶縁層は約１ミルから５ミルの厚さである。
絶縁層１６の上には、複数の金属クーポン１８ａ、１８ｂ、１８ｃ。
および１８ｄが設けられている。クーポン１８ａはグランド線１２ａへの低イン ピーダンス路として機能し、クーポン１８ｂはＶｃｃ線１２ｂへの低インピーダ ンス線として機能する。好適な実施例においては、クーポン１８ａおよび１８ｂ は銅であるが、他の導電材料を用いてもよい。たとえばクーポン１８は金、銀、 タングステン、チタン、アルミニウム、あるいはそれらの合金、または金属を埋 め込んだポリマーまたはそれらの混合物でもよい。クーポン１８として他の材料 を用いることも当業者にとっては容易なことである。
図１ａに示す実施例において、ＩＣのグランド端子はグランドワイヤ２０および ２１を介してそれぞれグランドクーポン１８ａおよびグランドリード１２ａにワ イヤボンドされている。
さらにクーポン１８ａの外端はワイヤ２２によってグランドリード１２ａに接続 されている。図１には示されていないが本発明はグランドワイヤ２０をＩＣのグ ランド端子ではなくグランドジードの内端に接続しても同様に良く動作する。Ｖ ｃｃワイヤ２４および２５はＩＣの電源端子とクーポン１８ｂおよび電源リード １２ｂとをそれぞれパッケージの内側において接続するために用いられる。ワイ ヤ２６はクーポン１８ｂを電源り−ド１２ｂにパッケージの外端で接続するため に用いられる。ここではリードフレームと導電クーポンとの接続をワイヤボンデ ィングで説明したか、リードフレームを導電クーポンと接続するために、絶縁層 を通って延びるはんだ接続や導電性エポキシ、ビームリードまたはそれらと同種 のものを使用することもできる。導電クーポンと接続するための他の手段は本願 の開示をみれば当業者にとって自明である。
Ｖｃｃクーポン１８ａとグランドクーポン１８ａとの間には減結合コンデンサ２ ８が設けられている。減結合コンデンサは好ましくはＫＥＭＥＴ　ＣＲ５００な どのセラミックコンデンサであるか、そのようなコンデンサであれば他のものも 広く使用することかできる。減結合コンデンサの例はたとえばハイスロップ（Ｈ ｙｓｌｏｐ）等による「デュアルインラインＩＣパッケージ装着用の高性能減結 合コンデンサＪ　ＩＥＥＥ　（１９８７）に開示されている。
図１に示すパッケージは、付加的な製造工程数を最小限にしたり−トフレームパ ッケージへの多層低インピーダンス路を提供するものであり、現在利用可能なリ ードフレームを使用するものである。しかも、パッケージの上面でコンデンサの 取り付は位置に容易にアクセスできるため、スイッチングノイズを減少させるた めの減結合コンデンサを非常に簡単に取り付けることができる。メタルクーポン はリードフレームのグランド面として働くばかりでなく電磁気的な干渉から信号 線をシールドする。
例 本発明の効果を試験するため、多層導電クーポンを設けたパッケージ（ＰＡＣＣ ）を従来の２４ビンＰＬＣＣ（プラスチック・リーデツドチップキャリア）と比 較して、パッケージインダクタンスの減少を測定した。図２ａおよび図２ｂは従 来のパッケージの平面図および側面図を概略的に示し、図３ａおよび図３ｂはこ の試験に用いられたＰＡＣＣの平面図および側面図を概略的に示している。図に 示すように従来のパッケージもＰＡＣＣも共に複数のリードトレース３０を含ん でいる。図２および図３は説明のためかなり拡大しであるが、リードトレース３ ０は幅２５ミル、厚さ１５ミルでこの種のリードフレームとしては従来どおりで ある。図２および図３ではごくわずかのり−トだけを示しであるが、リードフレ ームは全部で８４本のリードを有する。
測定を簡単にするため両装置のリードトレース３０は直接ワイヤボンドされ、し たがって、チップバドル３２に短絡されている。図３に示す装置において熱可塑 材の絶縁接着層３６がリードフレームに隣接して設けられ、導電クーポン３８ａ 、３８ｂ１および３８ｃか絶縁層３６の上に設けられている。クーポン３８は露 出面積を最大にするため台形にしている。ＰＡＣＣにおいて導電クーポンはワイ ヤボンドを介してリードの内端および外端に接続した。パッケージは従来の装置 の様にプラスチック３４で囲まれている。
図４は、図２および図３に示すパッケージを試験するために使用される実験装置 を示している。この構成を用いることにより、往復（入力および出力）のインダ クタンスをリードトレースＡおよびＢの外端間で測定することができる。
パルス発生器４０は、リードに対して同軸ケーブル４２を介してランプ（直線的 に増加する）入力信号を発生させる。リードＡＢ間での電圧は同軸ケーブル４６ を介してオシロスコープ４４で測定される。パルス発生器からリードトレースへ 導く線４２およびリードトレースからオシロスコープに来る線４６には共に５０ オームの抵抗が用いられる。
図５は図４に示す装置の等価回路である。図に示すように、パルス発生器から発 生電圧Ｖｇが印加され、これは時間の関数である。Ｖｇはとくに次の式で定義さ れる。
Ｖｇ＝Ｖｏ＊　（Ｔ）／Ｔｒ ここで、Ｖｏはランプ電圧の値、 Ｔは時間、 Ｔｒは立上がり時間である。
Ｖｇが印加されると点ＡＢ間の電圧（Ｖａ）は次式のように定義される。
ここで、Ｌｐはパッケージのインダクタンス、Ｉｐはパッケージへの　電流、 Ｒｐはパッケージの抵抗である。
パッケージ内の抵抗はおそらく５０オームよりずっと小さく、Ｖａ（Ｖｇであり 、したがってパッケージへの電流は、はぼ以下のとおりである。
Ｉｐ＝Ｖｇ１５０ ＝　（Ｖｏ１５０）（Ｔ／Ｔｒ） したがって、 Ｖａ＝Ｌｐ　（Ｖｏ１５０）（１／Ｔｒ）＋Ｒｐ　（Ｖｏ１５０）（Ｔ／Ｔｒ） ＝Ｖａ’　＋Ｖａ”　（Ｔ／Ｔｒ） ここで、Ｖａ’　は（Ｌ　ｐ　＊Ｖｏ）　／　（５０＊Ｔ　ｒ）、Ｖａ”はＲｐ 　（Ｖｏ１５０）である。
したがって、 Ｌｐ＝　（Ｖａ’　／Ｖｏ）（５０＊Ｔｒ）以上のことから、信号発生器によっ てランプ入力が印加されると、Ｖａは直流オフセット（インダクタンスによるＶ ａ’　）およびランプ入力（トレースの抵抗によるＶａ”）を仮定したものであ ることがわかる。したがってインダクタンスＬｐをＶａ’から減することができ る。
図６は立上がり時間Ｔｒが１００ナノ秒であるときのＬｐを測定するために印加 された５ボルトのランプ入力を示している。
図７に従来のパッケージで測定された電圧が示されている。パッケージにかかる 電圧（Ｖａ）を決定するために、ＡＢを短絡した場合としない場合との両方の電 圧を測定する。２つの曲線の差は２８ｍＶである。したがって、ＰＬＣＣの場合 、Ｌｐ＝　（２８ｍＶ１５ボルト）（５０）（１００ＸＩＯ−”）１つのトレー スのインダクタンスはＬｐ／２すなわち１４ｎｈである。
ＰΔＣＣについて同様の測定値が図８に示されている。この場合、 Ｌｐ−（１３ｍＶ１５ボルト）（５０）（１００ＸＩＯ−”）＝１３ｎｈ そして１つのトレースのインダクタンスは６．５ｎｈである。
図７および図８に示した測定値は、本発明によるクーポンを使用すると、８４ピ ンＰＬＣＣのトレースイングクタンスを１４ｎｈから６．５ｎｈへ減少させるこ とを示している。
図９ａないし図９ｄに本発明の他の実施例のパッケージを示す。この実施例では 多層の導電クーポンを設けた。同じ構成部分には同じ参照番号を付して示した。
本発明によりパッケージを製造すれば追加リード用の低インピーダンス面を非常 に簡単に付加することができる。第１の導電クーポン１８ｂの上に追加絶縁層５ ２か設けられ、その絶縁層５２の上に追加導電クーポン５４か設けられている。
追加導電クーポンは、たとえばリードフレーム８上の信号リードの外端にワイヤ ボンド５６でワイヤボンドされる。クーポン５４の内端がＩＣ２の信号パッドに ワイヤボンドされる。この多層導電体構造においては、最上層の絶縁および導電 領域には、メタル領域間に減結合コンデンサを設けるための開口（破線の円で示 す）か開けられている。減結合コンデンサは、図９ｄに示すように一つの層から 他の層に跨いで設けられる。本発明では、信号リードと接続される上方の導電ク ーポンについて説明したが、導電クーポンの２番目の層は如何なるリードたとえ ば第２のの電源リード、信号リードなどにも接続できる。
次に半導体パッケージの製造方法について説明する。図１に示すように、リード フレーム８が設けられ、このリードフレーム８は実質的に同一の平面内にグラン ドパドル１０とリード１２とを含んでいる。
一つの実施例において、金属の薄片か、絶縁体であるプラスチック接着層（接着 層が絶縁体として作用しないときは他の絶縁体好ましくはプラスチックの層）に 重ねられる。この積層板が適当な形にパンチされてクーポンを形成する。この積 層クーポンはリードフレームの上面に置かれて熱か加えられクーポンの取り付け が完了する。ダイパッドと導電平面とは従来のワイヤボンド技術を用いてなされ る。しかし前述したように他の別な技術も簡単に使用できる。
従来のプラスチックパッケージ製造方法は、グイボンディング、ワイヤボンディ ング、およびリード仕上などの一連のステップを用いる。クーポンの取り付けは 、従来のパッケージ製造方法を変えることなく、たとえばグイボンディングの後 でワイヤボンディングの直前に挿入することができる。その他にクーポンの装着 は、適当な工程の流れを与えればモールディングの直前に挿入することもできる 。この方法は現状のパッケージ製造方法をほとんど変えないで又は全く変えない で低インピーダンスパッケージを提供でき、クーポンを装備するために、同一の パッケージ製造方法のステップを最大限利用することができる。クーポンパッド のダイパッドへのワイヤボンディングも、たとえばグイバットとリードフレーム のワイヤボンディングと同時に行なうことができる。同様に、クーポンのプラス チック接着の固着（ｃｕｒｉｎｇ）も、従来のパッケージ製造方法で代表的に使 用されているエポキシグイ装着材料の固着と同時に行なうことができる。
したかつて減結合コンデンサ２８はクーポンの間でクーポンを半田付けすること によって設けられる。
上記の記載は説明のためのものであって、本発明はそれらに制限されるものでは ない。上記説明を検討すれば多くの実施例か当業者にとって自明であろう。した がって本発明の範囲は上記説明に基づいて決定されるのではなく、添付の請求の 範囲およびその均等の範囲に基づいて決められるべきである。
ＦＩＧ、Ｊａ。
日Ｇ、Ｊｂ。
ＦＩＧＪｃ。
ＦＩＧ、−２ａ。
日Ｇ、、３ａ。
ＦＩＧ、４゜ ＦＩＧ、−５゜ ＦｊＧ、−７゜ ＦＩＧ、−９゜ ＦＩＧ、Ｊｂ。
国際調査報告

Claims (20)

    【特許請求の範囲】
  1. １．ａ）実質的に共通の面に置かれたダイパドルおよび複数のリードから成るリ ードフレームと、 ｂ）前記リードのうち少なくとも１つのリードの上にある第１の絶縁領域と、 ｃ）前記第１の絶縁領域の上の第１の導電領域と、ｄ）前記少なくとも１つのリ ードの第１の端と前記第１の導電領域との間の電気的接続と、 ｅ）前記少なくとも１つのリードの第２の端と前記第１の導電領域との間の電気 的接続と を有する低インピーダンスＩＣパッケージ。
  2. ２．ａ）前記リードのうち第２のリードの上の第２の絶縁領域と、 ｂ）前記第２の絶縁領域の上の第２の導電領域と、ｃ）前記第２のリードの第１ の端と前記第２の導電領域との間の電気的接続と、 ｄ）前記第２のリードの第２の端と前記第２の導電領域との間の電気的接続と を設けた請求項１に記載の低インピーダンスパッケージ。
  3. ３．前記少なくとも１つのリードはグランドリードであり、前記第２のリードは 電源リードである請求項２に記載の低インピーダンスパッケージ。
  4. ４．前記第１の導電領域と前記第２の導電領域との間に減結合コンデンサを有す る請求項３に記載の低インピーダンスパッケージ。
  5. ５．前記減結合コンデンサは前記第１および第２の導電領域の上に設けられる請 求項４に記載の装置。
  6. ６．前記絶縁領域が熱可塑材またはポリイミドから成る請求項１に記載のパッケ ージ。
  7. ７．前記第１の導電領域が銅片から成る請求項１に記載のパッケージ。
  8. ８．前記導電領域がアルミニウム片から成る請求項１に記載のパッケージ。
  9. ９．前記第２のリードはグランドリードであり、前記少なくとも１つのリードは 電源リードであり、前記第２の導電領域は台形の形状である請求項２に記載のパ ッケージ。
  10. １０．第３および第４のリードを有し、これら第３および第４のリードも隣接す る絶縁領域および第３および第４の台形の導電領域を有し、前記第１、第２、第 ３および第４の導電領域は中央の矩形のダイ開口を形成する請求項９に記載のパ ッケージ。
  11. １１．前記第１、第２、第３および第４の導電領域の間に設けられた減結合コン デンサを有するパッケージ。
  12. １２．前記第１の導電領域の上に第２の絶縁領域を設け、前記第２の絶縁層の上 に第２の導電層を設け、前記第２の導電領域の第１端および第２端が前記リード の第２のリードに接続されている請求項１に記載の装置。
  13. １３．ＩＣパッケージの製造方法であって、ａ）実質的に共平面にある複数のリ ードおよびダイパドルを有するリードフレームを提供し、 ｂ）前記リードの少なくとも１つの上に第１の絶縁領域を適用し、 ｃ）前記第１の絶縁領域に第１の金属領域を設け、前記第１の金属領域層は前記 少なくとも１つのリードヘの第１の接続部と、前記少なくとも１つのリードヘの 第２の接続部とを有する方法。
  14. １４．前記絶縁層は熱可塑材である請求項１３に記載に記載の方法。
  15. １５．前記金属層を設けるステップは銅片を設けるステップである請求項１３に 記載の方法。
  16. １６．前記金属層を設けるステップは、蒸着プロセスによって前記絶縁層上に金 属を蒸看させるステップである請求項１３に記載の方法。
  17. １７．多層導電路を設けるために上記金属層をエッチングするステップを設けた 請求項１６に記載の方法。
  18. １８．請求項１３に記載する方法であって、さらにａ）前記リードのうち第２の リードに第２の絶縁層を設け、ｂ）前記第２の絶縁層に第２の金属領域を設け、 ｃ）前記第２の金属領域を前記リードのうち第２のリードの第１および第２の端 に接続し、 ｄ）前記第１および第２の金属領域に減結合コンデンサを設ける方法。
  19. １９．ａ）共平面上にあるリードフレームおよびダイパドル用の基板を提供し、 ｂ）上記リードフレームに絶縁層を蒸着し、ｃ）前記絶縁層上に第１および第２ の金属クーポンを形成し、ｄ）前記第１および第２の金属クーポンを前記リード フレームのグランドおよび電源リードに接続し、ｅ）前記第１および第２の金属 クーポン間に減結合コンデンサを設ける、 ことを特徴とするＩＣパッケージの製造方法。
  20. ２０．請求項１７に記載の方法であって、ａ）前記第１および第２の金属領域の 上に第３の絶縁領域を形成し、 ｂ）前記第２の絶縁領域に第３の金属領域を設け、ｃ）前記第３の金属領域を前 記リードの前記前記第３のリードの第１および第２の端に接続し、 ｄ）前記第３の絶縁領域および前記第３の金属領域の中に開口を設け、前記第１ および第２の金属層の間および前記第２および第３の金属層の間に減結合コンデ ンサを設ける方法。
JP2509006A 1989-06-09 1990-06-08 低インピーダンスパッケージング Pending JPH05500882A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/364,370 US5089878A (en) 1989-06-09 1989-06-09 Low impedance packaging
US364,370 1989-06-09

Publications (1)

Publication Number Publication Date
JPH05500882A true JPH05500882A (ja) 1993-02-18

Family

ID=23434218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2509006A Pending JPH05500882A (ja) 1989-06-09 1990-06-08 低インピーダンスパッケージング

Country Status (3)

Country Link
US (1) US5089878A (ja)
JP (1) JPH05500882A (ja)
WO (1) WO1990016079A2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2669177B1 (fr) * 1990-11-09 1992-12-31 Sofradir Ste Fse Detecteurs In Procede pour realiser l'assemblage reversible d'un circuit electronique de lecture et/ou d'exploitation et d'un support conducteur ou non de l'electricite.
JPH04280462A (ja) * 1991-03-08 1992-10-06 Mitsubishi Electric Corp リードフレームおよびこのリードフレームを使用した半導体装置
JP2917607B2 (ja) * 1991-10-02 1999-07-12 セイコーエプソン株式会社 半導体装置用リードフレーム
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same
US5442228A (en) * 1992-04-06 1995-08-15 Motorola, Inc. Monolithic shielded integrated circuit
US5854094A (en) * 1992-07-28 1998-12-29 Shinko Electric Industries Co., Ltd. Process for manufacturing metal plane support for multi-layer lead frames
JPH0653394A (ja) * 1992-07-28 1994-02-25 Shinko Electric Ind Co Ltd 多層リードフレーム用プレーン支持体
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
JPH06163794A (ja) * 1992-11-19 1994-06-10 Shinko Electric Ind Co Ltd メタルコアタイプの多層リードフレーム
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
JP2732767B2 (ja) * 1992-12-22 1998-03-30 株式会社東芝 樹脂封止型半導体装置
JPH06334105A (ja) * 1993-05-24 1994-12-02 Shinko Electric Ind Co Ltd 多層リードフレーム
US5343074A (en) * 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same
US5498901A (en) * 1994-08-23 1996-03-12 National Semiconductor Corporation Lead frame having layered conductive planes
US5622588A (en) * 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
US5597643A (en) * 1995-03-13 1997-01-28 Hestia Technologies, Inc. Multi-tier laminate substrate with internal heat spreader
US5541453A (en) * 1995-04-14 1996-07-30 Abb Semiconductors, Ltd. Power semiconductor module
US5635767A (en) * 1995-06-02 1997-06-03 Motorola, Inc. Semiconductor device having built-in high frequency bypass capacitor
WO1997029512A1 (de) * 1996-02-09 1997-08-14 Mci Computer Gmbh Halbleiterelement mit einem kondensator
US5783857A (en) * 1996-07-25 1998-07-21 The Whitaker Corporation Integrated circuit package
KR100204600B1 (ko) * 1996-10-23 1999-06-15 정선종 패키지 접지단 패들의 근사적인 등가회로의 구조
KR100218368B1 (ko) * 1997-04-18 1999-09-01 구본준 리드프레임과 그를 이용한 반도체 패키지 및 그의 제조방법
US5955777A (en) * 1997-07-02 1999-09-21 Micron Technology, Inc. Lead frame assemblies with voltage reference plane and IC packages including same
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US5982027A (en) * 1997-12-10 1999-11-09 Micron Technology, Inc. Integrated circuit interposer with power and ground planes
US6002165A (en) * 1998-02-23 1999-12-14 Micron Technology, Inc. Multilayered lead frame for semiconductor packages
US7020958B1 (en) * 1998-09-15 2006-04-04 Intel Corporation Methods forming an integrated circuit package with a split cavity wall
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US6285324B1 (en) * 1999-09-15 2001-09-04 Lucent Technologies Inc. Antenna package for a wireless communications device
US6225690B1 (en) * 1999-12-10 2001-05-01 Lsi Logic Corporation Plastic ball grid array package with strip line configuration
US6418031B1 (en) 2000-05-01 2002-07-09 International Business Machines Corporation Method and means for decoupling a printed circuit board
US6320757B1 (en) * 2000-07-12 2001-11-20 Advanced Semiconductor Engineering, Inc. Electronic package
US7183138B2 (en) * 2000-08-23 2007-02-27 Micron Technology, Inc. Method and apparatus for decoupling conductive portions of a microelectronic device package
JP4613416B2 (ja) * 2000-11-28 2011-01-19 日本電気株式会社 半導体装置およびその実装方法
TW488054B (en) * 2001-06-22 2002-05-21 Advanced Semiconductor Eng Semiconductor package for integrating surface mount devices
US6806568B2 (en) * 2001-07-20 2004-10-19 The Board Of Trustees Of The University Of Arkansas Decoupling capacitor for integrated circuit package and electrical components using the decoupling capacitor and associated methods
JP2005347369A (ja) * 2004-06-01 2005-12-15 Renesas Technology Corp 半導体装置およびその製造方法
EP1949436A2 (en) * 2005-11-08 2008-07-30 Nxp B.V. Leadframe-based ic-package with supply-reference comb
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지
US7906424B2 (en) * 2007-08-01 2011-03-15 Advanced Micro Devices, Inc. Conductor bump method and apparatus
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
US8314474B2 (en) * 2008-07-25 2012-11-20 Ati Technologies Ulc Under bump metallization for on-die capacitor
US7956438B2 (en) * 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US8362589B2 (en) * 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US7994609B2 (en) * 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US8207592B2 (en) * 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US7944732B2 (en) * 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
IT201700000460A1 (it) * 2017-01-03 2018-07-03 St Microelectronics Srl Procedimento per realizzare prodotti a semiconduttore, prodotto e dispositivo a semiconduttore corrispondenti

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5423570U (ja) * 1977-07-19 1979-02-16
JPS598067B2 (ja) * 1979-02-02 1984-02-22 三菱電機株式会社 半導体装置の製造方法
US4638348A (en) * 1982-08-10 1987-01-20 Brown David F Semiconductor chip carrier
US4827377A (en) * 1982-08-30 1989-05-02 Olin Corporation Multi-layer circuitry
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
JPS5998543A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体装置
CA1229155A (en) * 1983-03-29 1987-11-10 Toshihiko Watari High density lsi package for logic circuits
JPS6092646A (ja) * 1983-10-27 1985-05-24 Toshiba Corp 二層構造リ−ドフレ−ム
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US4543544A (en) * 1984-01-04 1985-09-24 Motorola, Inc. LCC co-planar lead frame semiconductor IC package
JPS60180154A (ja) * 1984-02-27 1985-09-13 Clarion Co Ltd 半導体装置
DE3516954A1 (de) * 1984-05-14 1985-11-14 Gigabit Logic, Inc., Newbury Park, Calif. Montierte integrierte schaltung
US4680617A (en) * 1984-05-23 1987-07-14 Ross Milton I Encapsulated electronic circuit device, and method and apparatus for making same
JPS6112053A (ja) * 1984-06-27 1986-01-20 Nec Corp リ−ドフレ−ム
JPS6120343A (ja) * 1984-07-09 1986-01-29 Toshiba Corp 半導体装置
US4675717A (en) * 1984-10-09 1987-06-23 American Telephone And Telegraph Company, At&T Bell Laboratories Water-scale-integrated assembly
US4754366A (en) * 1985-01-22 1988-06-28 Rogers Corporation Decoupling capacitor for leadless surface mounted chip carrier
JPS61208242A (ja) * 1985-03-13 1986-09-16 Hitachi Ltd 半導体装置
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
US4594641A (en) * 1985-05-03 1986-06-10 Rogers Corporation Decoupling capacitor and method of formation thereof
JPS628544A (ja) * 1985-07-05 1987-01-16 Hitachi Ltd 樹脂封止半導体装置
JPS6254456A (ja) * 1985-07-31 1987-03-10 Nec Corp 半導体装置用リ−ドフレ−ム
US4729010A (en) * 1985-08-05 1988-03-01 Hitachi, Ltd. Integrated circuit package with low-thermal expansion lead pieces
JPS6235655A (ja) * 1985-08-09 1987-02-16 Hitachi Ltd 半導体集積回路装置
US4801765A (en) * 1986-01-06 1989-01-31 American Telephone And Telegraph Company, At&T Bell Laboratories Electronic component package using multi-level lead frames
US4839717A (en) * 1986-12-19 1989-06-13 Fairchild Semiconductor Corporation Ceramic package for high frequency semiconductor devices
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
US4731700A (en) * 1987-02-12 1988-03-15 Delco Electronics Corporation Semiconductor connection and crossover apparatus
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
JPH01137660A (ja) * 1987-11-25 1989-05-30 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
US5089878A (en) 1992-02-18
WO1990016079A3 (en) 1991-02-07
WO1990016079A2 (en) 1990-12-27

Similar Documents

Publication Publication Date Title
JPH05500882A (ja) 低インピーダンスパッケージング
US6677672B2 (en) Structure and method of forming a multiple leadframe semiconductor device
US4975761A (en) High performance plastic encapsulated package for integrated circuit die
US7705450B2 (en) Decoupling capacitor closely coupled with integrated circuit
JP2991636B2 (ja) 半導体パッケージの基板への実装構造
US5212402A (en) Semiconductor device with integral decoupling capacitor
US5196725A (en) High pin count and multi-layer wiring lead frame
US5889320A (en) Tape application platform and processes therefor
US7854368B2 (en) Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
US20060118924A1 (en) Lead frame assemblies and decoupling capacitors
US20050104209A1 (en) Semiconductor chip package having decoupling capacitor and manufacturing method thereof
US6337226B1 (en) Semiconductor package with supported overhanging upper die
JPH08111497A (ja) 樹脂封止型半導体装置
KR102035774B1 (ko) 선택적으로 조정된 전기적 특성을 갖는 전자 소자
TWI227051B (en) Exposed pad module integrated a passive device therein
US5982027A (en) Integrated circuit interposer with power and ground planes
US20020063331A1 (en) Film carrier semiconductor device
US5977617A (en) Semiconductor device having multilayer film carrier
US6424541B1 (en) Electronic device attachment methods and apparatus for forming an assembly
KR102038022B1 (ko) 다이 패키지들을 위한 코팅된 본드 와이어들 및 상기 코팅된 본드 와이어들을 제조하는 방법
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
JPH04127461A (ja) 樹脂封止型半導体装置
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPH07176572A (ja) 多層配線ｔａｂ用テープキャリアおよびこれを用いた半導体装置
JP2784209B2 (ja) 半導体装置