JPS6254456A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPS6254456A
JPS6254456A JP16887385A JP16887385A JPS6254456A JP S6254456 A JPS6254456 A JP S6254456A JP 16887385 A JP16887385 A JP 16887385A JP 16887385 A JP16887385 A JP 16887385A JP S6254456 A JPS6254456 A JP S6254456A
Authority
JP
Japan
Prior art keywords
lead
layer
lead frame
junction
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16887385A
Other languages
English (en)
Inventor
Kozo Sawaguchi
澤口　厚三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16887385A priority Critical patent/JPS6254456A/ja
Publication of JPS6254456A publication Critical patent/JPS6254456A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置のパッケージに関するものであり、
特に、金属細線により半導体ダイとリードフレームのリ
ードを接続し、外装パッケージを施す場合に用いるリー
ドフレームに関する。
〔従来の技術〕
従来のパッケージにおいては、このパッケージ組立に用
いるリードフレームは単層のリードフレームであっ念。
〔発明が解決しようとする問題点〕
上述した従来技術のパッケージでは、リードフレームが
単層構造となっているので、金属細線によりリードフレ
ームのリードへ接続する半導体ダイの電極数の増加に伴
い、リードフレームのリードパターン配置面積が広がり
、必然的にパッケージ面積の増大に至るという、高密度
実装を妨げる欠点がある。
〔問題点を解決する几めの手段〕
本発明の半導体装置のリードフレームは、半導体ダイの
電極と接続する金属細線との接合部、及びパッケージ封
止材の外部リード部を除いｉ　ＩＪ　−ド領域が１層間
を絶縁材とし几同−パターンの多層構造となっている。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明のリードフレームを用い友樹脂封止型パ
ッケージの一実施例の断面図であり、第２図は本発明の
主要部を拡大した平面図である。
第１図と第２図において、リードフレームのアイランド
１に搭載された半導体ダイ２の電極３は金属細線４によ
り層間を絶縁材５とした第１層リ−ドロの接合部６ａ及
び第２層リード７の接合部７ａへ接続され、封止樹脂８
で封止される。眉間の絶縁材５は第１層リードの接合部
６ａと封止樹脂８の外側のリード部７Ｃを除（７ａ及び
７ｂに形成すると共に、第２層リード７を第１層リード
６の同一パターン上に配置する構造とする。
尚、本実施例では、外部リード形状として第１層リード
６＝　リードレスチップキャリア型、第２眉リードをフ
ラット型としｔ例を示し几。
〔発明の効果〕
以上説明したように本発明は、リードフレームが同一パ
ターンで多層となる構造を有しているので、半導体ダイ
の電極数が増大しても、リードフレームバｌ−ン面積を
大幅に広げることなく、パッケージの小型化を可能にで
きる効果がある。又、本発明による一実施例では、樹脂
封止形パッケージ用リードフレームとしているが、ガラ
ス封止型パッケージのリードフレームにも適用すること
ができる。
【図面の簡単な説明】
第１図は本発明全樹脂封入型パッケージのリードフレー
ムに適用した一実施例の断面図、第２図はその主要部を
拡大した平面図である。 １・・・・・・アイランド、２・・・・・・半導体ダイ
、３・・・・・・を極、４・・・・・・金属細線、５・
・・・・・絶縁材、６・・・・・・第１層リード、らａ
・・・・・・接合部、７・・・・・・第２層リード、７
ａ・・・・・・接合部、７ｂ・・・・・・領域、７ｃ・
・・・・・外部リード部、８・・・・・・封止樹脂。

Claims (1)

    【特許請求の範囲】
  1. 中心部に配置した半導体ダイを囲むように配置した多数
    のリードを有し、このリード内端と前記半導体ダイの電
    極との間を金属細線で接続後、封止材により外装を行っ
    た半導体装置のパッケージ組立に用いるリードフレーム
    であって、前記リードの内端部を除いて前記封止材によ
    り囲まれたリード領域は絶縁材を間にはさんだ同一パタ
    ーンの多層構造とされていることを特徴とする半導体装
    置用リードフレーム。
JP16887385A 1985-07-31 1985-07-31 半導体装置用リ−ドフレ−ム Pending JPS6254456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16887385A JPS6254456A (ja) 1985-07-31 1985-07-31 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16887385A JPS6254456A (ja) 1985-07-31 1985-07-31 半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS6254456A true JPS6254456A (ja) 1987-03-10

Family

ID=15876143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16887385A Pending JPS6254456A (ja) 1985-07-31 1985-07-31 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6254456A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140648A (ja) * 1987-11-26 1989-06-01 Nec Corp 樹脂封止型半導体装置
WO1990016079A2 (en) * 1989-06-09 1990-12-27 Lee Jaesup N Low impedance packaging
US5014113A (en) * 1989-12-27 1991-05-07 Motorola, Inc. Multiple layer lead frame
US5442230A (en) * 1994-09-16 1995-08-15 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
US5569955A (en) * 1994-09-16 1996-10-29 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
KR100567045B1 (ko) * 1999-04-02 2006-04-04 주식회사 하이닉스반도체 반도체 패키지

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140648A (ja) * 1987-11-26 1989-06-01 Nec Corp 樹脂封止型半導体装置
WO1990016079A2 (en) * 1989-06-09 1990-12-27 Lee Jaesup N Low impedance packaging
WO1990016079A3 (en) * 1989-06-09 1991-02-07 Jaesup N Lee Low impedance packaging
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
US5014113A (en) * 1989-12-27 1991-05-07 Motorola, Inc. Multiple layer lead frame
US5442230A (en) * 1994-09-16 1995-08-15 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
US5569955A (en) * 1994-09-16 1996-10-29 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
KR100567045B1 (ko) * 1999-04-02 2006-04-04 주식회사 하이닉스반도체 반도체 패키지

Similar Documents

Publication Publication Date Title
KR900017153A (ko) 반도체 장치 및 그 제조방법
JPH04302164A (ja) 半導体装置
JPS6254456A (ja) 半導体装置用リ−ドフレ−ム
JPS6112053A (ja) リ−ドフレ−ム
JPH0472750A (ja) ガラス封止型半導体装置
JPH01257361A (ja) 樹脂封止型半導体装置
JPH0226059A (ja) 樹脂封止型半導体装置
US20210175200A1 (en) Semiconductor Die being Connected with a Clip and a Wire which is Partially Disposed Under the Clip
JPH0233961A (ja) リードフレーム
KR200331874Y1 (ko) 반도체의다핀형태패키지
JPH04168760A (ja) 半導体装置用パッケージ
JPH01215049A (ja) 半導体装置
JPH01273343A (ja) リードフレーム
JPS5949695B2 (ja) ガラス封止半導体装置の製法
JPS59198744A (ja) 樹脂封止型半導体装置
JPS6384143A (ja) 半導体装置
JPH0254567A (ja) 樹脂封止型半導体装置
JPS635253Y2 (ja)
JPS63244657A (ja) 半導体装置
JPH0432761Y2 (ja)
JPS63269539A (ja) 半導体集積回路用ボンデイングワイヤ−
JPH0498861A (ja) 樹脂封止型半導体装置
JPH03179746A (ja) 半導体装置
JPH04372161A (ja) 半導体装置
JPS6092644A (ja) 半導体装置