JPS6384143A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6384143A
JPS6384143A JP23040186A JP23040186A JPS6384143A JP S6384143 A JPS6384143 A JP S6384143A JP 23040186 A JP23040186 A JP 23040186A JP 23040186 A JP23040186 A JP 23040186A JP S6384143 A JPS6384143 A JP S6384143A
Authority
JP
Japan
Prior art keywords
lead
semiconductor element
lead frame
semiconductor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23040186A
Other languages
English (en)
Other versions
JPH0770676B2 (ja
Inventor
Masaki Taniguchi
谷口　正記
Masayuki Yamaguchi
正之 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP61230401A priority Critical patent/JPH0770676B2/ja
Publication of JPS6384143A publication Critical patent/JPS6384143A/ja
Publication of JPH0770676B2 publication Critical patent/JPH0770676B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体素子を搭載するリードフレームに関する
ものである。
従来の技術 従来の半導体用リードフレームの平面図および断面図を
第４図（ａ）　、　（ｂ）に示す。半導体素子搭載部１
は、内部リード部２および外部リード部３を形成する平
板に対して同一平面に形成されている。
半導体素子は、同チップをかかる半導体用リードフレー
ムに搭載し、封止用樹脂で被覆して使用されている。
発明が解決しようとする問題点 従来の半導体用リードフレームは、半導体素子搭載部が
リード部と同一平面上に形成されているため、第４図（
ｂ）に示すように封止用樹脂５が厚（なり、パッケージ
をフラット化する上で薄形化がむずかしいという問題が
あった。また、チップ厚みの異なるものを複数半導体素
子搭載部に付設する場合ワイヤボンダーの条件出しを変
更する必要があった。
本発明はこのような問題を解決するもので、簡便な構造
の半導体用リードフレームにより、容易に封止用樹脂を
薄くすることを目的とする。
問題点を解決するための手段 上記問題点を解決するために、本発明は半導体素子搭載
部がリード部を形成する平板に対して半導体素子の厚み
を考慮して段差を設けて低くしたものである。半導体素
子の厚みに近い段差としてＬ字形の段差を形成すること
で薄形化が容易となる。
作用 半導体素子搭載部をリード部平面に対して段差を設ける
ことで半導体素子の高さだけ低くすることにより、封止
用樹脂を薄（することができる。
かつ、半導体素子とリード部を最短の金属細線で配線で
きるとともに、条件を一定にした組立が容易となり、厚
みの異なる半導体素子を付設してもワイヤホングーの条
件を変更する必要がなくなった。
実施例 第１図は、半導体素子搭載部１を内部リード部２、外部
リード部３より半導体素子４の高さだけＬ字状に０　、
２　ｍｍ低くした半導体用リードフレームを用いた一実
施例である。半導体素子としてホトダイオード４を搭載
し、半導体素子とリード部をＡｕワイヤ６でつなぎ封止
用樹脂５で被覆しである。封止用樹脂５はエポキシ系透
明樹脂を用いている。
第２図は、ハイブリッド素子のように半導体素子搭載部
が２ケ所ある場合の実施例であり、半導体素子の厚みに
応じた異なる段差をもつリードフレームを用いている。
かかる方法によりＡｕワイヤを半導体素子部からリード
部に張る場合、高さがほぼ同じになることで組立が容易
となり、封止用樹脂の厚みも薄くできる。また、第３図
のように半導体素子搭載部として段差を設けながら、リ
ード部に対して傾きをもたせてお（と、内部での乱反射
光が作用して誤動作を起す現象の顕著に軽減される効果
がある。
本実施例のように半導体素子搭載部をリード部に対して
段差を設けて低くすることにより、封止用樹脂の肉厚を
容易に薄くすることができる。
発明の効果 以上のように、本発明による半導体用リードフレームを
用いることで容易に封止用樹脂を薄く、かつ、組立ても
容易にでき金属細線を最短にすることができる。
【図面の簡単な説明】
第１図（ａ）　、　（ｂ）第２図＜ａ）　、　（ｂ）お
よび第３図（ａ）　、　（ｂ）は本発明の各実施例によ
る半導体用リードフレームを打止用樹脂で成型したとき
の平面図、断面図、第４図（ａ）、、　（ｂ）は従来例
リードフレームを封止用樹脂で成型したときの平面図、
断面図である。 １・・・・・・半導体素子搭載部、２・・・・・・内部
リード部、３・・・・・・外部リード部、４・・・・・
・半導体素子、５・・・・・・封止用樹脂、６・・・・
・・金属細線。

Claims (3)

    【特許請求の範囲】
  1. （１）少なくとも一つの半導体素子搭載部を有し、内部
    リード部および外部リード部からなるリードパターンが
    複数個一つの導体平板に反復して形成されたリードフレ
    ームにおいて、半導体素子搭載部を前記内部リード部お
    よび外部リード部と段差をつけたことを特徴とするリー
    ドフレーム。
  2. （２）半導体素子搭載部が複数個あり、それぞれ異なる
    段差をもっていることを特徴とする特許請求の範囲第（
    １）項記載のリードフレーム。
  3. （３）半導体素子搭載部に傾きをもたしたことを特徴と
    する特許請求の範囲第（１）項記載のリードフレーム。
JP61230401A 1986-09-29 1986-09-29 半導体装置 Expired - Lifetime JPH0770676B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61230401A JPH0770676B2 (ja) 1986-09-29 1986-09-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61230401A JPH0770676B2 (ja) 1986-09-29 1986-09-29 半導体装置

Publications (2)

Publication Number Publication Date
JPS6384143A true JPS6384143A (ja) 1988-04-14
JPH0770676B2 JPH0770676B2 (ja) 1995-07-31

Family

ID=16907301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61230401A Expired - Lifetime JPH0770676B2 (ja) 1986-09-29 1986-09-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH0770676B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4231325A1 (de) * 1991-09-19 1993-04-01 Mitsubishi Electric Corp Zufuehrungsrahmen fuer eine halbleitervorrichtung
JP2020047627A (ja) * 2018-09-14 2020-03-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5471569A (en) * 1977-11-17 1979-06-08 Mitsubishi Electric Corp Lead frame for semiconductor device
JPS5640265A (en) * 1979-09-11 1981-04-16 Nec Corp Lead frame for semiconductor device
JPS56144566A (en) * 1980-04-11 1981-11-10 Hitachi Ltd Lead frame and forming method therefor and semiconductor device using the same
JPS59146965U (ja) * 1983-03-23 1984-10-01 日本電気株式会社 半導体装置用リ−ドフレ−ム
JPS60126841A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd 樹脂封止用金型

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5471569A (en) * 1977-11-17 1979-06-08 Mitsubishi Electric Corp Lead frame for semiconductor device
JPS5640265A (en) * 1979-09-11 1981-04-16 Nec Corp Lead frame for semiconductor device
JPS56144566A (en) * 1980-04-11 1981-11-10 Hitachi Ltd Lead frame and forming method therefor and semiconductor device using the same
JPS59146965U (ja) * 1983-03-23 1984-10-01 日本電気株式会社 半導体装置用リ−ドフレ−ム
JPS60126841A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd 樹脂封止用金型

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4231325A1 (de) * 1991-09-19 1993-04-01 Mitsubishi Electric Corp Zufuehrungsrahmen fuer eine halbleitervorrichtung
US5760467A (en) * 1991-09-19 1998-06-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device lead frame having sunk die pad portions
JP2020047627A (ja) * 2018-09-14 2020-03-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH0770676B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
US6175149B1 (en) Mounting multiple semiconductor dies in a package
KR970010676B1 (ko) 반도체 패키지 및 이에 사용되는 리드 프레임
US6297547B1 (en) Mounting multiple semiconductor dies in a package
KR100277438B1 (ko) 멀티칩패키지
JPH08116016A (ja) リードフレーム及び半導体装置
US5760467A (en) Semiconductor device lead frame having sunk die pad portions
JPS6384143A (ja) 半導体装置
JPS6086851A (ja) 樹脂封止型半導体装置
JPH04340751A (ja) 樹脂封止型半導体装置
JPH0382059A (ja) 樹脂封止型半導体装置
JP2576678B2 (ja) 半導体装置用リードフレーム
JPS6112053A (ja) リ−ドフレ−ム
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지
JP2522182B2 (ja) 半導体装置
KR0172020B1 (ko) Tab 시스템의 플라스틱 봉지 반도체 장치
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JPH06132475A (ja) 半導体パッケージ
JP2520612Y2 (ja) 樹脂封止型半導体装置
JPH07193179A (ja) リードフレーム
JPS58114444A (ja) 半導体装置
JPH01187959A (ja) 樹脂封止型半導体装置
JPH0498861A (ja) 樹脂封止型半導体装置
JPH0637234A (ja) 半導体装置
JPH04150065A (ja) 半導体パッケージ用リードフレーム