JP2020047627A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2020047627A JP2020047627A JP2018172427A JP2018172427A JP2020047627A JP 2020047627 A JP2020047627 A JP 2020047627A JP 2018172427 A JP2018172427 A JP 2018172427A JP 2018172427 A JP2018172427 A JP 2018172427A JP 2020047627 A JP2020047627 A JP 2020047627A
- Authority
- JP
- Japan
- Prior art keywords
- suspension lead
- semiconductor device
- chip
- mounting portion
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
先ず、本願発明者が検討した検討例とその問題点について説明する。
図1は、検討例の半導体装置の平面図である。半導体装置PKG0は、半導体チップCP1およびCP2、ダイパッド(チップ搭載部)DP、吊りリードTLa、TLb、TLcおよびTLd、複数のリードLD、ならびに、封止体MRを含む。なお、封止体MRは、その外形を破線で示している。
図4は、一実施の形態である半導体装置PKG1の上面図である。半導体装置PKG1は、QFP型半導体装置である。図4に示すように、半導体装置PKG1は、封止体MRと複数のリードLDとを含む。封止体MRは、平面視において、略四角形を有し、4辺と4つの角部Ca、Cb、CcおよびCdとを含む。ここで、封止体MRの角部Ca、Cb、CcおよびCdは面取りされている。略四角形とは、角部Ca、Cb、CcおよびCdが、面取りまたは丸められた形状を含む。
図7は、一実施の形態である半導体装置の製造工程フロー図、図8は、一実施の形態である半導体装置の製造工程中の平面図、図9は、図8に続く半導体装置の製造工程中の平面図、図10は、図9に続く半導体装置の製造工程中の断面図、図11は、図9に続く半導体装置の製造工程中の平面図である。図12(a)は、一実施の形態である半導体装置の要部を示す斜視図、図12(b)は、検討例の要部を示す斜視図、図13は、一実施の形態である半導体装置の製造工程中の平面図、図14は、一実施の形態である半導体装置の断面図、図15は、一実施の形態である半導体装置の要部平面図である。
図17は、変形例1である半導体装置の断面図である。変形例1の半導体装置PKG2では、半導体チップCP2上に半導体チップCP3が積層されている。半導体チップCP3に設けられたパッド電極PD3は、例えば、ワイヤBWを介して半導体チップCP2のパッド電極PD2に接続されている。
図18は、変形例2である半導体装置の断面図である。変形例2の半導体装置PKG3では、半導体チップCP2´の厚さD2は、半導体チップCP1の厚さD1よりの薄い。そして、ダイパッドDP1のオフセット量H1とダイパッドDP2のオフセット量H1は等しい。ダイパッドDP1およびDP2のオフセット量が等しいにもかかわらず、半導体チップCP2´の主面CP2´aの高さを、半導体チップCP1の主面CP1aの高さよりも低くできるため、半導体チップCP1およびCP2間を接続するワイヤBWが、半導体チップCP2の端部に接触するのを防止することができる。
BW ワイヤ
Ca、Cb、Cc、Cd 角部
CP1、CP2、CP2´、CP3 半導体チップ
CP1a、CP2a、CP2´a 主面(第1面)
CP1b、CP2b 裏面(第2面)
CR クラック
CV キャビティ部
DP、DP1、DP2 ダイパッド(チップ搭載部)
DPa、DP1a、DP2a 主面(第1面)
DPb、DP1b、DP2b 裏面(第2面)
F1、F2、F3、F4、F5 応力
H1、H2 オフセット量
LD リード
LDa 主面
LDb 裏面
LDI インナー部
LDO アウター部
LF、LF1 リードフレーム
MD1、MD2 金型
MG ゲート部
MR 封止体
MRa 主面(第1面)
MRb 裏面(第2面)
OS、OSa、OSb、OSc、OSd オフセット部
PD1、PD2、PD3 パッド電極
PKG0、PKG1、PKG2、PKG3 半導体装置
RG ランナー部
SB 導体層
T1、T2、T3、T4、T5、T6 樹脂厚
TB タイバー
TLa、TLb、TLc、TLd 吊りリード
TL1 第1部分
TL2 第2部分
TP テープ(樹脂フィルム)
Claims (17)
- 第1チップ搭載部と、
前記第1チップ搭載部に接続された第1吊りリードおよび第2吊りリードと、
第2チップ搭載部と、
前記第2チップ搭載部に接続された第3吊りリードおよび第4吊りリードと、
前記第1チップ搭載部上に搭載された第1半導体チップと、
前記第2チップ搭載部上に搭載された第2半導体チップと、
平面視において、前記第1半導体チップおよび前記第2半導体チップを囲むように配置された複数のリードと、
前記第1半導体チップ、前記第2半導体チップ、前記第1チップ搭載部、前記第2チップ搭載部、前記第1吊りリード、前記第2吊りリード、前記第3吊りリード、前記第4吊りリード、および、前記複数のリードの各々の一部分を封止する封止体と、
を備え、
平面視において、前記封止体は、4辺を含む四角形を有し、
前記複数のリードは、前記4辺の各々に配置されており、
前記第1チップ搭載部は、前記第2チップ搭載部、前記第3吊りリードおよび前記第4吊りリードから分離しており、前記第2チップ搭載部は、前記第1吊りリードおよび前記第2吊りリードから分離している、半導体装置。 - 請求項1記載の半導体装置において、
前記第1半導体チップは、第1主面と、前記第1主面と反対側の第1裏面とを備え、
前記第2半導体チップは、第2主面と、前記第2主面と反対側の第2裏面とを備え、
前記第1裏面は、前記第1チップ搭載部、前記第1吊りリードおよび前記第2吊りリードに重なった第1領域と、前記第1領域以外の第2領域とを含み、
前記第2裏面は、前記第2チップ搭載部、前記第3吊りリードおよび前記第4吊りリードに重なった第3領域と、前記第3領域以外の第4領域とを含み、
前記第2領域および前記第4領域において、前記第1裏面および前記第2裏面は、前記封止体と接触している、半導体装置。 - 請求項1記載の半導体装置において、
平面視において、前記封止体は、隣接する第1角部および第2角部、ならびに、隣接する第3角部および第4角部を含み、
前記第1吊りリードおよび前記第2吊りリードは、それぞれ、前記第1角部および前記第2角部から前記第1半導体チップに向かって延在しており、
前記第3吊りリードおよび前記第4吊りリードは、それぞれ、前記第3角部および前記第4角部から前記第2半導体チップに向かって延在している、半導体装置。 - 請求項1記載の半導体装置において、
前記複数のリードは、前記4辺の内の第1辺に配置された第1リードと、前記第1辺の反対側の第2辺に配置された第2リードとを含む、半導体装置。 - 請求項4記載の半導体装置において、
さらに、
前記第1半導体チップと前記第1リードとを接続する第1ワイヤと、
前記第2半導体チップと前記第2リードとを接続する第2ワイヤと、
前記第1半導体チップと前記第2半導体チップとを接続する第3ワイヤと、
を含む、半導体装置。 - 請求項2記載の半導体装置において、
前記第2主面は、前記第1主面より低い、半導体装置。 - 請求項6記載の半導体装置において、
前記第1チップ搭載部は、前記複数のリードに対して第1距離だけ低く、
前記第2チップ搭載部は、前記複数のリードに対して第2距離だけ低く
前記第1距離は、前記第2距離より小さい、半導体装置。 - 請求項6記載の半導体装置において、
前記第2半導体チップは、前記第1半導体チップよりも薄い、半導体装置。 - 請求項1記載の半導体装置において、
さらに、
前記第2半導体チップ上に搭載された第3半導体チップを含む、半導体装置。 - 請求項1記載の半導体装置において、
さらに、
前記第1吊りリード、前記第2吊りリード、前記第3吊りリード、前記第4吊りリード、および、前記複数のリードに貼り付けられたテープを含む、半導体装置。 - (a)第1チップ搭載部、前記第1チップ搭載部に接続された第1吊りリードおよび第2吊りリード、第2チップ搭載部、前記第2チップ搭載部に接続された第3吊りリードおよび第4吊りリード、前記第1吊りリードと前記第2吊りリードとに挟まれた領域に配置された複数の第1リード、前記第3吊りリードと前記第4吊りリードとに挟まれた領域に配置された複数の第2リードを含むリードフレームを準備する工程、
(b)前記第1チップ搭載部上に第1半導体チップを搭載し、前記第2チップ搭載部上に第2半導体チップを搭載する工程、
(c)前記(b)工程の後に、前記リードフレームを第1金型および第2金型の間に挟み込み、前記第1金型および前記第2金型で構成されたキャビティ部に封止樹脂を注入して、前記第1半導体チップおよび前記第2半導体チップを封止する封止体を形成する工程、
を備え、
前記(c)工程は、前記第1金型および前記第2金型を第1温度に保持した状態で実施し、
前記キャビティ部において、前記第1チップ搭載部は、前記第2チップ搭載部、前記第3吊りリードおよび前記第4吊りリードから分離しており、前記第2チップ搭載部は、前記第1吊りリードおよび前記第2吊りリードから分離している、半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、
前記第1温度は、170〜180℃である、半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、
さらに、
(d)前記(c)工程の後に、前記封止体に第2温度の熱処理を施す工程、を含む半導体装置の製造方法。 - 請求項13記載の半導体装置の製造方法において、
前記第2温度は、170〜180℃である、半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、
前記封止樹脂は、そのスパイラルフローが120cm以上である、半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、
前記リードフレームは、前記第1吊りリード、前記第2吊りリード、前記第3吊りリード、前記第4吊りリード、前記複数の第1リードおよび前記複数の第2リードを互いに連結したタイバーを含み、
前記(c)工程で、前記タイバーは、前記キャビティ部の外に位置し、前記第1金型および前記第2金型で挟まれている、半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、
前記第1半導体チップは、第1主面と、前記第1主面と反対側の第1裏面とを備え、
前記第2半導体チップは、第2主面と、前記第2主面と反対側の第2裏面とを備え、
前記第1裏面は、前記第1チップ搭載部、前記第1吊りリードおよび前記第2吊りリードに重なった第1領域と、前記第1領域以外の第2領域とを含み、
前記第2裏面は、前記第2チップ搭載部、前記第3吊りリードおよび前記第4吊りリードに重なった第3領域と、前記第3領域以外の第4領域とを含み、
前記第2領域および前記第4領域において、前記第1裏面および前記第2裏面は、前記封止体と接触している、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018172427A JP7089995B2 (ja) | 2018-09-14 | 2018-09-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018172427A JP7089995B2 (ja) | 2018-09-14 | 2018-09-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020047627A true JP2020047627A (ja) | 2020-03-26 |
JP7089995B2 JP7089995B2 (ja) | 2022-06-23 |
Family
ID=69901666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018172427A Active JP7089995B2 (ja) | 2018-09-14 | 2018-09-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7089995B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6384143A (ja) * | 1986-09-29 | 1988-04-14 | Matsushita Electronics Corp | 半導体装置 |
JPH01312863A (ja) * | 1988-06-09 | 1989-12-18 | Mitsubishi Electric Corp | 樹脂封止型半導体装置の製造方法 |
JPH0661406A (ja) * | 1991-02-08 | 1994-03-04 | Toshiba Corp | 半導体装置及び半導体装置の製造方法及びテ−プキャリア |
JP2002009221A (ja) * | 2000-06-26 | 2002-01-11 | Rohm Co Ltd | 半導体装置及びその製造方法 |
JP2004128473A (ja) * | 2002-07-29 | 2004-04-22 | Yamaha Corp | 磁気センサの製造方法およびリードフレーム |
JP2005354117A (ja) * | 1992-03-27 | 2005-12-22 | Renesas Technology Corp | 半導体集積回路装置 |
JP2006165448A (ja) * | 2004-12-10 | 2006-06-22 | Matsushita Electric Ind Co Ltd | リードフレーム及びそれを用いた半導体装置並びに半導体装置の製造方法 |
JP2009295959A (ja) * | 2008-05-09 | 2009-12-17 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2010159401A (ja) * | 2008-12-10 | 2010-07-22 | Sumitomo Bakelite Co Ltd | 半導体封止用樹脂組成物、半導体装置の製造方法及び半導体装置 |
-
2018
- 2018-09-14 JP JP2018172427A patent/JP7089995B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6384143A (ja) * | 1986-09-29 | 1988-04-14 | Matsushita Electronics Corp | 半導体装置 |
JPH01312863A (ja) * | 1988-06-09 | 1989-12-18 | Mitsubishi Electric Corp | 樹脂封止型半導体装置の製造方法 |
JPH0661406A (ja) * | 1991-02-08 | 1994-03-04 | Toshiba Corp | 半導体装置及び半導体装置の製造方法及びテ−プキャリア |
US5352632A (en) * | 1991-02-08 | 1994-10-04 | Kabushiki Kaisha Toshiba | Multichip packaged semiconductor device and method for manufacturing the same |
JP2005354117A (ja) * | 1992-03-27 | 2005-12-22 | Renesas Technology Corp | 半導体集積回路装置 |
JP2002009221A (ja) * | 2000-06-26 | 2002-01-11 | Rohm Co Ltd | 半導体装置及びその製造方法 |
JP2004128473A (ja) * | 2002-07-29 | 2004-04-22 | Yamaha Corp | 磁気センサの製造方法およびリードフレーム |
JP2006165448A (ja) * | 2004-12-10 | 2006-06-22 | Matsushita Electric Ind Co Ltd | リードフレーム及びそれを用いた半導体装置並びに半導体装置の製造方法 |
JP2009295959A (ja) * | 2008-05-09 | 2009-12-17 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2010159401A (ja) * | 2008-12-10 | 2010-07-22 | Sumitomo Bakelite Co Ltd | 半導体封止用樹脂組成物、半導体装置の製造方法及び半導体装置 |
US20110260342A1 (en) * | 2008-12-10 | 2011-10-27 | Keiichi Tsukurimichi | Resin composition for encapsulating semiconductor, method for producing semiconductor device and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP7089995B2 (ja) | 2022-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6574107B2 (en) | Stacked intelligent power module package | |
JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
CN107017174B (zh) | 半导体装置及其制造方法 | |
JP6253531B2 (ja) | 半導体装置 | |
TWI455269B (zh) | 晶片封裝結構及其製作方法 | |
TWI521658B (zh) | 半導體裝置及其製造方法 | |
US5708294A (en) | Lead frame having oblique slits on a die pad | |
JP2012230981A (ja) | 半導体装置及びその製造方法 | |
JP7089995B2 (ja) | 半導体装置の製造方法 | |
JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
US20050227384A1 (en) | Method for manufacturing semiconductor device | |
JP2010272734A (ja) | 半導体装置及びその製造方法 | |
US10937728B2 (en) | Preformed lead frame and lead frame package made from the same | |
US5759875A (en) | Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use | |
CN214279951U (zh) | 半导体封装结构 | |
JP6620037B2 (ja) | 半導体パッケージ及びその製造方法 | |
TWI236123B (en) | Semiconductor package with lead frame | |
JP2011233672A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH11145319A (ja) | プラスチックbgaパッケージ | |
JP4040549B2 (ja) | 半導体装置 | |
JP4079866B2 (ja) | リードフレームとそれを用いる樹脂封止型半導体装置 | |
JPH08279585A (ja) | リードフレームおよびその半導体装置 | |
TW201836079A (zh) | 導線架及晶片封裝結構 | |
JP2000332163A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220613 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7089995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |