JPH11145319A - プラスチックｂｇａパッケージ - Google Patents
プラスチックｂｇａパッケージInfo
- Publication number
- JPH11145319A JPH11145319A JP30775397A JP30775397A JPH11145319A JP H11145319 A JPH11145319 A JP H11145319A JP 30775397 A JP30775397 A JP 30775397A JP 30775397 A JP30775397 A JP 30775397A JP H11145319 A JPH11145319 A JP H11145319A
- Authority
- JP
- Japan
- Prior art keywords
- plastic
- bga
- substrate
- die bonding
- solder balls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 プラスチックＢＧＡパッケージの実装性を向
上させる。 【解決手段】 ＢＧＡ基板２１（プラスチック基板）の
上面に、半導体チップ２２をＡｇペースト等の接着剤に
よりダイボンディングして封止樹脂２３で封止すると共
に、該ＢＧＡ基板２１の下面に、接続電極として多数の
半田ボール２４を配列する。半田ボール２４の配列領域
は、ダイボンディング領域よりも１ｍｍ以上外側、より
好ましくは２．５ｍｍ以上外側に離されている。このプ
ラスチックＢＧＡパッケージを回路基板２５に実装して
温度サイクル試験を行うと、両基板２１，２５間に接着
樹脂を充填しなくても、半田ボール２４の最大剪断歪み
を従来の約６０％以下（２．５ｍｍ以上外側の場合は約
５０％以下）とすることができ、半田ボール２４にクラ
ックが入る不良を大幅に低減できる。
上させる。 【解決手段】 ＢＧＡ基板２１（プラスチック基板）の
上面に、半導体チップ２２をＡｇペースト等の接着剤に
よりダイボンディングして封止樹脂２３で封止すると共
に、該ＢＧＡ基板２１の下面に、接続電極として多数の
半田ボール２４を配列する。半田ボール２４の配列領域
は、ダイボンディング領域よりも１ｍｍ以上外側、より
好ましくは２．５ｍｍ以上外側に離されている。このプ
ラスチックＢＧＡパッケージを回路基板２５に実装して
温度サイクル試験を行うと、両基板２１，２５間に接着
樹脂を充填しなくても、半田ボール２４の最大剪断歪み
を従来の約６０％以下（２．５ｍｍ以上外側の場合は約
５０％以下）とすることができ、半田ボール２４にクラ
ックが入る不良を大幅に低減できる。
Description
【０００１】
【発明の属する技術分野】本発明は、基板下面に多数の
半田ボールを配列して成るプラスチックＢＧＡパッケー
ジに関するものである。
半田ボールを配列して成るプラスチックＢＧＡパッケー
ジに関するものである。
【０００２】
【従来の技術】近年の半導体パッケージに対する高密度
化、高速化、多ピン化の要求を満たすために、プラスチ
ックＢＧＡ（Ball Grid Array ）パッケージの需要が急
増している。このプラスチックＢＧＡパッケージは、例
えば図４に示すように、プラスチック製のＢＧＡ基板１
１の上面に半導体チップ１２をＡｇペースト等の接着剤
によりダイボンディングし、ワイヤボンディングで配線
接続（図示せず）して封止樹脂１４で封止すると共に、
ＢＧＡ基板１１の下面に接続電極として多数の半田ボー
ル１５を配列した構成となっている。このプラスチック
ＢＧＡパッケージは、回路基板１６に実装する時に、リ
フロー半田付け法により半田ボール１５が回路基板１６
のパッドに接合される。
化、高速化、多ピン化の要求を満たすために、プラスチ
ックＢＧＡ（Ball Grid Array ）パッケージの需要が急
増している。このプラスチックＢＧＡパッケージは、例
えば図４に示すように、プラスチック製のＢＧＡ基板１
１の上面に半導体チップ１２をＡｇペースト等の接着剤
によりダイボンディングし、ワイヤボンディングで配線
接続（図示せず）して封止樹脂１４で封止すると共に、
ＢＧＡ基板１１の下面に接続電極として多数の半田ボー
ル１５を配列した構成となっている。このプラスチック
ＢＧＡパッケージは、回路基板１６に実装する時に、リ
フロー半田付け法により半田ボール１５が回路基板１６
のパッドに接合される。
【０００３】
【発明が解決しようとする課題】このプラスチックＢＧ
Ａパッケージを回路基板１６に実装した時の接合信頼性
を評価するために、温度サイクル試験（−４０℃〜１２
５℃）を行ったところ、半導体チップ１２の端部の直下
に位置する半田ボール１５にクラックが生じることがあ
った。このクラックの発生原因は、半田ボール１５に過
大な剪断応力が働くためと考えられる。この場合、ＢＧ
Ａ基板１１と回路基板１６は、共にプラスチック基板で
あるため、両者の熱膨張係数がほぼ同じであるのに対
し、ＢＧＡ基板１１上にダイボンディングされた半導体
チップ１２（シリコン）は、ＢＧＡ基板１１（プラスチ
ック）よりも熱膨張係数が非常に小さい。このため、温
度サイクルが加わった時に、ＢＧＡ基板１１のダイボン
ディング部分は、半導体チップ１２によって拘束されて
熱膨張・収縮が小さくなるのに対し、回路基板１６には
そのような拘束力は働かず、温度変化に応じて自由に熱
膨張・収縮する。その結果、ＢＧＡ基板１１のダイボン
ディング部分では、回路基板１６に対する熱膨張・収縮
変位の差が大きくなり、それによってダイボンディング
領域の半田ボール１５に比較的大きな剪断歪みが周期的
に発生し、その繰り返しにより半田ボール１５にクラッ
クが発生する。
Ａパッケージを回路基板１６に実装した時の接合信頼性
を評価するために、温度サイクル試験（−４０℃〜１２
５℃）を行ったところ、半導体チップ１２の端部の直下
に位置する半田ボール１５にクラックが生じることがあ
った。このクラックの発生原因は、半田ボール１５に過
大な剪断応力が働くためと考えられる。この場合、ＢＧ
Ａ基板１１と回路基板１６は、共にプラスチック基板で
あるため、両者の熱膨張係数がほぼ同じであるのに対
し、ＢＧＡ基板１１上にダイボンディングされた半導体
チップ１２（シリコン）は、ＢＧＡ基板１１（プラスチ
ック）よりも熱膨張係数が非常に小さい。このため、温
度サイクルが加わった時に、ＢＧＡ基板１１のダイボン
ディング部分は、半導体チップ１２によって拘束されて
熱膨張・収縮が小さくなるのに対し、回路基板１６には
そのような拘束力は働かず、温度変化に応じて自由に熱
膨張・収縮する。その結果、ＢＧＡ基板１１のダイボン
ディング部分では、回路基板１６に対する熱膨張・収縮
変位の差が大きくなり、それによってダイボンディング
領域の半田ボール１５に比較的大きな剪断歪みが周期的
に発生し、その繰り返しにより半田ボール１５にクラッ
クが発生する。
【０００４】この対策として、従来は、ＢＧＡ基板１１
と回路基板１６との間の隙間に接着樹脂を充填して両基
板１１，１６を接着することで、両基板１１，１６の熱
膨張・収縮変位の差を小さくして、半田ボール１５にク
ラックが入るのを防止するようにしていた。しかしなが
ら、この方法では、両基板１１，１６間に接着樹脂を充
填する工程を追加する必要があり、プラスチックＢＧＡ
パッケージの実装性が悪く、実装コストが高くつくとい
う欠点があった。
と回路基板１６との間の隙間に接着樹脂を充填して両基
板１１，１６を接着することで、両基板１１，１６の熱
膨張・収縮変位の差を小さくして、半田ボール１５にク
ラックが入るのを防止するようにしていた。しかしなが
ら、この方法では、両基板１１，１６間に接着樹脂を充
填する工程を追加する必要があり、プラスチックＢＧＡ
パッケージの実装性が悪く、実装コストが高くつくとい
う欠点があった。
【０００５】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、プラスチックＢＧＡ
パッケージの実装時に基板間に接着樹脂を充填する工程
を不要とし、半田ボールの接合信頼性と実装性とを両立
することができるプラスチックＢＧＡパッケージを提供
することにある。
たものであり、従ってその目的は、プラスチックＢＧＡ
パッケージの実装時に基板間に接着樹脂を充填する工程
を不要とし、半田ボールの接合信頼性と実装性とを両立
することができるプラスチックＢＧＡパッケージを提供
することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明のプラスチックＢＧＡパッケージは、半田ボ
ールの配列領域を半導体チップのダイボンディング領域
より１ｍｍ以上外側に離間させた構成としたものである
（請求項１）。ダイボンディング領域の外側の部分に
は、半導体チップからの拘束力が働かないため、ダイボ
ンディング領域の外側に半田ボール配列領域を配置すれ
ば、半田ボール配列領域におけるＢＧＡ基板（プラスチ
ック基板）と回路基板との熱膨張・収縮変位の差が少な
くなると共に、両基板の熱膨張・収縮変位の差がダイボ
ンディング領域と半田ボール配列領域との間のＢＧＡ基
板の伸縮変形によっても減少される。但し、ダイボンデ
ィング領域の外側でも、ダイボンディング領域に近すぎ
ると、ダイボンディング領域と半田ボール配列領域との
間のＢＧＡ基板の伸縮変形が少なくなり、半導体チップ
１２からの拘束力の影響を受ける。後述する本発明者の
試験結果によれば、半田ボール配列領域をダイボンディ
ング領域より１ｍｍ以上外側に離間させると、温度サイ
クル時の半田ボールの最大剪断歪みが従来の約６０％以
下となり、半田ボールにクラックが入る不良が大幅に低
減される。
に、本発明のプラスチックＢＧＡパッケージは、半田ボ
ールの配列領域を半導体チップのダイボンディング領域
より１ｍｍ以上外側に離間させた構成としたものである
（請求項１）。ダイボンディング領域の外側の部分に
は、半導体チップからの拘束力が働かないため、ダイボ
ンディング領域の外側に半田ボール配列領域を配置すれ
ば、半田ボール配列領域におけるＢＧＡ基板（プラスチ
ック基板）と回路基板との熱膨張・収縮変位の差が少な
くなると共に、両基板の熱膨張・収縮変位の差がダイボ
ンディング領域と半田ボール配列領域との間のＢＧＡ基
板の伸縮変形によっても減少される。但し、ダイボンデ
ィング領域の外側でも、ダイボンディング領域に近すぎ
ると、ダイボンディング領域と半田ボール配列領域との
間のＢＧＡ基板の伸縮変形が少なくなり、半導体チップ
１２からの拘束力の影響を受ける。後述する本発明者の
試験結果によれば、半田ボール配列領域をダイボンディ
ング領域より１ｍｍ以上外側に離間させると、温度サイ
クル時の半田ボールの最大剪断歪みが従来の約６０％以
下となり、半田ボールにクラックが入る不良が大幅に低
減される。
【０００７】更に、半田ボール配列領域をダイボンディ
ング領域より２．５ｍｍ以上外側に離間させると（請求
項２）、温度サイクル時の半田ボールの最大剪断歪みが
従来の最大剪断歪みの約５０％以下となり、耐半田ボー
ルクラック性がより確実に向上する。
ング領域より２．５ｍｍ以上外側に離間させると（請求
項２）、温度サイクル時の半田ボールの最大剪断歪みが
従来の最大剪断歪みの約５０％以下となり、耐半田ボー
ルクラック性がより確実に向上する。
【０００８】
【発明の実施の形態】以下、本発明の実施形態（１）を
図１及び図２に基づいて説明する。プラスチック基板で
あるＢＧＡ基板２１は、例えばＢＴ（ビスマレイミド・
トリアジン）エポキシ樹脂等の高耐熱性、誘電特性、絶
縁特性、加工性に優れた樹脂を基材とする単層又は多層
のプリント基板であり、その両面には導体パターンやパ
ッド（いずれも図示せず）が銅箔及び／又はめっきによ
り形成されている。このＢＧＡ基板２１の上面には、半
導体チップ２２がＡｇペースト等の接着剤によりダイボ
ンディングされ、半導体チップ２２の電極とＢＧＡ基板
２１上面のパッドとの間が金線やアルミ線等のボンディ
ングワイヤ（図示せず）により電気的に接続されてい
る。これら半導体チップ２２やボンディングワイヤは、
エポキシ樹脂等の封止樹脂２３のトランスファー成形に
より封止されている。
図１及び図２に基づいて説明する。プラスチック基板で
あるＢＧＡ基板２１は、例えばＢＴ（ビスマレイミド・
トリアジン）エポキシ樹脂等の高耐熱性、誘電特性、絶
縁特性、加工性に優れた樹脂を基材とする単層又は多層
のプリント基板であり、その両面には導体パターンやパ
ッド（いずれも図示せず）が銅箔及び／又はめっきによ
り形成されている。このＢＧＡ基板２１の上面には、半
導体チップ２２がＡｇペースト等の接着剤によりダイボ
ンディングされ、半導体チップ２２の電極とＢＧＡ基板
２１上面のパッドとの間が金線やアルミ線等のボンディ
ングワイヤ（図示せず）により電気的に接続されてい
る。これら半導体チップ２２やボンディングワイヤは、
エポキシ樹脂等の封止樹脂２３のトランスファー成形に
より封止されている。
【０００９】一方、ＢＧＡ基板２１の下面には、接続電
極として多数の半田ボール２４が半導体チップ２２のダ
イボンディング領域を取り巻くように配列されている。
この場合、半田ボール２４の配列領域は、ダイボンディ
ング領域より１ｍｍ以上外側、より好ましくは２．５ｍ
ｍ以上外側に離されている。
極として多数の半田ボール２４が半導体チップ２２のダ
イボンディング領域を取り巻くように配列されている。
この場合、半田ボール２４の配列領域は、ダイボンディ
ング領域より１ｍｍ以上外側、より好ましくは２．５ｍ
ｍ以上外側に離されている。
【００１０】以上のように構成したプラスチックＢＧＡ
パッケージは、回路基板２５に実装する時に、リフロー
半田付け法により半田ボール２４が回路基板２５のパッ
ドに接合される。この実装時に、ＢＧＡ基板２１と回路
基板２５との間の隙間には、接着樹脂を充填する必要は
ない。
パッケージは、回路基板２５に実装する時に、リフロー
半田付け法により半田ボール２４が回路基板２５のパッ
ドに接合される。この実装時に、ＢＧＡ基板２１と回路
基板２５との間の隙間には、接着樹脂を充填する必要は
ない。
【００１１】本発明者は、上記構成のプラスチックＢＧ
Ａパッケージの実装時の信頼性を評価するために、半田
ボール２４の配列領域とダイボンディング領域との間の
距離ｔと、温度サイクルを加えた時の半田ボール２４の
最大剪断歪みとの関係を考察するシミュレーション試験
を行ったので、その試験結果を図２に示す。図２におい
て、半田ボール２４の最大剪断歪みは、従来（図４の構
造）の最大剪断歪みに対する割合（％）で示されてい
る。温度サイクルの条件は−４０℃〜１２５℃であり、
サンプルとして用いたＢＧＡパッケージの基板サイズは
４０×２７ｍｍ、半田ボール２４の数は２２５個、半導
体チップ２２のサイズは１０×１０ｍｍ、ＢＧＡパッケ
ージを実装する回路基板２５のサイズは７０×７０ｍｍ
である。
Ａパッケージの実装時の信頼性を評価するために、半田
ボール２４の配列領域とダイボンディング領域との間の
距離ｔと、温度サイクルを加えた時の半田ボール２４の
最大剪断歪みとの関係を考察するシミュレーション試験
を行ったので、その試験結果を図２に示す。図２におい
て、半田ボール２４の最大剪断歪みは、従来（図４の構
造）の最大剪断歪みに対する割合（％）で示されてい
る。温度サイクルの条件は−４０℃〜１２５℃であり、
サンプルとして用いたＢＧＡパッケージの基板サイズは
４０×２７ｍｍ、半田ボール２４の数は２２５個、半導
体チップ２２のサイズは１０×１０ｍｍ、ＢＧＡパッケ
ージを実装する回路基板２５のサイズは７０×７０ｍｍ
である。
【００１２】この試験結果から明らかなように、半田ボ
ール２４の配列領域とダイボンディング領域との間の距
離ｔが大きくなるほど、半田ボール２４の最大剪断歪み
が減少し、距離ｔが１ｍｍで、最大剪断歪みが従来の約
６０％となり、距離ｔが２．５ｍｍで、最大剪断歪みが
従来の約５０％となり、これ以上、距離ｔを大きくして
も、最大剪断歪みはあまり減少しなくなる。
ール２４の配列領域とダイボンディング領域との間の距
離ｔが大きくなるほど、半田ボール２４の最大剪断歪み
が減少し、距離ｔが１ｍｍで、最大剪断歪みが従来の約
６０％となり、距離ｔが２．５ｍｍで、最大剪断歪みが
従来の約５０％となり、これ以上、距離ｔを大きくして
も、最大剪断歪みはあまり減少しなくなる。
【００１３】つまり、半田ボール２４の配列領域をダイ
ボンディング領域の外側にすると、半導体チップ２２か
らの拘束力が半田ボール２４の配列領域に働かないた
め、半田ボール２４の配列領域における、ＢＧＡ基板２
１（プラスチック基板）と回路基板２５（プラスチック
基板）との熱膨張・収縮変位の差が少なくなる。また、
半田ボール２４の配列領域をダイボンディング領域から
離すほど、さらに半導体チップ２２からの拘束力が働か
なくなるため、半田ボール２４の配列領域での両基板２
１，２５の熱膨張・収縮変位の差が減少される。
ボンディング領域の外側にすると、半導体チップ２２か
らの拘束力が半田ボール２４の配列領域に働かないた
め、半田ボール２４の配列領域における、ＢＧＡ基板２
１（プラスチック基板）と回路基板２５（プラスチック
基板）との熱膨張・収縮変位の差が少なくなる。また、
半田ボール２４の配列領域をダイボンディング領域から
離すほど、さらに半導体チップ２２からの拘束力が働か
なくなるため、半田ボール２４の配列領域での両基板２
１，２５の熱膨張・収縮変位の差が減少される。
【００１４】この試験結果から、半田ボール２４の配列
領域をダイボンディング領域より１ｍｍ以上外側、より
好ましくは２．５ｍｍ以上外側に離間させると、両基板
２１，２５間に接着樹脂を充填しなくても、温度サイク
ル時の半田ボール２４の最大剪断歪みを従来の約６０％
以下（２．５ｍｍ以上外側の場合は約５０％以下）とす
ることができ、半田ボール２４にクラックが入る不良を
大幅に低減できる。これにより、プラスチックＢＧＡパ
ッケージの実装時に基板２１，２５間に接着樹脂を充填
する工程が不要となり、半田ボール２４の接合信頼性を
確保しながら実装性を向上させることができ、実装コス
トを低減することができる。
領域をダイボンディング領域より１ｍｍ以上外側、より
好ましくは２．５ｍｍ以上外側に離間させると、両基板
２１，２５間に接着樹脂を充填しなくても、温度サイク
ル時の半田ボール２４の最大剪断歪みを従来の約６０％
以下（２．５ｍｍ以上外側の場合は約５０％以下）とす
ることができ、半田ボール２４にクラックが入る不良を
大幅に低減できる。これにより、プラスチックＢＧＡパ
ッケージの実装時に基板２１，２５間に接着樹脂を充填
する工程が不要となり、半田ボール２４の接合信頼性を
確保しながら実装性を向上させることができ、実装コス
トを低減することができる。
【００１５】上記実施形態（１）では、ＢＧＡ基板２１
の中央部に半導体チップ２２をダイボンディングして、
ＢＧＡ基板２１下面の四辺部に多数の半田ボール２４を
配列しているが、図３に示す本発明の実施形態（２）で
は、半導体チップ２２のダイボンディング位置をＢＧＡ
基板２１の片側にずらし、ＢＧＡ基板２１の下面のう
ち、ダイボンディング領域より１ｍｍ以上外側、より好
ましくは２．５ｍｍ以上外側に離れた領域に、多数の半
田ボール２４を配列している。このプラスチックＢＧＡ
パッケージを回路基板２５に実装する際に、半導体チッ
プ２２側が不安定な場合には、ＢＧＡ基板２１の半導体
チップ２２側の部分と回路基板２５との間に台座２６を
挟み込んで固定するようにしても良い。尚、台座２６は
放熱性の良い材料を用いて、半導体チップ２２の放熱部
材としての働きを兼ねるようにしても良い。また、ＢＧ
Ａ基板２１の上面のうち封止樹脂２３で覆われていない
部分には、チップコンデンサ等の回路素子を搭載するよ
うにしても良い。
の中央部に半導体チップ２２をダイボンディングして、
ＢＧＡ基板２１下面の四辺部に多数の半田ボール２４を
配列しているが、図３に示す本発明の実施形態（２）で
は、半導体チップ２２のダイボンディング位置をＢＧＡ
基板２１の片側にずらし、ＢＧＡ基板２１の下面のう
ち、ダイボンディング領域より１ｍｍ以上外側、より好
ましくは２．５ｍｍ以上外側に離れた領域に、多数の半
田ボール２４を配列している。このプラスチックＢＧＡ
パッケージを回路基板２５に実装する際に、半導体チッ
プ２２側が不安定な場合には、ＢＧＡ基板２１の半導体
チップ２２側の部分と回路基板２５との間に台座２６を
挟み込んで固定するようにしても良い。尚、台座２６は
放熱性の良い材料を用いて、半導体チップ２２の放熱部
材としての働きを兼ねるようにしても良い。また、ＢＧ
Ａ基板２１の上面のうち封止樹脂２３で覆われていない
部分には、チップコンデンサ等の回路素子を搭載するよ
うにしても良い。
【００１６】この実施形態（２）でも、半田ボール２４
の配列領域をダイボンディング領域より１ｍｍ以上外
側、より好ましくは２．５ｍｍ以上外側に離間させるこ
とで、前記実施形態（１）と同様の効果を得ることがで
きる。尚、上記実施形態（２）では、半田ボールを片側
にずらして配置したが、両側に振り分けた形態としても
良い。
の配列領域をダイボンディング領域より１ｍｍ以上外
側、より好ましくは２．５ｍｍ以上外側に離間させるこ
とで、前記実施形態（１）と同様の効果を得ることがで
きる。尚、上記実施形態（２）では、半田ボールを片側
にずらして配置したが、両側に振り分けた形態としても
良い。
【００１７】
【発明の効果】以上の説明から明らかなように、本発明
の請求項１のプラスチックＢＧＡパッケージでは、半田
ボール配列領域を半導体チップのダイボンディング領域
より１ｍｍ以上外側に離間させた構成としたので、温度
サイクル時の半田ボールの最大剪断歪みを従来よりも大
幅に小さくすることができて、半田ボールにクラックが
入る不良を大幅に低減でき、実装時に両基板間に接着樹
脂を充填する工程が不要となり、半田ボールの接合信頼
性と実装性とを両立することができる。
の請求項１のプラスチックＢＧＡパッケージでは、半田
ボール配列領域を半導体チップのダイボンディング領域
より１ｍｍ以上外側に離間させた構成としたので、温度
サイクル時の半田ボールの最大剪断歪みを従来よりも大
幅に小さくすることができて、半田ボールにクラックが
入る不良を大幅に低減でき、実装時に両基板間に接着樹
脂を充填する工程が不要となり、半田ボールの接合信頼
性と実装性とを両立することができる。
【００１８】更に、請求項２では、半田ボール配列領域
をダイボンディング領域より２．５ｍｍ以上外側に離間
させたので、温度サイクル時の半田ボールの最大剪断歪
みを更に小さくすることができ、耐半田ボールクラック
性をより確実に向上できる。
をダイボンディング領域より２．５ｍｍ以上外側に離間
させたので、温度サイクル時の半田ボールの最大剪断歪
みを更に小さくすることができ、耐半田ボールクラック
性をより確実に向上できる。
【図１】本発明の実施形態（１）を示すプラスチックＢ
ＧＡパッケージの縦断面図
ＧＡパッケージの縦断面図
【図２】半田ボール配列領域とダイボンディング領域と
の間の距離ｔと、温度サイクルを加えた時の半田ボール
の最大剪断歪みとの関係を示す図
の間の距離ｔと、温度サイクルを加えた時の半田ボール
の最大剪断歪みとの関係を示す図
【図３】本発明の実施形態（２）を示すプラスチックＢ
ＧＡパッケージの縦断面図
ＧＡパッケージの縦断面図
【図４】従来のプラスチックＢＧＡパッケージの縦断面
図
図
２１…ＢＧＡ基板（プラスチック基板）、２２…半導体
チップ、２３…封止樹脂、２４…半田ボール、２５…回
路基板、２６…台座。
チップ、２３…封止樹脂、２４…半田ボール、２５…回
路基板、２６…台座。
Claims (2)
- 【請求項１】 プラスチック基板上に半導体チップをダ
イボンディングして封止樹脂で封止すると共に、前記プ
ラスチック基板の下面に多数の半田ボールを配列して成
るプラスチックＢＧＡパッケージにおいて、 前記半田ボールの配列領域が前記半導体チップのダイボ
ンディング領域より１ｍｍ以上外側に離れていることを
特徴とするプラスチックＢＧＡパッケージ。 - 【請求項２】 前記半田ボールの配列領域が前記半導体
チップのダイボンディング領域より２．５ｍｍ以上外側
に離れていることを特徴とする請求項１に記載のプラス
チックＢＧＡパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30775397A JPH11145319A (ja) | 1997-11-11 | 1997-11-11 | プラスチックｂｇａパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30775397A JPH11145319A (ja) | 1997-11-11 | 1997-11-11 | プラスチックｂｇａパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145319A true JPH11145319A (ja) | 1999-05-28 |
Family
ID=17972866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30775397A Pending JPH11145319A (ja) | 1997-11-11 | 1997-11-11 | プラスチックｂｇａパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145319A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210792A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
| US11101206B2 (en) | 2018-11-26 | 2021-08-24 | Renesas Electronics Corporation | Semiconductor device and electronic device |
-
1997
- 1997-11-11 JP JP30775397A patent/JPH11145319A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210792A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
| JP4589743B2 (ja) * | 2005-01-31 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US11101206B2 (en) | 2018-11-26 | 2021-08-24 | Renesas Electronics Corporation | Semiconductor device and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834848A (en) | Electronic device and semiconductor package | |
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| JP3685947B2 (ja) | 半導体装置及びその製造方法 | |
| US6080264A (en) | Combination of semiconductor interconnect | |
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| KR20020036578A (ko) | 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법 | |
| US7537965B2 (en) | Manufacturing method for a leadless multi-chip electronic module | |
| US7696618B2 (en) | POP (package-on-package) semiconductor device | |
| US6627990B1 (en) | Thermally enhanced stacked die package | |
| KR101096330B1 (ko) | 반도체 장치용 패키지 | |
| US7091623B2 (en) | Multi-chip semiconductor package and fabrication method thereof | |
| JPH0855875A (ja) | 半導体装置 | |
| WO2004030075A1 (ja) | 半導体装置の製造方法 | |
| US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
| JPH11145319A (ja) | プラスチックｂｇａパッケージ | |
| KR20030012994A (ko) | 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 | |
| JP3132473B2 (ja) | 半導体装置 | |
| US20060231960A1 (en) | Non-cavity semiconductor packages | |
| JP2713879B2 (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
| KR100737217B1 (ko) | 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법 | |
| TW554509B (en) | Multi-chip module | |
| TW445601B (en) | Die-embedded ball grid array packaging structure with leadframe | |
| JPH07249727A (ja) | 半導体装置 | |
| KR20240058245A (ko) | 반도체 패키지 및 반도체 패키지 제조 방법 | |
| JPH05152495A (ja) | 半導体装置 |