JPH07249727A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07249727A JPH07249727A JP6041035A JP4103594A JPH07249727A JP H07249727 A JPH07249727 A JP H07249727A JP 6041035 A JP6041035 A JP 6041035A JP 4103594 A JP4103594 A JP 4103594A JP H07249727 A JPH07249727 A JP H07249727A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- die pad
- semiconductor device
- sealing resin
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 樹脂封止型の半導体装置において、半導体チ
ップ１を積載するダイパッド７の裏面と封止樹脂６との
密着性向上を図る。 【構成】 ダイパッド７を下から銅層７ａ、金層７ｂ、
および４２アロイ層７ｃの三層構造とし、下層部程熱膨
張係数を大きくなるように構成して、封止樹脂６とダイ
パッド７裏面との熱膨張係数の差を低減し、熱ストレス
による応力の歪みを緩和する。
ップ１を積載するダイパッド７の裏面と封止樹脂６との
密着性向上を図る。 【構成】 ダイパッド７を下から銅層７ａ、金層７ｂ、
および４２アロイ層７ｃの三層構造とし、下層部程熱膨
張係数を大きくなるように構成して、封止樹脂６とダイ
パッド７裏面との熱膨張係数の差を低減し、熱ストレス
による応力の歪みを緩和する。
Description
【０００１】
【産業上の利用分野】この発明は、樹脂封止型の半導体
装置に関するものである。
装置に関するものである。
【０００２】
【従来の技術】図２は、従来の樹脂封止型の半導体装置
の構造を示す断面図である。図において、１はシリコン
基板に回路形成された半導体チップ、２はリードフレー
ム、３は４２アロイから成り、その中央部に半導体チッ
プ１が接着された、リードフレーム２のダイパッド、４
はリードフレーム２に設けられた複数のリード、５は半
導体チップ１と各リード４とを接続するワイヤ、６はエ
ポキシ樹脂から成る封止樹脂である。
の構造を示す断面図である。図において、１はシリコン
基板に回路形成された半導体チップ、２はリードフレー
ム、３は４２アロイから成り、その中央部に半導体チッ
プ１が接着された、リードフレーム２のダイパッド、４
はリードフレーム２に設けられた複数のリード、５は半
導体チップ１と各リード４とを接続するワイヤ、６はエ
ポキシ樹脂から成る封止樹脂である。
【０００３】図に示す様に、ワイヤ５を介してリード４
が接続された半導体チップ１は、リード４の先端部を残
してリードフレーム２とともに封止樹脂６により一体的
に封止されて半導体装置を構成する。
が接続された半導体チップ１は、リード４の先端部を残
してリードフレーム２とともに封止樹脂６により一体的
に封止されて半導体装置を構成する。
【０００４】
【発明が解決しようとする課題】ところで、上記の様な
従来の半導体装置では、ダイパッド３に用いられる４２
アロイと封止樹脂６に用いられるエポキシ樹脂とでは熱
膨張係数が大きく相違しており、またエポキシ樹脂は吸
湿性が大きく、自然放置により容易に吸湿する。
従来の半導体装置では、ダイパッド３に用いられる４２
アロイと封止樹脂６に用いられるエポキシ樹脂とでは熱
膨張係数が大きく相違しており、またエポキシ樹脂は吸
湿性が大きく、自然放置により容易に吸湿する。
【０００５】このため、樹脂封止による成型後、常温ま
で冷える過程で、熱膨張係数の違いによりダイパッド３
と封止樹脂６との間で応力の歪みが生じ、密着性が低下
する。この傾向は、接触面積の大きくなるダイパッド３
裏面と封止樹脂６との界面で顕著に現れ、密着性の低下
によって隙間が発生する。この隙間に、封止樹脂６に吸
湿された水分が水蒸気として留まり、プリント基板等へ
実装する際等に受ける熱ストレスにより、水蒸気爆発を
起こし、封止樹脂６にクラックが発生する。この結果、
半導体装置の絶縁性、耐湿性が劣化し、信頼性が低減す
るという問題点があった。
で冷える過程で、熱膨張係数の違いによりダイパッド３
と封止樹脂６との間で応力の歪みが生じ、密着性が低下
する。この傾向は、接触面積の大きくなるダイパッド３
裏面と封止樹脂６との界面で顕著に現れ、密着性の低下
によって隙間が発生する。この隙間に、封止樹脂６に吸
湿された水分が水蒸気として留まり、プリント基板等へ
実装する際等に受ける熱ストレスにより、水蒸気爆発を
起こし、封止樹脂６にクラックが発生する。この結果、
半導体装置の絶縁性、耐湿性が劣化し、信頼性が低減す
るという問題点があった。
【０００６】この発明は、上記のような問題点を解消す
るためになされたもので、封止樹脂とダイパッド間の密
着性が向上した、上記封止樹脂にクラックが発生するこ
とのない、信頼性の高い樹脂封止型の半導体装置を提供
するものである。
るためになされたもので、封止樹脂とダイパッド間の密
着性が向上した、上記封止樹脂にクラックが発生するこ
とのない、信頼性の高い樹脂封止型の半導体装置を提供
するものである。
【０００７】
【課題を解決するための手段】この発明に係る請求項１
記載の半導体装置は、半導体チップを積載するリードフ
レームのダイパッドを、下層部程熱膨張係数の大きい多
層構造に構成したものである。
記載の半導体装置は、半導体チップを積載するリードフ
レームのダイパッドを、下層部程熱膨張係数の大きい多
層構造に構成したものである。
【０００８】この発明に係る請求項２記載の半導体装置
は、多層構造のダイパッドの最上層と封止樹脂との熱膨
張係数の差よりも、上記ダイパッドの最下層と上記封止
樹脂との熱膨張係数の差の方が、その絶対値が小さいも
のである。
は、多層構造のダイパッドの最上層と封止樹脂との熱膨
張係数の差よりも、上記ダイパッドの最下層と上記封止
樹脂との熱膨張係数の差の方が、その絶対値が小さいも
のである。
【０００９】この発明に係る請求項３記載の半導体装置
は、ダイパッドを、複数種の金属による多層構造に構成
したものである。
は、ダイパッドを、複数種の金属による多層構造に構成
したものである。
【００１０】この発明に係る請求項４記載の半導体装置
は、ダイパッドを、最下層である一層目を銅層、二層目
を金層、最上層である三層目を４２アロイ層で構成した
三層構造としたものである。
は、ダイパッドを、最下層である一層目を銅層、二層目
を金層、最上層である三層目を４２アロイ層で構成した
三層構造としたものである。
【００１１】
【作用】この発明における半導体装置は、ダイパッドを
多層構造にして、下層部程熱膨張係数が大きくなるよう
に構成した。すなわち、半導体チップを積載するダイパ
ッドの最上層部から、裏面が封止樹脂と接触するダイパ
ッドの最下層部まで、各層の熱膨張係数を階段状に大き
くしたものである。ここで半導体チップを構成するシリ
コン等の半導体の熱膨張係数は、従来のダイパッドを構
成する４２アロイよりも小さいものである。このため、
半導体チップとダイパッド下層の封止樹脂との間の熱膨
張係数の差をダイパッドの各層で分割することになり、
熱ストレスによる応力も各層に分散される。この結果、
ダイパッド最下層部と封止樹脂との間の応力による歪み
も低減し、ダイパッド裏面と封止樹脂との密着性が向上
すると共に、封止樹脂のクラックの発生も防止される。
多層構造にして、下層部程熱膨張係数が大きくなるよう
に構成した。すなわち、半導体チップを積載するダイパ
ッドの最上層部から、裏面が封止樹脂と接触するダイパ
ッドの最下層部まで、各層の熱膨張係数を階段状に大き
くしたものである。ここで半導体チップを構成するシリ
コン等の半導体の熱膨張係数は、従来のダイパッドを構
成する４２アロイよりも小さいものである。このため、
半導体チップとダイパッド下層の封止樹脂との間の熱膨
張係数の差をダイパッドの各層で分割することになり、
熱ストレスによる応力も各層に分散される。この結果、
ダイパッド最下層部と封止樹脂との間の応力による歪み
も低減し、ダイパッド裏面と封止樹脂との密着性が向上
すると共に、封止樹脂のクラックの発生も防止される。
【００１２】また、この発明における半導体装置は、多
層構造のダイパッドの最上層と封止樹脂との熱膨張係数
の差よりも、ダイパッドの最下層と封止樹脂との熱膨張
係数の差の方が、その絶対値が小さいため、ダイパッド
の最下層と、その下の封止樹脂との間の応力の歪みは確
実に低減され、上記効果を更に確実にする。
層構造のダイパッドの最上層と封止樹脂との熱膨張係数
の差よりも、ダイパッドの最下層と封止樹脂との熱膨張
係数の差の方が、その絶対値が小さいため、ダイパッド
の最下層と、その下の封止樹脂との間の応力の歪みは確
実に低減され、上記効果を更に確実にする。
【００１３】また、この発明における半導体装置は、ダ
イパッドを複数種の金属による多層構造に構成したた
め、ダイパッドを金属リードと一体的にリードフレーム
として形成するのが容易であり、また、ダイパッド各層
間が金属同士で密着性が良く、さらに、半導体チップの
基板電位をダイパッドを介して容易に取れる。
イパッドを複数種の金属による多層構造に構成したた
め、ダイパッドを金属リードと一体的にリードフレーム
として形成するのが容易であり、また、ダイパッド各層
間が金属同士で密着性が良く、さらに、半導体チップの
基板電位をダイパッドを介して容易に取れる。
【００１４】また、この発明における半導体装置は、ダ
イパッドを下層から銅層、金層、および４２アロイ層の
三層で構成したため、ダイパッド上の半導体チップとダ
イパッドの三層とダイパッド下の封止樹脂との上層から
下層に至る五つの層において、熱膨張係数が階段状に大
きくなるものとなる。このため各層間の応力の歪みは低
減され、ダイパッド裏面と封止樹脂との密着性向上、お
よび封止樹脂のクラック発生の防止が効果的に行える。
イパッドを下層から銅層、金層、および４２アロイ層の
三層で構成したため、ダイパッド上の半導体チップとダ
イパッドの三層とダイパッド下の封止樹脂との上層から
下層に至る五つの層において、熱膨張係数が階段状に大
きくなるものとなる。このため各層間の応力の歪みは低
減され、ダイパッド裏面と封止樹脂との密着性向上、お
よび封止樹脂のクラック発生の防止が効果的に行える。
【００１５】
実施例１．以下、この発明の一実施例を図について説明
する。なお、従来の技術と重複する箇所は適宜その説明
を省略する。図１はこの発明の実施例１による半導体装
置の構造を示す断面図である。図において１、２、４〜
６は従来のものと同じもの、７は三層構造のダイパッド
で、最下層である一層目を銅層７ａ、二層目を金層７
ｂ、最上層である三層目を４２アロイ層７ｃで構成した
ものである。
する。なお、従来の技術と重複する箇所は適宜その説明
を省略する。図１はこの発明の実施例１による半導体装
置の構造を示す断面図である。図において１、２、４〜
６は従来のものと同じもの、７は三層構造のダイパッド
で、最下層である一層目を銅層７ａ、二層目を金層７
ｂ、最上層である三層目を４２アロイ層７ｃで構成した
ものである。
【００１６】上記の様なダイパッド７の三層を構成する
銅、金、４２アロイと、その上の半導体チップ１を構成
するシリコンとダイパッド７下の封止樹脂６を構成する
エポキシ樹脂との熱膨張係数（×１０-6／℃）は、シリ
コン；３〜４、４２アロイ；４．５〜５．８、金；１
４．０、銅；１７．０、エポキシ樹脂；２０〜５０の順
に大きいものである。このため、従来の４２アロイのみ
で構成されていたダイパッド３の場合と比べて、エポキ
シ樹脂から成る封止樹脂６との熱膨張係数の差も分割さ
れており、ダイパッド７裏面と封止樹脂６とは銅層７ａ
と封止樹脂６との接触となり、熱膨張係数の差も減少
し、熱ストレスによる応力の歪みも緩和される。このた
めダイパッド７裏面と封止樹脂６との間の密着性が向上
し、封止樹脂６におけるクラックの発生を防止する。
銅、金、４２アロイと、その上の半導体チップ１を構成
するシリコンとダイパッド７下の封止樹脂６を構成する
エポキシ樹脂との熱膨張係数（×１０-6／℃）は、シリ
コン；３〜４、４２アロイ；４．５〜５．８、金；１
４．０、銅；１７．０、エポキシ樹脂；２０〜５０の順
に大きいものである。このため、従来の４２アロイのみ
で構成されていたダイパッド３の場合と比べて、エポキ
シ樹脂から成る封止樹脂６との熱膨張係数の差も分割さ
れており、ダイパッド７裏面と封止樹脂６とは銅層７ａ
と封止樹脂６との接触となり、熱膨張係数の差も減少
し、熱ストレスによる応力の歪みも緩和される。このた
めダイパッド７裏面と封止樹脂６との間の密着性が向上
し、封止樹脂６におけるクラックの発生を防止する。
【００１７】また、上記実施例１ではダイパッド７の三
層を金属で構成したため、各層間の密着性が良く、ま
た、導電性があるため半導体チップ１の基板電位をダイ
パッド７を介して容易に取れ、さらにリード４とダイパ
ッド７とが一体的に形成されたリードフレーム２が容易
に得られる。
層を金属で構成したため、各層間の密着性が良く、ま
た、導電性があるため半導体チップ１の基板電位をダイ
パッド７を介して容易に取れ、さらにリード４とダイパ
ッド７とが一体的に形成されたリードフレーム２が容易
に得られる。
【００１８】実施例２．上記実施例１では、ダイパッド
７を、銅層７ａ、金層７ｂ、および４２アロイ層７ｃか
ら成る三層構造としたが、これに限るものではなく、上
記三層の内の二層で構成する二層構造としても、従来の
１層構造よりも、熱ストレスによる応力の歪みが緩和さ
れ、上記実施例１と同様の効果がある。また、上記実施
例１において、金層７ｂの代わりに鉄層を用いる等、上
記実施例１で用いた金属以外を用いても良く、下層部程
熱膨張係数が大きくなるように構成された多層構造であ
れば、上記実施例１と同様の効果がある。なお、鉄層よ
りも金層にした方が腐食にも強く、上下の金属層との密
着性も良い。
７を、銅層７ａ、金層７ｂ、および４２アロイ層７ｃか
ら成る三層構造としたが、これに限るものではなく、上
記三層の内の二層で構成する二層構造としても、従来の
１層構造よりも、熱ストレスによる応力の歪みが緩和さ
れ、上記実施例１と同様の効果がある。また、上記実施
例１において、金層７ｂの代わりに鉄層を用いる等、上
記実施例１で用いた金属以外を用いても良く、下層部程
熱膨張係数が大きくなるように構成された多層構造であ
れば、上記実施例１と同様の効果がある。なお、鉄層よ
りも金層にした方が腐食にも強く、上下の金属層との密
着性も良い。
【００１９】
【発明の効果】以上のようにこの発明によれば、樹脂封
止型の半導体装置のダイパッドを、下層部程熱膨張係数
の大きい多層構造に構成したため、熱ストレスによる応
力の歪みが緩和され、ダイパッド裏面と封止樹脂間にお
ける密着性が向上し、封止樹脂のクラック発生を防止で
き、信頼性が向上する。
止型の半導体装置のダイパッドを、下層部程熱膨張係数
の大きい多層構造に構成したため、熱ストレスによる応
力の歪みが緩和され、ダイパッド裏面と封止樹脂間にお
ける密着性が向上し、封止樹脂のクラック発生を防止で
き、信頼性が向上する。
【００２０】また、この発明によれば、多層構造のダイ
パッドの最上層と封止樹脂との熱膨張係数の差よりも、
ダイパッドの最下層と封止樹脂との熱膨張係数の差の方
が、その絶対値が小さくなるようにしたため、上記効果
が更に確実となる。
パッドの最上層と封止樹脂との熱膨張係数の差よりも、
ダイパッドの最下層と封止樹脂との熱膨張係数の差の方
が、その絶対値が小さくなるようにしたため、上記効果
が更に確実となる。
【００２１】また、この発明によれば、ダイパッドを、
複数種の金属による多層構造に構成したため、ダイパッ
ド各層間の密着性が良く、また、金属リードとダイパッ
ドとを一体的に形成するのが容易で、さらに半導体チッ
プの基板電位を基板裏面から容易に取れる。
複数種の金属による多層構造に構成したため、ダイパッ
ド各層間の密着性が良く、また、金属リードとダイパッ
ドとを一体的に形成するのが容易で、さらに半導体チッ
プの基板電位を基板裏面から容易に取れる。
【００２２】また、この発明によれば、ダイパッドを下
層から銅層、金層、および４２アロイ層の三層で構成し
たため、熱ストレスによる応力が分散して歪みが緩和さ
れ、ダイパッド裏面と封止樹脂間における密着性が向上
し、封止樹脂のクラック発生を防止でき、信頼性が向上
する。
層から銅層、金層、および４２アロイ層の三層で構成し
たため、熱ストレスによる応力が分散して歪みが緩和さ
れ、ダイパッド裏面と封止樹脂間における密着性が向上
し、封止樹脂のクラック発生を防止でき、信頼性が向上
する。
【図１】この発明の実施例１による半導体装置の構造を
示す断面図である。
示す断面図である。
【図２】従来の半導体装置の構造を示す断面図である。
１ 半導体チップ ２ リードフレーム ６ 封止樹脂 ７ ダイパッド ７ａ ダイパッド最下層の銅層 ７ｂ 金層 ７ｃ ダイパッド最上層の４２アロイ層
Claims (4)
- 【請求項１】 半導体チップとリードフレームとが封止
樹脂により一体的にパッケージされた樹脂封止型の半導
体装置において、上記半導体チップを積載する上記リー
ドフレームのダイパッドを、下層部程熱膨張係数の大き
い多層構造に構成したことを特徴とする半導体装置。 - 【請求項２】 多層構造のダイパッドの最上層と封止樹
脂との熱膨張係数の差よりも、上記ダイパッドの最下層
と上記封止樹脂との熱膨張係数の差の方が、その絶対値
が小さいことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 ダイパッドを、複数種の金属による多層
構造に構成したことを特徴とする請求項１または請求項
２記載の半導体装置。 - 【請求項４】 ダイパッドを、最下層である一層目を銅
層、二層目を金層、最上層である三層目を４２アロイ層
で構成した三層構造としたことを特徴とする請求項３記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6041035A JPH07249727A (ja) | 1994-03-11 | 1994-03-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6041035A JPH07249727A (ja) | 1994-03-11 | 1994-03-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07249727A true JPH07249727A (ja) | 1995-09-26 |
Family
ID=12597153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6041035A Pending JPH07249727A (ja) | 1994-03-11 | 1994-03-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07249727A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013051377A (ja) * | 2011-08-31 | 2013-03-14 | Rohm Co Ltd | チップ状固体電解コンデンサおよびその製造方法 |
| WO2014041764A1 (ja) * | 2012-09-13 | 2014-03-20 | パナソニック株式会社 | 有機エレクトロルミネッセンス素子 |
| US8885326B2 (en) | 2011-04-26 | 2014-11-11 | Rohm Co., Ltd. | Solid electrolytic capacitor and method for manufacturing the same |
-
1994
- 1994-03-11 JP JP6041035A patent/JPH07249727A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8885326B2 (en) | 2011-04-26 | 2014-11-11 | Rohm Co., Ltd. | Solid electrolytic capacitor and method for manufacturing the same |
| US9263193B2 (en) | 2011-04-26 | 2016-02-16 | Rohm Co., Ltd. | Solid electrolytic capacitor and method for manufacturing the same |
| JP2013051377A (ja) * | 2011-08-31 | 2013-03-14 | Rohm Co Ltd | チップ状固体電解コンデンサおよびその製造方法 |
| WO2014041764A1 (ja) * | 2012-09-13 | 2014-03-20 | パナソニック株式会社 | 有機エレクトロルミネッセンス素子 |
| JPWO2014041764A1 (ja) * | 2012-09-13 | 2016-08-12 | パナソニックＩｐマネジメント株式会社 | 有機エレクトロルミネッセンス素子 |
| US9583731B2 (en) | 2012-09-13 | 2017-02-28 | Panasonic Intellectual Property Management Co., Ltd. | Organic electroluminescence element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6723585B1 (en) | Leadless package | |
| US6876069B2 (en) | Ground plane for exposed package | |
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| JP4676640B2 (ja) | インテリジェントパワーモジュールパッケージ | |
| TW436997B (en) | Ball grid array semiconductor package and method for making the same | |
| US8451621B2 (en) | Semiconductor component and method of manufacture | |
| JPH07169872A (ja) | 半導体装置及びその製造方法 | |
| US6627990B1 (en) | Thermally enhanced stacked die package | |
| JP3724954B2 (ja) | 電子装置および半導体パッケージ | |
| TW536780B (en) | Semiconductor device bonding pad resist to stress and method of fabricating the same | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| JPH0573079B2 (ja) | ||
| JPH07249727A (ja) | 半導体装置 | |
| JP2682307B2 (ja) | 半導体集積回路の実装方法 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH08222571A (ja) | フリップチップｉｃとその製造方法 | |
| JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
| JP2713879B2 (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
| JPH04306837A (ja) | 樹脂封止型半導体装置 | |
| JPH11145319A (ja) | プラスチックｂｇａパッケージ | |
| KR102468765B1 (ko) | 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈 | |
| TW445601B (en) | Die-embedded ball grid array packaging structure with leadframe | |
| JPS61150251A (ja) | 半導体装置 | |
| JPH04283950A (ja) | 樹脂封止型半導体装置 | |
| JPH11289043A (ja) | 半導体集積回路装置 |