JPH08222571A - フリップチップｉｃとその製造方法 - Google Patents
フリップチップｉｃとその製造方法Info
- Publication number
- JPH08222571A JPH08222571A JP7023791A JP2379195A JPH08222571A JP H08222571 A JPH08222571 A JP H08222571A JP 7023791 A JP7023791 A JP 7023791A JP 2379195 A JP2379195 A JP 2379195A JP H08222571 A JPH08222571 A JP H08222571A
- Authority
- JP
- Japan
- Prior art keywords
- extension
- extension lead
- terminal electrode
- lead
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
(57)【要約】
【目的】 バンプ間でのブリッジの発生を減少したフリ
ップチップＩＣの構造と信頼性の高いその製造方法を提
供する。 【構成】 フリップチップＩＣにおいて、一直線上に一
定ピッチで配置された接合パッド１の一つおきの位置に
中継パッド１１を設け、この中継パッド１１に延長リー
ド１０の一端を接続し、この延長リード１０を接合パッ
ド１の配置列と直交する方向に引出し、その延長リード
１０の他端に多層の金属膜６を介して、接合用のバンプ
７を形成した。またその製造方法として、延長リード１
０をアルミニュームまたはアルミニューム合金として、
延長端部に多層の金属層６を形成する。 【効果】 接合パッドの配置列のピッチを実質的に広げ
ることができ、多数の接合パッドを設けることができ、
バンプ間のブリッジの発生を低減できた。
ップチップＩＣの構造と信頼性の高いその製造方法を提
供する。 【構成】 フリップチップＩＣにおいて、一直線上に一
定ピッチで配置された接合パッド１の一つおきの位置に
中継パッド１１を設け、この中継パッド１１に延長リー
ド１０の一端を接続し、この延長リード１０を接合パッ
ド１の配置列と直交する方向に引出し、その延長リード
１０の他端に多層の金属膜６を介して、接合用のバンプ
７を形成した。またその製造方法として、延長リード１
０をアルミニュームまたはアルミニューム合金として、
延長端部に多層の金属層６を形成する。 【効果】 接合パッドの配置列のピッチを実質的に広げ
ることができ、多数の接合パッドを設けることができ、
バンプ間のブリッジの発生を低減できた。
Description
【０００１】
【産業上の利用分野】本発明は半導体基体の表面にＩＣ
等の内部配線と接続された端子電極上に球状の金属より
成るバンプを形成し、印刷配線基板の表面に形成した電
極と面接合する構造のフリップチップＩＣとその製造方
法に関する。
等の内部配線と接続された端子電極上に球状の金属より
成るバンプを形成し、印刷配線基板の表面に形成した電
極と面接合する構造のフリップチップＩＣとその製造方
法に関する。
【０００２】
【従来の技術】近年の電子機器の小型化の要求に応じ
て、印刷配線基板に搭載する部品の実装密度を如何にし
て上げるかが大きな技術的課題となっている。実装密度
を上げる一つの手法として、フリップチップＩＣと称さ
れる素子の利用がある。フリップチップＩＣは例えば図
４、図５に示すように、半導体基体２上にＩＣ等の内部
配線に接続された端子電極３、その上に層間絶縁層４、
表面保護層５、金属膜６を積層し、金属膜６の上にバン
プ７と称されるはんだ等から成る球状突起を形成し、半
導体基体２上に接合パッド１を一列に配置した構造とな
っている。そしてこのフリップチップＩＣは用意された
印刷配線基板上の電極に対して、接合パッド１が接続さ
れるように位置合わせして面接合される。フリップチッ
プＩＣは印刷配線基板との接続にリード線を用いないの
で、実装密度を上げるには非常に有利である。しかし近
年のＬＳＩの微細化、システム統合化によって接合パッ
ドはその数が極めて多くなってきている。この結果この
接合パッドのピッチ間隔は益々減少し、接合パッド間で
のブリッジの発生や相手の印刷配線基板の電極の形成が
狭ピッチ化に追随出来ないと言う事が大きな問題となっ
てきている。
て、印刷配線基板に搭載する部品の実装密度を如何にし
て上げるかが大きな技術的課題となっている。実装密度
を上げる一つの手法として、フリップチップＩＣと称さ
れる素子の利用がある。フリップチップＩＣは例えば図
４、図５に示すように、半導体基体２上にＩＣ等の内部
配線に接続された端子電極３、その上に層間絶縁層４、
表面保護層５、金属膜６を積層し、金属膜６の上にバン
プ７と称されるはんだ等から成る球状突起を形成し、半
導体基体２上に接合パッド１を一列に配置した構造とな
っている。そしてこのフリップチップＩＣは用意された
印刷配線基板上の電極に対して、接合パッド１が接続さ
れるように位置合わせして面接合される。フリップチッ
プＩＣは印刷配線基板との接続にリード線を用いないの
で、実装密度を上げるには非常に有利である。しかし近
年のＬＳＩの微細化、システム統合化によって接合パッ
ドはその数が極めて多くなってきている。この結果この
接合パッドのピッチ間隔は益々減少し、接合パッド間で
のブリッジの発生や相手の印刷配線基板の電極の形成が
狭ピッチ化に追随出来ないと言う事が大きな問題となっ
てきている。
【０００３】
【発明が解決しようとする課題】そこで本発明の課題
は、バンプ間でのブリッジの発生を減少し、また相手印
刷配線基板上の電極の形成が容易なフリップチップＩＣ
の構造と信頼性の高いその製造方法を提供する事であ
る。
は、バンプ間でのブリッジの発生を減少し、また相手印
刷配線基板上の電極の形成が容易なフリップチップＩＣ
の構造と信頼性の高いその製造方法を提供する事であ
る。
【０００４】
【課題を解決するための手段】かかる課題を解決するた
めに本発明においては、フリップチップＩＣに於いて一
直線上に配置された接合パッドの一つおきの位置に中継
パッドを設け、この中継パッドに延長リードの一端を接
続し、その延長リードの他端に多層金属膜を介して接合
用のバンプを形成して成る延長接合パッドを設けた構造
とした。またその製造方法としては、半導体基体上に端
子電極を形成する工程、端子電極の一部を残して層間絶
縁膜を形成する工程、予定されたパッドを形成する電極
の配置列の中の一つおきの位置の端子電極に延長リード
を接続し、他端を配置列から外した方向に延長する延長
リード形成工程、端子電極と延長リードの接続部以外を
覆う表面保護膜形成工程、端子電極と延長リードの接続
部に多層の金属膜を形成する工程、多層の金属膜上にバ
ンプを形成する工程から成る。
めに本発明においては、フリップチップＩＣに於いて一
直線上に配置された接合パッドの一つおきの位置に中継
パッドを設け、この中継パッドに延長リードの一端を接
続し、その延長リードの他端に多層金属膜を介して接合
用のバンプを形成して成る延長接合パッドを設けた構造
とした。またその製造方法としては、半導体基体上に端
子電極を形成する工程、端子電極の一部を残して層間絶
縁膜を形成する工程、予定されたパッドを形成する電極
の配置列の中の一つおきの位置の端子電極に延長リード
を接続し、他端を配置列から外した方向に延長する延長
リード形成工程、端子電極と延長リードの接続部以外を
覆う表面保護膜形成工程、端子電極と延長リードの接続
部に多層の金属膜を形成する工程、多層の金属膜上にバ
ンプを形成する工程から成る。
【０００５】
【作用】接合パッド部の配置列の中から一つおきの位置
に存在するパッド部を延長配線によって、実質的に配置
列から直交する方向へ引き出して配置したので、接合パ
ッド部に設けるバンプ間のピッチが大きくでき、接合突
起間に発生しがちなブリッジを減少する事ができる。
に存在するパッド部を延長配線によって、実質的に配置
列から直交する方向へ引き出して配置したので、接合パ
ッド部に設けるバンプ間のピッチが大きくでき、接合突
起間に発生しがちなブリッジを減少する事ができる。
【０００６】
【実施例】以下、図１ないし図３および図５を参照して
本発明のフリップチップＩＣとその製造方法について説
明する。その構造としては、半導体基体２上に、ＩＣ等
の内部配線と接続された複数の端子電極３を図１右側に
示す如く、一直線上に一定ピッチで設け、この配置列か
らひとつおきの位置の端子電極３を中継パッド１１とす
る。端子電極３の接続部１４ａが露呈する如く、また接
合パッド１の接続部１３が露呈する如く、それらの接続
部を除いて、ポリイミド等耐熱性の良好な樹脂から成る
第１層間絶縁膜８で被覆する。第１層間絶縁膜８の上に
端子電極３の接続部１４ａの露呈面積の精度を上げる目
的で第２層間絶縁膜９を施す。中継パッド１１の端子電
極３にはアルミニュームまたはアルミニューム合金から
成る延長リード１０の一端を接続し、接合パッド１の配
置列と直交する方向に延長した延長リード１０を設け
る。延長リードの他端部は延長接合パッド１２となる。
延長接合パッド１２の接続部１４ｂならびに接合パッド
１の接続部１３が露呈するごとく、それ以外の面にポリ
イミド等の耐熱性の良好な樹脂からなる表面保護膜５を
施す。そして、延長接合パッド１２の接続部１４ｂなら
びに接合パッド１の接続部１３上に、銅、ニッケル、金
等の多層の金属膜６を形成する。さらに、これら多層の
金属膜６上にはんだ等から成る球状のバンプ７を形成す
る。
本発明のフリップチップＩＣとその製造方法について説
明する。その構造としては、半導体基体２上に、ＩＣ等
の内部配線と接続された複数の端子電極３を図１右側に
示す如く、一直線上に一定ピッチで設け、この配置列か
らひとつおきの位置の端子電極３を中継パッド１１とす
る。端子電極３の接続部１４ａが露呈する如く、また接
合パッド１の接続部１３が露呈する如く、それらの接続
部を除いて、ポリイミド等耐熱性の良好な樹脂から成る
第１層間絶縁膜８で被覆する。第１層間絶縁膜８の上に
端子電極３の接続部１４ａの露呈面積の精度を上げる目
的で第２層間絶縁膜９を施す。中継パッド１１の端子電
極３にはアルミニュームまたはアルミニューム合金から
成る延長リード１０の一端を接続し、接合パッド１の配
置列と直交する方向に延長した延長リード１０を設け
る。延長リードの他端部は延長接合パッド１２となる。
延長接合パッド１２の接続部１４ｂならびに接合パッド
１の接続部１３が露呈するごとく、それ以外の面にポリ
イミド等の耐熱性の良好な樹脂からなる表面保護膜５を
施す。そして、延長接合パッド１２の接続部１４ｂなら
びに接合パッド１の接続部１３上に、銅、ニッケル、金
等の多層の金属膜６を形成する。さらに、これら多層の
金属膜６上にはんだ等から成る球状のバンプ７を形成す
る。
【０００７】なお、本実施例においては、延長リード１
０を接合パッド１の配置列に対し、直交する方向に配置
しているが、直交しない角度で配置列を外して引き出せ
ば本発明の目的は達成できる。またその引き出し方向は
接合パッド１の配置列を挟んで、互いに反対の向きであ
っても良い。要するに接合パッドの配置列の一つおきの
位置の接合パッドをバンプを施さない中継パッドとし、
そこから延長リードで配線を引き出して配置列から離隔
して、延長接合パッドを設けることにより、接合パッド
間のピッチを大きくできれば良い。
０を接合パッド１の配置列に対し、直交する方向に配置
しているが、直交しない角度で配置列を外して引き出せ
ば本発明の目的は達成できる。またその引き出し方向は
接合パッド１の配置列を挟んで、互いに反対の向きであ
っても良い。要するに接合パッドの配置列の一つおきの
位置の接合パッドをバンプを施さない中継パッドとし、
そこから延長リードで配線を引き出して配置列から離隔
して、延長接合パッドを設けることにより、接合パッド
間のピッチを大きくできれば良い。
【０００８】本発明のフリップチップＩＣの製造方法の
実施例としては、まず、半導体基体２上に端子電極３を
スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐ
ｅｒＤｅｐｏｓｉｔｉｏｎ）法等によりアルミニューム
またはアルミニューム合金等の金属により形成する（端
子電極形成工程１５）。次に、中継パッド１１の端子電
極３の上面に接続部１４ａ、接合パッド１の端子電極３
上に接続部１３の領域を形成する。即ち、端子電極３の
部分を除いて、基体の上面全体を覆うごとく、ポリイミ
ド樹脂等から成る第１、第２の層間絶縁膜を例えば、ス
ピンコーティング法等により塗布する（第１、第２層間
絶縁膜形成工程１６、１７）。次に、中継パッド１１の
端子電極３に一端を接続し、他端を接合パッド１の配置
列と直交する方向に引き出す延長リード（アルミニュー
ム、アルミニューム合金等から成る）をスパッタリン
グ、ＣＶＤ法等により形成する（延長リード形成工程１
８）。次に、中継パッド１１位置の延長リード１０端部
とその他端の延長接合パッド１２位置の接続部１４ｂ以
外をポリイミド樹脂等をスピンコート法等で塗布する
（表面保護膜形成工程１９）。次に、接合パッド１、延
長接合パッド１２の接続部１３、１４ａに、銅、ニッケ
ル、金等をスパッタリング法、ＣＶＤ法等により積層す
る（金属膜形成工程２０）。次に、積層された金属膜６
にはんだ、金等から成る球状のバンプをスパッタリング
法、蒸着法等により形成する（バンプ形成工程２１）。
以上の工程によって製造できる。
実施例としては、まず、半導体基体２上に端子電極３を
スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐ
ｅｒＤｅｐｏｓｉｔｉｏｎ）法等によりアルミニューム
またはアルミニューム合金等の金属により形成する（端
子電極形成工程１５）。次に、中継パッド１１の端子電
極３の上面に接続部１４ａ、接合パッド１の端子電極３
上に接続部１３の領域を形成する。即ち、端子電極３の
部分を除いて、基体の上面全体を覆うごとく、ポリイミ
ド樹脂等から成る第１、第２の層間絶縁膜を例えば、ス
ピンコーティング法等により塗布する（第１、第２層間
絶縁膜形成工程１６、１７）。次に、中継パッド１１の
端子電極３に一端を接続し、他端を接合パッド１の配置
列と直交する方向に引き出す延長リード（アルミニュー
ム、アルミニューム合金等から成る）をスパッタリン
グ、ＣＶＤ法等により形成する（延長リード形成工程１
８）。次に、中継パッド１１位置の延長リード１０端部
とその他端の延長接合パッド１２位置の接続部１４ｂ以
外をポリイミド樹脂等をスピンコート法等で塗布する
（表面保護膜形成工程１９）。次に、接合パッド１、延
長接合パッド１２の接続部１３、１４ａに、銅、ニッケ
ル、金等をスパッタリング法、ＣＶＤ法等により積層す
る（金属膜形成工程２０）。次に、積層された金属膜６
にはんだ、金等から成る球状のバンプをスパッタリング
法、蒸着法等により形成する（バンプ形成工程２１）。
以上の工程によって製造できる。
【０００９】本発明のフリップチップＩＣの製造方法に
おいては、延長リードをアルミニュームまたはアルミニ
ューム合金を用いているので、アルミニュームまたはア
ルミニューム合金から成る端子電極との接続が容易で、
また延長リード端部に多層の金属層を容易に形成できる
と言う効果がある。
おいては、延長リードをアルミニュームまたはアルミニ
ューム合金を用いているので、アルミニュームまたはア
ルミニューム合金から成る端子電極との接続が容易で、
また延長リード端部に多層の金属層を容易に形成できる
と言う効果がある。
【００１０】本発明の実施例ではフリップチップＩＣと
その製造方法について、夫々一つの例によって説明した
が、本発明の精神を逸脱しない範囲で、用いる材料、製
造工程を選択して実施できることは当然である。
その製造方法について、夫々一つの例によって説明した
が、本発明の精神を逸脱しない範囲で、用いる材料、製
造工程を選択して実施できることは当然である。
【００１１】
【発明の効果】以上の説明から明らかなように、本発明
によれば接合パッド数を増加しても、バンプ間でのブリ
ッジの発生が少なく、ひいてはＬＳＩの微細化、システ
ム統合化に対応できるフリップチップＩＣとその製造方
法が実現できた。
によれば接合パッド数を増加しても、バンプ間でのブリ
ッジの発生が少なく、ひいてはＬＳＩの微細化、システ
ム統合化に対応できるフリップチップＩＣとその製造方
法が実現できた。
【図１】本発明のフリップチップＩＣの一部を断面で示
す斜視図。
す斜視図。
【図２】本発明のフリップチップＩＣの側断面図。
【図３】本発明のフリップチップＩＣの製造方法の工程
図。
図。
【図４】従来のフリップチップＩＣの一部を断面で示す
斜視図。
斜視図。
【図５】通常のフリップチップＩＣの接合パッドの側断
面図。
面図。
１ 接合パッド ２ 半導体基体 ３ 端子電極 ４ 層間絶縁膜 ５ 表面保護膜 ６ 金属膜 ７ バンプ ８ 第１層間絶縁膜 ９ 第２層間絶縁膜 １０ 延長リード １１ 中継パッド １２ 延長接合パッド １３ 接続部 １４ 接続部 １５ 端子電極形成工程 １６ 第１層間絶縁膜形成工程 １７ 第２層間絶縁膜形成工程 １８ 延長リード形成工程 １９ 表面保護膜形成工程 ２０ 金属膜形成工程 ２１ バンプ形成工程
Claims (6)
- 【請求項１】 半導体基体上に一直線に配置された複数
の接合パッドの間に設けた中継パッドと、 該中継パッドにその一端が接続され、該接合パッドの配
置列から外した方向に引き出し、その他端部に延長接合
パッドを形成した延長リードと、 該接合パッドと該延長接合パッドに形成して成る接合バ
ンプから成る、 フリップチップＩＣ。 - 【請求項２】 前記複数の接合パッドが一定ピッチで一
直線に配置され、 前記延長リードが前記接合パッドの配置列と直交する方
向に引き出されていることを特徴とする、 請求項１記載のフリップチップＩＣ。 - 【請求項３】 前記延長リードを前記接合パッドの配置
列から外した方向に、かつ互いに反対方向に引き出して
成る、請求項１記載のフリップチップＩＣ。 - 【請求項４】 前記半導体基体上で、 前記中継パッド位置の端子電極と該端子電極の接続部を
残して他を被覆する層間絶縁膜と、 該接続部に前記延長リードの一端を接続し、該延長リー
ドの他端の接続部を残して他を被覆する表面保護膜と、
該延長リードの接続部上に積層した金属膜と、該金属膜
上に形成したバンプより成る、請求項１記載のフリップ
チップＩＣ。 - 【請求項５】 前記端子電極と前記延長リードをアルミ
ニュームまたはアルミニューム合金で構成し、 前記表面保護膜をポリイミドから構成したことを特徴と
する、 請求項４記載のフリップチップＩＣ。 - 【請求項６】 半導体基体上の一直線上に複数の端子電
極を形成する工程、 該端子電極の接続部を残して層間絶縁膜を該半導体基体
上面全体を被覆する層間絶縁膜形成工程、 該端子電極の配置列中の一つおきの位置の端子電極に延
長リードの一端を接続し、その他端を前記端子電極配列
から外した方向に延長する延長リード形成工程、 前記延長リードを接続しない端子電極の接続部と前記延
長リードの延長端部の接続部を残して前記半導体基体全
面を表面保護膜で被覆する表面保護膜形成工程、 前記延長配線を接続しない前記端子電極と前記延長リー
ドの延長端部の接続部上に金属膜を形成する工程、 該金属膜上にバンプを形成する工程、 から成る、フリップチップＩＣの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7023791A JPH08222571A (ja) | 1995-02-13 | 1995-02-13 | フリップチップｉｃとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7023791A JPH08222571A (ja) | 1995-02-13 | 1995-02-13 | フリップチップｉｃとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222571A true JPH08222571A (ja) | 1996-08-30 |
Family
ID=12120157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7023791A Pending JPH08222571A (ja) | 1995-02-13 | 1995-02-13 | フリップチップｉｃとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222571A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0966031A3 (en) * | 1998-06-16 | 2000-05-10 | Shinko Electric Industries Co. Ltd. | Substrate for mounting a semiconductor chip |
| US6812573B2 (en) | 1997-06-06 | 2004-11-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6852616B2 (en) | 2000-11-29 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same |
| US6965166B2 (en) | 1999-02-24 | 2005-11-15 | Rohm Co., Ltd. | Semiconductor device of chip-on-chip structure |
| US6989605B2 (en) | 1997-03-10 | 2006-01-24 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| WO2009013826A1 (ja) * | 2007-07-25 | 2009-01-29 | Fujitsu Microelectronics Limited | 半導体装置 |
| US7538442B2 (en) | 2005-09-30 | 2009-05-26 | Sharp Kabushiki Kaisha | Semiconductor chip and semiconductor device |
-
1995
- 1995-02-13 JP JP7023791A patent/JPH08222571A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598619B2 (en) | 1997-03-10 | 2009-10-06 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US6989605B2 (en) | 1997-03-10 | 2006-01-24 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7119445B2 (en) | 1997-03-10 | 2006-10-10 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7436071B2 (en) | 1997-03-10 | 2008-10-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US8134237B2 (en) | 1997-03-10 | 2012-03-13 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7932612B2 (en) | 1997-03-10 | 2011-04-26 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US6812573B2 (en) | 1997-06-06 | 2004-11-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6281567B1 (en) | 1998-06-16 | 2001-08-28 | Shinko Electric Industries Co., Ltd. | Substrate for mounting semiconductor chip with parallel conductive lines |
| EP0966031A3 (en) * | 1998-06-16 | 2000-05-10 | Shinko Electric Industries Co. Ltd. | Substrate for mounting a semiconductor chip |
| US6965166B2 (en) | 1999-02-24 | 2005-11-15 | Rohm Co., Ltd. | Semiconductor device of chip-on-chip structure |
| US7307349B2 (en) | 1999-02-24 | 2007-12-11 | Rohm Co., Ltd. | Semiconductor device of chip-on-chip structure, assembling process therefor, and semiconductor chip to be bonded to solid surface |
| US6852616B2 (en) | 2000-11-29 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same |
| US7538442B2 (en) | 2005-09-30 | 2009-05-26 | Sharp Kabushiki Kaisha | Semiconductor chip and semiconductor device |
| WO2009013826A1 (ja) * | 2007-07-25 | 2009-01-29 | Fujitsu Microelectronics Limited | 半導体装置 |
| JP5387407B2 (ja) * | 2007-07-25 | 2014-01-15 | 富士通セミコンダクター株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7329563B2 (en) | Method for fabrication of wafer level package incorporating dual compliant layers | |
| US6914333B2 (en) | Wafer level package incorporating dual compliant layers and method for fabrication | |
| US7880276B2 (en) | Wiring board and semiconductor device | |
| KR100643065B1 (ko) | 솔더링 가능한 패드 및 와이어 본딩 가능한 패드를 구비하는 금속 재배치 층 | |
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| US6528879B2 (en) | Semiconductor device and semiconductor module | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| KR100290193B1 (ko) | 반도체장치및그제조방법 | |
| USRE46466E1 (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
| US6365498B1 (en) | Integrated process for I/O redistribution and passive components fabrication and devices formed | |
| US20070200251A1 (en) | Method of fabricating ultra thin flip-chip package | |
| US6587353B2 (en) | Semiconductor device | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| US20070013064A1 (en) | Semiconductor device and electronic apparatus | |
| JPH01209746A (ja) | 半導体装置 | |
| JPH08222571A (ja) | フリップチップｉｃとその製造方法 | |
| US20070108609A1 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| TWI805216B (zh) | 電子封裝件及其基板結構 | |
| JPH0219978B2 (ja) | ||
| JPS6057957A (ja) | 接続構造 | |
| KR20070053555A (ko) | 배리어층이 형성된 플립 칩 실장 구조 | |
| JPH0462176B2 (ja) | ||
| JPH0685010A (ja) | マルチチップモジュール |