JP4676640B2 - インテリジェントパワーモジュールパッケージ - Google Patents
インテリジェントパワーモジュールパッケージ Download PDFInfo
- Publication number
- JP4676640B2 JP4676640B2 JP2001119422A JP2001119422A JP4676640B2 JP 4676640 B2 JP4676640 B2 JP 4676640B2 JP 2001119422 A JP2001119422 A JP 2001119422A JP 2001119422 A JP2001119422 A JP 2001119422A JP 4676640 B2 JP4676640 B2 JP 4676640B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor package
- power
- power module
- attached
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
- H05K7/1427—Housings
- H05K7/1432—Housings specially adapted for power drive units or power converters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
- H05K7/1427—Housings
- H05K7/1432—Housings specially adapted for power drive units or power converters
- H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Description
【０００１】
【発明の属する技術分野】
本発明は半導体パッケージに係り、より一層詳細にはインテリジェントパワーモジュールパッケージに関する。
【０００２】
【従来の技術】
一般的な半導体パッケージはひとつあるいは多数の半導体チップをリードフレーム内にあるチップパッド上に搭載した後、封止材（エポキシモールドコンパウンド（ＥＭＣ））で密封して内部を保護した後、印刷回路基板に実装して使用する。
しかし最近になって電子機器の高速化、大容量化及び高集積化が急進展しつつあり、自動車、産業機器及び家電製品に適用される電力素子も低費用であると共に小型化及び軽量化を達成しなければならない要求に直面している。これと同時に電力素子は低騷音と高信頼性を達成しなければならないために、一つの半導体パッケージに多数の電力素子用チップとコントロール素子用のチップとを搭載するインテリジェントパワーモジュールパッケージが一般化してきている。
【０００３】
図１は従来技術によるインテリジェントパワーモジュールパッケージを説明するために図示した断面図である。
図１を参照すれば、三菱電機株式会社により米国に特許登録されたＵＳＰ５，７０３，３９９号（Ｔｉｔｌｅ：Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｏｗｅｒ Ｍｏｄｕｌｅ、Ｄａｔｅ：Ｄｅｃ．３０、１９９７）に示されたパワーモジュールパッケージの断面図であり、平面一体型のリードフレーム５８に電力素子用チップ５１とコントロール素子用のチップ５３とが共に搭載され、ワイヤ５４でボンディングされた後モールディングされた形を示している。図１において参照符号５２は１次モールディング時に用いられる金型を指し、５７は１次モールディング時に形成された封止材であるエポキシモールドコンパウンドを指し、５５は放熱板であるヒートシンクを指し、５６は２次モールディング時に形成された封止材を指し、放熱板５５と平面一体型リードフレーム５８との間に絶縁層の役割を果たす。さらに、参照符号５９は絶縁層５６を形成するために２次モールディング時に用いられる金型を指す。
【０００４】
【発明が解決しようとする課題】
従来技術によるパワーモジュールパッケージは次のような問題点をもっている。
第一に、多くのチップが搭載されるパワーモジュールパッケージにおいて、多数のチップを平面一体型リードフレームに搭載すれば、リードフレームが大きくなってしまい、これによりパワーモジュールパッケージもやはり大きくなってしまう。しかし、大きいパワーモジュールパッケージは、組立てのための製造費用が上昇する。そして、組立て工程においてチップの亀裂及びパッケージ反りのような工程不良を引き起こし全体的な収率低下、また性能劣化のような信頼性低下を招く。
【０００５】
第二に、リードフレーム５８と放熱板５５とを絶縁させるために２次モールディング工程において絶縁層５６を形成した時、絶縁層５６は熱特性をよくするためにできる限り薄くしなければならない。しかし絶縁層５６を薄くすれば、２次モールディング工程において封止材の流れが悪くなりリードフレーム５８と放熱板５５との間に封止剤を完全に充填できず、空気層（図示せず）ができやすい。空気層はリードフレームと放熱板との間で熱伝逹通路を遮断しパワーモジュールパッケージの熱特性を低下させる主要な原因になる。反対に、絶縁層５６を厚く形成すれば、絶縁層５６が電力素子用チップ５１からリードフレーム５８及び放熱板５５につながる熱伝逹通路において熱を遮断する要因として作用してパワーモジュールパッケージの熱特性がやはり悪くなる。
【０００６】
第三に、従来技術によるパワーモジュールパッケージは、パッケージ反りを防止するためにモールディングを１次と２次とに分けて行う。しかし、１次と２次とにわたったモールディング工程は工程段階を延ばすことになり、組立て工程の製造原価を上昇させる要因になる。
【０００７】
第四に、パワーモジュールパッケージは電力素子用チップ５１を含む電力部と、コントロール素子用チップを含むコントロール部とに大別される。電力部とコントロール部との二部分からなったパワーモジュールパッケージはモールディング後からトリミング／フォーミング工程前までは電気的検査が不可能である。従って、トリミング／フォーミング工程に進行した後、二部分のうちいずれか一つに不良が発生すればパワーモジュール全体が不良になる問題点がある。さらに、トリミング／フォーミング工程前までに行う工程中の中間検査過程において電気的検査を可能にするためにはパワーモジュールパッケージを破壊するしかないため収率を低下させる原因になっている。
なお、本明細書において“/”は“または”と“及び”とのうちいずれかを意味する。
【０００８】
本発明は、前記技術的課題を解決するため、電力部とコントロール部とを別設し、これをスタックする方式で一つの半導体パッケージを作ることにより、熱特性を改善し収率を向上させ、製造費用を節減すると共に信頼性を向上させることができるインテリジェントパワーモジュールパッケージを提供することである。
【０００９】
【課題を解決するための手段】
前記技術的課題を達成するための本発明の一様態よるインテリジェントパワーモジュールパッケージは、放熱板を含む電力部と、電力部と別設され電力部にスタックされたコントロール部とを具備することを特徴とする。
この時、電力部とコントロール部とはワイヤボンディング工程まで別設されるか、あるいは電力部とコントロール部とはソルダ工程に進行しない状態で、トリミング／フォーミング工程及び電気的特性の検査工程まで別設される。
【００１０】
望ましくは、ワイヤボンディング工程まで別設されたインテリジェントパワーモジュールパッケージは、ワイヤボンディングが完了した電力部用のリードフレームに、ワイヤボンディングが完了したコントロール部用のリードフレームがスタックされモールディングされることにより、一つの半導体パッケージを形成する。ここで、電力部用のリードフレームとコントロール部用のリードフレームとはモールディング工程の後続工程であるソルダ工程を通じてリードが電気的に互いに連結される。
【００１１】
さらに望ましくは、電気的特性の検査工程まで別設されたインテリジェントパワーモジュールパッケージは、電力部用の半導体パッケージとコントロール部用の半導体パッケージとのそれぞれに形成されたロックキング手段で互いに結合されることにより一つの半導体パッケージを形成する。この時にも電力部用の半導体パッケージのリードとコントロール部用の半導体パッケージのリードとはソルダ工程を通じて電気的に互いに連結される。
【００１２】
本発明の望ましい実施例によれば、放熱板は初期にリードフレームに付着せずに、モールディング工程においてリードフレームの下段に絶縁層を介して付着する。
【００１３】
本発明によれば、電力部とコントロール部とを別設してこれをスタックする方式で一つの半導体パッケージを作ることにより、インテリジェントパワーモジュールパッケージの熱特性を改善し、収率を向上させ、製造費用を節減すると共に信頼性を向上させることができる。
【００１４】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。
本発明は実施例の図面に示したような特定形だけに限定されるものではない。本発明はその技術的思想及び必須の特徴を離脱せず他の方式で実施できる。
たとえば、本明細書においてロッキング手段は広い意味に使用されており、次の望ましい実施例においては、電力部用の半導体パッケージとコントロール部用の半導体パッケージとのロックキング手段が挿入型であるが、これは挿入型でない他の形でもさしつかえない。
従って、次の望ましい実施例にて記載した内容は例示的なものであり、その内容に限定する意味ではない。
【００１５】
本発明の第１実施例によるインテリジェントパワーモジュールパッケージは、電力部とコントロール部とがワイヤボンディング工程まで別設されて電力部とコントロール部とをスタックする構造であり、本発明の第２実施例によるインテリジェントパワーモジュールパッケージは、電力部とコントロール部とがソルダ工程に進行しない状態で、トリミング／フォーミング工程及び電気的特性の検査工程まで半導体パッケージの形で別設されてそれぞれに形成されたロックキング手段により互いにスタックする構造である。
【００１６】
第１実施例：リードフレームスタック型のインテリジェントパワーモジュールパッケージ
図２及び図３は本発明の第１実施例によるインテリジェントパワーモジュールパッケージ及びその製造方法を説明するために図示した断面図である。
【００１７】
まず、図２を参照して本発明の第１実施例によるインテリジェントパワーモジュールパッケージの構造及び構成要素を説明する。
図２を参照すれば、本発明の第１実施例によるインテリジェントパワーモジュールパッケージは電力部、放熱板１０７、コントロール部及び封止材１２０からなる。電力部は、左右両方向に複数のリード１０５、１０６が形成され、チップパッド領域が１から２mmまでの範囲でダウンセット（図面のＤＨ）されている電力部用のリードフレーム１００に電力素子用チップ１０１が接着され、電力素子用チップ１０１は両方向にあるリード１０５とワイヤ１０４でボンディングされた構造である。ここで参照符号１０５は封止材１２０により封止される内部リードを指し、１０６は封止材１２０の外部で露出されてソルダ（図３の１３０）がかぶされる外部リードを指す。
【００１８】
放熱板１０７は、アルミニウムまたは銅を含む金属及びセラミックのうち一つの材質で作られ、電力素子用チップ１０１が動作する時に発生する熱をリードフレーム１００のチップパッドを通じてインテリジェントパワーモジュールパッケージの外部に放出する役割を果たす。放熱板１０７は接着性を持った絶縁層１０８を介してチップパッドの下面に付着する。ここで絶縁層１０８は、チップ接着工程及びワイヤボンディング工程において熱変形があってはならないために、３５０℃の高温まで熱に対し耐性にすぐれた物質であるポリイミドまたはエポキシのうちいずれか一つの材質で作ることが適している。
【００１９】
コントロール部は、ワイヤボンディング工程まで電力部と別設され、モールディング工程において電力部用のリードフレーム１００の左右方向のうち一側の方向、たとえば右側リードにスタックされ統合された形のインテリジェントパワーモジュールパッケージから作られている。コントロール部の構造は、０．５から１mmまでの範囲のアップセット（ＵＨ）が形成されたチップパッドと内部リード１１５及び外部リード１１６とからなったコントロール部用のリードフレーム１１０に、コントロール素子用のチップ１１１がチップパッドに接着され、コントロール素子用のチップ１１１のボンドパッド（図示せず）と内部リード１１５とはワイヤ１１４でそれぞれボンディングされた形である。
【００２０】
封止材１２０は、一般的に用いられるエポキシモールドコンパウンドであり、電力部の内部リード１０５、電力素子用チップ１０１及びワイヤ１０４を封止し、コントロール部の内部リード１１５、コントロール素子用のチップ１１１及びワイヤ１１４を封止し、放熱板１０７の下面を除外した残りの部分と絶縁層１０８とを封止することにより、インテリジェントパワーモジュールパッケージの内部を外部の衝撃から保護する役割を果たす。
【００２１】
次いで、図３を参照して本発明の第１実施例によるインテリジェントパワーモジュールパッケージの製造方法を２種類の場合に分けて説明する。
図３を参照して最初の方法を説明すれば、ポリイミドまたはエポキシなどの接着性絶縁層１０８を利用して放熱板１０７を電力素子用のリードフレーム１００に付着させる。電力素子用のリードフレーム１００は、ダウンセットが形成され両方向に複数のリードが形成された形である。次いで、リードフレーム１００のチップパッドに電力素子用チップ１０１をエポキシなどの接着手段（図示せず）を使用して接着する。その後、電力素子用チップ１０１のボンドパッド（図示せず）と電力部用のリードフレーム１００の内部リード１０５とをワイヤ１０４を使用してボンディングする。
【００２２】
次いで、コントロール部を製造するが、電力部を製造する工程とは別の工程を通じて製造する。まず、アップセットが形成され、一方向だけにリード１１５、１１６が形成されたコントロール部用のリードフレーム１１０を準備する。リードフレーム１１０にコントロール素子用のチップ１１１を接着し、ワイヤ１１４を使用して内部リード１１５の端部とコントロール素子用のチップ１１１のボンドパッド（図示せず）とをボンディングする。
【００２３】
引続き、ワイヤボンディングが完了した電力部のリードフレーム１００をモールディング装備の金型内にローディングする。次いで、ワイヤボンディングが完了したコントロール部のリードフレーム１１０をモールディング装備の金型内にローディングするのではあるが、一方向に形成されたコントロール部のリードフレーム１１０のリード１１５、１１６が電力部用のリードフレーム１００の右側リード１０５、１０６にスタックされるようにローディングする。リード同士のスタックのために、モールディング装備に準備された別の治具を使用する。その後、液体状の封止材１２０、たとえばエポキシモールドコンパウンドをモールディング装備の金型内部に流し、電力部とコントロール部とが統合されたインテリジェントパワーモジュールパッケージを作る。
【００２４】
次いで、公知の方式通りにデフラッシュ（樹脂バリ取り）及びトリミング／フォーミング工程に進行し、ソルダ工程に進行する。しかし、本発明によるソルダ工程は、ソルダ層１３０が外部リード１０６、１１６の表面にコーディングされ、かぶされる工程だけでなく、電力部用のリードフレーム１００とコントロール部用のリードフレーム１１０とがスタックされた領域（図面のＡ）において外部リード１０６、１１６の間で互いに電気的に連結される工程まで共に進行する。ソルダ層１３０は鉛（Ｐｂ）と錫（Ｓｎ）との合金を材質とすることが望ましい。従って、別設された電力部とコントロール部とは一つの完全なインテリジェントパワーモジュールパッケージ形として組立てを完了する。ソルダ工程が終わったインテリジェントパワーモジュールパッケージは通常の方法による電気的な特性検査を通じパッケージング工程を完了する。
【００２５】
再び、図３を参照して本発明の第１実施例のうち２番目の方法によるインテリジェントパワーモジュールパッケージの製造方法を説明する。２番目の方法は放熱板を付着する工程が最初と異なり、残りの大部分の製造工程は前述の最初の方法と同一なために重複を避けて違うところだけを重点的に説明する。
【００２６】
まず、前述した最初の方法と同一の方式で電力部を作るのであるが、放熱板１０７が付着しない電力部用のリードフレーム１００を使用して作る。次いで、コントロール部を前述した最初の方法と同一の方式で作る。次いで、モールディング工程を通じて電力部とコントロール部とを統合するのであるが、モールディング工程においてまず絶縁層１０８が上部に付着した放熱板１０７をモールド金型内部の底部にローディングする。次いで前述した最初の方法と同一の方式で電力部用のリードフレーム１００と、コントロール部用のリードフレーム１１０とをローディングしてスタックし、封止材１２０を流し、電力部、コントロール部及び放熱板が一つの形に統合されたインテリジェントパワーモジュールパッケージを作る。後続する全ての工程は前述した最初の方法と同一なために説明を省略する。
【００２７】
第２実施例：半導体パッケージスタック型のインテリジェントパワーモジュールパッケージ
図４及び図５は本発明の第２実施例によるインテリジェントパワーモジュールパッケージ及びその製造方法を説明するために図示した断面図である。
ここで、本発明の第２実施例に用いられるリードフレームは前述した第１実施例に使われたものと同一であり、その他第１実施例と同一であり重複する部分に関する詳細な説明を省略する。
【００２８】
まず、図４を参照して本発明の第２実施例によるインテリジェントパワーモジュールパッケージの構造及び構成要素を説明する。
図４を参照すれば、本発明の第２実施例によるインテリジェントパワーモジュールパッケージはモールディング、トリミング／フォーミング及び電気的な特性検査が完了した状態の電力部用の半導体パッケージと、モールディング、トリミング／フォーミング及び電気的な特性検査が完了した状態のコントロール部用の半導体パッケージとから構成される。ここで電力部用の半導体パッケージとコントロール部用の半導体パッケージとは挿入型のロッキング手段２３０で２つの半導体パッケージが一つの半導体パッケージに統合された形である。
【００２９】
電力部用の半導体パッケージは、ダウンセットが形成されて左右両方向に形成されたリードを含むリードフレーム２００、リードフレーム２００のダウンセットが形成された下面に絶縁層２０８を介して付着した放熱板２０７、リードフレーム２００のチップパッド上に付着した電力素子用チップ２０１、電力素子用チップ２０１のボンドパッドと前記リードフレームの内部リード２０５とを連結するワイヤ２０４、及び前記放熱板２０７の下面を除外した全ての部分と前記内部リード２０５と前記電力素子用チップ２０１とワイヤ２０４とを封止する封止材２０９からなる。
ここで、封止材２０９は、一般的な形ではなく、電力素子用半導体パッケージが付着する空間が準備された形であり、ロックキング手段２３０として挿入突起が入る穴が設けられている。
【００３０】
コントロール部用の半導体パッケージは、アップセットが形成され一方にだけ形成されたリードを含むリードフレーム２１０、リードフレーム２１０のチップパッド上に付着したコントロール素子用のチップ２１１、コントロール素子用のチップ２１１のボンドパッドとリードフレーム２１０の内部リード２１５とを連結するワイヤ２１４、及びリードフレーム２１０の内部リード２１５とコントロール素子用のチップ２１１とワイヤ２１４とを封止する封止材２１９からなる。
【００３１】
しかし、コントロール部用の半導体パッケージの封止材２１９は、電力部用の半導体パッケージにスタックされる適切な外観をもった構造であり、さらに、ロックキング手段２３０として電力部用の半導体パッケージのロックキング手段である穴に入る挿入突起が形成されている。
【００３２】
本実施例では電力部用の半導体パッケージ及びコントロール部用の半導体パッケージがロックキング手段で一体型に統合される前に全ての電気的な特性検査を完了した状態で一つのインテリジェントパワーモジュールパッケージに統合される。従って、一体型に統合される以前に不良品をあらかじめ選別して除去が可能なためにインテリジェントパワーモジュールパッケージを製造する過程においてコントロール部の不良、あるいは電力部の不良のような部分的欠陥が発生することを防止して全体的な収率を高めることができる。
【００３３】
以下、図５を参照して本発明の第２実施例によるインテリジェントパワーモジュールパッケージの製造方法を２種類の場合に分けて説明する。
本発明の第２実施例による最初のインテリジェントパワーモジュールパッケージの製造方法は、絶縁層２０８を利用して放熱板２０７が付着させられ、ダウンセットが形成され、両方向にリード２０５、２０６が形成された電力部用のリードフレーム２００を準備する。次いで、電力部用のリードフレーム２００のチップパッドに電力素子用チップ２０１を付着させ、電力素子用チップ２０１のボンドパッドとリードフレーム２００の内部リード２０５とをワイヤ２０４を使用してボンディングする。
【００３４】
その後、コントロール部用の半導体パッケージが付着させられるロックキング手段と空間とが形成されるように封止材２０９を使用してモールディングを行う。次いで、公知の技術を利用してデフラッシュ及びトリミング／フォーミング工程を行い、電気的な特性検査を行って電力部用の半導体パッケージを作ると同時に不良製品を選別して除去する。
【００３５】
次いで、電力部用の半導体パッケージを組立てる工程とは別個の工程を通じてコントロール部用の半導体パッケージを組立てる。
まず、アップセットが形成され、一方にだけリード２１５、２１６が形成されたコントロール部用のリードフレーム２１０を準備する。次いで、コントロール部用のリードフレーム２１０にコントロール素子用のチップ２１１を付着させ、ワイヤ２１４を使用してコントロール素子用のチップ２１１のボンドパッドとリードフレーム２１０の内部リード２１５とを連結するボンディングを行う。
【００３６】
引続き電力部用の半導体パッケージに付着させらるロックキング手段２３０、たとえば挿入突起が形成されるようにモールディングを行い、通常の方法を利用してトリミング／フォーミング工程及び電気的な特性検査を行って不良品を除去することによりコントロール部用の半導体パッケージを組立てる。
【００３７】
電気的な特性検査が行われた電力部用の半導体パッケージにコントロール部用の半導体パッケージをロックキング手段２３０、たとえば挿入穴と挿入突起を利用して合体させつつスタックし、一体型の統合されたインテリジェントパワーモジュールパッケージを作る。最後に一体型に作られたインテリジェントパワーモジュールパッケージに電力部用のリードフレームとこれに対応するコントロール部用のリードフレームのリードとを電気的に互いに連結させるためのソルダ工程を行い、外部リード２０６、２１６にソルダをコーティングしつつ、外部リード２０６、２１６を連結（図面のＢ）するソルダ層２４０を形成する。
【００３８】
本発明の第２実施例のうち２番目の場合によるインテリジェントパワーモジュールパッケージの製造方法は、放熱板２０７をはじめから電力部用のリードフレーム２００に付着させた状態で電力部用の半導体パッケージを作らずに、前述した第１実施例と同一の方法でモールディング工程において放熱板を付着させて電力部用の半導体パッケージを作る。残りの諸工程は前述した最初の場合と同一なために重複を避けて説明を省略する。
【００３９】
【発明の効果】
本発明によれば、インテリジェントパワーモジュールパッケージの電力部とコントロール部とを別設してこれをスタックする方式で一つの半導体パッケージを作ることにより、
第一に、インテリジェントパワーモジュールパッケージにおいてポリイミドまたはエポキシからなった絶縁層の厚さを容易に調整することによりインテリジェントパワーモジュールパッケージの熱特性を効果的に改善できる、
【００４０】
第二に、半導体パッケージスタック型のインテリジェントパワーモジュールパッケージの場合には互いに一体型に統合される前にあらかじめ電気的な特性検査を通じて不良製品を選別して除去できるので全体的な収率を向上させることがる、
【００４１】
第三に、インテリジェントパワーモジュールパッケージのリードフレームとして平面一体型を使用せずに、電力部とコントロール部とが互いにスタックされる形を使用することにより全体的なインテリジェントパワーモジュールパッケージを小さくできる。従って相対的に小さくなった分だけ原資材の使用量を節減して製造費用を節約し、大きいパッケージで発生しやすいパッケージ反りのような工程不良の発生を抑制することにより製品の信頼性を向上させることができる、
という効果が生じる。
【００４２】
本発明は前記の実施例に限定されず、本発明が属する技術的思想内で当分野の通常の知識を持った者により多くの変形が可能であることは明白である。
【図面の簡単な説明】
【図１】従来技術によるインテリジェントパワーモジュールパッケージを説明するために図示した断面図である。
【図２】本発明の第１実施例によるインテリジェントパワーモジュールパッケージの構造を説明するために図示した断面図である。
【図３】本発明の第１実施例によるインテリジェントパワーモジュールパッケージの製造方法を説明するために示した断面図である。
【図４】本発明の第２実施例によるインテリジェントパワーモジュールパッケージの構造を説明するために図示した断面図である。
【図５】本発明の第２実施例によるインテリジェントパワーモジュールパッケージの製造方法を説明するために示した断面図である。
【符号の説明】
１００ 電力部用のリードフレーム
１０１ 電力素子用チップ
１０４、１１４ ワイヤ
１０５、１１５ 内部リード
１０６、１１６ 外部リード
１０７ 放熱板
１０８ 絶縁層
１１０ コントロール部用のリードフレーム
１１１ コントロール素子用のチップ
１２０ 封止材
１３０ ソルダ層
【発明の属する技術分野】
本発明は半導体パッケージに係り、より一層詳細にはインテリジェントパワーモジュールパッケージに関する。
【０００２】
【従来の技術】
一般的な半導体パッケージはひとつあるいは多数の半導体チップをリードフレーム内にあるチップパッド上に搭載した後、封止材（エポキシモールドコンパウンド（ＥＭＣ））で密封して内部を保護した後、印刷回路基板に実装して使用する。
しかし最近になって電子機器の高速化、大容量化及び高集積化が急進展しつつあり、自動車、産業機器及び家電製品に適用される電力素子も低費用であると共に小型化及び軽量化を達成しなければならない要求に直面している。これと同時に電力素子は低騷音と高信頼性を達成しなければならないために、一つの半導体パッケージに多数の電力素子用チップとコントロール素子用のチップとを搭載するインテリジェントパワーモジュールパッケージが一般化してきている。
【０００３】
図１は従来技術によるインテリジェントパワーモジュールパッケージを説明するために図示した断面図である。
図１を参照すれば、三菱電機株式会社により米国に特許登録されたＵＳＰ５，７０３，３９９号（Ｔｉｔｌｅ：Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｏｗｅｒ Ｍｏｄｕｌｅ、Ｄａｔｅ：Ｄｅｃ．３０、１９９７）に示されたパワーモジュールパッケージの断面図であり、平面一体型のリードフレーム５８に電力素子用チップ５１とコントロール素子用のチップ５３とが共に搭載され、ワイヤ５４でボンディングされた後モールディングされた形を示している。図１において参照符号５２は１次モールディング時に用いられる金型を指し、５７は１次モールディング時に形成された封止材であるエポキシモールドコンパウンドを指し、５５は放熱板であるヒートシンクを指し、５６は２次モールディング時に形成された封止材を指し、放熱板５５と平面一体型リードフレーム５８との間に絶縁層の役割を果たす。さらに、参照符号５９は絶縁層５６を形成するために２次モールディング時に用いられる金型を指す。
【０００４】
【発明が解決しようとする課題】
従来技術によるパワーモジュールパッケージは次のような問題点をもっている。
第一に、多くのチップが搭載されるパワーモジュールパッケージにおいて、多数のチップを平面一体型リードフレームに搭載すれば、リードフレームが大きくなってしまい、これによりパワーモジュールパッケージもやはり大きくなってしまう。しかし、大きいパワーモジュールパッケージは、組立てのための製造費用が上昇する。そして、組立て工程においてチップの亀裂及びパッケージ反りのような工程不良を引き起こし全体的な収率低下、また性能劣化のような信頼性低下を招く。
【０００５】
第二に、リードフレーム５８と放熱板５５とを絶縁させるために２次モールディング工程において絶縁層５６を形成した時、絶縁層５６は熱特性をよくするためにできる限り薄くしなければならない。しかし絶縁層５６を薄くすれば、２次モールディング工程において封止材の流れが悪くなりリードフレーム５８と放熱板５５との間に封止剤を完全に充填できず、空気層（図示せず）ができやすい。空気層はリードフレームと放熱板との間で熱伝逹通路を遮断しパワーモジュールパッケージの熱特性を低下させる主要な原因になる。反対に、絶縁層５６を厚く形成すれば、絶縁層５６が電力素子用チップ５１からリードフレーム５８及び放熱板５５につながる熱伝逹通路において熱を遮断する要因として作用してパワーモジュールパッケージの熱特性がやはり悪くなる。
【０００６】
第三に、従来技術によるパワーモジュールパッケージは、パッケージ反りを防止するためにモールディングを１次と２次とに分けて行う。しかし、１次と２次とにわたったモールディング工程は工程段階を延ばすことになり、組立て工程の製造原価を上昇させる要因になる。
【０００７】
第四に、パワーモジュールパッケージは電力素子用チップ５１を含む電力部と、コントロール素子用チップを含むコントロール部とに大別される。電力部とコントロール部との二部分からなったパワーモジュールパッケージはモールディング後からトリミング／フォーミング工程前までは電気的検査が不可能である。従って、トリミング／フォーミング工程に進行した後、二部分のうちいずれか一つに不良が発生すればパワーモジュール全体が不良になる問題点がある。さらに、トリミング／フォーミング工程前までに行う工程中の中間検査過程において電気的検査を可能にするためにはパワーモジュールパッケージを破壊するしかないため収率を低下させる原因になっている。
なお、本明細書において“/”は“または”と“及び”とのうちいずれかを意味する。
【０００８】
本発明は、前記技術的課題を解決するため、電力部とコントロール部とを別設し、これをスタックする方式で一つの半導体パッケージを作ることにより、熱特性を改善し収率を向上させ、製造費用を節減すると共に信頼性を向上させることができるインテリジェントパワーモジュールパッケージを提供することである。
【０００９】
【課題を解決するための手段】
前記技術的課題を達成するための本発明の一様態よるインテリジェントパワーモジュールパッケージは、放熱板を含む電力部と、電力部と別設され電力部にスタックされたコントロール部とを具備することを特徴とする。
この時、電力部とコントロール部とはワイヤボンディング工程まで別設されるか、あるいは電力部とコントロール部とはソルダ工程に進行しない状態で、トリミング／フォーミング工程及び電気的特性の検査工程まで別設される。
【００１０】
望ましくは、ワイヤボンディング工程まで別設されたインテリジェントパワーモジュールパッケージは、ワイヤボンディングが完了した電力部用のリードフレームに、ワイヤボンディングが完了したコントロール部用のリードフレームがスタックされモールディングされることにより、一つの半導体パッケージを形成する。ここで、電力部用のリードフレームとコントロール部用のリードフレームとはモールディング工程の後続工程であるソルダ工程を通じてリードが電気的に互いに連結される。
【００１１】
さらに望ましくは、電気的特性の検査工程まで別設されたインテリジェントパワーモジュールパッケージは、電力部用の半導体パッケージとコントロール部用の半導体パッケージとのそれぞれに形成されたロックキング手段で互いに結合されることにより一つの半導体パッケージを形成する。この時にも電力部用の半導体パッケージのリードとコントロール部用の半導体パッケージのリードとはソルダ工程を通じて電気的に互いに連結される。
【００１２】
本発明の望ましい実施例によれば、放熱板は初期にリードフレームに付着せずに、モールディング工程においてリードフレームの下段に絶縁層を介して付着する。
【００１３】
本発明によれば、電力部とコントロール部とを別設してこれをスタックする方式で一つの半導体パッケージを作ることにより、インテリジェントパワーモジュールパッケージの熱特性を改善し、収率を向上させ、製造費用を節減すると共に信頼性を向上させることができる。
【００１４】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。
本発明は実施例の図面に示したような特定形だけに限定されるものではない。本発明はその技術的思想及び必須の特徴を離脱せず他の方式で実施できる。
たとえば、本明細書においてロッキング手段は広い意味に使用されており、次の望ましい実施例においては、電力部用の半導体パッケージとコントロール部用の半導体パッケージとのロックキング手段が挿入型であるが、これは挿入型でない他の形でもさしつかえない。
従って、次の望ましい実施例にて記載した内容は例示的なものであり、その内容に限定する意味ではない。
【００１５】
本発明の第１実施例によるインテリジェントパワーモジュールパッケージは、電力部とコントロール部とがワイヤボンディング工程まで別設されて電力部とコントロール部とをスタックする構造であり、本発明の第２実施例によるインテリジェントパワーモジュールパッケージは、電力部とコントロール部とがソルダ工程に進行しない状態で、トリミング／フォーミング工程及び電気的特性の検査工程まで半導体パッケージの形で別設されてそれぞれに形成されたロックキング手段により互いにスタックする構造である。
【００１６】
第１実施例：リードフレームスタック型のインテリジェントパワーモジュールパッケージ
図２及び図３は本発明の第１実施例によるインテリジェントパワーモジュールパッケージ及びその製造方法を説明するために図示した断面図である。
【００１７】
まず、図２を参照して本発明の第１実施例によるインテリジェントパワーモジュールパッケージの構造及び構成要素を説明する。
図２を参照すれば、本発明の第１実施例によるインテリジェントパワーモジュールパッケージは電力部、放熱板１０７、コントロール部及び封止材１２０からなる。電力部は、左右両方向に複数のリード１０５、１０６が形成され、チップパッド領域が１から２mmまでの範囲でダウンセット（図面のＤＨ）されている電力部用のリードフレーム１００に電力素子用チップ１０１が接着され、電力素子用チップ１０１は両方向にあるリード１０５とワイヤ１０４でボンディングされた構造である。ここで参照符号１０５は封止材１２０により封止される内部リードを指し、１０６は封止材１２０の外部で露出されてソルダ（図３の１３０）がかぶされる外部リードを指す。
【００１８】
放熱板１０７は、アルミニウムまたは銅を含む金属及びセラミックのうち一つの材質で作られ、電力素子用チップ１０１が動作する時に発生する熱をリードフレーム１００のチップパッドを通じてインテリジェントパワーモジュールパッケージの外部に放出する役割を果たす。放熱板１０７は接着性を持った絶縁層１０８を介してチップパッドの下面に付着する。ここで絶縁層１０８は、チップ接着工程及びワイヤボンディング工程において熱変形があってはならないために、３５０℃の高温まで熱に対し耐性にすぐれた物質であるポリイミドまたはエポキシのうちいずれか一つの材質で作ることが適している。
【００１９】
コントロール部は、ワイヤボンディング工程まで電力部と別設され、モールディング工程において電力部用のリードフレーム１００の左右方向のうち一側の方向、たとえば右側リードにスタックされ統合された形のインテリジェントパワーモジュールパッケージから作られている。コントロール部の構造は、０．５から１mmまでの範囲のアップセット（ＵＨ）が形成されたチップパッドと内部リード１１５及び外部リード１１６とからなったコントロール部用のリードフレーム１１０に、コントロール素子用のチップ１１１がチップパッドに接着され、コントロール素子用のチップ１１１のボンドパッド（図示せず）と内部リード１１５とはワイヤ１１４でそれぞれボンディングされた形である。
【００２０】
封止材１２０は、一般的に用いられるエポキシモールドコンパウンドであり、電力部の内部リード１０５、電力素子用チップ１０１及びワイヤ１０４を封止し、コントロール部の内部リード１１５、コントロール素子用のチップ１１１及びワイヤ１１４を封止し、放熱板１０７の下面を除外した残りの部分と絶縁層１０８とを封止することにより、インテリジェントパワーモジュールパッケージの内部を外部の衝撃から保護する役割を果たす。
【００２１】
次いで、図３を参照して本発明の第１実施例によるインテリジェントパワーモジュールパッケージの製造方法を２種類の場合に分けて説明する。
図３を参照して最初の方法を説明すれば、ポリイミドまたはエポキシなどの接着性絶縁層１０８を利用して放熱板１０７を電力素子用のリードフレーム１００に付着させる。電力素子用のリードフレーム１００は、ダウンセットが形成され両方向に複数のリードが形成された形である。次いで、リードフレーム１００のチップパッドに電力素子用チップ１０１をエポキシなどの接着手段（図示せず）を使用して接着する。その後、電力素子用チップ１０１のボンドパッド（図示せず）と電力部用のリードフレーム１００の内部リード１０５とをワイヤ１０４を使用してボンディングする。
【００２２】
次いで、コントロール部を製造するが、電力部を製造する工程とは別の工程を通じて製造する。まず、アップセットが形成され、一方向だけにリード１１５、１１６が形成されたコントロール部用のリードフレーム１１０を準備する。リードフレーム１１０にコントロール素子用のチップ１１１を接着し、ワイヤ１１４を使用して内部リード１１５の端部とコントロール素子用のチップ１１１のボンドパッド（図示せず）とをボンディングする。
【００２３】
引続き、ワイヤボンディングが完了した電力部のリードフレーム１００をモールディング装備の金型内にローディングする。次いで、ワイヤボンディングが完了したコントロール部のリードフレーム１１０をモールディング装備の金型内にローディングするのではあるが、一方向に形成されたコントロール部のリードフレーム１１０のリード１１５、１１６が電力部用のリードフレーム１００の右側リード１０５、１０６にスタックされるようにローディングする。リード同士のスタックのために、モールディング装備に準備された別の治具を使用する。その後、液体状の封止材１２０、たとえばエポキシモールドコンパウンドをモールディング装備の金型内部に流し、電力部とコントロール部とが統合されたインテリジェントパワーモジュールパッケージを作る。
【００２４】
次いで、公知の方式通りにデフラッシュ（樹脂バリ取り）及びトリミング／フォーミング工程に進行し、ソルダ工程に進行する。しかし、本発明によるソルダ工程は、ソルダ層１３０が外部リード１０６、１１６の表面にコーディングされ、かぶされる工程だけでなく、電力部用のリードフレーム１００とコントロール部用のリードフレーム１１０とがスタックされた領域（図面のＡ）において外部リード１０６、１１６の間で互いに電気的に連結される工程まで共に進行する。ソルダ層１３０は鉛（Ｐｂ）と錫（Ｓｎ）との合金を材質とすることが望ましい。従って、別設された電力部とコントロール部とは一つの完全なインテリジェントパワーモジュールパッケージ形として組立てを完了する。ソルダ工程が終わったインテリジェントパワーモジュールパッケージは通常の方法による電気的な特性検査を通じパッケージング工程を完了する。
【００２５】
再び、図３を参照して本発明の第１実施例のうち２番目の方法によるインテリジェントパワーモジュールパッケージの製造方法を説明する。２番目の方法は放熱板を付着する工程が最初と異なり、残りの大部分の製造工程は前述の最初の方法と同一なために重複を避けて違うところだけを重点的に説明する。
【００２６】
まず、前述した最初の方法と同一の方式で電力部を作るのであるが、放熱板１０７が付着しない電力部用のリードフレーム１００を使用して作る。次いで、コントロール部を前述した最初の方法と同一の方式で作る。次いで、モールディング工程を通じて電力部とコントロール部とを統合するのであるが、モールディング工程においてまず絶縁層１０８が上部に付着した放熱板１０７をモールド金型内部の底部にローディングする。次いで前述した最初の方法と同一の方式で電力部用のリードフレーム１００と、コントロール部用のリードフレーム１１０とをローディングしてスタックし、封止材１２０を流し、電力部、コントロール部及び放熱板が一つの形に統合されたインテリジェントパワーモジュールパッケージを作る。後続する全ての工程は前述した最初の方法と同一なために説明を省略する。
【００２７】
第２実施例：半導体パッケージスタック型のインテリジェントパワーモジュールパッケージ
図４及び図５は本発明の第２実施例によるインテリジェントパワーモジュールパッケージ及びその製造方法を説明するために図示した断面図である。
ここで、本発明の第２実施例に用いられるリードフレームは前述した第１実施例に使われたものと同一であり、その他第１実施例と同一であり重複する部分に関する詳細な説明を省略する。
【００２８】
まず、図４を参照して本発明の第２実施例によるインテリジェントパワーモジュールパッケージの構造及び構成要素を説明する。
図４を参照すれば、本発明の第２実施例によるインテリジェントパワーモジュールパッケージはモールディング、トリミング／フォーミング及び電気的な特性検査が完了した状態の電力部用の半導体パッケージと、モールディング、トリミング／フォーミング及び電気的な特性検査が完了した状態のコントロール部用の半導体パッケージとから構成される。ここで電力部用の半導体パッケージとコントロール部用の半導体パッケージとは挿入型のロッキング手段２３０で２つの半導体パッケージが一つの半導体パッケージに統合された形である。
【００２９】
電力部用の半導体パッケージは、ダウンセットが形成されて左右両方向に形成されたリードを含むリードフレーム２００、リードフレーム２００のダウンセットが形成された下面に絶縁層２０８を介して付着した放熱板２０７、リードフレーム２００のチップパッド上に付着した電力素子用チップ２０１、電力素子用チップ２０１のボンドパッドと前記リードフレームの内部リード２０５とを連結するワイヤ２０４、及び前記放熱板２０７の下面を除外した全ての部分と前記内部リード２０５と前記電力素子用チップ２０１とワイヤ２０４とを封止する封止材２０９からなる。
ここで、封止材２０９は、一般的な形ではなく、電力素子用半導体パッケージが付着する空間が準備された形であり、ロックキング手段２３０として挿入突起が入る穴が設けられている。
【００３０】
コントロール部用の半導体パッケージは、アップセットが形成され一方にだけ形成されたリードを含むリードフレーム２１０、リードフレーム２１０のチップパッド上に付着したコントロール素子用のチップ２１１、コントロール素子用のチップ２１１のボンドパッドとリードフレーム２１０の内部リード２１５とを連結するワイヤ２１４、及びリードフレーム２１０の内部リード２１５とコントロール素子用のチップ２１１とワイヤ２１４とを封止する封止材２１９からなる。
【００３１】
しかし、コントロール部用の半導体パッケージの封止材２１９は、電力部用の半導体パッケージにスタックされる適切な外観をもった構造であり、さらに、ロックキング手段２３０として電力部用の半導体パッケージのロックキング手段である穴に入る挿入突起が形成されている。
【００３２】
本実施例では電力部用の半導体パッケージ及びコントロール部用の半導体パッケージがロックキング手段で一体型に統合される前に全ての電気的な特性検査を完了した状態で一つのインテリジェントパワーモジュールパッケージに統合される。従って、一体型に統合される以前に不良品をあらかじめ選別して除去が可能なためにインテリジェントパワーモジュールパッケージを製造する過程においてコントロール部の不良、あるいは電力部の不良のような部分的欠陥が発生することを防止して全体的な収率を高めることができる。
【００３３】
以下、図５を参照して本発明の第２実施例によるインテリジェントパワーモジュールパッケージの製造方法を２種類の場合に分けて説明する。
本発明の第２実施例による最初のインテリジェントパワーモジュールパッケージの製造方法は、絶縁層２０８を利用して放熱板２０７が付着させられ、ダウンセットが形成され、両方向にリード２０５、２０６が形成された電力部用のリードフレーム２００を準備する。次いで、電力部用のリードフレーム２００のチップパッドに電力素子用チップ２０１を付着させ、電力素子用チップ２０１のボンドパッドとリードフレーム２００の内部リード２０５とをワイヤ２０４を使用してボンディングする。
【００３４】
その後、コントロール部用の半導体パッケージが付着させられるロックキング手段と空間とが形成されるように封止材２０９を使用してモールディングを行う。次いで、公知の技術を利用してデフラッシュ及びトリミング／フォーミング工程を行い、電気的な特性検査を行って電力部用の半導体パッケージを作ると同時に不良製品を選別して除去する。
【００３５】
次いで、電力部用の半導体パッケージを組立てる工程とは別個の工程を通じてコントロール部用の半導体パッケージを組立てる。
まず、アップセットが形成され、一方にだけリード２１５、２１６が形成されたコントロール部用のリードフレーム２１０を準備する。次いで、コントロール部用のリードフレーム２１０にコントロール素子用のチップ２１１を付着させ、ワイヤ２１４を使用してコントロール素子用のチップ２１１のボンドパッドとリードフレーム２１０の内部リード２１５とを連結するボンディングを行う。
【００３６】
引続き電力部用の半導体パッケージに付着させらるロックキング手段２３０、たとえば挿入突起が形成されるようにモールディングを行い、通常の方法を利用してトリミング／フォーミング工程及び電気的な特性検査を行って不良品を除去することによりコントロール部用の半導体パッケージを組立てる。
【００３７】
電気的な特性検査が行われた電力部用の半導体パッケージにコントロール部用の半導体パッケージをロックキング手段２３０、たとえば挿入穴と挿入突起を利用して合体させつつスタックし、一体型の統合されたインテリジェントパワーモジュールパッケージを作る。最後に一体型に作られたインテリジェントパワーモジュールパッケージに電力部用のリードフレームとこれに対応するコントロール部用のリードフレームのリードとを電気的に互いに連結させるためのソルダ工程を行い、外部リード２０６、２１６にソルダをコーティングしつつ、外部リード２０６、２１６を連結（図面のＢ）するソルダ層２４０を形成する。
【００３８】
本発明の第２実施例のうち２番目の場合によるインテリジェントパワーモジュールパッケージの製造方法は、放熱板２０７をはじめから電力部用のリードフレーム２００に付着させた状態で電力部用の半導体パッケージを作らずに、前述した第１実施例と同一の方法でモールディング工程において放熱板を付着させて電力部用の半導体パッケージを作る。残りの諸工程は前述した最初の場合と同一なために重複を避けて説明を省略する。
【００３９】
【発明の効果】
本発明によれば、インテリジェントパワーモジュールパッケージの電力部とコントロール部とを別設してこれをスタックする方式で一つの半導体パッケージを作ることにより、
第一に、インテリジェントパワーモジュールパッケージにおいてポリイミドまたはエポキシからなった絶縁層の厚さを容易に調整することによりインテリジェントパワーモジュールパッケージの熱特性を効果的に改善できる、
【００４０】
第二に、半導体パッケージスタック型のインテリジェントパワーモジュールパッケージの場合には互いに一体型に統合される前にあらかじめ電気的な特性検査を通じて不良製品を選別して除去できるので全体的な収率を向上させることがる、
【００４１】
第三に、インテリジェントパワーモジュールパッケージのリードフレームとして平面一体型を使用せずに、電力部とコントロール部とが互いにスタックされる形を使用することにより全体的なインテリジェントパワーモジュールパッケージを小さくできる。従って相対的に小さくなった分だけ原資材の使用量を節減して製造費用を節約し、大きいパッケージで発生しやすいパッケージ反りのような工程不良の発生を抑制することにより製品の信頼性を向上させることができる、
という効果が生じる。
【００４２】
本発明は前記の実施例に限定されず、本発明が属する技術的思想内で当分野の通常の知識を持った者により多くの変形が可能であることは明白である。
【図面の簡単な説明】
【図１】従来技術によるインテリジェントパワーモジュールパッケージを説明するために図示した断面図である。
【図２】本発明の第１実施例によるインテリジェントパワーモジュールパッケージの構造を説明するために図示した断面図である。
【図３】本発明の第１実施例によるインテリジェントパワーモジュールパッケージの製造方法を説明するために示した断面図である。
【図４】本発明の第２実施例によるインテリジェントパワーモジュールパッケージの構造を説明するために図示した断面図である。
【図５】本発明の第２実施例によるインテリジェントパワーモジュールパッケージの製造方法を説明するために示した断面図である。
【符号の説明】
１００ 電力部用のリードフレーム
１０１ 電力素子用チップ
１０４、１１４ ワイヤ
１０５、１１５ 内部リード
１０６、１１６ 外部リード
１０７ 放熱板
１０８ 絶縁層
１１０ コントロール部用のリードフレーム
１１１ コントロール素子用のチップ
１２０ 封止材
１３０ ソルダ層
Claims (20)
- 左右両方向にリードが形成されダウンセットされたリードフレームのチップパッド上に電力素子用チップが付着させられワイヤボンディングされた電力部と、
前記電力部のリードフレームの下面に絶縁層を介して付着した放熱板と、
前記電力部にあるリードフレームとは別個のリードフレームであり、前記電力部のリードフレームの左右両方向のリードのうち一方向のリードにスタックされ、一方に形成されたリードが前記電力部のリードにスタックされ前記電力部のリードと電気的に連結され、アップセットされたリードフレームであり、前記リードフレームのチップパッド上にコントロール素子用のチップが付着しワイヤボンディングされたコントロール部と、
前記電力部のリードフレームの一部分及びワイヤボンディングされた電力素子用チップを封止し、前記放熱板の下面を除外した全ての部分を封止し、前記コントロール部のリードフレームの一部分及びワイヤボンディングされたコントロール素子用のチップを封止する封止材とを具備することを特徴とするインテリジェントパワーモジュールパッケージ。 - 前記電力部のリードフレームのダウンセットは１から２mmまでの範囲であることを特徴とする請求項１に記載のインテリジェントパワーモジュールパッケージ。
- 前記コントロール部のリードフレームのアップセットは０．５から１mmまでの範囲であることを特徴とする請求項１に記載のインテリジェントパワーモジュールパッケージ。
- 前記放熱板はリードフレーム製造時に付着したことを特徴とする請求項１に記載のインテリジェントパワーモジュールパッケージ。
- 前記放熱板を半導体パッケージ工程中のモールディング工程において付着させたことを特徴とする請求項１に記載のインテリジェントパワーモジュールパッケージ。
- 前記放熱板はアルミニウムまたは銅を含む金属及びセラミックのうちから選択されたいずれか一つの材質であることを特徴とする請求項１に記載のインテリジェントパワーモジュールパッケージ。
- 前記放熱板の絶縁層はポリイミドまたはエポキシのうちから選択されたいずれか一つの材質であることを特徴とする請求項１に記載のインテリジェントパワーモジュールパッケージ。
- 前記電力部のリードフレームに前記コントロール部のリードフレームがスタックされるのは、半導体パッケージ工程中のモールディング工程においてなされることを特徴とする請求項１に記載のインテリジェントパワーモジュールパッケージ。
- 前記電力部のリードフレームに前記コントロール部のリードフレームが電気的に連結されるのは、半導体パッケージ工程中のソルダ工程においてなされることを特徴とする請求項１に記載のインテリジェントパワーモジュールパッケージ。
- ダウンセットが形成されて左右両方向に形成されたリードを含むリードフレームと、
前記リードフレームのダウンセットが形成された下面に絶縁層を介して付着した放熱板と、
前記ダウンセットが形成されたリードフレームのチップパッドに付着した電力素子用チップと、
前記電力素子用チップと前記リードフレームのリードとを連結するワイヤと、
前記放熱板の下面を除外した全ての部分、前記リードフレームの一部分、前記電力素子用チップ及び前記ワイヤを封止し、封止された左または右側のうちの一側にはコントロール部用の半導体パッケージが付着させられる空間とロックキング手段が形成された封止材とを含む電力部用の半導体パッケージと、
アップセットが形成されて一方に形成されたリードを含むリードフレームと、
前記リードフレームのアップセットが形成された上面のチップパッドに付着したコントロール素子用のチップと、
前記コントロール素子用のチップと前記リードフレームのリードとを連結するワイヤと、
前記リードフレームの一部分、前記コントロール素子用のチップ及び前記ワイヤを封止し、封止された左または右側のうちの一側には電力部用の半導体パッケージが付着させられるロックキング手段が形成され前記電力部用の半導体パッケージと一体型になる封止材を含むコントロール部用の半導体パッケージとを具備することを特徴とするインテリジェントパワーモジュールパッケージ。 - 前記電力部用の半導体パッケージリードフレームのダウンセットは１から２mmまでの範囲であることを特徴とする請求項１０に記載のインテリジェントパワーモジュールパッケージ。
- 前記コントロール部用の半導体パッケージリードフレームのアップセットは０．５から１mmまでの範囲であることを特徴とする請求項１０に記載のインテリジェントパワーモジュールパッケージ。
- 前記電力部用の半導体パッケージと前記コントロール部用の半導体パッケージとは別の工程でそれぞれ作られ、合体工程で一つの半導体パッケージに作られたことを特徴とする請求項１０に記載のインテリジェントパワーモジュールパッケージ。
- 前記電力部用の半導体パッケージ放熱板は銅またはアルミニウムを含む金属及びセラミックのうちから選択された一つの材質であることを特徴とする請求項１０に記載のインテリジェントパワーモジュールパッケージ。
- 前記電力部用の半導体パッケージ放熱板の絶縁層はポリイミドまたはエポキシのうちから選択された一つの材質であることを特徴とする請求項１０に記載のインテリジェントパワーモジュールパッケージ。
- 前記合体工程はリードのトリミング／フォーミング工程と電気的特性の検査工程とを施した後に行われることを特徴とする請求項１３に記載のインテリジェントパワーモジュールパッケージ。
- 前記電力部用の半導体パッケージのリードフレームのリードとこれに対応する前記コントロール部用の半導体パッケージのリードとは電気的に連結されることを特徴とする請求項１０に記載のインテリジェントパワーモジュールパッケージ。
- 前記電気的連結はソルダ工程で用いられる鉛／錫の合金を使用して行われることを特徴とする請求項１７に記載のインテリジェントパワーモジュールパッケージ。
- ダウンセットが形成され、両方向にリードが形成された電力部用のリードフレームに電力素子用のチップを付着し、ワイヤボンディングを行い、放熱板を付着すると共に、コントロール部用の半導体パッケージが付着されうるロッキング手段と空間が形成されるようにモールディングを行い、トリミング/フォーミングを行い、電気的特性検査を施して電力部用の半導体パッケージを組み立てる第１工程と、
アップセットが形成され、一方向にだけリードが形成されたコントロール部用のリードフレームにコントロール素子用のチップを付着しワイヤボンディングを行い、電力部用の半導体パッケージに付着されうるロッキング手段が形成されるようにモールディングを行い、トリミング/フォーミングを行い、電気的特性検査を施してコントロール部用の半導体パッケージを組み立てる第２工程と、
前記電気的特性検査が施された電力部用の半導体パッケージに前記コントロール部用の半導体パッケージをロッキング手段を用いてスタックして一体型に作る第３工程と、
前記一体型に作られた半導体パッケージに電力部用のリードフレームとこれに対応するコントロール部用のリードフレームのリードを電気的に互いに連結させるためのソルダ工程を行う第４工程と、を備えることを特徴とするインテリジェントパワーモジュールパッケージの製造方法。 - 放熱板が付着され、ダウンセットが形成され、両方向にリードが形成された電力部用のリードフレームに電力素子用チップを付着し、ワイヤボンディングを行い、コントロール部用の半導体パッケージが付着されうるロッキング手段と空間が形成されるようにモールディングを行い、トリミング/フォーミングを行い、電気的特性検査を施して電力部用の半導体パッケージを組み立てる第１工程と、
アップセットが形成され、一方向にだけリードが形成されたコントロール部用のリードフレームにコントロール素子用のチップを付着しワイヤボンディングを行い、電力部用の半導体パッケージに付着されうるロッキング手段が形成されるようにモールディングを行い、トリミング/フォーミングを行い、電気的特性検査を施してコントロール部用の半導体パッケージを組み立てる第２工程と、
前記電気的特性検査が施された電力部用の半導体パッケージに前記コントロール部用の半導体パッケージをロッキング手段を用いてスタックして一体型に作る第３工程と、
前記一体型に作られて半導体パッケージに電力部用のリードフレームとこれに対応するコントロール部用のリードフレームのリードを電気的に互いに連結させるためのソルダ工程を行う第４工程と、を備えることを特徴とするインテリジェントパワーモジュールパッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0066825A KR100403608B1 (ko) | 2000-11-10 | 2000-11-10 | 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법 |
| KR2000P-66825 | 2000-11-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164492A JP2002164492A (ja) | 2002-06-07 |
| JP4676640B2 true JP4676640B2 (ja) | 2011-04-27 |
Family
ID=19698383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001119422A Expired - Fee Related JP4676640B2 (ja) | 2000-11-10 | 2001-04-18 | インテリジェントパワーモジュールパッケージ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6574107B2 (ja) |
| JP (1) | JP4676640B2 (ja) |
| KR (1) | KR100403608B1 (ja) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6969918B1 (en) * | 2001-08-30 | 2005-11-29 | Micron Technology, Inc. | System for fabricating semiconductor components using mold cavities having runners configured to minimize venting |
| JP2003124437A (ja) * | 2001-10-19 | 2003-04-25 | Mitsubishi Electric Corp | 半導体装置 |
| US7145223B2 (en) * | 2002-05-22 | 2006-12-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US6775145B1 (en) * | 2003-05-14 | 2004-08-10 | Cyntec Co., Ltd. | Construction for high density power module package (case II) |
| TWI226110B (en) * | 2004-03-17 | 2005-01-01 | Cyntec Co Ltd | Package with stacked substrates |
| US20050207115A1 (en) * | 2004-03-18 | 2005-09-22 | Hewlett-Packard Development Company, L.P. | Heat dissipating arrangement |
| CN100386876C (zh) * | 2004-03-26 | 2008-05-07 | 乾坤科技股份有限公司 | 多层基板堆叠封装结构 |
| US20070075419A1 (en) * | 2005-09-06 | 2007-04-05 | Denso Corporation | Semiconductor device having metallic lead and electronic device having lead frame |
| US8120153B1 (en) | 2005-09-16 | 2012-02-21 | University Of Central Florida Research Foundation, Inc. | High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module |
| US20090057852A1 (en) * | 2007-08-27 | 2009-03-05 | Madrid Ruben P | Thermally enhanced thin semiconductor package |
| US7371616B2 (en) * | 2006-01-05 | 2008-05-13 | Fairchild Semiconductor Corporation | Clipless and wireless semiconductor die package and method for making the same |
| US20070164428A1 (en) * | 2006-01-18 | 2007-07-19 | Alan Elbanhawy | High power module with open frame package |
| US7868432B2 (en) * | 2006-02-13 | 2011-01-11 | Fairchild Semiconductor Corporation | Multi-chip module for battery power control |
| US7768075B2 (en) * | 2006-04-06 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die packages using thin dies and metal substrates |
| US7618896B2 (en) | 2006-04-24 | 2009-11-17 | Fairchild Semiconductor Corporation | Semiconductor die package including multiple dies and a common node structure |
| US7656024B2 (en) * | 2006-06-30 | 2010-02-02 | Fairchild Semiconductor Corporation | Chip module for complete power train |
| US7564124B2 (en) * | 2006-08-29 | 2009-07-21 | Fairchild Semiconductor Corporation | Semiconductor die package including stacked dice and heat sink structures |
| US7543994B2 (en) * | 2006-10-19 | 2009-06-09 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Multi-optical fiber connector module for use with a transceiver module and method for coupling optical signals between the transceiver module and multiple optical fibers |
| US7553091B2 (en) * | 2006-10-19 | 2009-06-30 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Stackable multi-optical fiber connector modules and devices for aligning sets of the stackable multi-optical fiber connector modules and coupling optical signals between them |
| US7331720B1 (en) * | 2006-10-19 | 2008-02-19 | Avago Technologies Fiber Ip Pte Ltd | Transceiver module for optical communications and method for transmitting and receiving data |
| US8106501B2 (en) | 2008-12-12 | 2012-01-31 | Fairchild Semiconductor Corporation | Semiconductor die package including low stress configuration |
| US7768105B2 (en) * | 2007-01-24 | 2010-08-03 | Fairchild Semiconductor Corporation | Pre-molded clip structure |
| US20080179722A1 (en) * | 2007-01-31 | 2008-07-31 | Cyntec Co., Ltd. | Electronic package structure |
| US7821116B2 (en) * | 2007-02-05 | 2010-10-26 | Fairchild Semiconductor Corporation | Semiconductor die package including leadframe with die attach pad with folded edge |
| KR101391925B1 (ko) * | 2007-02-28 | 2014-05-07 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형 |
| KR101489325B1 (ko) * | 2007-03-12 | 2015-02-06 | 페어차일드코리아반도체 주식회사 | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 |
| US7659531B2 (en) * | 2007-04-13 | 2010-02-09 | Fairchild Semiconductor Corporation | Optical coupler package |
| US7683463B2 (en) * | 2007-04-19 | 2010-03-23 | Fairchild Semiconductor Corporation | Etched leadframe structure including recesses |
| US7902657B2 (en) * | 2007-08-28 | 2011-03-08 | Fairchild Semiconductor Corporation | Self locking and aligning clip structure for semiconductor die package |
| US7737548B2 (en) | 2007-08-29 | 2010-06-15 | Fairchild Semiconductor Corporation | Semiconductor die package including heat sinks |
| US20090057855A1 (en) * | 2007-08-30 | 2009-03-05 | Maria Clemens Quinones | Semiconductor die package including stand off structures |
| JP5163055B2 (ja) * | 2007-10-30 | 2013-03-13 | 三菱電機株式会社 | 電力半導体モジュール |
| KR101448849B1 (ko) * | 2007-11-16 | 2014-10-14 | 페어차일드코리아반도체 주식회사 | 전력 모듈 및 그 제조 방법 |
| US20090140266A1 (en) * | 2007-11-30 | 2009-06-04 | Yong Liu | Package including oriented devices |
| US7589338B2 (en) * | 2007-11-30 | 2009-09-15 | Fairchild Semiconductor Corporation | Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice |
| KR20090062612A (ko) * | 2007-12-13 | 2009-06-17 | 페어차일드코리아반도체 주식회사 | 멀티 칩 패키지 |
| US7781872B2 (en) * | 2007-12-19 | 2010-08-24 | Fairchild Semiconductor Corporation | Package with multiple dies |
| US7791084B2 (en) | 2008-01-09 | 2010-09-07 | Fairchild Semiconductor Corporation | Package with overlapping devices |
| US8106406B2 (en) | 2008-01-09 | 2012-01-31 | Fairchild Semiconductor Corporation | Die package including substrate with molded device |
| US7626249B2 (en) * | 2008-01-10 | 2009-12-01 | Fairchild Semiconductor Corporation | Flex clip connector for semiconductor device |
| US20090194856A1 (en) * | 2008-02-06 | 2009-08-06 | Gomez Jocel P | Molded package assembly |
| KR101524545B1 (ko) * | 2008-02-28 | 2015-06-01 | 페어차일드코리아반도체 주식회사 | 전력 소자 패키지 및 그 제조 방법 |
| US8018054B2 (en) * | 2008-03-12 | 2011-09-13 | Fairchild Semiconductor Corporation | Semiconductor die package including multiple semiconductor dice |
| US7768108B2 (en) | 2008-03-12 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die package including embedded flip chip |
| KR101519062B1 (ko) * | 2008-03-31 | 2015-05-11 | 페어차일드코리아반도체 주식회사 | 반도체 소자 패키지 |
| KR101505552B1 (ko) * | 2008-03-31 | 2015-03-24 | 페어차일드코리아반도체 주식회사 | 복합 반도체 패키지 및 그 제조방법 |
| US20090278241A1 (en) * | 2008-05-08 | 2009-11-12 | Yong Liu | Semiconductor die package including die stacked on premolded substrate including die |
| US8193618B2 (en) | 2008-12-12 | 2012-06-05 | Fairchild Semiconductor Corporation | Semiconductor die package with clip interconnection |
| US7973393B2 (en) * | 2009-02-04 | 2011-07-05 | Fairchild Semiconductor Corporation | Stacked micro optocouplers and methods of making the same |
| US8222718B2 (en) * | 2009-02-05 | 2012-07-17 | Fairchild Semiconductor Corporation | Semiconductor die package and method for making the same |
| WO2010113120A1 (en) * | 2009-04-02 | 2010-10-07 | Koninklijke Philips Electronics N.V. | An integrated circuit system with a thermally isolating frame construction and method for producing such integrated circuit system |
| US8299587B2 (en) * | 2010-04-21 | 2012-10-30 | Powertech Technology Inc. | Lead frame package structure for side-by-side disposed chips |
| JP5749468B2 (ja) * | 2010-09-24 | 2015-07-15 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置およびその製造方法 |
| KR20120045329A (ko) | 2010-10-29 | 2012-05-09 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 전압 트리밍 방법 |
| US8421204B2 (en) | 2011-05-18 | 2013-04-16 | Fairchild Semiconductor Corporation | Embedded semiconductor power modules and packages |
| US9240371B2 (en) * | 2011-08-10 | 2016-01-19 | Denso Corporation | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module |
| KR101366889B1 (ko) * | 2012-10-18 | 2014-02-24 | 삼성전기주식회사 | 반도체 패키지 |
| KR101443972B1 (ko) * | 2012-10-31 | 2014-09-23 | 삼성전기주식회사 | 일체형 전력 반도체 모듈 |
| CN106601694B (zh) * | 2015-10-16 | 2020-09-15 | 台达电子工业股份有限公司 | 堆叠结构及其制造方法 |
| WO2017138092A1 (ja) | 2016-02-09 | 2017-08-17 | 三菱電機株式会社 | 電力用半導体装置及びその製造方法 |
| JP6771581B2 (ja) * | 2016-11-15 | 2020-10-21 | 三菱電機株式会社 | 半導体モジュール及び半導体装置 |
| US11158567B2 (en) | 2019-08-09 | 2021-10-26 | Texas Instruments Incorporated | Package with stacked power stage and integrated control die |
| US11715679B2 (en) | 2019-10-09 | 2023-08-01 | Texas Instruments Incorporated | Power stage package including flexible circuit and stacked die |
| US11302615B2 (en) | 2019-12-30 | 2022-04-12 | Texas Instruments Incorporated | Semiconductor package with isolated heat spreader |
| KR102645308B1 (ko) | 2022-09-14 | 2024-03-08 | 주식회사 아모센스 | 파워 모듈 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59229847A (ja) * | 1983-06-13 | 1984-12-24 | Fuji Electric Co Ltd | 半導体装置 |
| JPH0266966A (ja) * | 1988-08-31 | 1990-03-07 | Toshiba Corp | 集積化感応素子 |
| JPH0254248U (ja) * | 1988-10-13 | 1990-04-19 | ||
| JPH02306656A (ja) * | 1989-05-22 | 1990-12-20 | Toshiba Corp | 樹脂封止型半導体装置 |
| JPH05299576A (ja) * | 1992-04-17 | 1993-11-12 | Mitsubishi Electric Corp | マルチチップ型半導体装置及びその製造方法 |
| JPH06104371A (ja) * | 1992-09-22 | 1994-04-15 | Toshiba Corp | 樹脂封止半導体装置 |
| JPH07297575A (ja) * | 1994-04-21 | 1995-11-10 | Mitsubishi Electric Corp | パワーモジュール装置 |
| JPH11233712A (ja) * | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びその製法とそれを使った電気機器 |
| JP2000091499A (ja) * | 1998-09-11 | 2000-03-31 | Hitachi Ltd | パワー半導体モジュール並びにそれを用いた電動機駆動システム |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2530157A1 (de) * | 1975-07-05 | 1977-02-03 | Bosch Gmbh Robert | Elektronisches steuergeraet |
| US4965710A (en) * | 1989-11-16 | 1990-10-23 | International Rectifier Corporation | Insulated gate bipolar transistor power module |
| JP2656416B2 (ja) * | 1991-12-16 | 1997-09-24 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法 |
| JPH05226575A (ja) * | 1992-02-13 | 1993-09-03 | Mitsubishi Electric Corp | 半導体装置 |
| KR100307465B1 (ko) * | 1992-10-20 | 2001-12-15 | 야기 추구오 | 파워모듈 |
| JPH06181286A (ja) * | 1992-12-14 | 1994-06-28 | Toshiba Corp | 半導体装置 |
| JP3466329B2 (ja) * | 1995-06-16 | 2003-11-10 | 三菱電機株式会社 | 半導体パワーモジュール |
| JP3429921B2 (ja) * | 1995-10-26 | 2003-07-28 | 三菱電機株式会社 | 半導体装置 |
| JP3516789B2 (ja) | 1995-11-15 | 2004-04-05 | 三菱電機株式会社 | 半導体パワーモジュール |
| DE19645636C1 (de) * | 1996-11-06 | 1998-03-12 | Telefunken Microelectron | Leistungsmodul zur Ansteuerung von Elektromotoren |
| US6147869A (en) * | 1997-11-24 | 2000-11-14 | International Rectifier Corp. | Adaptable planar module |
| JPH11307721A (ja) * | 1998-04-23 | 1999-11-05 | Toshiba Corp | パワーモジュール装置およびその製造方法 |
| JP2000183276A (ja) * | 1998-12-15 | 2000-06-30 | Mitsubishi Electric Corp | 半導体パワーモジュール |
| JP3547333B2 (ja) * | 1999-02-22 | 2004-07-28 | 株式会社日立産機システム | 電力変換装置 |
| KR100342589B1 (ko) * | 1999-10-01 | 2002-07-04 | 김덕중 | 반도체 전력 모듈 및 그 제조 방법 |
-
2000
- 2000-11-10 KR KR10-2000-0066825A patent/KR100403608B1/ko not_active IP Right Cessation
-
2001
- 2001-02-26 US US09/791,629 patent/US6574107B2/en not_active Expired - Lifetime
- 2001-04-18 JP JP2001119422A patent/JP4676640B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59229847A (ja) * | 1983-06-13 | 1984-12-24 | Fuji Electric Co Ltd | 半導体装置 |
| JPH0266966A (ja) * | 1988-08-31 | 1990-03-07 | Toshiba Corp | 集積化感応素子 |
| JPH0254248U (ja) * | 1988-10-13 | 1990-04-19 | ||
| JPH02306656A (ja) * | 1989-05-22 | 1990-12-20 | Toshiba Corp | 樹脂封止型半導体装置 |
| JPH05299576A (ja) * | 1992-04-17 | 1993-11-12 | Mitsubishi Electric Corp | マルチチップ型半導体装置及びその製造方法 |
| JPH06104371A (ja) * | 1992-09-22 | 1994-04-15 | Toshiba Corp | 樹脂封止半導体装置 |
| JPH07297575A (ja) * | 1994-04-21 | 1995-11-10 | Mitsubishi Electric Corp | パワーモジュール装置 |
| JPH11233712A (ja) * | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びその製法とそれを使った電気機器 |
| JP2000091499A (ja) * | 1998-09-11 | 2000-03-31 | Hitachi Ltd | パワー半導体モジュール並びにそれを用いた電動機駆動システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6574107B2 (en) | 2003-06-03 |
| US20020057553A1 (en) | 2002-05-16 |
| KR100403608B1 (ko) | 2003-11-01 |
| JP2002164492A (ja) | 2002-06-07 |
| KR20020036578A (ko) | 2002-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4676640B2 (ja) | インテリジェントパワーモジュールパッケージ | |
| KR970010678B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| TWI419243B (zh) | 一種積體電路封裝體及其製造方法 | |
| US6956741B2 (en) | Semiconductor package with heat sink | |
| US20080111224A1 (en) | Multi stack package and method of fabricating the same | |
| US20100032822A1 (en) | Chip package structure | |
| US20020105070A1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| JP2000269408A (ja) | 半導体装置及びその製造方法 | |
| JP2000138262A (ja) | チップスケ―ル半導体パッケ―ジ及びその製造方法 | |
| WO2011042982A1 (ja) | 半導体装置の製造方法 | |
| US7488623B2 (en) | Integrated circuit chip packaging assembly | |
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100429885B1 (ko) | 열방출 특성을 개선한 멀티 칩 패키지 | |
| JP2006516832A (ja) | 薄い多重半導体ダイ・パッケージ | |
| US7919853B1 (en) | Semiconductor package and fabrication method thereof | |
| JPH10270626A (ja) | 半導体装置およびその製造方法 | |
| US6894384B1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH11274375A (ja) | 半導体装置及びその製造方法 | |
| US8059422B2 (en) | Thermally enhanced package structure | |
| US9153541B2 (en) | Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2004030075A1 (ja) | 半導体装置の製造方法 | |
| JP2007116030A (ja) | 半導体装置とそれを用いた半導体パッケージ | |
| JPH0697349A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| CN112908984A (zh) | 一种带有散热片的ssd堆叠封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080321 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |