JPH06181286A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06181286A JPH06181286A JP33273592A JP33273592A JPH06181286A JP H06181286 A JPH06181286 A JP H06181286A JP 33273592 A JP33273592 A JP 33273592A JP 33273592 A JP33273592 A JP 33273592A JP H06181286 A JPH06181286 A JP H06181286A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- power
- substrate
- thin film
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 小型でしかも安価な電子制御用マルチチップ
パワーモジュールを提供することを目的とする。 【構成】 パワーモジュールのシグナル系基板及びパワ
ー系基板は上下に配置された別個の基板からなる。パワ
ー系基板であるヒートシンク３０３上にはパワーＩＣチ
ップ３０７が固定される。シグナル系基板はパワーＩＣ
チップ３０７上に配置され且つ表裏電極３１５ｂ、３０
８ｂを有する薄膜基板３０１からなる。薄膜基板３０１
上には制御用ＩＣチップ３０６が配置される。パワーＩ
Ｃチップ３０７及び制御用ＩＣチップ３０６にはそれぞ
れバンプ電極３０８ａ、３１５ａが配設される。バンプ
電極３０８ａ、３１５ａはそれぞれ薄膜基板３０１の裏
面電極３０８ｂ、表面電極３１５ｂにコンタクトし、従
って、パワーＩＣチップ３０７と制御用ＩＣチップ３０
６とが電気的に接続される。
パワーモジュールを提供することを目的とする。 【構成】 パワーモジュールのシグナル系基板及びパワ
ー系基板は上下に配置された別個の基板からなる。パワ
ー系基板であるヒートシンク３０３上にはパワーＩＣチ
ップ３０７が固定される。シグナル系基板はパワーＩＣ
チップ３０７上に配置され且つ表裏電極３１５ｂ、３０
８ｂを有する薄膜基板３０１からなる。薄膜基板３０１
上には制御用ＩＣチップ３０６が配置される。パワーＩ
Ｃチップ３０７及び制御用ＩＣチップ３０６にはそれぞ
れバンプ電極３０８ａ、３１５ａが配設される。バンプ
電極３０８ａ、３１５ａはそれぞれ薄膜基板３０１の裏
面電極３０８ｂ、表面電極３１５ｂにコンタクトし、従
って、パワーＩＣチップ３０７と制御用ＩＣチップ３０
６とが電気的に接続される。
Description
【０００１】
【産業上の利用分野】本発明は電子制御ユニット用の半
導体装置（マルチチップパワーモジュール）に関し、特
に自動車用、家電用、産業用のランプドライブ、モータ
ドライブ、ソノイドドライブ等に使用されるこの種の装
置に関する。
導体装置（マルチチップパワーモジュール）に関し、特
に自動車用、家電用、産業用のランプドライブ、モータ
ドライブ、ソノイドドライブ等に使用されるこの種の装
置に関する。
【０００２】
【従来の技術】図５は、複数のＩＣチップやパワーＩＣ
チップから電子制御ユニット用マルチチップパワーモジ
ュールが組み立てられる場合の従来の一般的な構造を示
す。図５（ａ）は平面図、図５（ｂ）、（ｃ）は、それ
ぞれ図５（ａ）の VＢ− VＢ、VＣ− VＣ線に沿った断
面図である。
チップから電子制御ユニット用マルチチップパワーモジ
ュールが組み立てられる場合の従来の一般的な構造を示
す。図５（ａ）は平面図、図５（ｂ）、（ｃ）は、それ
ぞれ図５（ａ）の VＢ− VＢ、VＣ− VＣ線に沿った断
面図である。
【０００３】図５図示の構造では、導体配線１０２、１
０３が配設された同一の金属製の絶縁性基板１０１上
に、ＩＣチップ１０５とパワーＩＣチップ１０６とが、
ダイボンディング材１０９を介して固定される。各ＩＣ
チップは、図５図示の如く、ボンディングワイヤにより
配線１０２、１０３と接続され、これによりＩＣチップ
間が接続される。もし、ＩＣチップがバンプ付きの型式
である場合は、ＩＣチップは、半田や熱圧着により基板
上の導体部と接続される。
０３が配設された同一の金属製の絶縁性基板１０１上
に、ＩＣチップ１０５とパワーＩＣチップ１０６とが、
ダイボンディング材１０９を介して固定される。各ＩＣ
チップは、図５図示の如く、ボンディングワイヤにより
配線１０２、１０３と接続され、これによりＩＣチップ
間が接続される。もし、ＩＣチップがバンプ付きの型式
である場合は、ＩＣチップは、半田や熱圧着により基板
上の導体部と接続される。
【０００４】いずれの場合も、この構造では、配線１０
２、１０３は同一平面内にあり、従って、シグナル系の
配線１０３の厚さは、大電流が流れるパワー系の配線１
０２の厚さに合わせざるをえない。なお、図中、１０７
は金属リード、１０８はモールド樹脂層、１１０は絶縁
樹脂層を示す。
２、１０３は同一平面内にあり、従って、シグナル系の
配線１０３の厚さは、大電流が流れるパワー系の配線１
０２の厚さに合わせざるをえない。なお、図中、１０７
は金属リード、１０８はモールド樹脂層、１１０は絶縁
樹脂層を示す。
【０００５】図６は、従来のマルチチップパワーモジュ
ールの他の構造を示す。図６（ａ）は平面図、図６
（ｂ）、（ｃ）は、それぞれ図６（ａ）のVIＢ−VIＢ、
VIＣ−VIＣ線に沿った断面図である。
ールの他の構造を示す。図６（ａ）は平面図、図６
（ｂ）、（ｃ）は、それぞれ図６（ａ）のVIＢ−VIＢ、
VIＣ−VIＣ線に沿った断面図である。
【０００６】図６図示の構造では、シグナル系基板２０
１とパワー系基板２０２とがケース２１３の上下に配置
された別個の基板からなり、それぞれに、シグナル系Ｉ
Ｃチップ２０６とパワーＩＣチップ２０７とがボンディ
ングされる。シグナル系基板２０１とパワー系基板２０
２とはフレキシブル基板２０８を介して電気的に接続さ
れる。上に配置されたシグナル系基板２０１は、ケース
２１３の側壁の中間部に形成された凸部２１４に支持さ
れ、機械的に固定される。パワー系基板２０２は、ケー
ス２１３の底部上に載置される。
１とパワー系基板２０２とがケース２１３の上下に配置
された別個の基板からなり、それぞれに、シグナル系Ｉ
Ｃチップ２０６とパワーＩＣチップ２０７とがボンディ
ングされる。シグナル系基板２０１とパワー系基板２０
２とはフレキシブル基板２０８を介して電気的に接続さ
れる。上に配置されたシグナル系基板２０１は、ケース
２１３の側壁の中間部に形成された凸部２１４に支持さ
れ、機械的に固定される。パワー系基板２０２は、ケー
ス２１３の底部上に載置される。
【０００７】各基板２０１、２０２の配線２０３、２０
４は、リード取出し部２１０、２１１に配設された金属
リード２１２と、ボンディングワイヤ２０５により接続
される。各ＩＣチップ２０６、２０７と、配線２０３、
２０４もボンディングワイヤ２０５により接続される。
４は、リード取出し部２１０、２１１に配設された金属
リード２１２と、ボンディングワイヤ２０５により接続
される。各ＩＣチップ２０６、２０７と、配線２０３、
２０４もボンディングワイヤ２０５により接続される。
【０００８】この構造では、２枚の基板２０１、２０２
の材質や配線２０３、２０４の厚さがそれぞれの目的に
応じた仕様のものを採用でき、また小型化に適するとい
う利点がある。しかし、反面構造が複雑になるという問
題がある。
の材質や配線２０３、２０４の厚さがそれぞれの目的に
応じた仕様のものを採用でき、また小型化に適するとい
う利点がある。しかし、反面構造が複雑になるという問
題がある。
【０００９】
【発明が解決しようとする課題】上述の如く、図５図示
の構造では、同一基板上の同一平面上に配設されるチッ
プ数が多くなること、また、シグナル系の配線の厚さを
パワー系の配線の厚さに合わせなければならないために
シグナル系の配線の微細化が困難であること等から、モ
ジュールの小型化に適さないという問題がある。図６図
示の構造では、部品点数が多くなると共に、構造及び組
立てが複雑となるため、モジュールの単価が高価になる
という問題がある。従って、本発明の目的は、小型でし
かも安価な電子制御用マルチチップパワーモジュールを
提供することを目的とする。
の構造では、同一基板上の同一平面上に配設されるチッ
プ数が多くなること、また、シグナル系の配線の厚さを
パワー系の配線の厚さに合わせなければならないために
シグナル系の配線の微細化が困難であること等から、モ
ジュールの小型化に適さないという問題がある。図６図
示の構造では、部品点数が多くなると共に、構造及び組
立てが複雑となるため、モジュールの単価が高価になる
という問題がある。従って、本発明の目的は、小型でし
かも安価な電子制御用マルチチップパワーモジュールを
提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明においては、シグナル系基板とパワー系基板
とを別とし、且つシグナル系基板として薄膜基板を用
い、この基板を介して制御用ＩＣチップとパワーＩＣチ
ップとを上下に配置すると共に電気的に接続するように
した。
め、本発明においては、シグナル系基板とパワー系基板
とを別とし、且つシグナル系基板として薄膜基板を用
い、この基板を介して制御用ＩＣチップとパワーＩＣチ
ップとを上下に配置すると共に電気的に接続するように
した。
【００１１】
【作用】本発明においては、シグナル系基板とパワー系
基板とが別個に形成され、制御用ＩＣチップとパワーＩ
Ｃチップとが上下に配置された立体的構造となる。ここ
で、パワーＩＣチップはシグナル系基板及び制御用ＩＣ
チップの支持体として機能する。シグナル系基板として
は薄膜基板が使用され、この基板を介して制御用ＩＣチ
ップとパワーＩＣチップとが電気的に接続される。この
電気的な接続は、チップに配設されたバンプ電極と、薄
膜基板に配設された電極とのコンタクトにより行われ
る。従って、構造は簡易化され、従来の構造に比べ部品
点数が大幅に少なくなる。
基板とが別個に形成され、制御用ＩＣチップとパワーＩ
Ｃチップとが上下に配置された立体的構造となる。ここ
で、パワーＩＣチップはシグナル系基板及び制御用ＩＣ
チップの支持体として機能する。シグナル系基板として
は薄膜基板が使用され、この基板を介して制御用ＩＣチ
ップとパワーＩＣチップとが電気的に接続される。この
電気的な接続は、チップに配設されたバンプ電極と、薄
膜基板に配設された電極とのコンタクトにより行われ
る。従って、構造は簡易化され、従来の構造に比べ部品
点数が大幅に少なくなる。
【００１２】
【実施例】図１は本発明に係る電子制御用マルチチップ
パワーモジュールの第１実施例を示す平面図、図２
（ａ）、（ｂ）は、それぞれ図１のIIＡ−IIＡ線、IIＢ
−IIＢ線に沿った断面図である。
パワーモジュールの第１実施例を示す平面図、図２
（ａ）、（ｂ）は、それぞれ図１のIIＡ−IIＡ線、IIＢ
−IIＢ線に沿った断面図である。
【００１３】この第１実施例のモジュールは、１つの制
御用ＩＣチップ３０６と、２つのパワーＩＣチップ３０
７とを具備する。２つのパワーＩＣチップ３０７は、金
属製基板或いはヒートシンク付き絶縁性基板３０３に対
して、半田３１３によりボンディングされる。これに対
して、制御用ＩＣチップ３０６は下記の態様でパワーＩ
Ｃチップ３０７の上方に配置される。
御用ＩＣチップ３０６と、２つのパワーＩＣチップ３０
７とを具備する。２つのパワーＩＣチップ３０７は、金
属製基板或いはヒートシンク付き絶縁性基板３０３に対
して、半田３１３によりボンディングされる。これに対
して、制御用ＩＣチップ３０６は下記の態様でパワーＩ
Ｃチップ３０７の上方に配置される。
【００１４】パワーＩＣチップ３０７は上部にシグナル
系バンプ電極３０８ａとパワー系バンプ電極３１４を具
備する。シグナル系バンプ電極３０８ａ上には、合成樹
脂製の絶縁体からなるシグナル系薄膜基板３０１が配置
される。薄膜基板３０１の表裏には、電極３１５ｂ、３
０８ｂが配設され、電極３１５ｂ、３０８ｂはスルーホ
ール構造により電気的に接続される。薄膜基板３０１の
裏面電極３０８ｂはチップ３０７のバンプ電極３０８ａ
に接続される。薄膜基板３０１の表面電極３１５ｂは制
御用ＩＣチップ３０６のバンプ電極３１５ａに接続され
る。
系バンプ電極３０８ａとパワー系バンプ電極３１４を具
備する。シグナル系バンプ電極３０８ａ上には、合成樹
脂製の絶縁体からなるシグナル系薄膜基板３０１が配置
される。薄膜基板３０１の表裏には、電極３１５ｂ、３
０８ｂが配設され、電極３１５ｂ、３０８ｂはスルーホ
ール構造により電気的に接続される。薄膜基板３０１の
裏面電極３０８ｂはチップ３０７のバンプ電極３０８ａ
に接続される。薄膜基板３０１の表面電極３１５ｂは制
御用ＩＣチップ３０６のバンプ電極３１５ａに接続され
る。
【００１５】薄膜基板３０１上には、電極３１５ｂに接
続された導体配線３０４が形成され、これらの配線を介
して制御用ＩＣチップ３０６から外部金属リード３１６
への電気的な接続が行われる。外部金属リード３１６は
使用時にマイクロプロセッサ等の各種ＩＣに接続され
る。配線３０４は、熱圧着等により金属リード３１６に
接着される。配線３０４とリード３１６との接着部近傍
において、薄膜基板３０１の表面は絶縁性補強板３１１
により補強される。即ち、薄膜基板３０１は、４側辺の
内、２側辺が実施的にパワーＩＣチップ３０７に支持さ
れ、残りの２側辺が補強板３１１と金属リード３１６と
の間に挟まれた状態で支持される。
続された導体配線３０４が形成され、これらの配線を介
して制御用ＩＣチップ３０６から外部金属リード３１６
への電気的な接続が行われる。外部金属リード３１６は
使用時にマイクロプロセッサ等の各種ＩＣに接続され
る。配線３０４は、熱圧着等により金属リード３１６に
接着される。配線３０４とリード３１６との接着部近傍
において、薄膜基板３０１の表面は絶縁性補強板３１１
により補強される。即ち、薄膜基板３０１は、４側辺の
内、２側辺が実施的にパワーＩＣチップ３０７に支持さ
れ、残りの２側辺が補強板３１１と金属リード３１６と
の間に挟まれた状態で支持される。
【００１６】パワーＩＣチップ３０７の出力バンプ電極
３１４は、合成樹脂製の絶縁体からなる大電流ＴＡＢ基
板３０２上に形成された導体配線３１７に接続される。
配線３１７は熱圧着等により外部金属リード３０９に接
着され、従って、電極３１４と金属リード３０９とが配
線３１７を介して電気的に接続される。外部金属リード
３０９は使用時にモータ、ソレノイド等の各種アクチュ
エータやランプに接続される。
３１４は、合成樹脂製の絶縁体からなる大電流ＴＡＢ基
板３０２上に形成された導体配線３１７に接続される。
配線３１７は熱圧着等により外部金属リード３０９に接
着され、従って、電極３１４と金属リード３０９とが配
線３１７を介して電気的に接続される。外部金属リード
３０９は使用時にモータ、ソレノイド等の各種アクチュ
エータやランプに接続される。
【００１７】チップ３０６、３０７及び薄膜基板３０１
は軟質な絶縁性エンキャップ材３１２により覆われる。
エンキャップ材３１２によりチップ及び基板はモールド
樹脂３１０配設時及びその後に発生する応力から保護さ
れる。
は軟質な絶縁性エンキャップ材３１２により覆われる。
エンキャップ材３１２によりチップ及び基板はモールド
樹脂３１０配設時及びその後に発生する応力から保護さ
れる。
【００１８】なお、この実施例では下部に配置される２
つのＩＣチップ３０７がパワー系専用のものとなってい
るが、これらチップ３０７がシグナル系の回路をも有す
るものであれば、上部に配置されるＩＣチップ３０６
は、単に２つのＩＣチップ３０７間の電気的信号のやり
取りを行うための配線用シリコンチップに代えることが
できる。
つのＩＣチップ３０７がパワー系専用のものとなってい
るが、これらチップ３０７がシグナル系の回路をも有す
るものであれば、上部に配置されるＩＣチップ３０６
は、単に２つのＩＣチップ３０７間の電気的信号のやり
取りを行うための配線用シリコンチップに代えることが
できる。
【００１９】図３は本発明に係る電子制御用マルチチッ
プパワーモジュールの第２実施例を示す平面図、図４
（ａ）、（ｂ）は、それぞれ図３のIVＡ−IVＡ線、IVＢ
−IVＢ線に沿った断面図である。
プパワーモジュールの第２実施例を示す平面図、図４
（ａ）、（ｂ）は、それぞれ図３のIVＡ−IVＡ線、IVＢ
−IVＢ線に沿った断面図である。
【００２０】この第２実施例のモジュールは、２つの制
御用ＩＣチップ４０６と、６つのパワーＩＣチップ４０
７とを具備し、更に、チップコンデンサ４２１及びチッ
プ抵抗４２２を具備する。６つのパワーＩＣチップ４０
７は、金属製基板或いはヒートシンク付き絶縁性基板４
０３に対して、半田４１３によりボンディングされる。
これに対して、制御用ＩＣチップ４０６、チップコンデ
ンサ４２１及びチップ抵抗４２２は下記の態様でパワー
ＩＣチップ４０７の上方に配置される。
御用ＩＣチップ４０６と、６つのパワーＩＣチップ４０
７とを具備し、更に、チップコンデンサ４２１及びチッ
プ抵抗４２２を具備する。６つのパワーＩＣチップ４０
７は、金属製基板或いはヒートシンク付き絶縁性基板４
０３に対して、半田４１３によりボンディングされる。
これに対して、制御用ＩＣチップ４０６、チップコンデ
ンサ４２１及びチップ抵抗４２２は下記の態様でパワー
ＩＣチップ４０７の上方に配置される。
【００２１】パワーＩＣチップ４０７は上部にシグナル
系バンプ電極４０８ａとパワー系バンプ電極４１４を具
備する。シグナル系バンプ電極４０８ａ上には、合成樹
脂製の絶縁体からなるシグナル系薄膜基板４０１が配置
される。薄膜基板４０１の表裏には、電極４１５ｂ、４
０８ｂが配設され、電極４１５ｂ、４０８ｂはスルーホ
ール構造により電気的に接続される。薄膜基板４０１の
裏面電極４０８ｂはチップ４０７のバンプ電極４０８ａ
に接続される。薄膜基板４０１の表面電極４１５ｂは制
御用ＩＣチップ４０６のバンプ電極４１５ａに接続され
る。
系バンプ電極４０８ａとパワー系バンプ電極４１４を具
備する。シグナル系バンプ電極４０８ａ上には、合成樹
脂製の絶縁体からなるシグナル系薄膜基板４０１が配置
される。薄膜基板４０１の表裏には、電極４１５ｂ、４
０８ｂが配設され、電極４１５ｂ、４０８ｂはスルーホ
ール構造により電気的に接続される。薄膜基板４０１の
裏面電極４０８ｂはチップ４０７のバンプ電極４０８ａ
に接続される。薄膜基板４０１の表面電極４１５ｂは制
御用ＩＣチップ４０６のバンプ電極４１５ａに接続され
る。
【００２２】薄膜基板４０１上には、制御用ＩＣチップ
４０６の他、チップコンデンサ４２１及びチップ抵抗４
２２が配置される。薄膜基板４０１上には、電極４１５
ｂに接続された導体配線４０４が形成され、これらの配
線を介して制御用ＩＣチップ４０６、チップコンデンサ
４２１及びチップ抵抗４２２が接続される。また、配線
４０４はまた、制御用ＩＣチップ４０６から外部金属リ
ード４１６への電気的な接続に使用される。この実施例
では、第１実施例とは異なり、シグナル系の外部金属リ
ード４１６は、一方向のみに配設される。配線４０４
は、熱圧着等により金属リード４１６に接着される。配
線４０４とリード４１６との接着部近傍において、薄膜
基板４０１の表面は絶縁性補強板４１１により補強され
る。即ち、薄膜基板４０１は、４側辺の内、３側辺が実
施的にパワーＩＣチップ４０７に支持され、残りの１側
辺が補強板４１１と金属リード４１６との間に挟まれた
状態で支持される。
４０６の他、チップコンデンサ４２１及びチップ抵抗４
２２が配置される。薄膜基板４０１上には、電極４１５
ｂに接続された導体配線４０４が形成され、これらの配
線を介して制御用ＩＣチップ４０６、チップコンデンサ
４２１及びチップ抵抗４２２が接続される。また、配線
４０４はまた、制御用ＩＣチップ４０６から外部金属リ
ード４１６への電気的な接続に使用される。この実施例
では、第１実施例とは異なり、シグナル系の外部金属リ
ード４１６は、一方向のみに配設される。配線４０４
は、熱圧着等により金属リード４１６に接着される。配
線４０４とリード４１６との接着部近傍において、薄膜
基板４０１の表面は絶縁性補強板４１１により補強され
る。即ち、薄膜基板４０１は、４側辺の内、３側辺が実
施的にパワーＩＣチップ４０７に支持され、残りの１側
辺が補強板４１１と金属リード４１６との間に挟まれた
状態で支持される。
【００２３】パワーＩＣチップ４０７の出力バンプ電極
４１４は、合成樹脂製の絶縁体からなる大電流ＴＡＢ基
板４０２上に形成された導体配線４１７に接続される。
配線４１７は熱圧着等により外部金属リード４０９に接
着され、従って、電極４１４と金属リード４０９とが配
線４１７を介して電気的に接続される。
４１４は、合成樹脂製の絶縁体からなる大電流ＴＡＢ基
板４０２上に形成された導体配線４１７に接続される。
配線４１７は熱圧着等により外部金属リード４０９に接
着され、従って、電極４１４と金属リード４０９とが配
線４１７を介して電気的に接続される。
【００２４】チップ４０６、４０７及び薄膜基板４０１
は軟質な絶縁性エンキャップ材４１２により覆われる。
エンキャップ材４１２によりチップ及び基板はモールド
樹脂４１０配設時及びその後に発生する応力から保護さ
れる。
は軟質な絶縁性エンキャップ材４１２により覆われる。
エンキャップ材４１２によりチップ及び基板はモールド
樹脂４１０配設時及びその後に発生する応力から保護さ
れる。
【００２５】この実施例では、６つのパワーＩＣチップ
４０７間の電気的信号のやり取りは、ＩＣチップ４０４
を介して行われる。ＩＣチップ４０４の作成に微細化プ
ロセスを適用することにより、モジュール内に大規模な
システムを構成することが可能となる。
４０７間の電気的信号のやり取りは、ＩＣチップ４０４
を介して行われる。ＩＣチップ４０４の作成に微細化プ
ロセスを適用することにより、モジュール内に大規模な
システムを構成することが可能となる。
【００２６】
【発明の効果】本発明によれば、シグナル系基板とパワ
ー系基板とを別とし、且つシグナル系基板として薄膜基
板を用い、この基板を介して制御用ＩＣチップとパワー
ＩＣチップとを上下に配置すると共に電気的に接続す
る。従って、簡単な構造で立体的配置ができ、装置を小
型化できると共に安価に作成することが可能となる。即
ち、本発明によれば、小型でしかも安価な電子制御用マ
ルチチップパワーモジュールを提供することが可能とな
る。
ー系基板とを別とし、且つシグナル系基板として薄膜基
板を用い、この基板を介して制御用ＩＣチップとパワー
ＩＣチップとを上下に配置すると共に電気的に接続す
る。従って、簡単な構造で立体的配置ができ、装置を小
型化できると共に安価に作成することが可能となる。即
ち、本発明によれば、小型でしかも安価な電子制御用マ
ルチチップパワーモジュールを提供することが可能とな
る。
【図１】本発明に係る電子制御用マルチチップパワーモ
ジュールの第１実施例を示す平面図。
ジュールの第１実施例を示す平面図。
【図２】（ａ）、（ｂ）は、それぞれ図１のIIＡ−IIＡ
線、IIＢ−IIＢ線に沿った断面図。
線、IIＢ−IIＢ線に沿った断面図。
【図３】本発明に係る電子制御用マルチチップパワーモ
ジュールの第２実施例を示す平面図。
ジュールの第２実施例を示す平面図。
【図４】（ａ）、（ｂ）は、それぞれ図３のIVＡ−IVＡ
線、IVＢ−IVＢ線に沿った断面図。
線、IVＢ−IVＢ線に沿った断面図。
【図５】従来の電子制御ユニット用マルチチップパワー
モジュールの一例を示す図で、（ａ）は平面図、
（ｂ）、（ｃ）は、それぞれ（ａ）の VＢ− VＢ、 VＣ
− VＣ線に沿った断面図。
モジュールの一例を示す図で、（ａ）は平面図、
（ｂ）、（ｃ）は、それぞれ（ａ）の VＢ− VＢ、 VＣ
− VＣ線に沿った断面図。
【図６】従来の電子制御ユニット用マルチチップパワー
モジュールの他の例を示す図で、（ａ）は平面図、
（ｂ）、（ｃ）は、それぞれ（ａ）のVIＢ−VIＢ、VIＣ
−VIＣ線に沿った断面図。
モジュールの他の例を示す図で、（ａ）は平面図、
（ｂ）、（ｃ）は、それぞれ（ａ）のVIＢ−VIＢ、VIＣ
−VIＣ線に沿った断面図。
３０１、４０１…薄膜基板、３０３、４０３…ヒートシ
ンク、３０６、４０６…制御用ＩＣチップ、３０７、４
０７…パワーＩＣチップ、３０９、３１６、４０９、４
１６…外部金属リード、４２１…チップコンデンサ、４
２２…チップ抵抗。
ンク、３０６、４０６…制御用ＩＣチップ、３０７、４
０７…パワーＩＣチップ、３０９、３１６、４０９、４
１６…外部金属リード、４２１…チップコンデンサ、４
２２…チップ抵抗。
Claims (3)
- 【請求項１】第１基板と、 前記第１基板上に固定されたパワーＩＣチップと、 前記パワーＩＣチップ上に形成されたパワー系バンプ電
極及びシグナル系バンプ電極と、 前記パワーＩＣチップの上に配置された絶縁性薄膜から
なる第２基板と、 前記第２基板の裏面上に形成され且つ前記パワーＩＣチ
ップの前記シグナル系バンプ電極にコンタクトする裏面
電極と、 前記第２基板の表面上に形成され且つ前記裏面電極と電
気的に接続された表面電極と、 前記第２基板上に形成され且つ前記表面電極と電気的に
接続された配線と、 前記第２基板の上に配置された制御用ＩＣチップと、 前記制御用ＩＣチップの裏面に形成され且つ前記第２基
板の表面電極にコンタクトするバンプ電極と、 前記パワーＩＣチップのパワー系バンプ電極に接続され
た外部金属リードと、 前記第２基板の前記配線に接続された外部金属リード
と、を具備する半導体装置。 - 【請求項２】前記第２基板上に、チップコンデンサ、チ
ップ抵抗等のＩＣチップ以外の電子部品が更に配設され
る請求項１記載の半導体装置。 - 【請求項３】前記パワーＩＣチップが複数配設され、前
記第２基板の少なくとも２側辺が前記パワーＩＣチップ
に支持される請求項１または２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33273592A JPH06181286A (ja) | 1992-12-14 | 1992-12-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33273592A JPH06181286A (ja) | 1992-12-14 | 1992-12-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06181286A true JPH06181286A (ja) | 1994-06-28 |
Family
ID=18258278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33273592A Withdrawn JPH06181286A (ja) | 1992-12-14 | 1992-12-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06181286A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990005520A (ko) * | 1997-06-30 | 1999-01-25 | 윤종용 | 칩 온 칩(Chip on Chip) 구조를 갖는 멀티 칩 패키지 |
| JP2001515276A (ja) * | 1997-09-02 | 2001-09-18 | シリコン・ライト・マシーンズ | 高密度ｉ／ｏカウント付集積回路装置用電気インタフェース |
| US6529062B2 (en) | 2000-07-28 | 2003-03-04 | Mitsubishi Denki Kabushiki Kaisha | Power module |
| US6574107B2 (en) * | 2000-11-10 | 2003-06-03 | Fairchild Korea Semiconductor Ltd. | Stacked intelligent power module package |
| WO2004084304A1 (ja) * | 2003-03-20 | 2004-09-30 | Fujitsu Limited | 半導体装置 |
| EP1914805A2 (en) | 1998-11-30 | 2008-04-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor power module |
| US7479693B2 (en) | 2005-03-15 | 2009-01-20 | Mitsubishi Denki Kabushiki Kaisha | Arrangement of conductive connectors in a power semiconductor device |
| JP2014090006A (ja) * | 2012-10-29 | 2014-05-15 | Mitsubishi Electric Corp | パワーモジュール |
| CN104241264A (zh) * | 2013-06-13 | 2014-12-24 | 三菱电机株式会社 | 电力用半导体装置 |
| JP2015106685A (ja) * | 2013-12-02 | 2015-06-08 | 三菱電機株式会社 | パワーモジュール及びその製造方法 |
| JP2015230990A (ja) * | 2014-06-05 | 2015-12-21 | 株式会社日立製作所 | パワー半導体装置および樹脂封止型モータ |
| CN105845633A (zh) * | 2016-04-01 | 2016-08-10 | 无锡麟力科技有限公司 | 一种多芯片3d封装工艺 |
| CN105870115A (zh) * | 2016-04-01 | 2016-08-17 | 无锡麟力科技有限公司 | 一种多芯片3d封装结构 |
| JP6044703B2 (ja) * | 2013-03-18 | 2016-12-14 | 株式会社安川電機 | 電力変換装置 |
-
1992
- 1992-12-14 JP JP33273592A patent/JPH06181286A/ja not_active Withdrawn
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990005520A (ko) * | 1997-06-30 | 1999-01-25 | 윤종용 | 칩 온 칩(Chip on Chip) 구조를 갖는 멀티 칩 패키지 |
| JP2001515276A (ja) * | 1997-09-02 | 2001-09-18 | シリコン・ライト・マシーンズ | 高密度ｉ／ｏカウント付集積回路装置用電気インタフェース |
| EP1914805A2 (en) | 1998-11-30 | 2008-04-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor power module |
| EP1914805A3 (en) * | 1998-11-30 | 2008-05-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor power module |
| US6529062B2 (en) | 2000-07-28 | 2003-03-04 | Mitsubishi Denki Kabushiki Kaisha | Power module |
| DE10113967B4 (de) * | 2000-07-28 | 2008-08-21 | Mitsubishi Denki K.K. | Leistungsmodule |
| US6574107B2 (en) * | 2000-11-10 | 2003-06-03 | Fairchild Korea Semiconductor Ltd. | Stacked intelligent power module package |
| WO2004084304A1 (ja) * | 2003-03-20 | 2004-09-30 | Fujitsu Limited | 半導体装置 |
| US7479693B2 (en) | 2005-03-15 | 2009-01-20 | Mitsubishi Denki Kabushiki Kaisha | Arrangement of conductive connectors in a power semiconductor device |
| JP2014090006A (ja) * | 2012-10-29 | 2014-05-15 | Mitsubishi Electric Corp | パワーモジュール |
| JP6044703B2 (ja) * | 2013-03-18 | 2016-12-14 | 株式会社安川電機 | 電力変換装置 |
| CN104241264A (zh) * | 2013-06-13 | 2014-12-24 | 三菱电机株式会社 | 电力用半导体装置 |
| JP2015002185A (ja) * | 2013-06-13 | 2015-01-05 | 三菱電機株式会社 | 電力用半導体装置 |
| US10229867B2 (en) | 2013-06-13 | 2019-03-12 | Mitsubishi Electric Corporation | Power semiconductor device |
| JP2015106685A (ja) * | 2013-12-02 | 2015-06-08 | 三菱電機株式会社 | パワーモジュール及びその製造方法 |
| US9716058B2 (en) | 2013-12-02 | 2017-07-25 | Mitsubishi Electric Corporation | Power module and control integrated circuit |
| US10332869B2 (en) | 2013-12-02 | 2019-06-25 | Mitsubishi Electric Corporation | Method for manufacturing power module |
| JP2015230990A (ja) * | 2014-06-05 | 2015-12-21 | 株式会社日立製作所 | パワー半導体装置および樹脂封止型モータ |
| CN105845633A (zh) * | 2016-04-01 | 2016-08-10 | 无锡麟力科技有限公司 | 一种多芯片3d封装工艺 |
| CN105870115A (zh) * | 2016-04-01 | 2016-08-17 | 无锡麟力科技有限公司 | 一种多芯片3d封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0498446B1 (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| US6060772A (en) | Power semiconductor module with a plurality of semiconductor chips | |
| US5705851A (en) | Thermal ball lead integrated package | |
| US5620928A (en) | Ultra thin ball grid array using a flex tape or printed wiring board substrate and method | |
| US5214845A (en) | Method for producing high speed integrated circuits | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5703399A (en) | Semiconductor power module | |
| KR101505552B1 (ko) | 복합 반도체 패키지 및 그 제조방법 | |
| EP0638931B1 (en) | Multi-chip module | |
| US5684330A (en) | Chip-sized package having metal circuit substrate | |
| US20030113954A1 (en) | Method of making a semiconductor package having exposed metal strap | |
| JPH07283341A (ja) | 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ | |
| JPH06224246A (ja) | 半導体素子用高多端子化パッケージ | |
| JPH06283650A (ja) | 半導体装置 | |
| JPH06181286A (ja) | 半導体装置 | |
| US4949220A (en) | Hybrid IC with heat sink | |
| US5504370A (en) | Electronic system circuit package directly supporting components on isolated subsegments | |
| JPS5998543A (ja) | 半導体装置 | |
| US7298034B2 (en) | Multi-chip semiconductor connector assemblies | |
| US8253239B2 (en) | Multi-chip semiconductor connector | |
| JP4208490B2 (ja) | 半導体電力用モジュール及びその製造方法 | |
| JPH02201949A (ja) | 半導体装置 | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |