WO2017138092A1 - 電力用半導体装置及びその製造方法 - Google Patents

電力用半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2017138092A1
WO2017138092A1 PCT/JP2016/053808 JP2016053808W WO2017138092A1 WO 2017138092 A1 WO2017138092 A1 WO 2017138092A1 JP 2016053808 W JP2016053808 W JP 2016053808W WO 2017138092 A1 WO2017138092 A1 WO 2017138092A1
Authority
WO
WIPO (PCT)
Prior art keywords
sealing resin
power semiconductor
die pad
power
semiconductor element
Prior art date
Application number
PCT/JP2016/053808
Other languages
English (en)
French (fr)
Inventor
裕史 川島
貴雅 岩井
武敏 鹿野
近藤　聡
坂本　健
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US15/763,232 priority Critical patent/US11107746B2/en
Priority to JP2017566447A priority patent/JP6824913B2/ja
Priority to DE112016006381.4T priority patent/DE112016006381B4/de
Priority to PCT/JP2016/053808 priority patent/WO2017138092A1/ja
Priority to CN201680081114.0A priority patent/CN108604578B/zh
Publication of WO2017138092A1 publication Critical patent/WO2017138092A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Definitions

  • the present invention relates to a power semiconductor device and a manufacturing method thereof.
  • power semiconductor devices are used to control and rectify relatively large power in vehicles such as railway vehicles, hybrid cars, and electric vehicles, home appliances, and industrial machines. Since the power semiconductor element generates heat during use, the power semiconductor device is required to have heat dissipation of the element. Further, since a high voltage of several hundred volts or more is applied, insulation from the outside of the power semiconductor device is required.
  • IPM Intelligent Power Module
  • IPM Intelligent Power Module
  • the power semiconductor element and the control semiconductor element are mounted on a die pad that is physically separated from each other.
  • the power semiconductor element is electrically connected to the lead frame with a thin metal wire for power
  • the control semiconductor element is electrically connected to the lead frame and the power semiconductor element with a thin metal wire.
  • the simplest structure of a power semiconductor device such as a disk lead IC package that is entirely covered with a sealing resin, uses a sealing resin that has high heat dissipation and insulation properties, and serves as a heat dissipation surface.
  • a full mold structure is formed by forming a thin film with a sealing resin.
  • the sealing resin is molded by a transfer molding method.
  • the sealing resin does not easily flow in a narrow gap such as a thin insulating portion, and it is difficult to form an insulating portion having a uniform thickness. It was.
  • Japanese Unexamined Patent Publication No. 2002-164492 Japanese Patent Laid-Open No. 1-268159 Japanese Unexamined Patent Publication No. 2009-302526
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a power semiconductor device that can be miniaturized and obtain high insulation reliability and a method for manufacturing the same.
  • a power semiconductor device includes an inner lead, an outer lead connected to the inner lead, a lead frame having a power die pad, and a power semiconductor element bonded on the power die pad.
  • a first fine metal wire that electrically connects the inner lead and the power semiconductor element; and a sealing resin that seals the inner lead, the power die pad, the power semiconductor element, and the first fine metal wire.
  • the sealing resin has an insulating portion directly under the power die pad, and the thickness of the insulating portion is 1 to 4 times the maximum particle size of the inorganic particles in the sealing resin,
  • the upper surface of the sealing resin is provided with a first depression in a region directly above the power die pad and without the first metal thin wire and the power semiconductor element. That.
  • the thickness of the insulating portion uniform according to the present invention electric field concentration hardly occurs when an electric field is applied, and high insulation reliability is obtained.
  • a small power semiconductor element with high heat generation density can be used, and the power semiconductor device can be downsized.
  • a power semiconductor device and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the drawings.
  • the same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
  • FIG. 1 is a bottom view showing a power semiconductor device according to Embodiment 1 of the present invention.
  • the power semiconductor device is a DIP type package in which the upper and lower surfaces are sealed with the sealing resin 1 and the outer leads 2 and 3 protrude from both ends of the device.
  • the outer lead 2 is a power outer lead
  • the outer lead 3 is a control outer lead.
  • FIG. 2 is a plan view showing the inside of the power semiconductor device according to the first embodiment of the present invention.
  • the lead frame 4 includes inner leads 5 and 6, outer leads 2 and 3 connected to the inner leads 5 and 6, a power die pad 7, and a control die pad 8, respectively.
  • the thickness of the lead frame 4 is 0.4 mm.
  • a power semiconductor element 9 which is an RC-IGBT (Reverse Conducting-Insulated Gate Bipolar Transistor) is joined to the power die pad 7 by Pb-free solder.
  • the power semiconductor element 9 is not limited to the RC-IGBT, but may be a combination of an IGBT and a diode, or a MOSFET.
  • the joining of the power semiconductor element 9 and the power die pad 7 is not limited to solder, and a conductive joining material such as a conductive adhesive may be used.
  • the metal thin wire 11 electrically connects the inner lead 5 and the source electrode on the upper surface of the power semiconductor element 9.
  • a thin metal wire 12 electrically connects the gate electrode on the upper surface of the power semiconductor element 9 and the control semiconductor element 10.
  • a thin metal wire 13 electrically connects the inner lead 6 and the control semiconductor element 10.
  • the thin metal wire 11 is an Al wire having a diameter of 0.3 mm, but may be an alloy containing Al as a main component, or a wire using another metal or alloy such as Ag or Cu.
  • the fine metal wires 12 and 13 are Au wires having a wire diameter smaller than that of the Al wires, but may be wires using other metals or alloys such as an alloy mainly composed of gold, Ag, or Cu.
  • 3 and 4 are sectional views showing the power semiconductor device according to the first embodiment of the present invention.
  • 3 is a cross-sectional view taken along the fine metal wires 11 to 13
  • FIG. 4 is a cross-sectional view of a region where the fine metal wires 11 to 13 are not present.
  • the sealing resin 1 seals the inner leads 5 and 6, the power die pad 7, the control die pad 8, the power semiconductor element 9, the control semiconductor element 10, and the fine metal wires 11 to 13.
  • the power semiconductor element 9 is positioned on the control die pad 8 side.
  • One recess 14 is provided.
  • the sealing resin 1 has an insulating portion 15 immediately below the power die pad 7.
  • the thickness of the insulating portion 15 is 1 to 4 times the maximum particle size of the inorganic particles in the sealing resin 1, and is desirably 220 ⁇ m or less so that heat dissipation can be obtained.
  • the sealing resin 1 is composed of a mixture of a resin and a high thermal conductive filler, and the thermal conductivity increases as the filler amount increases.
  • the resin raw material may be thermoplastic or thermosetting as long as adhesiveness can be obtained.
  • the thermally conductive filler is particles of an inorganic material that can achieve both electrical insulation and high thermal conductivity, such as SiO 2 , Al 2 O 3 , and BN.
  • 5 to 10 are cross-sectional views illustrating the method for manufacturing the power semiconductor device according to the first embodiment of the present invention.
  • 5 and 10 are cross-sectional views taken along the fine metal wires 11 to 13, and
  • FIGS. 6 to 9 are cross-sectional views of regions where the fine metal wires 11 to 13 are not present.
  • the method for sealing the power semiconductor device is a compression molding method (compression molding).
  • a lead frame 4 having inner leads 5 and 6, outer leads 2 and 3, a power die pad 7 and a control die pad 8 is prepared.
  • the power semiconductor element 9 is joined to the power die pad 7 by Pb-free solder
  • the control semiconductor element 10 is joined to the control die pad 8 by a conductive adhesive or solder.
  • the inner lead 5 and the source electrode of the power semiconductor element 9 are electrically connected by the thin metal wire 11.
  • the gate electrode of the power semiconductor element 9 and the control semiconductor element 10 are electrically connected by the metal thin wire 12.
  • the inner lead 6 and the control semiconductor element 10 are electrically connected by the thin metal wire 13.
  • a resin sealing mold comprising an upper mold 16 and a lower mold 17 is prepared.
  • the lower mold 17 has a movable cavity 18 on the bottom surface.
  • the powdery sealing resin 1 is evenly sprayed on the movable cavity 18.
  • the sealing resin 1 may be in the form of powder, granular solid, liquid, or sheet, as long as it can be uniformly distributed over the movable cavity 18.
  • the lead frame 4 is fixed to the upper die 16 by vacuum suction or the like, and the first die pin 20 is protruded from the first sliding portion 19 of the upper die 16.
  • the power die pad 7 is brought into contact with the upper surface.
  • the power semiconductor element 9, the control semiconductor element 10, and the fine metal wires 11 to 13 face the upper mold 16.
  • the sealing resin 1 is melted by the heat from the lower mold.
  • the die is closed with the upper die 16 and the lower die 17 sandwiching the lead frame 4.
  • the power die pad 7 and the control die pad 8 sink into the molten sealing resin 1.
  • the movable cavity 18 moves upward to push up the molten sealing resin 1.
  • the sealing resin 1 is filled up to the entire upper mold 16 as it is. With the first mold pin 20 in contact with the upper surface of the power die pad 7 as described above, the sealing resin 1 is filled from the lower surface of the power die pad 7 by compression molding to seal the power semiconductor element 9 and the like. Stop.
  • the first mold pin 20 is pulled out and further hydrostatic pressure is applied by the sealing resin 1 melted by pressurization, and the upper mold 16 is moved from the first sliding portion 19. And the volatile matter between the lower mold 17 is degassed.
  • the sealing resin 1 is cured in the resin sealing mold to form a sealing body, and the sealing body is taken out from the resin sealing mold. Thereafter, the package external shape and the outer lead are externally processed through an additional curing process such as post cure, thereby completing the power semiconductor device according to the present embodiment.
  • the sealing resin is flowed from the side of the package toward the inside.
  • the insulating portion on the lower surface of the die pad is thin, and in the transfer mold, the sealing resin is difficult to flow in due to flow resistance and filler clogging, and filling is delayed.
  • filling of the sealing resin in the insulating portion is delayed or the final filling position is reached, so that voids or welds are generated and the withstand voltage is lowered.
  • the sealing resin 1 is spread on the entire surface of the lower mold 17 in advance by the compression molding method, and the sealing resin 1 is filled in the insulating portion 15 at the initial flow of the sealing resin 1. For this reason, voids and welds are not generated in the insulating portion 15.
  • the insulating portion 15 is made uniform. Thickness can be ensured.
  • the 1st hollow 14 is provided as a trace which pulled out the 1st metal mold
  • the deformation of the power die pad 7 is suppressed, the deformation of the metal thin wires 11 and 12 connected to the power semiconductor element 9 on the power die pad 7 is also suppressed and the wire bondability is improved.
  • the first mold pin 20 is brought into contact with the power semiconductor element 9 on the upper surface of the power die pad 7 and on the control die pad 8 side.
  • the first recess 14 is provided on the control die pad 8 side with respect to the power semiconductor element 9 in a region where the fine metal wire 12 is not present.
  • the sealing resin 1 flows upward from below, so that the volatile matter inside the resin becomes the final filling position on the package surface facing the upper mold 16.
  • the final filling is often a void.
  • the volatile matter escapes from the sliding portion and there is no void. Insulation quality can be ensured.
  • FIG. 11 is a cross-sectional view showing a state where an insulating portion is filled by a transfer mold method.
  • FIG. 12 is a cross-sectional view showing a state where the insulating portion is filled by the compression molding method.
  • Table 1 shows the experimental results of filling the insulating portion by the transfer molding method and the compression molding method.
  • a sealing resin having a general maximum particle size of 55 ⁇ m is used.
  • the transfer mold method as shown in FIG. 11, the filler is clogged and cannot be filled, and the thickness of the insulating portion 15 needs to be larger than four times the maximum particle size of the filler.
  • the compression molding method as shown in FIG. 12, since the insulating portion 15 can be filled up to the maximum filler particle size, the thickness of the insulating portion 15 can be d ' ⁇ d.
  • FIG. 13 is a diagram showing the relationship between the difference ⁇ Tj ⁇ f between the chip temperature Tj and the temperature Tf on the lower surface of the grease and the thickness of the insulating portion.
  • a power semiconductor element 9 having a high heat generation density with a heat generation density of 1 W / mm 2 or more is applied to the entire lower surface of the insulating portion 15 by applying a grease having a thermal conductivity of 1.5 W / m ⁇ K to a thickness of 20 ⁇ m.
  • the thermal resistance at which ⁇ Tj ⁇ f is 25 ° C. or less requires that the insulating portion 15 be 220 ⁇ m or less using the sealing resin 1 having a thermal conductivity of 3 W / m ⁇ K. For this reason, when this embodiment is used, the power semiconductor device 9 with high heat generation density and small size can be used by thinning, and the power semiconductor device can be miniaturized.
  • the thickness of the insulating portion 15 can be 4 times or less the filler maximum particle size.
  • the thickness can be further reduced.
  • FIG. FIG. 14 is a sectional view showing a power semiconductor device according to the second embodiment of the present invention.
  • a second recess 22 is provided in a region directly above the control die pad 8 and without the fine metal wires 12 and the control semiconductor element 10.
  • FIG. 15 is a cross-sectional view showing the method for manufacturing the power semiconductor device according to the second embodiment of the present invention. Sealing with the sealing resin 1 is performed in a state where the second mold pin 24 protrudes from the second sliding portion 23 of the upper mold 16 and is in contact with the upper surface of the control die pad 8. Next, the second mold pin 24 is pulled out to cure the sealing resin 1.
  • the second mold pin 24 By bringing the second mold pin 24 into contact with the upper surface of the control die pad 8 in this way, the deformation of the control die pad 8 that receives the flow resistance of the sealing resin 1 flowing from below is suppressed, and the fine metal wires 11 and 12. Deformation is further suppressed, and wire bondability is improved.
  • the second depression 22 is provided as a mark obtained by removing the second mold pin 24.
  • FIG. 16 to 20 are sectional views showing a method for manufacturing a power semiconductor device according to the third embodiment of the present invention.
  • 16 to 19 are cross-sectional views of the region where the fine metal wires 11 to 13 are not present, and FIG. 20 is a cross-sectional view along the fine metal wires 11 to 13.
  • a resin sealing mold including an upper mold 16 and a lower mold 17 is prepared.
  • the first sealing resin 1a and the second sealing resin 1b on the first sealing resin 1a are uniformly formed on the movable cavity 18 as the sealing resin 1.
  • the second sealing resin 1b has a lower filler (inorganic particle) concentration than the first sealing resin 1a, and has a larger amount of resin components. Therefore, the second sealing resin 1b in the upper layer has high adhesion, and the first sealing resin 1a in the lower layer has higher thermal conductivity than the second sealing resin 1b in the upper layer.
  • the first and second sealing resins 1a and 1b are in the form of powder, granular solid, liquid or sheet.
  • the lead frame 4 is fixed to the upper mold 16 by vacuum suction or the like, and the first mold pin 20 is protruded and brought into contact with the upper surface of the power die pad 7.
  • the power semiconductor element 9, the control semiconductor element 10, and the fine metal wires 11 to 13 face the upper mold 16.
  • the first and second sealing resins 1a and 1b are respectively melted by heat from the lower mold.
  • the mold is closed with the lead frame 4 sandwiched between the upper mold 16 and the lower mold 17.
  • the power die pad 7 and the control die pad 8 sink into the melted second sealing resin 1b.
  • the movable cavity 18 moves upward and pushes up the melted first and second sealing resins 1a and 1b.
  • the second sealing resin 1b is filled up to the entire upper mold 16 as it is.
  • the second sealing resin 1b is discharged so as to be pushed out from below the power die pad 7.
  • the high-viscosity first sealing resin 1 a remains below the power die pad 7 and forms most of the insulating portion 15.
  • a thin laminate of the second sealing resin 1b and the first sealing resin 1a is formed as the insulating portion 15. Accordingly, the concentration of the inorganic particles contained in the insulating portion 15 increases from the lower surface of the power die pad 7 toward the lower surface of the sealing resin 1.
  • the first mold pin 20 is pulled out and hydrostatic pressure is applied by the first and second sealing resins 1a and 1b which are melted by pressurization.
  • the first and second sealing resins 1a and 1b are cured in the resin sealing mold to form a sealing body, and the sealing body is taken out from the resin sealing mold.
  • the package external shape and the outer lead are externally processed through an additional curing process such as post cure, thereby completing the power semiconductor device according to the present embodiment.
  • the sealing resin 1 includes the first sealing resin 1a and the second sealing resin provided on the first sealing resin 1a and having a lower concentration of inorganic particles than the first sealing resin 1a.
  • Sealing resin 1b High heat dissipation can be achieved with the first sealing resin 1a having high thermal conductivity.
  • the first sealing resin 1a increases the filler amount, the resin component decreases and the adhesive strength decreases. Therefore, the adhesive strength between the sealing resin 1 and the power die pad 7 is increased by forming the second sealing resin 1b with a small amount of filler so as to be in contact with the lower surface of the power die pad 7. For this reason, it is possible to obtain high bonding reliability while increasing the heat dissipation of the insulating portion 15.
  • the viscosity of the sealing resin increases as the amount of filler increases. If the entire module is sealed with the first sealing resin 1a having a high thermal conductivity in order to increase the heat dissipation of the module, the flow resistance to the fine metal wires 11 to 13 is increased by the first sealing resin 1a having a high viscosity. As a result, the thin metal wires 11 to 13 have a large deformation amount and may be short-circuited. On the other hand, in the present embodiment, the first sealing resin 1a having a high thermal conductivity stays on the insulating portion 15 and does not contact the fine metal wires 11 to 13.
  • FIG. 21 to 27 are sectional views showing a method for manufacturing a power semiconductor device according to the fourth embodiment of the present invention.
  • 21 to 26 are cross-sectional views of the region where the fine metal wires 11 to 13 are not present, and FIG. 27 is a cross-sectional view along the fine metal wires 11 to 13.
  • a resin sealing mold including an upper mold 16 and a lower mold 17 is prepared.
  • the first sealing resin 1 a is supplied onto the movable cavity 18 of the lower mold 17.
  • the lead frame 4 is fixed to the upper mold 16 by vacuum suction or the like, and the first mold pin 20 is protruded and brought into contact with the upper surface of the power die pad 7.
  • the power semiconductor element 9, the control semiconductor element 10, and the fine metal wires 11 to 13 face the upper mold 16.
  • the first sealing resin 1a is melted by heat from the lower mold.
  • the mold is closed with the upper mold 16 and the lower mold 17 sandwiching the lead frame 4 in a state where the first sealing resin 1a is melted.
  • the power die pad 7 and the control die pad 8 sink into the melted first sealing resin 1a.
  • the upper mold 16 is raised again, and the second sealing resin 1 b is supplied onto the lead frame 4 with the lead frame 4 placed on the lower mold 17.
  • the metal wires 12 and 13 which are Au wires are dispersed so as to avoid them.
  • the movable cavity 18 is moved upward to push up the melted first and second sealing resins 1a and 1b.
  • the second sealing resin 1b is filled up to the entire upper mold 16 as it is.
  • the first sealing resin 1 a is provided up to the upper surface of the power die pad 7.
  • the upper side of the power semiconductor element 9 is filled with the second sealing resin 1b.
  • the first mold pin 20 is pulled out and hydrostatic pressure is applied by the first and second sealing resins 1a and 1b which are melted by pressurization.
  • the first and second sealing resins 1a and 1b are cured in the resin sealing mold to form a sealing body, and the sealing body is taken out from the resin sealing mold.
  • the package external shape and the outer lead are externally processed through an additional curing process such as post cure, thereby completing the power semiconductor device according to the present embodiment.
  • the first sealing resin 1 a having high thermal conductivity is provided up to the upper surface of the power die pad 7.
  • the side surface and upper surface of the power die pad 7 and the first sealing resin 1a can be mechanically fixed by the anchor effect.
  • the bonding strength between the power die pad 7 and the sealing resin 1 can be increased without providing the second sealing resin 1b having a low thermal conductivity on the lower surface of the power die pad 7, the insulating portion 15 can be further improved. High heat dissipation becomes possible.
  • the first sealing resin 1a is not provided above the upper surface of the power semiconductor element 9, the deformation of the thin metal wires 11 to 13 can be suppressed.
  • the distribution amount of the first sealing resin 1a and the second sealing resin 1b can be changed within a range in which the first sealing resin 1a and the power die pad 7 can be mechanically fixed. For this reason, the amount of warpage of the package can be controlled by adjusting the amount of the low-stress second sealing resin 1b that relaxes the stress. In the case where the power semiconductor device is mounted on the external substrate, if the warpage of the package is large, stress is generated between the lead frame 4 and the sealing resin 1, but the amount of the second sealing resin 1b is adjusted. By controlling the amount of warpage, it is possible to reduce the stress during board mounting. For this reason, the reliability at the time of actual use in board mounting improves.
  • FIG. FIG. 28 is a sectional view showing a power semiconductor device according to the fifth embodiment of the present invention.
  • a first sealing resin 1 a having a high content concentration of inorganic particles is locally provided around the power die pad 7. Therefore, the concentration of the inorganic particles contained in the insulating portion 15 is locally high on the lower surface of the power die pad 7.
  • the sealing resin having a high density is slightly dispersed throughout the sealing body.
  • the first sealing resin 1a having a high content concentration as in the present embodiment, the spread in the surface direction is reduced and the amount of dispersion is also reduced. The stress between the sealing resins is reduced when the substrate is mounted, and the deformation to the wire by the filler can be further suppressed to ensure the reliability.
  • the power semiconductor element 9 is not limited to being formed of silicon, but may be formed of a wide band gap semiconductor having a larger band gap than silicon.
  • the wide band gap semiconductor is, for example, silicon carbide, a gallium nitride-based material, or diamond. Since the power semiconductor element 9 formed of such a wide band gap semiconductor has high withstand voltage and allowable current density, it can be miniaturized. By using this miniaturized element, a semiconductor module incorporating this element can also be miniaturized. Further, since the heat resistance of the element is high, the heat dissipating fins of the heat sink can be miniaturized and the water cooling part can be air cooled, so that the semiconductor module can be further miniaturized. In addition, since the power loss of the element is low and the efficiency is high, the efficiency of the semiconductor module can be increased.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　リードフレーム（４）は、インナーリード（５）と、インナーリード（５）に接続されたアウターリード（２）と、電力用ダイパッド（７）とを有する。電力用半導体素子（９）が電力用ダイパッド（７）上に接合されている。第１の金属細線（１１）がインナーリード（５）と電力用半導体素子（９）を電気的に接続する。封止樹脂（１）がインナーリード（５）、電力用ダイパッド（７）、電力用半導体素子（９）及び第１の金属細線（１１）を封止する。封止樹脂（１）は、電力用ダイパッド（７）の真下に絶縁部（１５）を有する。絶縁部（１５）の厚みは封止樹脂（１）内の無機物粒子の最大粒径の１～４倍である。封止樹脂（１）の上面には、電力用ダイパッド（７）の真上であって第１の金属細線（１１）及び電力用半導体素子（９）が無い領域に第１の窪み（１４）が設けられている。

Description

電力用半導体装置及びその製造方法
　本発明は、電力用半導体装置及びその製造方法に関する。
　半導体装置の中でも電力用半導体装置は、鉄道車両、ハイブリッドカー、電気自動車等の車両、家電機器、産業用機械等において、比較的大きな電力を制御、整流するために利用されている。使用時に電力用半導体素子が発熱するため、電力半導体装置には素子の放熱性が要求される。また数百Ｖ以上の高電圧が印加されることから電力用半導体装置外部との絶縁が必要となる。
　ここでＩＰＭ（Intelligent Power Module）は電力用半導体素子と制御用半導体素子とが一体となったモジュールである。リードフレームを用いる場合、電力用半導体素子と制御用半導体素子は互いに物理的に切り離されたダイパッドに搭載される。電力用半導体素子は電力用金属細線でリードフレームに電気的に接続され、制御用半導体素子は金属細線でリードフレームと電力用半導体素子にそれぞれ電気的に接続される。
　電力用半導体素子の発熱に対する放熱構造としては様々なものがある。全体を封止樹脂によって覆ったディスクリードＩＣパッケージのように、電力用半導体装置で最もシンプルな構造は、高放熱かつ絶縁性を有する封止樹脂を用いて、放熱面としての役割を果たす絶縁部を封止樹脂で薄厚に形成したフルモールド構造となる。
　封止樹脂はトランスファーモールド法によって成型されることが多いが、この手法では薄厚の絶縁部のような狭間隙に封止樹脂がいきわたりにくく、均一な厚みの絶縁部を形成することが困難であった。
　これに対し、リードフレームの下面に事前にシート状の絶縁部を貼り付けた後、樹脂で封止することで、均一な厚みの絶縁部を形成した構造が報告されている（例えば、特許文献１参照）。しかし、シート状の絶縁部を貼り付けた後モールド金型に載置すると、リードフレームのうねりによって部分的にリードフレームと絶縁部との界面に応力が生じて端部の接合性が低下する。
日本特開２００２－１６４４９２号公報 日本特開平１－２６８１５９号公報 日本特開２００９－３０２５２６号公報
　封止樹脂で絶縁部もトランスファーモールドにより一括形成する技術が報告されている（例えば、特許文献２参照）。しかし、一般にフィラーを含む粘弾性体を絶縁部に相当する狭間隙部分で流動させる場合、フィラーの目詰まりを防ぐために間隙厚みの１／２～１／３程度のフィラーを流動させることができない。電力用半導体装置にとって絶縁部は放熱性も必要となるが、絶縁部にフィラーを充填する場合はフィラー径の３倍より大きい厚みの絶縁部を形成する必要があった。このため、電力用半導体素子の発熱密度を下げるためにモジュールのサイズを大きくしなければならないという問題があった。
　さらに、絶縁部に高熱伝導樹脂をモールドで封止した後、その他を低熱伝導樹脂で封止する技術も報告されている（例えば、特許文献３参照）。しかし、リードフレームの上下面を別々でモールド形成しているため、セラミック基板の下面にのみ高熱伝導樹脂が配置される。従って、薄くて応力緩和効果が低い絶縁部はセラミック端部から高熱伝導樹脂と剥離しやすい。さらに、セラミック基板の長さよりも短い幅で高熱伝導樹脂の絶縁部が形成されると、高熱伝導樹脂と低熱伝導樹脂の界面がセラミック基板の直下に位置する。このときセラミック基板がリードフレームに置き換わった場合、両樹脂界面にはボイドなどの樹脂の密度が低い部分が存在し、絶縁耐圧が低くなり絶縁信頼性が低下するという問題があった。
　本発明は、上述のような課題を解決するためになされたもので、その目的は小型化でき、高い絶縁信頼が得られる電力用半導体装置及びその製造方法を得るものである。
　本発明に係る電力用半導体装置は、インナーリードと、前記インナーリードに接続されたアウターリードと、電力用ダイパッドとを有するリードフレームと、前記電力用ダイパッド上に接合された電力用半導体素子と、前記インナーリードと前記電力用半導体素子を電気的に接続する第１の金属細線と、前記インナーリード、前記電力用ダイパッド、前記電力用半導体素子及び前記第１の金属細線を封止する封止樹脂とを備え、前記封止樹脂は、前記電力用ダイパッドの真下に絶縁部を有し、前記絶縁部の厚みは前記封止樹脂内の無機物粒子の最大粒径の１～４倍であり、前記封止樹脂の上面には、前記電力用ダイパッドの真上であって前記第１の金属細線及び前記電力用半導体素子が無い領域に第１の窪みが設けられていることを特徴とする。
　本発明により絶縁部の厚みを均一とすることで、電界印加時に電界集中が起こりにくく、高い絶縁信頼が得られる。絶縁部の薄厚化により高発熱密度で小型な電力用半導体素子を用いることができ、電力用半導体装置を小型化することができる。
本発明の実施の形態１に係る電力用半導体装置を示す下面図である。 本発明の実施の形態１に係る電力用半導体装置の内部を示す平面図である。 本発明の実施の形態１に係る電力用半導体装置を示す断面図である。 本発明の実施の形態１に係る電力用半導体装置を示す断面図である。 本発明の実施の形態１に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る電力用半導体装置の製造方法を示す断面図である。 トランスファーモールド法により絶縁部を充填する様子を示す断面図である。 圧縮モールド法により絶縁部を充填する様子を示す断面図である。 チップ温度Ｔｊとのグリス下面の温度Ｔｆの差ΔＴｊ－ｆと絶縁部の厚みの関係を示す図である。 本発明の実施の形態２に係る電力用半導体装置を示す断面図である。 本発明の実施の形態２に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態４に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態４に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態４に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態４に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態４に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態４に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態４に係る電力用半導体装置の製造方法を示す断面図である。 本発明の実施の形態５に係る電力用半導体装置を示す断面図である。
　本発明の実施の形態に係る電力用半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、本発明の実施の形態１に係る電力用半導体装置を示す下面図である。電力用半導体装置は、上下面ともに封止樹脂１によって封止され、装置両端部からアウターリード２，３が突出したＤＩＰタイプのパッケージである。アウターリード２は電力用アウターリードであり、アウターリード３は制御用アウターリードである。
　図２は、本発明の実施の形態１に係る電力用半導体装置の内部を示す平面図である。リードフレーム４は、インナーリード５，６と、インナーリード５，６にそれぞれ接続されたアウターリード２，３と、電力用ダイパッド７と、制御用ダイパッド８とを有する。リードフレーム４の厚みは０．４mmである。
　ＲＣ－ＩＧＢＴ（Reverse Conducting-Insulated Gate Bipolar Transistor）である電力用半導体素子９がＰｂフリーはんだにより電力用ダイパッド７上に接合されている。電力用半導体素子９を制御するＩＣである制御用半導体素子１０が導電性接着剤により制御用ダイパッド８上に接合されている。なお、電力用半導体素子９は、ＲＣ－ＩＧＢＴに限らず、ＩＧＢＴとダイオードの組み合わせ、又はＭＯＳＦＥＴでもよい。電力用半導体素子９と電力用ダイパッド７の接合には、はんだに限らず、導電性接着剤など導電性を有した接合材を用いてもよい。
　金属細線１１がインナーリード５と電力用半導体素子９の上面のソース電極を電気的に接続している。金属細線１２が電力用半導体素子９の上面のゲート電極と制御用半導体素子１０を電気的に接続している。金属細線１３がインナーリード６と制御用半導体素子１０を電気的に接続している。金属細線１１はφ０．３mmのＡｌワイヤであるが、Ａｌを主成分とする合金、Ａｇ、Ｃｕなど他の金属又は合金を用いたワイヤでもよい。金属細線１２，１３はＡｌワイヤよりも線径が小さいＡｕワイヤであるが、金を主成分とする合金、Ａｇ、Ｃｕなど他の金属又は合金を用いたワイヤでもよい。
　図３及び図４は、本発明の実施の形態１に係る電力用半導体装置を示す断面図である。図３は金属細線１１～１３に沿った断面図であり、図４は金属細線１１～１３が無い領域の断面図である。
　封止樹脂１が、インナーリード５，６、電力用ダイパッド７、制御用ダイパッド８、電力用半導体素子９、制御用半導体素子１０及び金属細線１１～１３を封止する。封止樹脂１の上面には、電力用ダイパッド７の真上であって金属細線１１，１２及び電力用半導体素子９が無い領域において、電力用半導体素子９に対して制御用ダイパッド８側に第１の窪み１４が設けられている。
　電力用ダイパッド７がアウターリード２，３及びインナーリード５，６に比べて下側に配置されるようにリードフレーム４に段差が設けられている。封止樹脂１は電力用ダイパッド７の真下に絶縁部１５を有する。絶縁部１５の厚みは封止樹脂１内の無機物粒子の最大粒径の１～４倍であり、放熱性が得られる２２０μｍ以下が望ましい。封止樹脂１は樹脂と高熱伝導性フィラーの混合物から構成され、フィラー量が多いほど熱伝導率が増加する。樹脂の原料は熱可塑性でも熱硬化性でも接着性を得ることができればよい。熱伝導性フィラーは、ＳｉＯ２、Ａｌ２Ｏ３、ＢＮなどの電気絶縁と高熱伝導率が両立できる無機材料の粒子である。
　続いて、本実施の形態に係る電力用半導体装置の製造方法について説明する。図５～１０は、本発明の実施の形態１に係る電力用半導体装置の製造方法を示す断面図である。図５，１０は金属細線１１～１３に沿った断面図であり、図６～９は金属細線１１～１３が無い領域の断面図である。電力用半導体装置の封止方法は圧縮モールド法（コンプレッションモールド）である。
　まず、図５に示すように、インナーリード５，６と、アウターリード２，３と、電力用ダイパッド７と、制御用ダイパッド８とを有するリードフレーム４を準備する。次に、電力用ダイパッド７上にＰｂフリーはんだにより電力用半導体素子９を接合させ、制御用ダイパッド８上に導電性接着材又ははんだにより制御用半導体素子１０を接合させる。金属細線１１によりインナーリード５と電力用半導体素子９のソース電極を電気的に接続させる。金属細線１２により電力用半導体素子９のゲート電極と制御用半導体素子１０を電気的に接続させる。金属細線１３によりインナーリード６と制御用半導体素子１０を電気的に接続させる。
　次に、図６に示すように、上金型１６と下金型１７からなる樹脂封止用金型を用意する。下金型１７には底面に可動キャビティ１８が付いている。次に、可動キャビティ１８上に均等に粉末状の封止樹脂１を散布する。封止樹脂１は粉末状、顆粒状の固形、液状又はシート状でもよく、可動キャビティ１８上全体に均一に分布できる形態であればよい。
　次に、図７に示すように、リードフレーム４を上金型１６に真空吸着などで固定し、上金型１６の第１の摺動部１９から第１の金型ピン２０を突き出させて電力用ダイパッド７の上面に接触させる。電力用半導体素子９、制御用半導体素子１０、金属細線１１～１３は上金型１６に対向している。封止樹脂１は下金型からの熱によって溶融する。
　次に、図８に示すように、封止樹脂１が溶融した状態で、上金型１６と下金型１７でリードフレーム４を挟んで金型を閉じる。このとき電力用ダイパッド７及び制御用ダイパッド８は溶融した封止樹脂１に沈み込む。可動キャビティ１８が上方に可動し、溶融した封止樹脂１を押し上げる。そのまま封止樹脂１を上金型１６全体まで充填させる。このように第１の金型ピン２０を電力用ダイパッド７の上面に接触させた状態で圧縮モールド成型により電力用ダイパッド７の下面から封止樹脂１を充填して電力用半導体素子９等を封止する。
　次に、図９に示すように、第１の金型ピン２０を引き抜いて、更に加圧することで溶融した封止樹脂１によって静水圧をかけ、第１の摺動部１９から上金型１６と下金型１７の間にある揮発分を脱気する。樹脂封止用金型内で封止樹脂１を硬化させて封止体を形成し、樹脂封止用金型から封止体を取り出す。その後、ポストキュアなど追加硬化過程を経てパッケージ外形及びアウターリードを外形加工することで本実施の形態に係る電力用半導体装置が完成する。
　従来のトランスファーモールド法では、パッケージの側面から内部に向かって封止樹脂を流動させる。このときダイパッド下面の絶縁部は厚みが小さく、トランスファーモールドでは流動抵抗やフィラーの目詰まりによって封止樹脂が流入しにくく充填が遅れる。この結果、絶縁部の封止樹脂充填が遅れたり、最終充填位置となることで、ボイド又はウェルドなどが発生し絶縁耐圧が低下するという問題がある。
　これに対し、本実施の形態では圧縮モールド法により、予め下金型１７一面に封止樹脂１を散布し、封止樹脂１の流動初期で絶縁部１５に封止樹脂１が充填される。このため絶縁部１５にボイドとウェルドが発生しない。
　さらに、第１の金型ピン２０を電力用ダイパッド７の上面に接触させることで、下方から流動する封止樹脂１の流動抵抗を受ける電力用ダイパッド７の変形を抑えて絶縁部１５の均一な厚みを確保することができる。絶縁部１５の厚みを均一とすることで、電界印加時に電界集中が起こりにくく、高い絶縁信頼が得られる。この場合、第１の金型ピン２０を抜いた痕として第１の窪み１４が設けられる。
　また、電力用ダイパッド７の変形が抑制されると、電力用ダイパッド７上の電力用半導体素子９に接続された金属細線１１，１２の変形も抑制されワイヤ接合性が向上する。特に、金属細線１２の変形を抑制するために、電力用ダイパッド７の上面であって電力用半導体素子９に対して制御用ダイパッド８側の部分に第１の金型ピン２０を接触させることが好ましい。この場合、第１の窪み１４は、金属細線１２が無い領域において、電力用半導体素子９に対して制御用ダイパッド８側に設けられる。
　圧縮モールドでは封止樹脂１が下方から上方に流動することで樹脂内部の揮発分が、上金型１６に面するパッケージ面が最終充填位置となる。最終充填はボイドになることが多いが、本発明のように上金型１６に摺動可能な第１の金型ピン２０を設けると、摺動部から揮発分が抜けてボイドが無く、高い絶縁品質を確保できる。
　図１１は、トランスファーモールド法により絶縁部を充填する様子を示す断面図である。図１２は、圧縮モールド法により絶縁部を充填する様子を示す断面図である。表１は、トランスファーモールド法と圧縮モールド法により絶縁部を充填した実験結果である。フィラーの最大粒径が一般的な５５μｍの封止樹脂を用いている。
Figure JPOXMLDOC01-appb-T000001
　厚みがフィラー最大粒径の１～４倍に相当するｄ＝６０～２２０μｍの絶縁部１５に封止樹脂１を充填する場合を考える。トランスファーモールド法では、図１１に示すように、流入口でフィラーが目詰まりして充填できず、絶縁部１５の厚みをフィラーの最大粒径の４倍よりも大きくする必要があった。一方、圧縮モールド法では、図１２に示すように、絶縁部１５にフィラー最大粒径相当まで充填することができるため、絶縁部１５の厚みをｄ’＜ｄにすることができる。
　図１３は、チップ温度Ｔｊとのグリス下面の温度Ｔｆの差ΔＴｊ－ｆと絶縁部の厚みの関係を示す図である。絶縁部１５の下面全面に熱伝導率１．５Ｗ／ｍ・Ｋのグリスを２０μｍ厚塗布し、発熱密度が１Ｗ／ｍｍ２以上の高発熱密度の電力用半導体素子９を用いる。ΔＴｊ－ｆが２５℃以下となる熱抵抗は、熱伝導率３Ｗ／ｍ・Ｋの封止樹脂１を用いて絶縁部１５を２２０μｍ以下にする必要がある。このため、本実施の形態を用いると薄厚化により高発熱密度で小型な電力用半導体素子９を用いることができ、電力用半導体装置を小型化することができる。
　なお、フィラー最大粒径が５５μｍ以外の封止樹脂１を用いた場合でも、絶縁部１５の厚みはフィラー最大粒径の４倍以下とすることが可能となる。フィラー粒径が小さい２５μｍの封止樹脂１を用いるとさらに薄厚化が可能となる。
実施の形態２．
　図１４は、本発明の実施の形態２に係る電力用半導体装置を示す断面図である。封止樹脂１の上面には、制御用ダイパッド８の真上であって金属細線１２及び制御用半導体素子１０が無い領域に第２の窪み２２が設けられている。
　図１５は、本発明の実施の形態２に係る電力用半導体装置の製造方法を示す断面図である。上金型１６の第２の摺動部２３から第２の金型ピン２４を突出させて制御用ダイパッド８の上面に接触させた状態で封止樹脂１による封止を行う。次に、第２の金型ピン２４を引き抜いて封止樹脂１を硬化させる。
　このように第２の金型ピン２４を制御用ダイパッド８の上面に接触させることで、下方から流動する封止樹脂１の流動抵抗を受ける制御用ダイパッド８の変形を抑えて金属細線１１，１２の変形が更に抑制されワイヤ接合性が向上する。この場合、第２の金型ピン２４を抜いた痕として第２の窪み２２が設けられる。
実施の形態３．
　図１６～２０は、本発明の実施の形態３に係る電力用半導体装置の製造方法を示す断面図である。図１６～１９は金属細線１１～１３が無い領域の断面図であり、図２０は金属細線１１～１３に沿った断面図である。
　まず、実施の形態１と同様に上金型１６と下金型１７からなる樹脂封止用金型を用意する。次に、図１６に示すように、可動キャビティ１８上に均等に、封止樹脂１として、第１の封止樹脂１ａと、第１の封止樹脂１ａ上に第２の封止樹脂１ｂとを供給する。第２の封止樹脂１ｂは、第１の封止樹脂１ａよりもフィラー（無機物粒子）の含有濃度が低く、樹脂成分が多い。従って、上層の第２の封止樹脂１ｂは高接着が得られ、下層の第１の封止樹脂１ａは上層の第２の封止樹脂１ｂよりも熱伝導率が高くなる。なお、第１及び第２の封止樹脂１ａ，１ｂは粉末状、顆粒状の固形、液状又はシート状である。
　次に、図１７に示すように、リードフレーム４を上金型１６に真空吸着などで固定し、第１の金型ピン２０を突き出して電力用ダイパッド７の上面に接触させる。電力用半導体素子９、制御用半導体素子１０、金属細線１１～１３は上金型１６に対向している。第１及び第２の封止樹脂１ａ，１ｂは下金型からの熱によってそれぞれ溶融する。
　次に、図１８に示すように、第１及び第２の封止樹脂１ａ，１ｂが溶融した状態で、上金型１６と下金型１７でリードフレーム４を挟んで金型を閉じる。このとき電力用ダイパッド７及び制御用ダイパッド８は溶融した第２の封止樹脂１ｂに沈み込む。可動キャビティ１８が上方に可動し、溶融した第１及び第２の封止樹脂１ａ，１ｂを押し上げる。そのまま第２の封止樹脂１ｂを上金型１６全体まで充填させる。この際に低粘度の第２の封止樹脂１ｂは流動量が大きいため、電力用ダイパッド７の下方から押し出されるように排斥される。一方、高粘度の第１の封止樹脂１ａは電力用ダイパッド７の下方に留まり絶縁部１５の大部分を形成する。この結果、絶縁部１５として、薄い第２の封止樹脂１ｂの層と第１の封止樹脂１ａの積層体が形成される。従って、絶縁部１５に含まれる無機物粒子の濃度は、電力用ダイパッド７の下面から封止樹脂１の下面に向かって高くなる。
　次に、図１９及び図２０に示すように、第１の金型ピン２０を引き抜いて、更に加圧することで溶融した第１及び第２の封止樹脂１ａ，１ｂによって静水圧をかける。樹脂封止用金型内で第１及び第２の封止樹脂１ａ，１ｂを硬化させて封止体を形成し、樹脂封止用金型から封止体を取り出す。その後、ポストキュアなど追加硬化過程を経てパッケージ外形及びアウターリードを外形加工することで本実施の形態に係る電力用半導体装置が完成する。
　本実施の形態では、封止樹脂１は、第１の封止樹脂１ａと、第１の封止樹脂１ａ上に設けられ第１の封止樹脂１ａよりも無機物粒子の含有濃度の低い第２の封止樹脂１ｂとを有する。高熱伝導の第１の封止樹脂１ａで高放熱化できる。ただし、第１の封止樹脂１ａはフィラー量を増やした反面、樹脂成分が減って接着強度が低くなる。そこで、フィラー量の少ない高接着の第２の封止樹脂１ｂを電力用ダイパッド７の下面に接するように薄く形成することで、封止樹脂１と電力用ダイパッド７の接着強度を高めている。このため、絶縁部１５を高放熱化しながらも高い接合信頼性を得ることができる。
　また、封止樹脂はフィラー量の増加に伴って粘度も増加する。モジュールを高放熱化しようとして全体を高熱伝導の第１の封止樹脂１ａで封止すると、高粘度化した第１の封止樹脂１ａにより金属細線１１～１３への流動抵抗が増す。この結果、金属細線１１～１３は、変形量が大きくなり、ショートする可能性が生じる。これに対し、本実施の形態では、高熱伝導の第１の封止樹脂１ａは絶縁部１５に留まって金属細線１１～１３に接触することはない。
実施の形態４．
　図２１～２７は、本発明の実施の形態４に係る電力用半導体装置の製造方法を示す断面図である。図２１～２６は金属細線１１～１３が無い領域の断面図であり、図２７は金属細線１１～１３に沿った断面図である。
　まず、実施の形態１と同様に上金型１６と下金型１７からなる樹脂封止用金型を用意する。次に、図２１に示すように、下金型１７の可動キャビティ１８上に第１の封止樹脂１ａを供給する。
　次に、図２２に示すように、リードフレーム４を上金型１６に真空吸着などで固定し、第１の金型ピン２０を突き出して電力用ダイパッド７の上面に接触させる。電力用半導体素子９、制御用半導体素子１０、金属細線１１～１３は上金型１６に対向している。第１の封止樹脂１ａは下金型からの熱によって溶融する。
　次に、図２３に示すように、第１の封止樹脂１ａが溶融した状態で、上金型１６と下金型１７でリードフレーム４を挟んで金型を閉じる。このとき電力用ダイパッド７及び制御用ダイパッド８は溶融した第１の封止樹脂１ａに沈み込む。
　次に、図２４に示すように、再び上金型１６を上昇させて、リードフレーム４を下金型１７上に配置した状態で第２の封止樹脂１ｂをリードフレーム４上に供給する。このときＡｕワイヤである金属細線１２，１３を避けるように散布する。
　次に、図２５に示すように、上金型１６を降下させた後、可動キャビティ１８が上方に可動し、溶融した第１及び第２の封止樹脂１ａ，１ｂを押し上げる。そのまま第２の封止樹脂１ｂを上金型１６全体まで充填させる。第１の封止樹脂１ａは電力用ダイパッド７の上面まで設けられる。ただし、電力用半導体素子９より上側は第２の封止樹脂１ｂで充填される。
　次に、図２６及び図２７に示すように、第１の金型ピン２０を引き抜いて、更に加圧することで溶融した第１及び第２の封止樹脂１ａ，１ｂによって静水圧をかける。樹脂封止用金型内で第１及び第２の封止樹脂１ａ，１ｂを硬化させて封止体を形成し、樹脂封止用金型から封止体を取り出す。その後、ポストキュアなど追加硬化過程を経てパッケージ外形及びアウターリードを外形加工することで本実施の形態に係る電力用半導体装置が完成する。
　本実施の形態では高熱伝導の第１の封止樹脂１ａが電力用ダイパッド７の上面まで設けられている。これにより、電力用ダイパッド７の側面及び上面と第１の封止樹脂１ａをアンカー効果により機械的に固定することができる。また、電力用ダイパッド７の下面に熱伝導率が低い第２の封止樹脂１ｂを設けることなく、電力用ダイパッド７と封止樹脂１の接合強度を高めることができるため、絶縁部１５の更なる高放熱化が可能となる。また、第１の封止樹脂１ａは電力用半導体素子９の上面より上には設けられていないため、金属細線１１～１３の変形を抑制することができる。
　第１の封止樹脂１ａと電力用ダイパッド７の機械的な固定ができる範囲で、第１の封止樹脂１ａと第２の封止樹脂１ｂの配分量を変えることができる。このため、応力を緩和する低応力の第２の封止樹脂１ｂの量を調整することで、パッケージの反り量を制御することができる。電力用半導体装置を外部基板に実装する場合では、パッケージの反りが大きいとリードフレーム４と封止樹脂１との間に応力が発生するが、第２の封止樹脂１ｂの量を調整して反り量を制御することで基板実装時の応力を低減することができる。このため基板実装における実使用時の信頼性が向上する。
実施の形態５．
　図２８は、本発明の実施の形態５に係る電力用半導体装置を示す断面図である。無機物粒子の含有濃度の高い第１の封止樹脂１ａが電力用ダイパッド７の周囲に局所的に設けられている。従って、絶縁部１５に含まれる無機物粒子の濃度は電力用ダイパッド７の下面において局所的に高くなっている。
　フィラー密度が高い封止樹脂と低い封止樹脂を一括で成型すると密度が高い封止樹脂は封止体全体にわずかに分散する。これに対して、本実施の形態のように含有濃度の高い第１の封止樹脂１ａを局所的に設けることで、面方向の広がりが少なくなり、分散量も少なくなる。基板実装時に封止樹脂間の応力が低減され、フィラーによるワイヤへの変形を更に抑制して信頼性を確保できる。
　なお、電力用半導体素子９は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された電力用半導体素子９は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体モジュールも小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１　封止樹脂、１ａ　第１の封止樹脂、１ｂ　第２の封止樹脂、２，３　アウターリード、４　リードフレーム、５，６　インナーリード、７　電力用ダイパッド、８　制御用ダイパッド、９　電力用半導体素子、１０　制御用半導体素子、１１～１３　金属細線、１４　第１の窪み、１５　絶縁部、１６　上金型、１７　下金型、１９　第１の摺動部、２０　第１の金型ピン、２２　第２の窪み、２３　第２の摺動部、２４　第２の金型ピン

Claims (11)

  1. 　インナーリードと、前記インナーリードに接続されたアウターリードと、電力用ダイパッドとを有するリードフレームと、
    　前記電力用ダイパッド上に接合された電力用半導体素子と、
    　前記インナーリードと前記電力用半導体素子を電気的に接続する第１の金属細線と、
    　前記インナーリード、前記電力用ダイパッド、前記電力用半導体素子及び前記第１の金属細線を封止する封止樹脂とを備え、
    　前記封止樹脂は、前記電力用ダイパッドの真下に絶縁部を有し、
    　前記絶縁部の厚みは前記封止樹脂内の無機物粒子の最大粒径の１～４倍であり、
    　前記封止樹脂の上面には、前記電力用ダイパッドの真上であって前記第１の金属細線及び前記電力用半導体素子が無い領域に第１の窪みが設けられていることを特徴とする電力用半導体装置。
  2. 　前記電力用半導体素子を制御する制御用半導体素子と、
    　前記電力用半導体素子と前記制御用半導体素子を電気的に接続する第２の金属細線とを備え、
    　前記リードフレームは制御用ダイパッドを有し、
    　前記制御用半導体素子は前記制御用ダイパッド上に接合され、
    　前記第１の窪みは、前記第２の金属細線が無い領域において、前記電力用半導体素子に対して前記制御用ダイパッド側に設けられていることを特徴とする請求項１に記載の電力用半導体装置。
  3. 　前記封止樹脂の上面には、前記制御用ダイパッドの真上であって前記第２の金属細線及び前記制御用半導体素子が無い領域に第２の窪みが設けられていることを特徴とする請求項２に記載の電力用半導体装置。
  4. 　前記封止樹脂は、第１の封止樹脂と、前記第１の封止樹脂上に設けられ前記第１の封止樹脂よりも無機物粒子の含有濃度の低い第２の封止樹脂とを有し、
    　前記第２の封止樹脂が前記電力用ダイパッドの下面に接することを特徴とする請求項１～３の何れか１項に記載の電力用半導体装置。
  5. 　前記封止樹脂は、第１の封止樹脂と、前記第１の封止樹脂上に設けられ前記第１の封止樹脂よりも無機物粒子の含有濃度の低い第２の封止樹脂とを有し、
    　前記第１の封止樹脂は前記電力用ダイパッドの上面まで設けられ、前記電力用半導体素子の上面より上には設けられていないことを特徴とする請求項１～３の何れか１項に記載の電力用半導体装置。
  6. 　前記封止樹脂は、第１の封止樹脂と、前記第１の封止樹脂よりも無機物粒子の含有濃度の低い第２の封止樹脂とを有し、
    　前記第１の封止樹脂は前記電力用ダイパッドの周囲に局所的に設けられていることを特徴とする請求項１～３の何れか１項に記載の電力用半導体装置。
  7. 　インナーリードと、前記インナーリードに接続されたアウターリードと、電力用ダイパッドとを有するリードフレームを準備する工程と、
    　前記電力用ダイパッド上に電力用半導体素子を接合させる工程と、
    　前記インナーリードと前記電力用半導体素子を第１の金属細線により電気的に接続させる工程と、
    　上金型の第１の摺動部から第１の金型ピンを突出させて前記電力用ダイパッドの上面に接触させた状態で前記リードフレームを前記上金型と下金型で挟み、圧縮モールド成型により前記電力用ダイパッドの下面から封止樹脂を充填して、前記インナーリード、前記電力用ダイパッド、前記電力用半導体素子及び前記第１の金属細線を封止する工程と、
    　前記第１の金型ピンを引き抜いて、前記第１の摺動部から前記上金型と前記下金型の間にある揮発分を脱気し、前記封止樹脂を硬化させる工程とを備えることを特徴とする電力用半導体装置の製造方法。
  8. 　前記リードフレームの制御用ダイパッド上に、前記電力用半導体素子を制御する制御用半導体素子を接合させる工程と、
    　前記電力用半導体素子と前記制御用半導体素子を第２の金属細線により電気的に接続させる工程とを備え、
    　前記第１の金型ピンは、前記電力用半導体素子に対して前記制御用ダイパッド側の前記電力用ダイパッドの上面に接触させることを特徴とする請求項７に記載の電力用半導体装置の製造方法。
  9. 　前記上金型の第２の摺動部から第２の金型ピンを突出させて前記制御用ダイパッドの上面に接触させた状態で前記封止樹脂による封止を行い、
    　前記第２の金型ピンを引き抜いて前記封止樹脂を硬化させることを特徴とする請求項８に記載の電力用半導体装置の製造方法。
  10. 　前記封止樹脂として、第１の封止樹脂と、前記第１の封止樹脂上に前記第１の封止樹脂よりも無機物粒子の含有濃度の低い第２の封止樹脂とを供給することを特徴とする請求項７～９の何れか１項に記載の電力用半導体装置の製造方法。
  11. 　前記第１の封止樹脂を前記下金型に供給し、前記リードフレームを前記下金型上に配置した状態で前記第２の封止樹脂を供給することを特徴とする請求項１０に記載の電力用半導体装置の製造方法。
PCT/JP2016/053808 2016-02-09 2016-02-09 電力用半導体装置及びその製造方法 WO2017138092A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/763,232 US11107746B2 (en) 2016-02-09 2016-02-09 Power semiconductor apparatus and manufacturing method therefor
JP2017566447A JP6824913B2 (ja) 2016-02-09 2016-02-09 電力用半導体装置及びその製造方法
DE112016006381.4T DE112016006381B4 (de) 2016-02-09 2016-02-09 Leistungshalbleitervorrichtung und herstellungsverfahren dafür
PCT/JP2016/053808 WO2017138092A1 (ja) 2016-02-09 2016-02-09 電力用半導体装置及びその製造方法
CN201680081114.0A CN108604578B (zh) 2016-02-09 2016-02-09 电力用半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/053808 WO2017138092A1 (ja) 2016-02-09 2016-02-09 電力用半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2017138092A1 true WO2017138092A1 (ja) 2017-08-17

Family

ID=59562923

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/053808 WO2017138092A1 (ja) 2016-02-09 2016-02-09 電力用半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US11107746B2 (ja)
JP (1) JP6824913B2 (ja)
CN (1) CN108604578B (ja)
DE (1) DE112016006381B4 (ja)
WO (1) WO2017138092A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005915A1 (ja) * 2019-07-10 2021-01-14 株式会社デンソー 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017138092A1 (ja) * 2016-02-09 2017-08-17 三菱電機株式会社 電力用半導体装置及びその製造方法
US10600724B2 (en) * 2016-05-10 2020-03-24 Texas Instruments Incorporated Leadframe with vertically spaced die attach pads
US10763193B2 (en) * 2018-10-30 2020-09-01 Hamilton Sundstrand Corporation Power control modules
DE102018133420A1 (de) * 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
DE102018133434B4 (de) * 2018-12-21 2021-03-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats
DE102018133456A1 (de) * 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
CN111834350B (zh) * 2019-04-18 2023-04-25 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法
JP7156155B2 (ja) * 2019-04-19 2022-10-19 三菱電機株式会社 半導体モジュール
CN115763381B (zh) * 2022-11-17 2024-03-08 海信家电集团股份有限公司 智能功率模块和设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745752A (ja) * 1993-07-26 1995-02-14 Nitto Denko Corp 半導体装置
JPH0823005A (ja) * 1993-09-14 1996-01-23 Toshiba Corp 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート
JPH10116847A (ja) * 1996-10-15 1998-05-06 Hitachi Ltd 半導体装置の製造方法およびトランスファモールド装置
JP2005123495A (ja) * 2003-10-20 2005-05-12 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2010232578A (ja) * 2009-03-30 2010-10-14 Sanken Electric Co Ltd 半導体装置の製造方法
JP2012000805A (ja) * 2010-06-15 2012-01-05 Renesas Electronics Corp 半導体装置、半導体装置の保管方法、半導体装置の製造方法、及び半導体製造装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0543475Y2 (ja) 1987-07-20 1993-11-02
JPH01268159A (ja) 1988-04-20 1989-10-25 Nec Corp 樹脂封止半導体装置及び成型用金型
JP2752677B2 (ja) 1989-01-11 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5309027A (en) * 1992-06-15 1994-05-03 Motorola, Inc. Encapsulated semiconductor package having protectant circular insulators
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
JP3345241B2 (ja) * 1995-11-30 2002-11-18 三菱電機株式会社 半導体装置
JPH11307721A (ja) * 1998-04-23 1999-11-05 Toshiba Corp パワーモジュール装置およびその製造方法
JP3062691B1 (ja) * 1999-02-26 2000-07-12 株式会社三井ハイテック 半導体装置
JP3581268B2 (ja) * 1999-03-05 2004-10-27 株式会社東芝 ヒートシンク付半導体装置およびその製造方法
KR100403608B1 (ko) 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4463146B2 (ja) * 2005-05-18 2010-05-12 三菱電機株式会社 半導体装置の製造方法
US7923827B2 (en) * 2005-07-28 2011-04-12 Infineon Technologies Ag Semiconductor module for a switched-mode power supply and method for its assembly
DE102007017641A1 (de) * 2007-04-13 2008-10-16 Infineon Technologies Ag Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
KR101418397B1 (ko) * 2007-11-05 2014-07-11 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
KR101469770B1 (ko) * 2007-11-21 2014-12-09 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
KR101524544B1 (ko) * 2008-03-28 2015-06-02 페어차일드코리아반도체 주식회사 펠티어 효과를 이용한 열전기 모듈을 포함하는 전력 소자패키지 및 그 제조 방법
JP5415823B2 (ja) 2008-05-16 2014-02-12 株式会社デンソー 電子回路装置及びその製造方法
US7754533B2 (en) * 2008-08-28 2010-07-13 Infineon Technologies Ag Method of manufacturing a semiconductor device
JP4766162B2 (ja) * 2009-08-06 2011-09-07 オムロン株式会社 パワーモジュール
US8471373B2 (en) * 2010-06-11 2013-06-25 Panasonic Corporation Resin-sealed semiconductor device and method for fabricating the same
CN102893396A (zh) * 2010-07-22 2013-01-23 松下电器产业株式会社 半导体装置及其制造方法
US9102511B2 (en) * 2012-06-08 2015-08-11 Texas Instruments Incorporated Hermetic plastic molded MEMS device package and method of fabrication
US9789637B2 (en) * 2012-07-16 2017-10-17 Denso Corporation Electronic device and method for manufacturing the same
KR20150060045A (ko) * 2013-11-25 2015-06-03 삼성전기주식회사 전력 모듈 패키지 및 그 제조 방법
KR102041644B1 (ko) * 2014-01-08 2019-11-07 삼성전기주식회사 전력 모듈 패키지와 이의 제작방법
JP6183226B2 (ja) * 2014-01-17 2017-08-23 三菱電機株式会社 電力用半導体装置の製造方法
US10043738B2 (en) * 2014-01-24 2018-08-07 Silergy Semiconductor Technology (Hangzhou) Ltd Integrated package assembly for switching regulator
JP6356456B2 (ja) 2014-03-27 2018-07-11 デクセリアルズ株式会社 熱伝導性シートの製造方法
WO2015166696A1 (ja) * 2014-04-30 2015-11-05 富士電機株式会社 半導体モジュールおよびその製造方法
CN104617058B (zh) * 2015-01-23 2020-05-05 矽力杰半导体技术(杭州)有限公司 用于功率变换器的封装结构及其制造方法
US10037932B2 (en) * 2015-03-30 2018-07-31 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP6791621B2 (ja) * 2015-09-11 2020-11-25 ルネサスエレクトロニクス株式会社 半導体装置
WO2017138092A1 (ja) * 2016-02-09 2017-08-17 三菱電機株式会社 電力用半導体装置及びその製造方法
DE112017007135T5 (de) * 2017-02-27 2019-11-07 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
US10629520B2 (en) * 2017-05-29 2020-04-21 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US10622274B2 (en) * 2017-10-06 2020-04-14 Industrial Technology Research Institute Chip package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745752A (ja) * 1993-07-26 1995-02-14 Nitto Denko Corp 半導体装置
JPH0823005A (ja) * 1993-09-14 1996-01-23 Toshiba Corp 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート
JPH10116847A (ja) * 1996-10-15 1998-05-06 Hitachi Ltd 半導体装置の製造方法およびトランスファモールド装置
JP2005123495A (ja) * 2003-10-20 2005-05-12 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2010232578A (ja) * 2009-03-30 2010-10-14 Sanken Electric Co Ltd 半導体装置の製造方法
JP2012000805A (ja) * 2010-06-15 2012-01-05 Renesas Electronics Corp 半導体装置、半導体装置の保管方法、半導体装置の製造方法、及び半導体製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005915A1 (ja) * 2019-07-10 2021-01-14 株式会社デンソー 半導体装置
JP2021015856A (ja) * 2019-07-10 2021-02-12 株式会社デンソー 半導体装置
JP7359581B2 (ja) 2019-07-10 2023-10-11 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
DE112016006381T5 (de) 2018-10-18
CN108604578B (zh) 2021-07-16
JP6824913B2 (ja) 2021-02-03
US11107746B2 (en) 2021-08-31
US20190057928A1 (en) 2019-02-21
JPWO2017138092A1 (ja) 2018-06-21
DE112016006381B4 (de) 2024-06-20
CN108604578A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
WO2017138092A1 (ja) 電力用半導体装置及びその製造方法
JP6195019B2 (ja) 電力用半導体装置及びその製造方法
JP4286465B2 (ja) 半導体装置とその製造方法
US10312178B2 (en) Semiconductor device
JP6719643B2 (ja) 半導体装置及びその製造方法
US10262912B2 (en) Semiconductor device
JP6183226B2 (ja) 電力用半導体装置の製造方法
CN109616460B (zh) 电力用半导体装置
US20220102249A1 (en) Dual side cooling power module and manufacturing method of the same
JP2007305772A (ja) 半導体装置および半導体装置の製造方法
US11302597B2 (en) Semiconductor device, and power conversion device including the semiconductor device
JP6667401B2 (ja) 電力用半導体装置の製造方法
JP2018006492A (ja) 半導体装置及び半導体装置の製造方法
KR101490751B1 (ko) 반도체장치 및 그 제조방법
JP2017191826A (ja) 半導体装置およびその製造方法
JP7072624B1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
US11152275B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2012209469A (ja) 電力用半導体装置
CN112640096A (zh) 半导体装置
US20230154811A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5607447B2 (ja) 回路装置
WO2023136264A1 (ja) 樹脂封止型半導体装置
JP2023071502A (ja) 半導体装置及び半導体装置の製造方法
JP2014236142A (ja) 発熱モジュールおよび熱伝導性シート

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16889794

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017566447

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112016006381

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16889794

Country of ref document: EP

Kind code of ref document: A1