JP6719643B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6719643B2
JP6719643B2 JP2019503063A JP2019503063A JP6719643B2 JP 6719643 B2 JP6719643 B2 JP 6719643B2 JP 2019503063 A JP2019503063 A JP 2019503063A JP 2019503063 A JP2019503063 A JP 2019503063A JP 6719643 B2 JP6719643 B2 JP 6719643B2
Authority
JP
Japan
Prior art keywords
semiconductor element
sealing material
semiconductor device
wiring member
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019503063A
Other languages
English (en)
Other versions
JPWO2018159678A1 (ja
Inventor
創一 坂元
創一 坂元
藤野　純司
純司 藤野
裕史 川島
裕史 川島
健寿 前田
健寿 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Miyoshi Electronics Corp
Original Assignee
Mitsubishi Electric Corp
Miyoshi Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Miyoshi Electronics Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018159678A1 publication Critical patent/JPWO2018159678A1/ja
Application granted granted Critical
Publication of JP6719643B2 publication Critical patent/JP6719643B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8392—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1424—Operational amplifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は半導体装置に関し、例えば高周波信号を扱う半導体装置に関する。
近年、インターネットの普及に伴い、携帯電話、スマートフォンなど移動体通信装置の通信の高速化がトレンドとなっている。また、防災無線の映像送受信の必要性など、安全面からの需要も高まっている。これに伴い、キーデバイスである高周波通信用パッケージに対する高信頼性化が急務となっている。
高周波パッケージは、数十ＭＨｚを超える周波数の信号を増幅、整合させながら入出力する半導体装置である。通信の高速化の需要に伴い、半導体装置の高出力化が求められている。高出力化された半導体装置においては、放熱性の高いパッケージ構造が要求される。放熱性の高いパッケージ構造においては、例えば、銅（Ｃｕ）など放熱性に優れた材料で構成された放熱板にガラスエポキシなどの絶縁層を貼りつけたベース板が採用される。
このようなベース板において、ガラスエポキシ層を機械加工などで切削し、金属ベース基板の凹部に露出させた金属板に半導体素子がダイボンド処理され、ワイヤボンドで配線を形成し、防塵のための樹脂封止を行うことでパッケージが形成される。
半導体素子の基材であるシリコン（Ｓｉ）、砒化ガリウム（ＧａＡｓ）、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）などは熱膨張係数が３ｐｐｍ／Ｋ以上６ｐｐｍ／Ｋ以下程度の範囲である。この値は、放熱に用いられるベース板を構成するＣｕの熱膨張係数（１６ｐｐｍ／Ｋ）に比較すると著しく小さい。そのため、製造プロセスでのダイボンド工程、信頼性評価での温度サイクルなどで生じる熱応力によって半導体素子とベース板とを接合するダイボンド部にクラックなどが生じ、放熱性が劣化する可能性があった。そこで、ダイボンド部を補強するためにフィラーを分散させたエポキシ樹脂などの封止材によって半導体素子を封止するなどの対策が行われていた。しかしながら、封止材とベース板との膨張係数差によってベース板に反りが生じることにより封止材がベース板から剥離する可能性があった。封止材が剥離することにより、ワイヤボンド部がダメージを受ける懸念がある。
例えば、特許文献１においては、フリップチップ実装された素子周辺とそれ以外を異なる物性の材料で封止する方法が提案されている。また、特許文献２においては、素子周辺を硬いエポキシで封止し、全体は柔軟なウレタン樹脂で封止することで信頼性を確保する方法が示されている。
特開平１０−２０９３４４号公報 特開２００６−３５１７３７号公報
上述したように、通信の高速化および半導体装置の高出力化に伴い、半導体装置内部で発生する熱応力も増大している。そのため、熱応力に対して信頼性を向上させた半導体装置に対する要求がさらに高まっている。
本発明は以上のような課題を解決するためになされたものであり、熱応力に対して信頼性をより向上させた半導体装置及びその製造方法の提供を目的とする。
本発明に係る半導体装置は、絶縁層と、前記絶縁層の一方主面に接合された導電層と、
前記絶縁層の前記一方主面と上面が同じ方向を向くように配置された半導体素子とを備えた半導体装置であって、前記半導体素子の前記上面には上面電極が設けられ、前記半導体装置は、一端が前記半導体素子の前記上面電極に電気的に接合され、他端が前記導電層に電気的に接合され、中空部分を有する配線部材と、第１の封止材と、第２の封止材と、をさらに備え、前記第１の封止材は、前記半導体素子と接触するように前記半導体素子の少なくとも一部を封止し、前記第２の封止材は、前記配線部材と接触するように前記配線部材を封止し、前記第１の封止材はエポキシ樹脂であり、前記第２の封止材はシリコーンゲルであり、前記半導体装置は、放熱板をさらに備え、前記放熱板の一方主面には前記絶縁層の他方主面が接合され、前記放熱板の前記一方主面には、前記放熱板が前記絶縁層で覆われていない開口部が設けられ、前記開口部において、前記半導体素子の下面が前記放熱板の前記一方主面に接合され、前記第１の封止材は、前記半導体素子の少なくとも一部および前記開口部を封止し、前記第１の封止材は前記配線部材の一端をさらに封止し、前記第２の封止材は前記配線部材の他端をさらに封止する。
本発明に係る半導体装置においては、比較的硬い第１の封止材で半導体素子が封止されるため、半導体素子の剥離を抑制することができる。また、比較的柔らかい第２の封止材で配線部材が封止されるため、絶縁層および導電層に反りが生じるなどして、配線部材の周囲に熱応力が加わった場合であっても、配線部材を防塵しかつ配線部材に対する熱応力を低減することができる。従って、半導体装置の信頼性を向上させることができる。また、本発明に係る半導体装置においては、第１の封止材が半導体素子と接触するように半導体素子を封止することにより、半導体素子を均一に封止することができる。同様に、第２の封止材が配線部材と接触するように配線部材を封止することにより、配線部材を均一に封止することができる。従って、半導体装置の信頼性をさらに向上させることができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体装置の平面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の平面図である。 実施の形態２に係る半導体装置の製造工程を示す図である。 実施の形態２に係る半導体装置の製造工程を示す図である。 実施の形態２に係る半導体装置の製造工程を示す図である。 実施の形態２に係る半導体装置の製造工程を示す図である。 実施の形態２に係る半導体装置の製造工程を示す図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の平面図である。 実施の形態３の変形例に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の平面図である。 実施の形態５に係る半導体装置の平面図である。 実施の形態６に係る半導体装置の平面図である。 実施の形態７に係る半導体装置の平面図である。 実施の形態７に係る半導体装置の断面図である。 エアブリッジ存在領域を模式的に示す平面図である。 実施の形態７の変形例である半導体装置の平面図である。 実施の形態７の変形例である半導体装置の断面図である。
＜実施の形態１＞
図１は、本実施の形態１における半導体装置の断面図である。図２は、本実施の形態１における半導体装置の平面図である。図１に示す半導体装置の断面は、図２の線分Ａ−Ａに沿った断面である。なお、図２において、図の見易さのために第２の封止材７２およびキャップ６を仮想線で記載している。
本実施の形態１における半導体装置は、絶縁層３２と、導電層３３と、放熱板３１と、半導体素子１と、複数の配線部材４と、第１の封止材７１と、第２の封止材７２とを備える。ベース基板３は、放熱板３１、絶縁層３２および導電層３３から構成される。放熱板３１の上面には絶縁層３２が接合される。絶縁層３２の上面には導電層３３が接合される。
複数の配線部材４は入力側の配線部材４１と出力側の配線部材４２を含む。入力側と出力側を特に区別しない場合は単に配線部材４と記載する。配線部材４は中空部分４ａを備える。図１に示すように、中空部分４ａとは、配線部材４の両端の接合に供される部分の間に存在する部分である。
導電層３３は、互いに分離した複数の導電パターン３３１，３３２，３３３，３３４から構成される。複数の導電パターン３３１のそれぞれは、高周波信号が入力される外部電極部分３３１ａと、配線部材接合部分３３１ｂを備える。複数の導電パターン３３２のそれぞれは、配線部材接合部分３３２ａを備える。複数の導電パターン３３３のそれぞれは、高周波信号を出力する外部電極部分３３３ａを備える。
半導体素子１は例えば、Ｓｉ製のＭＨｚ帯域用パワーアンプ用素子である。半導体素子１は上面に複数の上面電極９を備える。上面電極９は入力側の上面電極９１と出力側の上面電極９２を含む。入力側と出力側を特に区別しない場合は単に上面電極９と記載する。上面電極９は例えばアルミニウム（Ａｌ）を含む合金製である。半導体素子１の下面は、接合材２を介して導電パターン３３４に接合されている。
半導体素子１の入力側の上面電極９１と、導電パターン３３１とが、配線部材４１で電気的に接合されている。つまり、配線部材４１の一端が半導体素子１の入力側の上面電極９１に接合され、配線部材４１の他端が導電パターン３３１の配線部材接合部分３３１ｂに接合されている。半導体素子１の出力側の上面電極９２と、導電パターン３３２とが、配線部材４２で電気的に接合されている。つまり、配線部材４２の一端が半導体素子１の出力側の上面電極９２に電気的に接合され、配線部材４２の他端が導電パターン３３２の配線部材接合部分３３２ａに電気的に接合されている。本実施の形態１において、配線部材４は、例えば、直径０．１５ｍｍのＡｌ製ワイヤである。
また、複数の導電パターン３３２と複数の導電パターン３３３のそれぞれが、高周波特性を調整するための電子部品５を介して電気的に接続されている。導電パターン３３１の外部電極部分３３１ａは、半導体装置の外部電極として利用される。導電パターン３３３の外部電極部分３３３ａは、半導体装置の外部電極として利用される。
図１に示すように、半導体素子１は第１の封止材７１によって封止されている。第１の封止材７１は、例えばエポキシ樹脂である。エポキシ樹脂中にシリカフィラーを分散させることにより、膨張係数が１６ｐｐｍ／Ｋ程度に調整されている。
なお、半導体素子１の表面は、第１の封止材７１により封止される。第１の封止材７１は半導体素子１に接触している。また、導電パターン３３４の上面および接合材２も第１の封止材７１により封止される。第１の封止材７１は導電パターン３３４と接合材２にも接触している。
第２の封止材７２は、配線部材４と、第１の封止材７１で封止された半導体素子１を封止する。第２の封止材７２は第１の封止材７１よりも柔らかい。第２の封止材７２は、例えばシリコーンゲルである。なお、第２の封止材７２は配線部材４の表面に接触している。
また、半導体素子１、配線部材４、第１、第２の封止材７１，７２などを覆うように、導電層３３にキャップ６が接着剤６１により固定される。キャップ６は例えば、ポリフェニレンサルファイド（ＰＰＳ）樹脂である。接着剤６１は例えば、シリコーン接着剤である。
本実施の形態１においては、導電パターン３３４の上面に１つの半導体素子１が配置されているが、導電パターン３３４の上面に複数の半導体素子１が配置されていてもよい。また、半導体素子１は、入力側の上面電極９１を介して入力された高周波信号を電力増幅し、増幅された高周波信号を、出力側の上面電極９２から出力する高周波電力増幅素子である。
なお、本実施の形態１の半導体装置のパッケージに実装される半導体素子１としては、上述した電力増幅機能を有するものだけでなく、高周波信号のスイッチング機能を有するものでもよい。高周波信号とは、数十ＭＨｚを超える周波数の信号である。例えば、半導体素子１は、シリコンを含むＭＯＳ−ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、ＬＤＭＯＳ（Ｌａｔｅｒａｌ ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ ＭＯＳＦＥＴ）でもよい。また、半導体素子１は、化合物半導体であるガリウム砒素リンを含むＧａＡｓ−ＨＦＥＴ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＧａＡｓ−ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）でもよい。また、半導体素子１は、窒化ガリウムを含む、ＧａＮ−ＨＦＥＴ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）でもよい。ワイドバンドギャップ半導体である窒化ガリウム製の半導体素子は、高い電子速度、ワイドバンドギャップによる高い絶縁破壊電圧、大電力動作が可能、広い動作帯域幅、高温動作が可能、低コストで小型化が可能といった様々なメリットを有している。複数の半導体素子１を導電パターン３３４の上面に配置する場合、複数の半導体素子１は同じ半導体素子であっても良いし、異なる半導体素子でもよい。
放熱板３１は、半導体素子１が動作しているときに発生する多量の熱を外部に向かって放熱する機能を有している。放熱は対流および放射による空中への熱伝達と、接触している物を伝わる熱伝導により起こる。そのため、放熱板３１を熱伝導性に優れた材料で形成し、放熱板３１の半導体素子１と反対側の面に配置したヒートシンク（図示せず）を空冷、水冷などにより冷却することで半導体素子１から発生する熱を効率良く放熱板３１を介して外部に放散させることができる。
本実施の形態１では、Ｃｕ製の放熱板３１を用いているが、放熱板３１の素材はこれに限定するものではない。放熱板３１は例えば、鉄（Ｆｅ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）またはコバルト（Ｃｏ）などの金属材料、もしくは、これらの金属材料を含有する合金材料であってもよい。また、放熱板３１は、これらの金属材料又は合金材料を組み合わせた複合材料であってもよい。
銅とタングステンの合金（Ｃｕ−Ｗ）は、タングステンの低熱膨張性と銅の高熱伝導性を兼ね備えた複合材料である。タングステンと銅の組成比率を変えることで周辺材料に合わせて熱膨張係数の調整が可能である。また、銅とモリブデンの合金（Ｃｕ−Ｍｏ）は、Ｃｕ−Ｗよりも高い熱伝導率が期待でき、同様にモリブデンと銅の組成比率を変えることで熱膨張係数および熱伝導率を調整可能な材料である。また、Ｃｕ−Ｍｏを芯材とし、両面にＣｕを貼り合わせた三層構造のクラッド材なども挙げられる。このクラッド材は表面が純銅であるため、表面の熱分散を大きくすることができる。
絶縁層３２は、例えばＦＲ（Ｆｌａｍｅ Ｒｅｔａｒｄａｎｔ）−４、ＦＲ−５などのようなガラスエポキシ基板である。絶縁層３２はアルミナ基板であってもよい。導電層３３は、導電性を有する材料であれば特に制限されない。導電層３３は、Ｃｕ、Ａｌなどを主に含む材料で構成されてもよい。また、導電層３３は、Ａｕ、Ａｇなどの導電材料を絶縁層３２上にめっきすることによって形成されてもよい。
本実施の形態１では、図２に示すように、複数の導電パターン３３１において、配線部材接合部分３３１ｂが互いに分離した形状となっているが、配線部材接合部分３３１ｂは分離せず一体となっていてもよい。この場合、配線部材４１としてのワイヤをワイヤボンディングする際に、半導体素子１の上面電極９と配線部材接合部分３３１ｂとの距離および高さを設定すればよく、各配線部材接合部分３３１ｂに対する精度の高い位置合わせが不要になる。従って、ワイヤボンドに要する時間が短縮可能になる。
図２に示すように、配線部材接合部分３３１ｂが配線部材４１ごとに分離されていると、絶縁層３２と第２の封止材７２とが密着する面積が増加するため信頼性が向上する。このように、製造時のタクトタイムと信頼性のトレードオフを考慮して配線部材接合部分３３１ｂの形状を決定すればよい。なお、複数の導電パターン３３２の配線部材接合部分３３２ａの形状についても、製造時のタクトタイムと信頼性のトレードオフを考慮して決定される。
導電パターン３３４の数は、半導体素子１と同様に１つ以上であればよく、本実施の形態１では、導電パターン３３４が１つの場合を説明している。また、本実施の形態１には記載していないが、電子部品５を接合するための接合材５１の濡れ拡がり範囲を制御するために、絶縁層３２上にソルダーレジストを形成してもよい。
ベース基板３は、放熱板３１、絶縁層３２、導電層３３から構成されている。放熱板３１は、ガラスクロスによって強化されたエポキシ樹脂のような繊維強化樹脂材料などを介して絶縁層３２に接合されている。この繊維強化樹脂材料の軟化温度は、接合材５１の融点よりも高いことが望ましい。
電子部品５は例えばチップ抵抗である。チップ抵抗は、半導体素子１の高周波特性の調整用に導電層３３に搭載される。なお、本実施形態１では、電子部品５としてチップ抵抗を搭載しているが、電子部品５は例えばチップコンデンサなどであってもよい。また、導電層３３を搭載する電子部品５は１個以上であればよい。電子部品５を複数搭載する場合、電子部品は同じであってもよいし、互いに異なっていてもよい。電子部品５は、接合材５１によって導電層３３に接合されている。接合材５１は、例えばソルダペーストである。ソルダペーストはＰｂ系はんだに限らず、ＳＡＣ３０５のようなＰｂフリーはんだであってもよい。
半導体素子１は、導電層３３の導電パターン３３４に接合材２を介して接合されている。本実施の形態１では、接合材２はＡｕ−Ｓｎ、Ａｕ−Ｇｅ、Ａｕ−Ｓｉ等のはんだ合金である。接合材２は低融点のはんだ合金に限定されず、熱伝導性の高い金属フィラーを分散させた導電性接着剤であってもよい。導電性接着剤は、２００℃以下の低温でダイボンド可能であり、ダイボンド時の周辺部材に加わる熱応力や反りの発生を低減することができる。また、導電性接着剤に分散させる金属フィラーは、Ａｇフィラーが一般的であるが、Ａｇ以外の金属でもよく、Ｃｕフィラー、Ｎｉフィラー、Ａｕフィラー、Ｐｄフィラー、カーボンフィラーなどでもＡｇフィラーと同様の効果が得られる。
また、接合材２として、溶剤にマイクロサイズの金属粒子、ナノサイズの金属粒子、もしくは、マイクロサイズとナノサイズの金属粒子を混合した焼結性金属ペーストを用いてもよい。焼結性金属ペーストは、導電性接着剤と同様に約２００℃でダイボンド可能である。さらに焼結後の焼結金属ペーストは、金属粒子同士が焼結接合し、金属バルクに近い状態になるため、非常に高い耐熱性を得られる。結果として、１７５℃以上の高温動作時での信頼性を向上させることができる。また、焼結金属ペーストとしては、Ａｇ粒子を用いたＡｇペーストが一般的であるが、Ａｇ以外の粒子でもよく、Ｃｕ粒子、Ｎｉ粒子、Ａｕ粒子などを溶剤に混合させたものでも同様の効果が得られる。
第１の封止材７１として用いられるエポキシ樹脂は、比較的ヤング率が高く、硬い樹脂である。そのため、半導体素子１および接合材２を覆い保持することで、熱応力に対する半導体装置の信頼性を向上させることができる。エポキシ樹脂の曲げ弾性率は１００ＭＰａ以上２００００ＭＰａ以下であり、ガラス転移温度Ｔｇは１４０℃以上２１０℃以下であり、熱膨張係数α１は、Ｔｇ以下の温度において１０×１０−６／Ｋ以上５０×１０−６／Ｋ以下である。第１の封止材７１の曲げ弾性率は、より望ましくは約１５０ＭＰａであり、ガラス転移温度Ｔｇは、より望ましくは１７５℃以上２１０℃以下であり、熱膨張係数α１は、より望ましくは、Ｔｇ以下の温度において１０×１０−６／Ｋ以上２０×１０−６／Ｋ以下である。ガラス転移温度が１７５℃以上であれば、半導体装置の動作時における最大温度においても線膨張係数が２〜４倍に急激に上昇することを避けることができ、高温動作時の信頼性を確保することができる。なお、第１の封止材７１はエポキシ樹脂に限定されるものではなく、上記物性を満たすものであれば、どのような分子構造を有する材料であっても構わない。
第２の封止材７２としても用いられるシリコーンゲルは、比較的柔らかい樹脂であるため、熱応力による変形を吸収することができる。そのため、配線部材４に大きな負荷をかけることなく防塵する役割を担っている。シリコーンゲルは、特に制限はないが、使いやすい１液型であり、金属、セラミックス、ガラスなどによく接着し、キュア温度が２００℃以下、曲げ弾性率が１ＭＰａ以上５ＭＰａ以下、粘度が１０Ｐａ・ｓ以上２０Ｐａ・ｓ以下、硬化後の針入度が３０以上１００以下(ＪＩＳ Ｋ ６２４９で針入れ度を測定)であることが望ましい。なお、第２の封止材７２はシリコーンゲルに限定されるものではなく、上記物性を満たすものであれば、どのような分子構造を有する材料であっても構わない。なお、第１、第２の封止材７１，７２の上述した曲げ弾性率は、ＪＩＳ Ｋ ６９１１（熱硬化性プラスチック一般試験方法）の規定に基づく値である。
＜製造方法＞
本実施の形態１における半導体装置の製造方法を説明する。まず、ベース基板３を用意する。次に、リフロー方式で電子部品５を導電層３３に接合する。つまり、ベース基板３の導電層３３の導電パターン３３２，３３３上に接合材５１、即ちソルダペーストを配置し、接合材５１に電子部品５を搭載した状態で接合材５１を加熱して溶解させる。
次に、半導体素子１を接合材２で導電パターン３３４に接合する。接合材２は銀（Ａｇ）フィラーをエポキシ樹脂に分散させた導電性接着剤である。半導体素子１を、接合材２を介して導電パターン３３４に配置した状態において、１５０℃で２時間加熱することにより接合が行われる。
次に、半導体素子１の入力側の上面電極９１と導電パターン３３１とをワイヤボンディングによりワイヤ、即ち配線部材４１で接合する。また、半導体素子１の出力側の上面電極９２と導電パターン３３２とをワイヤボンディングによりワイヤ、即ち配線部材４２で接合する。
次に、半導体素子１に対して第１の封止材７１としてエポキシ樹脂をディスペンサにより供給する。１３０℃で１．５時間加熱することによりエポキシ樹脂が硬化する。この結果、第１の封止材７１により、半導体素子１が封止される。
次に、第１の封止材７１の外側から、第２の封止材７２としてシリコーンゲルを半導体素子周辺に塗付する。１３０℃で３０分加熱することによりシリコーンゲルが硬化する。この結果、第２の封止材７２により第１の封止材７１の外側から半導体素子１が封止される。また、第２の封止材７２により配線部材４が封止される。
最後に、半導体素子１、配線部材４、電子部品５などを覆うようにキャップ６を導電層３３に接着剤６１で接着する。接着剤６１は例えばシリコーン接着剤であり、１２０℃で１時間加熱することにより接着剤６１が硬化する。
＜効果＞
本実施の形態１における半導体装置は、絶縁層３２と、絶縁層３２の一方主面に接合された導電層３３と、絶縁層３２の前記一方主面と上面が同じ方向を向くように配置された半導体素子１と、を備え、半導体素子１の上面には上面電極９が設けられ、一端が半導体素子１の上面電極９に電気的に接合され、他端が導電層３３に電気的に接合された、中空部分４ａを有する配線部材４と、第１の封止材７１と、第１の封止材７１よりも柔らかい第２の封止材７２と、をさらに備え、第１の封止材７１は、半導体素子１と接触するように半導体素子１の少なくとも一部を封止し、第２の封止材７２は、配線部材４と接触するように配線部材４を封止する。
本実施の形態１における半導体装置においては、比較的硬い第１の封止材７１で半導体素子１が封止されるため、半導体素子１が剥離することを抑制することができる。また、比較的柔らかい第２の封止材７２で配線部材４が封止されるため、絶縁層３２および導電層３３に反りが生じるなどして、配線部材４の周囲に応力が加わった場合であっても、配線部材４を防塵しかつ配線部材４に対する応力を低減することができる。従って、半導体装置の信頼性を向上させることができる。
さらに、本実施の形態１における半導体装置においては、第１の封止材７１が半導体素子１と接触するように半導体素子１を封止することにより、半導体素子１を均一に封止することができる。同様に、第２の封止材７２が配線部材４と接触するように配線部材４を封止することにより、配線部材４を均一に封止することができる。従って、半導体装置の信頼性をさらに向上させることができる。
また、本実施の形態１における半導体装置において、配線部材４の第１の封止材７１に接触している面積よりも、配線部材４の第２の封止材７２に接触している面積の方が大きい。つまり、本実施の形態１では、図１に示すように、配線部材４の半導体素子１の上面電極９との接合部分の周辺は第１の封止材７１で封止されているが、配線部材４の大半の部分は第２の封止材７２で封止されている。配線部材４の大半の部分が、比較的柔らかい第２の封止材７２で封止されることにより、配線部材４に対する熱応力を低減することができる。
また、本実施の形態１における半導体装置において、配線部材４はワイヤである。一般的に、ワイヤは外部から加わる力に対して断線するなどのダメージを受けやすい。本実施の形態４においては、比較的柔らかい第２の封止材７２でワイヤを封止することにより、ベース板３に反りが生じた場合であっても、配線部材４に対する熱応力を低減することができる。
また、本実施の形態１における半導体装置において、第２の封止材７２の曲げ弾性率は、第１の封止材７１の曲げ弾性率よりも小さい。例えば、本実施の形態１においては、第２の封止材７２の曲げ弾性率を１ＭＰａ以上５ＭＰａ以下とし、第１の封止材７１の曲げ弾性率を約１５０ＭＰａとする。曲げ弾性率が比較的大きい、即ち比較的硬い第１の封止材７１で半導体素子１を封止することにより、接合材２を介して導電パターン３３４に半導体素子１を強固に保持することが可能である。また、曲げ弾性率が比較的小さい、即ち比較的柔らかい第２の封止材７２で配線部材４を封止することにより、配線部材４に対する熱応力を低減することが可能である。
＜実施の形態２＞
図３は、本実施の形態２における半導体装置の断面図である。図４は、本実施の形態２における半導体装置の平面図である。図３に示す半導体装置の断面は、図４の線分Ｂ−Ｂに沿った断面である。なお、図４において、図の見易さのために第２の封止材７２およびキャップ６を仮想線で記載している。
本実施の形態２において、ベース基板３のほぼ中央には、開口部８が設けられている。この開口部８を設けることにより、高周波特性を低減する要因の一つである配線部材４の長さを短くすることができるため、高周波半導体装置に適した構造を実現することができる。
開口部８において、放熱板３１は絶縁層３２に覆われていない。開口部８は、例えば機械加工で絶縁層３２を切削することにより形成される。また、本実施の形態２ではベース基板３に開口部８を設けているので、導電層３３は実施の形態１で述べた導電パターン３３４を備えない構成である。本実施の形態２において、半導体素子１の下面は、ベース基板３の開口部８において接合材２を介して放熱板３１に接合されている。
ベース基板３の開口部８および半導体素子１は、第１の封止材７１によって封止されている。第１の封止材７１は例えばエポキシ樹脂である。第１の封止材７１は、実施の形態１で述べた物理的特性を有する。
開口部８の周辺は、第２の封止材７２によって封止されている。第２の封止材７２は第１の封止材７１よりも柔らかい。第２の封止材７２は例えばシリコーンゲルである。第２の封止材７２は配線部材４を封止する。また、第２の封止材７２は第１の封止材７１の外側から半導体素子１を封止する。第２の封止材７２は、実施の形態１で述べた物理的特性を有する。
半導体素子１は、ベース基板３の開口部８内に配置されている。本実施の形態２においては、開口部８内に１つの半導体素子１が配置されているが、開口部８内に複数の半導体素子１が配置されていてもよい。複数の半導体素子１を開口部８に配置する場合、複数の半導体素子１は同じ半導体素子であっても良いし、異なる半導体素子でもよい。
絶縁層３２は、放熱板３１まで到達する深さの開口部８を有しており、ベース基板３単体を平面視した際に、放熱板３１が外部に露出するようになっている。開口部８の数は、半導体素子１と同様に１つ以上であればよく、本実施の形態２では、開口部８が１つの場合を説明している。
なお、本実施の形態２の半導体装置のその他の構成は、実施の形態１の半導体装置と同じため、説明を省略する。
＜製造方法＞
図５から図９は、本実施の形態２における半導体装置の製造工程を示す図である。まず、ベース基板３を用意する。次に、図５に示すように、リフロー方式で電子部品５を導電層３３に接合する。つまり、ベース基板３の導電層３３の導電パターン３３２，３３３上に接合材５１、即ちソルダペーストを配置し、接合材５１に電子部品５を搭載した状態で接合材５１を加熱して溶解させる。
次に、図６に示すように、半導体素子１を接合材２で放熱板３１に接合する。接合材２は銀（Ａｇ）フィラーをエポキシ樹脂に分散させた導電性接着剤である。半導体素子１を、接合材２を介して放熱板３１に配置した状態において、１５０℃で２時間加熱することにより接合が行われる。
次に、図７に示すように、半導体素子１の入力側の上面電極９１と導電パターン３３１とをワイヤボンディングによりワイヤ、即ち配線部材４１で接合する。また、半導体素子１の出力側の上面電極９２と導電パターン３３２とをワイヤボンディングによりワイヤ、即ち配線部材４２で接合する。
次に、図８に示すように、開口部８に対して第１の封止材７１としてエポキシ樹脂をディスペンサにより供給する。１３０℃で１．５時間加熱することによりエポキシ樹脂が硬化する。この結果、第１の封止材７１により、開口部８および半導体素子１が封止される。
次に、図９に示すように、第１の封止材７１の外側から、第２の封止材７２としてシリコーンゲルを半導体素子周辺に塗付する。１３０℃で３０分加熱することによりシリコーンゲルが硬化する。この結果、第２の封止材７２により第１の封止材７１の外側から半導体素子１が封止される。また、第２の封止材７２により配線部材４が封止される。
最後に、半導体素子１、配線部材４、電子部品５などを覆うようにキャップ６を導電層３３に接着剤６１で接着する。１２０℃で１時間加熱することにより接着剤６１が硬化する。以上の製造工程を経て、図３に示す半導体装置を得る。
＜効果＞
本実施の形態２における半導体装置は、放熱板３１をさらに備え、放熱板３１の一方主面には絶縁層３２の他方主面が接合され、放熱板３１の一方主面には、放熱板３１が絶縁層３２で覆われていない開口部８が設けられ、開口部８において、半導体素子１の下面が放熱板３１の一方主面に接合され、第１の封止材７１は、半導体素子１の少なくとも一部および開口部８を封止する。
本実施の形態２における半導体装置において、半導体素子１が放熱板３１の上に直接接合された構造になっている。そのため、製造工程でのダイボンド工程および信頼性評価での温度サイクル時において、半導体素子１と放熱板３１との間における熱膨張係数のミスマッチによって、ダイボンド部（即ち、半導体素子１と放熱板３１とを接合する接合材２）に大きな熱応力が発生する。結果として、ダイボンド部にクラックなどが生じ、放熱性が劣化する可能性があった。
例えば、シリコーンゲルのみで開口部８内部から配線部材４までを封止した場合、シリコーンゲルは比較的柔らかいため、半導体素子１および接合部２を保持する力が小さく、接合部２の劣化を抑制することができない。
また、例えば、エポキシ樹脂のみで開口部８内部から配線部材４までを封止した場合、放熱板３１を構成するＣｕの熱膨張係数に合わせて調整されたエポキシ樹脂の熱膨張係数は１５ｐｐｍ／Ｋ以上２０ｐｐｍ／Ｋ以下である。一方、絶縁層３２を構成するガラスエポキシの厚さ方向の熱膨張係数は約６０ｐｐｍ／Ｋであるため、温度サイクル時にエポキシ樹脂とガラスエポキシとの界面で剥離が生じやすい。剥離が熱応力の大きな剥離部分の外側へ伝搬することにより、導電層３３表面に接合された配線部材４がダメージを受ける可能性が高い。さらに、熱衝撃試験、断続通電試験などの信頼性試験にてエポキシ樹脂と導電層３３との間においてもエポキシ樹脂の剥離が発生するため、半導体装置の長寿命化が難しいことが確認された。一般的なエポキシ樹脂は、Ａｕなどで形成された導電層３３との密着性があまり良くないため、上記信頼性試験にて連続的に加わる熱応力によって剥離が発生したと考える。加えて、エポキシ樹脂は高いヤング率を有し、配線部材４との密着性が比較的良いため、導電層３３からエポキシ樹脂が剥離する際に、一緒に配線部材４を持ち上げてしまう。これは、実施の形態１のように開口部８がない構造でも同様であり、配線部材４の端部が始点もしくは、終点になるようにエポキシ樹脂で覆ってしまうと、その直下にある導電層３３を起点にエポキシ樹脂の剥離が生じてしまう。
本実施の形態２では、図３に示すように、ベース板３の開口部８内を比較的硬い第１の封止材７１で封止し、開口部８より外側の配線部材４を比較的柔らかい第２の封止材７２で封止している。半導体素子１と放熱板３１との間の熱膨張係数差によって発生する熱応力の影響を受けやすい接合材２は、比較的硬い第１の封止材７１で補強される。また、比較的柔らかい第２の封止材７２で配線部材４を封止することにより、ベース板３に反りが生じた場合であっても、配線部材４を防塵しかつ配線部材４に対する熱応力を低減することができる。従って、半導体装置の信頼性を向上させることができる。
また、本実施の形態２における半導体装置の開口部８において、絶縁層３２の一方主面、即ち絶縁層３２の上面は半導体素子１の上面よりも高く配置される。絶縁層３２の上面を半導体素子１の上面よりも高く配置することにより、開口部８から第１の封止材７１が大きく盛り上がることなく、第１の封止材７１で半導体素子１を過不足なく封止することが可能である。
また、本実施の形態２における半導体装置において、絶縁層３２はガラスエポキシであり、第１の封止材７１はエポキシ樹脂である。エポキシ樹脂はガラスエポキシと密着性が高いため、第１の封止材７１は、開口部８において絶縁層３２の側面３２ａに良好に接着する。結果として、製造工程でのダイボンド工程、信頼性評価での温度サイクルなどで生じる熱応力、反りによって第１の封止材７１が放熱板３１から剥離することを抑制することができる。
また、本実施の形態２における半導体装置において、第１の封止材７１はエポキシ樹脂であり、第２の封止材７２はシリコーンゲルである。一般的にシリコーンゲルよりもエポキシ樹脂の方が熱伝導率が高いため、エポキシ樹脂で半導体素子１を封止することにより、半導体装置の放熱性が向上する。
また、本実施の形態２における半導体装置において、半導体素子１と放熱板３１とを接合する接合材２は導電性樹脂であり、導電性樹脂は、エポキシ樹脂、アクリル樹脂、シリコーンゴムのいずれかと、金属フィラーと、を含む。半導体素子１と放熱板３１とを接合する接合材２として、Ａｇ、Ａｕ、Ｃｕなどの金属フィラーを含む導電性接着剤を用いてもよい。導電性接着剤を用いた際のフィレット部の表面には金属フィラーだけでなく、エポキシ、シリコーン、アクリル樹脂が存在しており、はんだフィレットと比較して第１の封止材７１との密着性がより優れる。そのため、第１の封止材７１が接合材２をより強固に保持することが可能になり、半導体装置の信頼性をより向上させることができる。
また、本実施の形態２における半導体装置において、半導体素子１と放熱板３１とを接合する接合材２は焼結性接合材であってもよい。また、接合材２の表面は多孔質状であってもよい。
半導体素子１と放熱板３１とを接合する接合材２として、溶剤にマイクロサイズの金属粒子、ナノサイズの金属粒子、もしくは、マイクロサイズとナノサイズの金属粒子を混合した焼結金属ペーストを用いても構わない。焼結金属（例えばＡｇ、Ａｕ、Ｃｕなどの）ペーストは、導電性接着剤と同様に約２００℃以下の低温でダイボンド可能であり、加えて焼結後は金属粒子同士が焼結接合し、金属バルクに近い状態になるため、非常に高い接合性、熱伝導性および耐熱性が得られる。結果として、１７５℃以上の高温動作での信頼性を向上することができる。また、金属焼結材を用いた際のフィレット部の表面には、焼結の際に揮発した溶剤が抜けだした跡である空孔が多数形成され、フィレット部がポーラス構造になっている。そのため、ベース板３の開口部８内に注入された第１の封止材７１が、フィレット部の空孔に食い込み、アンカー効果によって密着性が向上する。そのため、第１の封止材７１が接合材２をより強固に保持することが可能になり、半導体装置の信頼性をより向上させることができる。
また、上記、焼結金属ペーストに関して、焼結時に加圧が必要なタイプと加圧の不要なタイプがある。加圧が必要なタイプは、チップ形状の半導体素子１の表面を直接、加圧装置で加圧できないため半導体素子１と加圧装置の加圧部との間に緩衝材を設ける必要があった。また、半導体素子１の表面に異物が少しでも付着していると半導体素子１の傷の原因となるため、加圧が必要なタイプは、表面が繊細な高周波半導体素子用の接合材２としてはあまり向いていない。一方で、加圧が不要なタイプの焼結金属ペーストは、仮焼結をするとペーストのタック性が無くなり、加圧タイプと比較して小さい接合強度がより一層小さくなるため、一度の加熱で焼結を完了させることが望ましい。
＜実施の形態３＞
図１０は、本実施の形態３における半導体装置の断面図である。図１１は、本実施の形態３における半導体装置の平面図である。図１０に示す半導体装置の断面は、図１１の線分Ｃ−Ｃに沿った断面である。なお、図１１において、図の見易さのために第２の封止材７２およびキャップ６を仮想線で記載している。
本実施の形態３においても、実施の形態２と同様にベース基板３の開口部８が第１の封止材７１で封止されている。本実施の形態３ではさらに、図１０に示すように、絶縁層３２の一方主面（即ち上面）の高さ以上まで、開口部８が第１の封止材７１で満たされている。なお、第１の封止材７１は、導電層３３の側面に接触してもよいが、導電層３３の上面に接触しないように配置されている。
図１２は、本実施の形態３における半導体装置の変形例を示す断面図である。図１２に示すように、第２の封止材７２が分割された形状で配置されてもよい。この場合、製造工程において、第２の封止材７２は２回に分けて塗布される。第２の封止材７２は２回に分けて塗布することにより、１回あたりの塗布量を低減できるため、配線部材４を過不足なく封止するための塗布量の調整が容易になる。
なお、本実施の形態３の半導体装置および本実施の形態３の変形例としての半導体装置のその他の構成は、実施の形態２の半導体装置と同じため、説明を省略する。
＜効果＞
本実施の形態３における半導体装置において、絶縁層３２の一方主面の高さ以上まで、開口部８が第１の封止材７１で満たされる。これにより、第１の封止材７１と絶縁層３２の側面３２ａとの接触面積が増大するため、第１の封止材７１と放熱板３１との密着性が向上し、半導体装置の信頼性をより向上させることが可能になる。特に、絶縁層３２をガラスエポキシとし、第１の封止材７１をエポキシ樹脂とした場合。エポキシ樹脂はガラスエポキシと密着性が高いため、第１の封止材７１は、開口部８において絶縁層３２の側面３２ａに良好に接着する。そのため、第１の封止材７１と放熱板３１との密着性がより向上し、半導体装置の信頼性をさらに向上させることが可能になる。
本実施の形態３における密着性向上の効果を確認するため、樹脂密着強度試験（即ちプリンカップ試験）を行った。樹脂密着強度試験においては、ステンレス鋼製のカップ（直径６ｍｍ、高さ４ｍｍ）を、表面をＮｉ又はＡｕでめっきした銅板に搭載してエポキシ樹脂を塗布したものを第１サンプルとした。また、ステンレス鋼製のカップをガラスエポキシ板に搭載してエポキシ樹脂を塗布したものを第２サンプルとした。各サンプルのエポキシ樹脂は推奨の条件にて硬化された。室温と１５０℃の雰囲気のそれぞれにおいて第１サンプルのシェア試験を行った結果、シェア強度は２０ｋｇと１０ｋｇであった。また、室温と１５０℃の雰囲気のそれぞれにおいて第２サンプルのシェア試験を行った結果、シェア強度は４２ｋｇと３８ｋｇであった。上記結果より、エポキシ樹脂のガラスエポキシ板との密着性は、銅板との密着性の２倍以上であることがわかった。また、１５０℃といった高温雰囲気においても高い密着性を維持していることがわかった。上記試験により、第１の封止材７１としてのエポキシ樹脂と、絶縁層３２としてのガラスエポキシとの接触面積を増やすことで、半導体装置の信頼性を向上させることができることを確認できた。
＜実施の形態４＞
図１３は、本実施の形態４における半導体装置の断面図である。図１４は、本実施の形態４における半導体装置の平面図である。図１３に示す半導体装置の断面は、図１４の線分Ｄ−Ｄに沿った断面である。なお、図１４において、図の見易さのために第２の封止材７２およびキャップ６を仮想線で記載している。
本実施の形態４においても、実施の形態２と同様にベース基板３の開口部８が第１の封止樹脂７１で封止されている。本実施の形態４において、第１の封止材７１は、配線部材４に接触しないように半導体素子１の一部を封止している。また、第２の封止材７２は、配線部材４の全体を封止している。
つまり、第１の封止材７１は、半導体素子１の側面と接触しても構わないが、半導体素子１の上面と接触しないように配置されている。ただし、第１の封止材７１が配線部材４の中空部分４ａに接触しない限りは、第１の封止材７１が半導体素子１の上面を覆ってもよい。また、第２の封止材７２は、少なくとも配線部材４の中空部分４ａの全体と接触していればよい。
また、高周波信号を扱う半導体装置において、半導体基板上に能動素子と受動素子を一括して形成可能なＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の一般的な構成の１つとしてコプレーナ線路型ＭＭＩＣが知られている。コプレーナ線路型ＭＭＩＣにおいては、半導体素子１の表面に数μｍ程度の微細なエアブリッジが配置されることがある。後に述べる図１９に示すように、半導体素子１は上面の電極９１，９２間にエアブリッジ存在領域１００が設けられている。このエアブリッジ存在領域１００の上方にエアブリッジが設けられる。配線構造の一つであるエアブリッジをエポキシ樹脂のような硬い樹脂で覆う場合を考える。この場合、硬化後のエポキシ樹脂の硬度、あるいは硬化収縮時に生じるエポキシ樹脂の応力によって微細なエアブリッジが潰されてしまう可能性がある。
このため、図１４に示すように、第１の封止材７１は半導体素子１の表面の全面を覆うのではなく、エアブリッジに接触しないように半導体素子１の上面に接触することなく半導体素子１の一部を封止することが好ましい。
なお、本実施の形態４の半導体装置のその他の構成は、実施の形態２の半導体装置と同じため、説明を省略する。
＜効果＞
本実施の形態４における半導体装置において、第１の封止材７１は、配線部材４の中空部分４ａに接触しないように、半導体素子１の少なくとも一部を封止し、第２の封止材７２は、配線部材４の中空部分４ａの全体と接触する。
硬い封止材と柔らかい封止材が接触している界面においては、温度サイクル試験およびパワーサイクル試験時に封止材のヤング率および熱膨張の差による応力が集中する可能性がある。また、硬い封止材と柔らかい封止材が接着しているとはいえ、界面において外気からの吸湿量が増加する。多量の吸湿によってワイヤが劣化し、ワイヤ断線を加速させる原因となる可能性がある。本実施の形態４では、第２の封止材７２が配線部材の中空部分４ａと接触する。つまり、第１の封止材７１と第２の封止材７２との界面が配線部材４の中空部分４ａに接触しないため、応力による配線部材４の断線を抑制することができる。また、湿気による配線部材４の劣化を抑制することができる。さらに、柔らかい第２の封止材７２で配線部材４の中空部分４ａの全体を封止しているため、配線部材４が受ける応力の影響を緩和することが可能であり、半導体装置の信頼性をより向上させることができる。
＜実施の形態５＞
図１５は、本実施の形態５における半導体装置の平面図である。なお、図１５において、図の見易さのために第２の封止材７２およびキャップ６を仮想線で記載している。実施の形態２では、ベース基板３の開口部８全体を第１の封止材７１で封止した。
一方、本実施の形態５では、図１５に示すように、半導体素子１は平面視で長方形状であり、半導体素子１の四隅および互いに対向する短辺が第１の封止材７１で封止される。また、第１の封止材７１は、半導体素子１の短辺に近い絶縁層３２の側面３２ａにも接触しており、第１の封止材７１は十分な密着強度を有する。なお、本実施の形態５においても、実施の形態４と同様、第１の封止材７１は配線部材４の中空部分４ａに接触しないように配置されるのが望ましい。
図１５に示すように、開口部８の封止材７１で封止されていない部分は、第２の封止材７２で封止される。また、配線部材４も第２の封止材７２で封止される。本実施の形態５の半導体装置のその他の構成は、実施の形態２の半導体装置と同じため、説明を省略する。
＜効果＞
本実施の形態５において、半導体素子１は平面視で長方形状であり、第１の封止材７１は、半導体素子１の四隅を封止し、第１の封止材７１は、平面視で２組の対向する辺のうち、どちらか一方の組の対向する辺に沿って延在する。
従って、第１の封止材７１が、半導体素子１の四隅および２組の対向する辺のうち、どちらか一方の組の対向する辺を封止することにより、第１の封止材７１で半導体素子１の全体を封止する場合と比較して、より少ない封止材で半導体素子１を放熱板３１に対して密着させて固定することが可能である。
一般的に、製造工程においてエポキシ樹脂等の樹脂を基板の凹部に流し込む際に空気が巻き込まれやすい。そのため、エポキシ樹脂が硬化した後に封止部分の内部にボイド即ち気泡が形成されてしまう可能性がある。この対策として例えば、基板を予め温めておいて樹脂の粘度を下げることにより、空気の巻き込みを抑制することができる。また、真空引きの機構を追加することにより、硬化前にボイドを除去することができる。しかしながら、いずれの対策も設備改造による追加の設備投資および製造工程の追加が必要になる。そこで、本実施の形態５のように、開口部８内の必要最低限の箇所にのみ第１の封止材７１を配置することで、封止に用いる第１の封止材７１の量を大幅に低減することができる。配置される第１の封止材７１の量を低減することにより、追加の設備投資および製造工程の追加なしで、第１の封止材７１中にボイドが形成される可能性を低減することができる。
また、本実施の形態５における半導体装置において、第１の封止材７１は、半導体素子１の平面視で２組の対向する辺のうち、辺の長さがより短い組の対向する辺に沿って延在する。図１５に示すように、互いに対向する短辺に沿って第１の封止材７１を配置した場合、互いに対向する長辺に沿って第１の封止材７１を配置した場合と比較して、配置される第１の封止材７１の量が少ない。従って、第１の封止材７１の内部にボイドが発生する可能性をより低減することが可能になる。また、応力が発生する半導体素子１の四隅は第１の封止材７１にて覆われているので、半導体装置の信頼性も十分に確保されている。
＜実施の形態６＞
図１６は、本実施の形態６における半導体装置の平面図である。なお、図１６において、図の見易さのために第２の封止材７２およびキャップ６を仮想線で記載している。実施の形態５では、半導体素子１の四隅および互いに対向する短辺が第１の封止材７１で封止された。一方、本実施の形態６では、半導体素子１の四隅および互いに対向する長辺が第１の封止材７１で封止される。本実施の形態６の半導体装置のその他の構成は、実施の形態５の半導体装置と同じため、説明を省略する。
＜効果＞
本実施の形態６における半導体装置において、第１の封止材７１は、半導体素子１の平面視で２組の対向する辺のうち、辺の長さがより長い組の対向する辺に沿って延在する。本実施の形態６では、互いに対向する短辺に代えて、互いに対向する長辺を第１の封止材７１で封止することにより、少ない量の第１の封止材７１で、半導体素子１および接合材２をより強固に保持することが可能となる。従って、第１の封止材７１の内部にボイドが発生する可能性を低減することと、半導体装置の高い信頼性とを両立することが可能である。
＜実施の形態７＞
図１７は、本実施の形態７における半導体装置の平面図である。図１８は、本実施の形態７における半導体装置の断面図である。図１８に示す半導体装置の断面は、図１７の線分Ｅ−Ｅに沿った断面である。なお、図１７において、図の見易さのために第２の封止材７２およびキャップ６を仮想線で記載している。また、図１９はエアブリッジ存在領域１００を模式的に示す平面図である。図１９において、第１の封止材７１の図示を省略している。
実施の形態５では、半導体素子１の四隅および互いに対向する短辺が第１の封止材７１で封止され、実施の形態６では、半導体素子１の四隅および互いに対向する長辺が第１の封止材７１で封止された。一方、本実施の形態７では、半導体素子１の四隅のみが第１の封止材７１で封止される。
すなわち、実施の形態７の半導体装置は、半導体素子１は平面視で長方形状であり、第１の封止材７１は、半導体素子１の四隅を封止し、第１の封止材７１は、半導体素子１の四隅それぞれで離散し、４箇所存在する。
第１の封止材７１は半導体素子１の四隅それぞれが露出しないように封止されている。また、第１の封止材７１は、必要最低限の半導体素子１の四隅のみを封止しているため、第１の封止材７１が半導体素子１、接合材２、開口部８の内部の放熱板３１と確実に接触している必要がある。
一方、高周波特性の劣化をできるだけ防ぐために、第１の封止材７１は、図１９に示すエアブリッジ存在領域１００に接触しないように封止されることが好ましい。実施の形態７の第１の封止材７１は四隅それぞれで離散して形成されているため、上面電極９１，９２間のエアブリッジ存在領域１００に接触することはなく第１の封止材７１によって半導体素子１を封止することができる。
また、高周波半導体装置に用いられる半導体素子１は、長方形の形状をしていることが多く、正方形と比較して、接合材２を形成するダイボンド処理後の半導体素子１に関し長手方向に沿って傾きが発生しやすい。
図２０は、本実施の形態７の変形例である半導体装置の平面図である。図２１は、本実施の形態７の変形例である半導体装置の断面図である。図２１に示す半導体装置の断面は、図２０の線分Ｆ−Ｆに沿った断面である。なお、図２０において、図の見易さのために第２の封止材７２およびキャップ６を仮想線で記載している。実施の形態７の変形例では、半導体素子１が長手方向に沿って傾く場合を前提とした構造である。
図２０及び図２１に示すように、接合材２は、半導体素子１の平面視で２組の対向する辺のうち、辺の長さがより短い組の対向する一方の辺側の膜厚が、他方の辺側の膜厚より薄くなるように設けられる構造を呈している。すなわち、実施の形態７の変形例において、接合材２は、半導体素子１を平面視して対向する短辺のうち、一方の短辺側の膜厚が、他方の短辺側の膜厚より薄くなるように設けられる構造を前提としている。
本実施の形態７では、第１の封止材７１がディスペンス装置により半導体素子１の４隅に分離して形成されている。すなわち、２つの第１の封止材７１１，７１１及び２つの第１の封止材７１２，７１２により第１の封止材７１を構成している。そして、図２１に示すように、半導体素子１の傾きに対応して第１の封止材７１１，７１２間で塗布量を変化させている。
図２０及び図２１に示すように、半導体素子１の四隅のうち、ダイボンド層である接合材２が比較的薄く形成されている２隅には、形成量となる塗布量が比較的多い第１の封止材７１２を設け、接合材２が比較的厚く形成されている二隅には塗布量が比較的少ない第１の封止材７１１を設けている。
このように、実施の形態７の変形例は、接合材２が比較的薄く形成されている一方の短辺における二隅の第１の封止材７１２の形成量となる塗布量が、接合材２が比較的厚く形成されている他方の短辺における二隅の第１の封止材７１１の塗布量よりも大きいことを特徴としている。すなわち、実施の形態７の変形例において、２つの第１の封止材７１１及び２つの第１の封止材７１２から構成される第１の封止材７１は、一方の短辺側における二隅の形成量が、他方の辺側における二隅の形成量よりも大きくなるように設けられる。
その結果、第１の封止材７１１，７１２間で接合材２に加わる熱応力に対して全体のバランスを取ることが可能になる。また、第１の封止材７１１，７１２の高さが絶縁層３１の形成高さより低く、開口部８内に収まることが望ましい。各部材の物性、サイズによって接合材２に加わる応力は異なるため、シミュレーションなどを用いておおよその応力を事前に想定し、実機での試験によって接合材２に加わる応力を正確に予測した後、各隅において接合材２の厚さに基づき、第１の封止材７１１，７１２それぞれの塗布量を製造前に決定することができる。
実施の形態７の半導体装置のその他の構成は、実施の形態５および実施の形態６の半導体装置と同じため、説明を省略する。
＜効果＞
高周波半導体装置に用いられる半導体素子は、平面視して長方形の形状をしていることが多く、正方形の場合と比較して、接合材２を形成するダイボンド処理後に半導体素子１の長手方向に沿って傾きが発生しやすい。そのため、前述したように、半導体素子１の四隅においてもダイボンド層である接合材２の厚みにバラつきが発生する。一般的に、接合材２の膜厚が厚いと応力緩和性が大きく、接合材２の膜厚が薄いと応力緩和性が小さくなる。そのため、半導体素子１の四隅の接合材２の膜厚がバラつくと、四隅における熱衝撃試験などに対する信頼性もバラついてしまい、最も弱い隅から接合材２が劣化し、信頼性としても最も弱い隅に律速してしまう。
そこで、図２１に示すように、半導体素子１の傾き、すなわち、接合材２の膜厚に対応して第１の封止材７１１，７１２の形成量である塗布量を変えて設定することで、四隅の応力緩和を均一化することが可能になるため、高い信頼性が得られる。
なお、実施の形態７は第１の封止材７１が半導体素子１の４隅それぞれで分離して設けられている。従って、接合材２が、半導体素子１を平面視して対向する４隅それぞれで異なる膜厚で設けられる構造を前提とした場合、接合材２の膜厚に対応して半導体素子１の四隅それぞれにおける第１の封止材７１の塗布量を変えて設定することができる。その結果、実施の形態７の半導体装置は、接合材２が４隅それぞれで異なる膜厚で設けられる場合でも、接合材２の四隅の応力緩和を均一化することができる。
なお、実施の形態１から実施の形態７のそれぞれにおいて、第１の封止材７１は、半導体素子１と直接接触するように半導体素子１の少なくとも一部を封止してもよい。また、第２の封止材７２は、配線部材４と直接接触するように配線部材４を封止してもよい。なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１ 半導体素子、２，５１ 接合材、３ ベース基板、３１ 放熱板、３２ 絶縁層、３２ａ 側面、３３ 導電層、３３１，３３２，３３３，３３４ 導電パターン、３３１ａ，３３３ａ 外部電極部分、３３１ｂ，３３２ａ 配線部材接合部分、４，４１，４２ 配線部材、４ａ 中空部分、５ 電子部品、６ キャップ、６１ 接着剤、７１ 第１の封止材、７２ 第２の封止材、８ 開口部、９，９１，９２ 上面電極、１００ エアブリッジ存在領域。

Claims (20)

  1. 絶縁層と、
    前記絶縁層の一方主面に接合された導電層と、
    前記絶縁層の前記一方主面と上面が同じ方向を向くように配置された半導体素子とを備えた半導体装置であって、
    前記半導体素子の前記上面には上面電極が設けられ、
    前記半導体装置は、
    一端が前記半導体素子の前記上面電極に電気的に接合され、他端が前記導電層に電気的に接合され、中空部分を有する配線部材と、
    第１の封止材と、
    第２の封止材と、
    をさらに備え、
    前記第１の封止材は、前記半導体素子と接触するように前記半導体素子の少なくとも一部を封止し、
    前記第２の封止材は、前記配線部材と接触するように前記配線部材を封止し、
    前記第１の封止材はエポキシ樹脂であり、
    前記第２の封止材はシリコーンゲルであり、
    前記半導体装置は、
    放熱板をさらに備え、
    前記放熱板の一方主面には前記絶縁層の他方主面が接合され、
    前記放熱板の前記一方主面には、前記放熱板が前記絶縁層で覆われていない開口部が設けられ、
    前記開口部において、前記半導体素子の下面が前記放熱板の前記一方主面に接合され、
    前記第１の封止材は、前記半導体素子の少なくとも一部および前記開口部を封止し、
    前記第１の封止材は前記配線部材の一端をさらに封止し、前記第２の封止材は前記配線部材の他端をさらに封止する、
    半導体装置。
  2. 前記絶縁層の前記一方主面の高さ以上まで、前記開口部が前記第１の封止材で満たされる、
    請求項１に記載の半導体装置。
  3. 前記開口部において、前記絶縁層の前記一方主面は前記半導体素子の前記上面よりも高く配置される、
    請求項２に記載の半導体装置。
  4. 前記配線部材の前記第１の封止材に接触している面積よりも、前記配線部材の前記第２の封止材に接触している面積の方が大きい、
    請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 前記配線部材はワイヤである、
    請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 前記第２の封止材の曲げ弾性率は、前記第１の封止材の曲げ弾性率よりも小さい、
    請求項１から請求項５のいずれか一項に記載の半導体装置。
  7. 前記絶縁層はガラスエポキシである、
    請求項１から請求項６のいずれか一項に記載の半導体装置。
  8. 前記半導体素子と前記放熱板とを接合する接合材は導電性樹脂であり、
    前記導電性樹脂は、
    エポキシ樹脂、アクリル樹脂、シリコーンのいずれかと、
    金属フィラーと、
    を含む、
    請求項１から請求項３のいずれか一項に記載の半導体装置。
  9. 前記半導体素子と前記放熱板とを接合する接合材は、焼結性接合材である、
    請求項１から請求項３のいずれか一項に記載の半導体装置。
  10. 前記半導体素子と前記放熱板とを接合する接合材の表面は多孔質状である、
    請求項１から請求項３のいずれか一項に記載の半導体装置。
  11. 絶縁層と、
    前記絶縁層の一方主面に接合された導電層と、
    前記絶縁層の前記一方主面と上面が同じ方向を向くように配置された半導体素子とを備えた半導体装置であって、
    前記半導体素子の前記上面には上面電極が設けられ、
    前記半導体装置は、
    一端が前記半導体素子の前記上面電極に電気的に接合され、他端が前記導電層に電気的に接合され、中空部分を有する配線部材と、
    第１の封止材と、
    第２の封止材と、
    をさらに備え、
    前記第１の封止材は、前記半導体素子と接触するように前記半導体素子の少なくとも一部を封止し、
    前記第２の封止材は、前記配線部材と接触するように前記配線部材を封止し、
    前記第１の封止材はエポキシ樹脂であり、
    前記第２の封止材はシリコーンゲルであり、
    前記半導体装置は、
    放熱板をさらに備え、
    前記放熱板の一方主面には前記絶縁層の他方主面が接合され、
    前記放熱板の前記一方主面には、前記放熱板が前記絶縁層で覆われていない開口部が設けられ、
    前記開口部において、前記半導体素子の下面が前記放熱板の前記一方主面に接合され、
    前記第１の封止材は、前記半導体素子の少なくとも一部および前記開口部を封止し、
    前記第１の封止材は、前記半導体素子の前記上面と接触しないように、前記半導体素子の一部を封止し、
    前記第２の封止材は前記配線部材の一端及び他端を封止する、
    半導体装置。
  12. 前記第１の封止材は、前記配線部材の前記中空部分に接触しないように、前記半導体素子の少なくとも一部を封止し、
    前記第２の封止材は、前記配線部材の前記中空部分の全体と接触する、
    請求項１１に記載の半導体装置。
  13. 前記半導体素子は平面視で長方形状であり、
    前記第１の封止材は、前記半導体素子の四隅を封止し、
    前記第１の封止材は、前記半導体素子の四隅それぞれで離散して存在する、
    請求項１１または請求項１２に記載の半導体装置。
  14. 前記半導体素子と前記放熱板とを接合する接合材をさらに備え、
    前記半導体素子は平面視で長方形状であり、
    前記第１の封止材は、前記半導体素子の四隅を封止しており、
    前記接合材は、前記半導体素子の平面視で２組の対向する辺のうち、辺の長さがより短い組の対向する一方の辺側の膜厚が、他方の辺側の膜厚より薄くなるように設けられ、
    前記第１の封止材は、前記一方の辺側における二隅の形成量が、前記他方の辺側における二隅の形成量よりも大きくなるように設けられる、
    請求項１１または請求項１２に記載の半導体装置。
  15. 前記半導体素子は平面視で長方形状であり、
    前記第１の封止材は、前記半導体素子の四隅を封止し、
    前記第１の封止材は、前記半導体素子の平面視で２組の対向する辺のうち、どちらか一方の組の対向する辺に沿って延在する、
    請求項１１または請求項１２に記載の半導体装置。
  16. 前記第１の封止材は、前記半導体素子の平面視で２組の対向する辺のうち、辺の長さがより短い組の対向する辺に沿って延在する、
    請求項１５に記載の半導体装置。
  17. 前記第１の封止材は、前記半導体素子の平面視で２組の対向する辺のうち、辺の長さがより長い組の対向する辺に沿って延在する、
    請求項１５に記載の半導体装置。
  18. 前記半導体素子は高周波信号の増幅又はスイッチングを行う素子である、
    請求項１から請求項１７のいずれか一項に記載の半導体装置。
  19. 前記半導体素子はワイドバンドギャップ半導体を材料とする、
    請求項１８に記載の半導体装置。
  20. (a) 絶縁層及び前記絶縁層の一方主面に接合された導電層とを有するベース基板を準備するステップと、
    (b) 前記絶縁層の前記一方主面と上面が同じ方向を向くように半導体素子を配置するステップとを備え、前記半導体素子の前記上面に上面電極が設けられ、
    (c) 前記半導体素子の前記上面電極に配線部材の一端を接合し、かつ、前記導電層に前記配線部材の他端を接合するステップと、
    (d) 前記ステップ(c)後に実行され、第１の封止材を用いて、前記半導体素子と接触するように前記半導体素子の少なくとも一部を封止するステップと、
    (e) 前記ステップ(d)後に実行され、第２の封止材によって、前記配線部材と接触するように前記配線部材を封止するステップとをさらに備え、
    前記第１の封止材はエポキシ樹脂であり、
    前記第２の封止材はシリコーンゲルである、
    半導体装置の製造方法。
JP2019503063A 2017-02-28 2018-02-28 半導体装置及びその製造方法 Active JP6719643B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017036976 2017-02-28
JP2017036976 2017-02-28
PCT/JP2018/007504 WO2018159678A1 (ja) 2017-02-28 2018-02-28 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018159678A1 JPWO2018159678A1 (ja) 2019-11-21
JP6719643B2 true JP6719643B2 (ja) 2020-07-08

Family

ID=63370057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019503063A Active JP6719643B2 (ja) 2017-02-28 2018-02-28 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US11004761B2 (ja)
JP (1) JP6719643B2 (ja)
CN (1) CN110326103B (ja)
DE (1) DE112018001053T5 (ja)
WO (1) WO2018159678A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797039B2 (en) * 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
FR3090264B1 (fr) * 2018-12-13 2022-01-07 St Microelectronics Grenoble 2 Procédé de montage de composant
US11387210B2 (en) 2019-03-15 2022-07-12 Fuji Electric Co., Ltd. Semiconductor module and manufacturing method therefor
JP7159464B2 (ja) * 2019-05-16 2022-10-24 Ｎｇｋエレクトロデバイス株式会社 パワー半導体モジュールおよびその製造方法
US11728238B2 (en) * 2019-07-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with heat dissipation films and manufacturing method thereof
JP7280789B2 (ja) * 2019-09-24 2023-05-24 株式会社東芝 パワーモジュール
JP7454129B2 (ja) * 2020-03-18 2024-03-22 富士電機株式会社 半導体装置
US20230067313A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910245A (ja) 1982-07-09 1984-01-19 Hitachi Ltd 樹脂封止半導体装置とその製造法
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JPH0582678A (ja) 1991-09-24 1993-04-02 Sanyo Electric Co Ltd 混成集積回路
US5831836A (en) * 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
JPH07180703A (ja) * 1995-01-12 1995-07-18 Jidosha Denki Kogyo Co Ltd アクチュエータ
JPH098076A (ja) * 1995-06-23 1997-01-10 Sumitomo Metal Mining Co Ltd ボンディングワイヤ
JP3196821B2 (ja) 1997-01-16 2001-08-06 サンケン電気株式会社 樹脂封止型回路装置
JP2000332160A (ja) 1999-05-24 2000-11-30 Sumitomo Metal Electronics Devices Inc キャビティダウン型半導体パッケージ
JP2001267340A (ja) 2000-03-16 2001-09-28 Hitachi Ltd 半導体装置の製造方法
JP4492448B2 (ja) 2005-06-15 2010-06-30 株式会社日立製作所 半導体パワーモジュール
JP5023792B2 (ja) 2007-04-26 2012-09-12 株式会社デンソー 半導体圧力センサ装置
US8354688B2 (en) * 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
WO2012144070A1 (ja) * 2011-04-22 2012-10-26 三菱電機株式会社 半導体装置
JP2013008720A (ja) 2011-06-22 2013-01-10 Panasonic Corp 電子デバイスの製造方法
JP2016081943A (ja) 2014-10-09 2016-05-16 三菱電機株式会社 半導体装置及びその製造方法
JP6791621B2 (ja) * 2015-09-11 2020-11-25 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20210193546A1 (en) 2021-06-24
WO2018159678A1 (ja) 2018-09-07
US11004761B2 (en) 2021-05-11
US20200043822A1 (en) 2020-02-06
CN110326103A (zh) 2019-10-11
CN110326103B (zh) 2023-05-02
JPWO2018159678A1 (ja) 2019-11-21
DE112018001053T5 (de) 2019-12-19

Similar Documents

Publication Publication Date Title
JP6719643B2 (ja) 半導体装置及びその製造方法
JP5535469B2 (ja) 半導体装置の製造方法
US7429790B2 (en) Semiconductor structure and method of manufacture
TWI485817B (zh) 微電子封裝及其散熱方法
US11107746B2 (en) Power semiconductor apparatus and manufacturing method therefor
JP2009513026A (ja) 半導体構造及び組み立て方法
US10312178B2 (en) Semiconductor device
US10262912B2 (en) Semiconductor device
JP6394810B1 (ja) 半導体装置
JP6787180B2 (ja) 半導体装置およびその製造方法
CN109616460B (zh) 电力用半导体装置
JP2013135061A (ja) 半導体装置の製造方法
JP2017092389A (ja) 半導体装置
JP7175095B2 (ja) 半導体装置
JP5954374B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
CN110970372A (zh) 包括具有嵌入式半导体管芯的间隔件的半导体器件组件
WO2020079798A1 (ja) 半導体装置及びその製造方法
JP2014107519A (ja) 半導体装置およびその製造方法
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP2017188635A (ja) パワーモジュールのためのヒートスプレッダー構造体素子
JP2014030059A (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
US20230008518A1 (en) Semiconductor package and manufacturing method therefor
WO2020202972A1 (ja) モジュールおよびその製造方法
JP2023071502A (ja) 半導体装置及び半導体装置の製造方法
WO2015079808A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200616

R150 Certificate of patent or registration of utility model

Ref document number: 6719643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250