WO2021005915A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021005915A1
WO2021005915A1 PCT/JP2020/021510 JP2020021510W WO2021005915A1 WO 2021005915 A1 WO2021005915 A1 WO 2021005915A1 JP 2020021510 W JP2020021510 W JP 2020021510W WO 2021005915 A1 WO2021005915 A1 WO 2021005915A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
resin
electrode
sealing resin
semiconductor
Prior art date
Application number
PCT/JP2020/021510
Other languages
English (en)
French (fr)
Inventor
太朗 井越
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN202080049388.8A priority Critical patent/CN114080672A/zh
Publication of WO2021005915A1 publication Critical patent/WO2021005915A1/ja
Priority to US17/557,165 priority patent/US11990393B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • This disclosure relates to semiconductor devices.
  • the semiconductor device includes a heat generating element, a terminal and a first heat sink electrically and thermally connected to one surface of the heat generating element, and a second heat sink electrically and thermally connected to the other surface of the heat generating element. And a sealing resin body for sealing them. Further, in the first heat sink, the surface opposite to the terminal facing surface is exposed from the sealing resin body. In the second heat sink, the surface opposite to the heat generating element is exposed from the sealing resin body.
  • the semiconductor device needs to be further provided with an insulating member such as a gel in order to secure the electrical insulating property.
  • An object of the present disclosure is to provide a semiconductor device capable of ensuring electrical insulation while ensuring heat dissipation.
  • the semiconductor device includes a semiconductor element, a lead frame, a crosslinked member, and a sealing resin.
  • the semiconductor element has a first electrode exposed on one surface and a second electrode exposed on the opposite surface of one surface.
  • the lead frame includes a mounting portion in which a semiconductor element is mounted and the first electrode is electrically connected, and a mounting portion and a non-mounting portion separated from the mounting portion.
  • the crosslinked member has conductivity and electrically connects the second electrode and the non-mounting portion.
  • the sealing resin has electrical insulation and a thermal conductivity of 2.2 W or more, and covers the semiconductor element, the lead frame, and the crosslinked member in a state where the opposite surface of the mounting surface of the mounting portion is exposed.
  • the crosslinked member is covered with the sealing resin without being exposed, electrical insulation can be ensured. Further, in the above-mentioned semiconductor device, since the thermal conductivity of the sealing resin is 2.2 W or more, heat dissipation can be ensured.
  • FIG. 1 is a plan view showing a schematic configuration of a semiconductor device according to an embodiment.
  • FIG. 2 is a cross-sectional view taken along the line II-II of FIG.
  • FIG. 3 is a graph showing heat dissipation characteristics of the semiconductor device according to the embodiment.
  • FIG. 4 is a cross-sectional view showing a schematic configuration of the semiconductor device according to the first modification.
  • FIG. 5 is a plan view showing a schematic configuration of the semiconductor device in the second modification.
  • the semiconductor device 100 will be described with reference to FIGS. 1, 2 and 3. As shown in FIGS. 1 and 2, the semiconductor device 100 includes two semiconductor elements 1 and 2, two lead frames 30 and 40, two clips 51 and 52, and a sealing resin 7. .. In this embodiment, a semiconductor device 100 including two semiconductor elements 1 and 2 is adopted. Along with this, the semiconductor device 100 includes two lead frames 30 and 40 and two clips 51 and 52. Further, the semiconductor device 100 includes two wires 61 and 62.
  • the present disclosure is not limited to this, and it is sufficient that at least one semiconductor element is provided.
  • the semiconductor device 100 may include the same number of lead frames as the number of semiconductor elements and the same number of clips as the number of semiconductor elements.
  • FIG. 1 a part of the sealing resin 7 is omitted in order to simplify the drawing and make each component easy to understand. That is, in FIG. 1, the portion of the sealing resin 7 that covers the two semiconductor elements 1 and 2, the two lead frames 30 and 40, the two clips 51 and 52, and the two wires 61 and 62 is covered. It is omitted.
  • the semiconductor elements 1 and 2 employ a metal oxide film semiconductor field effect transistor (MOSFET).
  • MOSFET metal oxide film semiconductor field effect transistor
  • IGBT insulated gate bipolar transistor
  • RC reverse conduction
  • the semiconductor elements 1 and 2 for example, one having Si as a main component or one having SiC as a main component can be adopted.
  • the first semiconductor element 1 includes a first substrate 11, a first drain electrode 14 exposed on one surface side of the first substrate 11, a first source electrode 12 exposed on the opposite surface of one surface of the first substrate 11, and a first one. It has a gate electrode 13.
  • the first drain electrode 14 is formed over substantially the entire surface side of the first substrate 11.
  • the first source electrode 12 and the first gate electrode 13 are partially formed on opposite surfaces of the first substrate 11.
  • the first substrate 11 has, for example, a rectangular shape in the XY plane, and has a thickness in the Z direction.
  • the first substrate 11 in which the Y direction is the longitudinal direction and the X direction is the lateral direction is adopted.
  • the semiconductor element 1 may be formed with a temperature sensor, a current sensor, or the like.
  • a pad electrically connected to the temperature sensor and the current sensor is formed on the same surface as the first source electrode 12 and the first gate electrode 13. Further, this pad is arranged side by side with the first gate electrode 13 in the X direction, for example.
  • the second semiconductor element 2 includes a second substrate 21, a second drain electrode exposed on one surface side of the second substrate 21, a second source electrode 22 exposed on the opposite surface of one surface of the second substrate 21, and a second gate. It has an electrode 23.
  • the second semiconductor element 2 has the same configuration as the first semiconductor element 1. Therefore, regarding the second semiconductor element 2, the description of the first semiconductor element 1 can be referred to.
  • the first semiconductor element 1 and the second semiconductor element 2 correspond to semiconductor elements.
  • the first drain electrode 14 and the second drain correspond to the first electrode.
  • the first source electrode 12 and the second source electrode 22 correspond to the second electrode.
  • the first lead frame 30 has a first source terminal 31, a first drain terminal 32, and a first signal terminal 33.
  • the first lead frame 30 for example, one composed mainly of a conductive material as a metal material such as Cu, Fe, or an alloy thereof can be adopted.
  • the first source terminal 31, the first drain terminal 32, and the first signal terminal 33 are separated from each other.
  • the first semiconductor element 1 is mounted on the mounting surface S12. More specifically, the first drain terminal 32 is a portion where the first semiconductor element 1 is mounted and the first drain electrode 14 is electrically connected.
  • the first drain terminal 32 is electrically connected to the first drain electrode 14 via a conductive connecting member such as solder. Therefore, the first semiconductor element 1 is mounted on the first drain terminal 32 by electrically connecting the first drain electrode 14 and the first drain terminal 32 via the conductive connecting member.
  • solder is used as the conductive connecting member.
  • the opposite surface S11 of the mounting surface S12 is exposed from the sealing resin 7. Therefore, the first drain terminal 32 has a function as a heat sink for dissipating heat generated from the first semiconductor element 1 in addition to a function as an electric wiring. Therefore, the opposite surface S11 can be said to be a heat dissipation surface.
  • a flat surface can be adopted for the mounting surface S12 and the opposite surface S11.
  • the first drain terminal 32 corresponds to the mounting portion. Further, the first drain terminal 32 can be said to be an island.
  • the first source terminal 31 is electrically connected to the first source electrode 12 via the first clip 51. As described above, the first source terminal 31 is not mounted with the first semiconductor element 1, and is electrically connected to the first semiconductor element 1 (first source electrode 12) via the first clip 51. There is.
  • the first clip 51 for example, a clip 51 composed mainly of a conductive material such as a metal material such as Cu, Fe or an alloy thereof can be adopted.
  • the first clip 51 includes a first element facing portion 51a facing the first source electrode 12, a first terminal facing portion 51b corresponding to the first source terminal 31, a first element facing portion 51a, and a first terminal facing portion. It has a first connecting portion 51c that connects the 51b.
  • the first element facing portion 51a, the first terminal facing portion 51b, and the first connecting portion 51c are configured as an integral body.
  • the first element facing portion 51a is electrically connected to the first source electrode 12 via solder.
  • the first terminal facing portion 51b is electrically connected to the first source terminal 31 via solder. In this way, in the first semiconductor element 1, the first source electrode 12 and the first source terminal 31 are electrically connected to each other via the first clip 51.
  • a first clip 51 having a rectangular shape in the XY plane and having a thickness in the Z direction is adopted. Further, in the present embodiment, as an example, the first clip 51 in which the first connecting portion 51c faces the end portion of the first semiconductor element 1 and the first drain terminal 32 is adopted. Further, in the present embodiment, as shown in FIG. 2, a first clip 51 having a thickness of the first connecting portion 51c thinner than that of the first element facing portion 51a is adopted.
  • the semiconductor device 100 can easily secure the insulation distance between the first drain terminal 32 and the first clip 51. Further, in the semiconductor device 100, the heat capacity on the first semiconductor element 1 can be increased as compared with the case where the first element facing portion 51a has the same thickness as the first connecting portion 51c, so that the heat dissipation can be improved. ..
  • the first source terminal 31 corresponds to the non-mounting portion. Further, the first clip 51 corresponds to a cross-linking member.
  • the first signal terminal 33 is electrically connected to the first gate electrode 13 via the first wire 61. As described above, the first signal terminal 33 is not mounted with the first semiconductor element 1, and is electrically connected to the first semiconductor element 1 (first gate electrode 13) via the first wire 61. There is.
  • first signal terminal 33 is electrically connected to the first gate electrode 13.
  • the other first signal terminal 33 is electrically connected to a pad electrically connected to the temperature sensor and the current sensor via the first wire 61.
  • the surface to which the first terminal facing portion 51b of the first source terminal 31 is connected and the surface to which the first wire 61 of the first signal terminal 33 is connected are the first drain terminals 32. It is flush with the mounting surface S12 of. That is, the surface of the first source terminal 31 to which the first terminal facing portion 51b is connected and the surface of the first signal terminal 33 to which the first wire 61 is connected are formed on an XY plane passing through the mounting surface S12. It can be said that there is. Similarly, the opposite surface of the first source terminal 31 to which the first terminal facing portion 51b is connected and the opposite surface of the first signal terminal 33 to which the first wire 61 is connected are the first drain terminal 32. It is flush with the opposite side S11.
  • the opposite surface S11 the opposite surface of the first source terminal 31 to which the first terminal facing portion 51b is connected, and the opposite surface of the first signal terminal 33 to which the first wire 61 is connected are. Collectively, it can also be referred to as the opposite surface S11.
  • the second lead frame 40 has a mounting surface and an opposite surface like the first lead frame 30. Therefore, in the following, the portion described as the opposite surface S11 without particular indication indicates the opposite surface S11 of the first lead frame 30 and the second lead frame 40.
  • the second lead frame 40 has a second source terminal 41, a second drain terminal 42, and a second signal terminal 43.
  • the second lead frame 40 has the same configuration as the first lead frame 30. Therefore, regarding the second lead frame 40, the description of the first lead frame 30 can be referred to.
  • the second clip 52 has a second element facing portion 52a, a second terminal facing portion 52b, and a second connecting portion 52c.
  • the second clip 52 has the same configuration as the first clip 51. Therefore, regarding the second clip 52, the description of the first clip 51 can be referred to.
  • the second wire 62 has the same configuration as the first wire 61. Therefore, regarding the second wire 62, the description of the first wire 61 can be referred to.
  • the sealing resin 7 contains an electrically insulating resin and a filler having a higher thermal conductivity than the electrically insulating resin as constituent materials. That is, the sealing resin 7 has a filler embedded in the electrically insulating resin.
  • the electrically insulating resin for example, an epoxy resin or the like can be adopted.
  • the filler inorganic particles such as alumina can be adopted.
  • the sealing resin 7 is formed by, for example, injection molding using a mold.
  • the sealing resin 7 integrally covers the semiconductor elements 1 and 2, the lead frames 30 and 40, the clips 51 and 52, and the wires 61 and 62. It can be said that the sealing resin 7 is sealed while being in contact with them. Further, as described above, the semiconductor elements 1 and 2, the lead frames 30 and 40, the clips 51 and 52, and the wires 61 and 62 shown in FIG. 1 are sealed with the sealing resin 7. There is.
  • the sealing resin 7 has a rectangular shape on the XY plane.
  • the sealing resin 7 has a first surface S1 and a second surface S2 opposite to the first surface S1.
  • a flat surface can be adopted for the first surface S1 and the second surface S2. Further, it can be said that the first surface S1 and the second surface S2 are formed along the XY plane.
  • the sealing resin 7 has semiconductor elements 1 and 2, lead frames 30 and 40, clips 51 and 52, and a wire 61 in a state where the opposite surfaces S11 of the drain terminals 32 and 42 are exposed. , 62 and.
  • the entire area of the opposite surface S11 is exposed from the sealing resin 7.
  • the first surface S1 is formed flush with the opposite surface S11.
  • the sealing resin 7 has electrical insulation and a thermal conductivity of 2.2 W or more.
  • the thermal conductivity of the sealing resin 7 can be adjusted by adjusting the amount and material of the filler. Therefore, the surface resin portion 71, which will be described later, is made of a material having electrical insulation and a thermal conductivity of 2.2 W or more.
  • the sealing resin 7 covers the entire area of the clips 51 and 52 except for the connection points with the lead frames 30 and 40. Therefore, a part of the sealing resin 7 is also formed on the clips 51 and 52. That is, the sealing resin 7 includes the surface layer resin portion 71 formed on the clips 51 and 52.
  • the semiconductor device 100 includes a surface layer resin portion 71 so that the clips 51 and 52 are not exposed from the sealing resin 7. By providing the surface layer resin portion 71 in the semiconductor device 100, the electrical insulation of the clips 51 and 52 can be ensured.
  • the surface resin portion 71 is formed on the surface of the clips 51 and 52 opposite to the semiconductor elements 1 and 2. Further, the surface resin portion 71 is formed on the entire surface of the clips 51 and 52 opposite to the semiconductor elements 1 and 2. Therefore, the second surface S2 and the opposite surface of the clips 51 and 52 facing the semiconductor elements 1 and 2 are surfaces at different positions in the Z direction. The surfaces of the clips 51 and 52 facing the semiconductor elements 1 and 2 are surfaces facing the source electrodes 12 and 22.
  • the surface resin portion 71 has at least one thickness of the particle size of the filler.
  • the sealing resin 7 can be a surface resin portion 71 containing a filler. That is, the sealing resin 7 can secure electrical insulation while maintaining the thermal conductivity of the filler. In other words, the sealing resin 7 can ensure heat dissipation and electrical insulation.
  • the sealing resin 7 has one resin layer formed on the clips 51 and 52. Further, it can be said that the sealing resin 7 contains the surface layer resin portion 71 having a thickness of 1 times or more the particle size of the filler.
  • the surface layer resin portion 71 preferably has a thickness of 0.2 mm or more and 0.6 mm or less.
  • the thickness of the surface layer resin portion 71 is the thickness in the Z direction. Further, the thickness of the surface resin portion 71 can be adjusted by adjusting the size of the cavity of the mold.
  • the thickness of the surface resin portion 71 varies depending on the shape and thickness tolerances of the clips 51 and 52, the solder tolerances formed on both sides of the semiconductor elements 1 and 2, and the plate thickness tolerances of the lead frames 30 and 40. Can be considered.
  • the inventor examined the thickness of the surface layer resin portion 71 in consideration of these tolerances and the process capability when molding the sealing resin 7. Then, it was possible to obtain the result that the thickness of the surface layer resin portion 71 is preferably 0.4 mm ⁇ 0.2 mm. That is, in the semiconductor device 100, by setting the thickness of the surface layer resin portion 71 to 0.4 mm ⁇ 0.2 mm, the surface layer resin portion 71 containing the filler can be easily formed, and heat dissipation and electrical insulation can be ensured.
  • the semiconductor device 100 since the semiconductor device 100 is covered with the sealing resin 7 without exposing the clips 51 and 52, electrical insulation can be ensured. Further, since the semiconductor device 100 has a thermal conductivity of 2.2 W or more for the sealing resin 7, heat dissipation can be ensured. That is, the semiconductor device 100 can secure the electrical insulation and the heat dissipation without providing the electrically insulating heat dissipation gel on the clips 51 and 52. In other words, the semiconductor device 100 can secure electrical insulation and heat dissipation by itself. Therefore, the semiconductor device 100 does not need to guarantee electrical insulation and heat dissipation on the user side such as the delivery destination.
  • the heat dissipation characteristics of the semiconductor device 100 and the semiconductor device of the comparative example were compared by simulation.
  • the horizontal axis represents the thickness of the gel [mm]
  • the vertical axis represents the thermal resistance [° C./W].
  • the temperature of the upper surface of the gel was fixed.
  • the gel is a heat-dissipating gel having electrical insulation.
  • the comparative example has a structure in which a semiconductor device having a double-sided heat dissipation structure is insulated with gel. That is, in the comparative example, an electrically insulating heat-dissipating gel having a thermal conductivity of 3 W is provided on the heat sink.
  • the thermal resistance indicates the thermal resistance of the surface resin portion 71 and the gel. That is, the thermal resistance of the semiconductor device 100 indicates the thermal resistance of the surface resin portion 71 provided on the clips 51 and 52. When the gel is provided on the surface resin portion 71, the thermal resistance of the semiconductor device 100 indicates the thermal resistance between the surface resin portion 71 and the gel.
  • the graph indicated by the diamond-shaped ( ⁇ ) points is a graph showing the heat dissipation characteristics of the comparative example.
  • the graph indicated by the point of the triangle ( ⁇ ) is a graph showing the heat dissipation characteristics of the semiconductor device 100 when the thermal conductivity of the sealing resin 7 is 3 W and the thickness of the surface resin portion 71 is 0.5 mm.
  • the graph shown by the round ( ⁇ ) points is a graph showing the heat dissipation characteristics of the semiconductor device 100 when the thermal conductivity of the sealing resin 7 is 2.2 W and the thickness of the surface resin portion 71 is 0.6 mm. ..
  • the graph indicated by the square ( ⁇ ) point is a graph showing the heat dissipation characteristics of the semiconductor device 100 when the thermal conductivity of the sealing resin 7 is 1 W and the thickness of the surface resin portion 71 is 0.5 mm.
  • the semiconductor device 100 of this embodiment is not provided with a gel. Therefore, the thermal resistance of the semiconductor device 100 becomes a value at a gel thickness of 0 mm. Further, in the semiconductor device 100, as a preferable example as described above, the thermal conductivity of the sealing resin 7 is set to 2.2 W or more.
  • the thermal resistance of the semiconductor device 100 is smaller than about 8 ° C./W, as shown in the graph of the round and triangular points in FIG. Therefore, it can be seen that the semiconductor device 100 can obtain a thermal resistance equal to or lower than that of the comparative example by setting the thermal conductivity of the sealing resin 7 to 2.2 W or more. That is, in the semiconductor device 100, by setting the thermal conductivity of the sealing resin 7 to 2.2 W or more, heat dissipation equal to or higher than that of the comparative example can be obtained.
  • the thermal conductivity of the sealing resin 7 is 2.2 W or more, and the thickness of the surface resin portion 71 is 0.6 mm or less, so that the heat dissipation property is equal to or higher than that of the comparative example. Is obtained.
  • the semiconductor device 100 may be mounted on the printed board 200 and attached to the motor 300 via the gel 400.
  • the printed circuit board 200 wirings and pads made of a conductive member are formed on a substrate made of an electrically insulating resin or the like.
  • the first source terminal 31, the first drain terminal 32, and the first signal terminal 33 are electrically connected to the pad of the printed board 200 via a conductive member such as solder.
  • the motor 300 includes, for example, a housing for accommodating the rotor and the stator in addition to the rotor and the stator.
  • the semiconductor device 100 is attached to the housing of the motor 300, for example.
  • the motor 300 one driven by the semiconductor elements 1 and 2 of the semiconductor device 100 can be adopted.
  • the semiconductor elements 1 and 2 are switching elements of the inverter that drives the motor 300.
  • the motor 300 is adopted as an example of the object to which the semiconductor device 100 is attached.
  • the semiconductor device 100 may be attached to a load (attached object) driven by using the semiconductor elements 1 and 2 as driving elements.
  • the gel 400 is provided on the second surface S2. As the gel 400, the gel as described above can be adopted. However, the semiconductor device 100 has electrical insulation by itself. Therefore, the semiconductor device 100 does not need to secure electrical insulation with the motor 300 by the gel 400. Therefore, the gel 400 can be thinner than the gel used in the comparative example.
  • the semiconductor device 100 can exert the same effect as that of the above embodiment.
  • the semiconductor device 100 may include a printed board 200, a motor 300, and a gel 400.
  • the semiconductor device 110 differs from the semiconductor device 100 in the arrangement of the semiconductor elements 1 and 2.
  • the first semiconductor element 1 and the second semiconductor element 2 may be arranged alternately. That is, in the semiconductor device 110, the second source terminal 41 is arranged adjacent to the first signal terminal 33, and the second signal terminal 43 is arranged adjacent to the first source terminal 31.
  • the semiconductor device 110 can have the same effect as the semiconductor device 100.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体装置は、半導体素子（１）と、リードフレーム（３０）と、架橋部材（５１）と、封止樹脂（７）とを備えている。半導体措置は、一面に露出した第１電極（１４）と、一面の反対面に露出した第２電極（１２）とを有する。リードフレームは、半導体素子が実装され第１電極が電気的に接続された実装部（３２）と、実装部と分割された非実装部（３１）とを含む。架橋部材は導電性を有し、第２電極と非実装部とを電気的に接続している。封止樹脂は、電気的な絶縁性を有し熱伝導率が２．２Ｗ以上であり、実装部の実装面の反対面（Ｓ１１）が露出した状態で、半導体素子及びードフレーム及び架橋部材を覆っている。

Description

半導体装置 関連出願への相互参照
　本出願は、２０１９年７月１０日に出願された日本特許出願番号２０１９－１２８７３２号に基づくもので、ここにその記載内容が参照により組み入れられる。
　本開示は、半導体装置に関する。
　従来、半導体装置の一例として特許文献１に記載された半導体装置がある。半導体装置は、発熱素子と、発熱素子の一方の面に電気的及び熱的に接続されたターミナル及び第１ヒートシンクと、発熱素子の他方の面に電気的及び熱的に接続された第２ヒートシンクと、これらを封止する封止樹脂体と、を備えている。また、第１ヒートシンクは、ターミナルとの対向面の反対面が封止樹脂体から露出している。第２ヒートシンクは、発熱素子との対向面の反対面が封止樹脂体から露出している。
特開２０１５－１３８８４３号公報
　上記半導体装置では、放熱面として、第１ヒートシンクと第２ヒートシンクが封止樹脂体から露出している。このため、半導体装置は、電気絶縁性を確保するために、ゲルなどの絶縁部材をさらに設ける必要がある。
　本開示は、放熱性を確保しつつ、電気絶縁性を確保できる半導体装置を提供することを目的とする。
　本開示の一態様に係る半導体装置は、半導体素子と、リードフレームと、架橋部材と、封止樹脂とを備える。半導体素子は、一面に露出した第１電極と、一面の反対面に露出した第２電極とを有する。リードフレームは、半導体素子が実装され第１電極が電気的に接続された実装部と、実装部と分割された非実装部とを含む。架橋部材は、導電性を有し、第２電極と非実装部とを電気的に接続する。封止樹脂は、電気的な絶縁性を有し熱伝導率が２．２Ｗ以上であり、実装部の実装面の反対面が露出した状態で、半導体素子及びリードフレーム及び架橋部材を覆う。
　このように、上記半導体装置では、架橋部材を露出させることなく封止樹脂で覆っているため、電気的な絶縁性を確保することができる。さらに、上記半導体装置では、封止樹脂の熱伝導率を２．２Ｗ以上としているため、放熱性も確保することができる。
図１は、実施形態における半導体装置の概略構成を示す平面図である。 図２は、図１のＩＩ－ＩＩ線に沿う断面図である。 図３は、実施形態における半導体装置の放熱特性を示すグラフである。 図４は、変形例１における半導体装置の概略構成を示す断面図である。 図５は、変形例２における半導体装置の概略構成を示す平面図である。
　以下において、図面を参照しながら、本開示を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。なお、以下においては、互いに直交する３方向をＸ方向、Ｙ方向、Ｚ方向と示す。
　図１、図２、図３を用いて、半導体装置１００に関して説明する。図１、図２に示すように、半導体装置１００は、二つの半導体素子１、２と、二つのリードフレーム３０、４０と、二つのクリップ５１、５２と、封止樹脂７とを備えている。本実施形態では、二つの半導体素子１、２を備えた半導体装置１００を採用している。これに伴って、半導体装置１００は、二つのリードフレーム３０、４０と、二つのクリップ５１、５２とを備えている。さらに、半導体装置１００は、二つのワイヤ６１、６２を備えている。
　しかしながら、本開示は、これに限定されず、少なくとも一つの半導体素子を備えていればよい。また、半導体装置１００は、半導体素子の個数と同数のリードフレームと、半導体素子の個数と同数のクリップとを備えていればよい。
　なお、図１では、図面を簡略化して、各構成要素をわかりやすくするために、封止樹脂７の一部を省略している。つまり、図１では、封止樹脂７における、二つの半導体素子１、２と、二つのリードフレーム３０、４０と、二つのクリップ５１、５２と、二つのワイヤ６１、６２を覆っている部分を省略している。
　半導体素子１、２は、一例として、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を採用している。しかしながら、本開示は、これに限定されず、半導体素子１、２として絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などであっても採用できる。さらに、半導体素子１、２の一例として、ＩＧＢＴとダイオードを一体化した逆導通（ＲＣ）－ＩＧＢＴを採用することもできる。また、半導体素子１、２は、例えば、Ｓｉを主成分とするものや、ＳｉＣを主成分として構成されたものを採用できる。
　第１半導体素子１は、第１基板１１と、第１基板１１の一面側に露出した第１ドレイン電極１４と、第１基板１１の一面の反対面に露出した第１ソース電極１２及び第１ゲート電極１３とを有している。第１ドレイン電極１４は、第１基板１１の一面側の略全域に形成されている。一方、第１ソース電極１２と第１ゲート電極１３は、第１基板１１の反対面に部分的に形成されている。
　なお、第１基板１１は、ＸＹ平面において例えば矩形状をなしており、Ｚ方向に厚みを有する。本実施形態では、一例として、Ｙ方向が長手方向で、Ｘ方向が短手方向の第１基板１１を採用している。
　半導体素子１は、温度センサや電流センサなどが形成されていてもよい。この場合、半導体素子１は、温度センサや電流センサと電気的に接続されたパッドが、第１ソース電極１２と第１ゲート電極１３と同一面に形成される。また、このパッドは、例えば、Ｘ方向において、第１ゲート電極１３と並んで配置されている。
　第２半導体素子２は、第２基板２１と、第２基板２１の一面側に露出した第２ドレイン電極と、第２基板２１の一面の反対面に露出した第２ソース電極２２及び第２ゲート電極２３とを有している。第２半導体素子２は、第１半導体素子１と同様の構成を有している。このため、第２半導体素子２に関しては、第１半導体素子１の説明を参照できる。
　なお、第１半導体素子１と第２半導体素子２は、半導体素子に相当する。第１ドレイン電極１４と第２ドレインは、第１電極に相当する。第１ソース電極１２と第２ソース電極２２は、第２電極に相当する。
　第１リードフレーム３０は、第１ソース端子３１と、第１ドレイン端子３２と、第１信号端子３３とを有している。第１リードフレーム３０は、例えば、ＣｕやＦｅやその合金等の金属材料の導電性材料を主成分として構成されたものを採用できる。第１ソース端子３１と、第１ドレイン端子３２と、第１信号端子３３は、互いに分割されている。
　第１ドレイン端子３２は、実装面Ｓ１２に第１半導体素子１が実装されている。詳述すると、第１ドレイン端子３２は、第１半導体素子１が実装され、第１ドレイン電極１４が電気的に接続される部位である。第１ドレイン端子３２は、はんだなどの導電性接続部材を介して、第１ドレイン電極１４と電気的に接続されている。よって、第１半導体素子１は、導電性接続部材を介して第１ドレイン電極１４と第１ドレイン端子３２とが電気的に接続されることで、第１ドレイン端子３２に実装される。なお、本実施形態では、導電性接続部材としてはんだを採用する。
　後程説明するが、第１ドレイン端子３２は、実装面Ｓ１２の反対面Ｓ１１が封止樹脂７から露出している。このため、第１ドレイン端子３２は、電気的な配線としての機能に加えて、第１半導体素子１から発せられた熱を放熱するためのヒートシンクとしての機能も有している。よって、反対面Ｓ１１は、放熱面とも言える。実装面Ｓ１２と反対面Ｓ１１は、例えば平坦な面を採用できる。
　なお、第１ドレイン端子３２は、実装部に相当する。また、第１ドレイン端子３２は、アイランドとも言える。
　第１ソース端子３１は、第１クリップ５１を介して、第１ソース電極１２と電気的に接続されている。このように、第１ソース端子３１は、第１半導体素子１が実装されておらず、第１クリップ５１を介して、第１半導体素子１（第１ソース電極１２）と電気的に接続されている。
　第１クリップ５１は、例えば、ＣｕやＦｅやその合金等の金属材料等の導電性材料を主成分として構成されたものを採用できる。第１クリップ５１は、第１ソース電極１２に対向する第１素子対向部５１ａと、第１ソース端子３１に対応する第１端子対向部５１ｂと、第１素子対向部５１ａと第１端子対向部５１ｂとを繋ぐ第１連結部５１ｃとを有している。第１素子対向部５１ａと、第１端子対向部５１ｂと、第１連結部５１ｃとは、一体物として構成されている。
　第１素子対向部５１ａは、はんだを介して、第１ソース電極１２と電気的に接続されている。同様に、第１端子対向部５１ｂは、はんだを介して、第１ソース端子３１と電気的に接続されている。このように、第１半導体素子１は、第１クリップ５１を介して、第１ソース電極１２と第１ソース端子３１とが電気的に接続されている。
　本実施形態では、一例として、ＸＹ平面において例えば矩形状をなしており、Ｚ方向に厚みを有した第１クリップ５１を採用している。また、本実施形態では、一例として、第１連結部５１ｃが第１半導体素子１の端部及び第１ドレイン端子３２に対向する第１クリップ５１を採用している。さらに、本実施形態では、図２に示すように、第１連結部５１ｃの厚みが第１素子対向部５１ａよりも薄い第１クリップ５１を採用している。
　これによって、半導体装置１００は、第１ドレイン端子３２と第１クリップ５１との絶縁距離を確保しやすくなる。さらに、半導体装置１００は、第１素子対向部５１ａが第１連結部５１ｃと同程度の厚みである場合よりも、第１半導体素子１上の熱容量を大きくすることができるため放熱性を向上できる。
　なお、第１ソース端子３１は、非実装部に相当する。また、第１クリップ５１は、架橋部材に相当する。
　第１信号端子３３は、第１ワイヤ６１を介して、第１ゲート電極１３と電気的に接続されている。このように、第１信号端子３３は、第１半導体素子１が実装されておらず、第１ワイヤ６１を介して、第１半導体素子１（第１ゲート電極１３）と電気的に接続されている。
　また、本実施形態では、複数の第１信号端子３３が形成された例を採用している。よって、一つの第１信号端子３３は、第１ゲート電極１３と電気的に接続されている。そして、他の第１信号端子３３は、温度センサや電流センサと電気的に接続されたパッドと、第１ワイヤ６１を介して電気的に接続されている。
　なお、第１リードフレーム３０は、第１ソース端子３１における第１端子対向部５１ｂが接続される面、及び第１信号端子３３における第１ワイヤ６１が接続される面が、第１ドレイン端子３２の実装面Ｓ１２と面一となっている。つまり、第１ソース端子３１における第１端子対向部５１ｂが接続される面、及び第１信号端子３３における第１ワイヤ６１が接続される面は、実装面Ｓ１２を通るＸＹ平面上に形成されていると言える。同様に、第１ソース端子３１における第１端子対向部５１ｂが接続される面の反対面、及び第１信号端子３３における第１ワイヤ６１が接続される面の反対面は、第１ドレイン端子３２の反対面Ｓ１１と面一となっている。
　よって、反対面Ｓ１１と、第１ソース端子３１における第１端子対向部５１ｂが接続される面の反対面と、及び第１信号端子３３における第１ワイヤ６１が接続される面の反対面は、まとめて反対面Ｓ１１とも称することもできる。
　さらに、第２リードフレーム４０は、第１リードフレーム３０と同様、実装面と反対面とを有している。よって、以下において、特に断りなく反対面Ｓ１１と記載している箇所は、第１リードフレーム３０と第２リードフレーム４０の反対面Ｓ１１を示している。
　第２リードフレーム４０は、第２ソース端子４１と、第２ドレイン端子４２と、第２信号端子４３とを有している。第２リードフレーム４０は、第１リードフレーム３０と同様の構成を有している。このため、第２リードフレーム４０に関しては、第１リードフレーム３０の説明を参照できる。
　第２クリップ５２は、第２素子対向部５２ａと、第２端子対向部５２ｂと、第２連結部５２ｃとを有している。第２クリップ５２は、第１クリップ５１と同様の構成を有している。このため、第２クリップ５２に関しては、第１クリップ５１の説明を参照できる。
　第２ワイヤ６２は、第１ワイヤ６１と同様の構成を有している。このため、第２ワイヤ６２に関しては、第１ワイヤ６１の説明を参照できる。
　封止樹脂７は、構成材料として電気絶縁性樹脂と、電気絶縁性樹脂よりも熱伝導率が高いフィラーとを含んでいる。つまり、封止樹脂７は、電気絶縁性樹脂にフィラーが埋設されている。電気絶縁性樹脂は、例えばエポキシ系樹脂などを採用できる。一方、フィラーは、アルミナなど無機物粒子を採用できる。封止樹脂７は、例えば金型を用いた射出成型などで形成される。
　封止樹脂７は、半導体素子１、２と、リードフレーム３０、４０と、クリップ５１、５２と、ワイヤ６１、６２とを一体的に覆っている。封止樹脂７は、これらと接しつつ封止していると言える。また、上記のように、図１で図示している、半導体素子１、２と、リードフレーム３０、４０と、クリップ５１、５２と、ワイヤ６１、６２は、封止樹脂７で封止されている。そして、封止樹脂７は、ＸＹ平面において矩形状をなしている。
　封止樹脂７は、図２に示すように、第１表面Ｓ１と、第１表面Ｓ１の反対面の第２表面Ｓ２とを有している。第１表面Ｓ１と第２表面Ｓ２は、例えば平坦な面を採用できる。また、第１表面Ｓ１と第２表面Ｓ２は、ＸＹ平面に沿って形成されていると言える。
　封止樹脂７は、図２に示すように、ドレイン端子３２、４２の反対面Ｓ１１が露出した状態で、半導体素子１、２と、リードフレーム３０、４０と、クリップ５１、５２と、ワイヤ６１、６２とを覆っている。リードフレーム３０、４０は、反対面Ｓ１１の全域が封止樹脂７から露出している。第１表面Ｓ１は、反対面Ｓ１１と面一に形成されている。
　封止樹脂７は、電気的な絶縁性を有し熱伝導率が２．２Ｗ以上である。封止樹脂７は、フィラーの量や材料によって、熱伝導率を調整することができる。よって、後程説明する表層樹脂部７１は、電気的な絶縁性を有し熱伝導率が２．２Ｗ以上の材料によって構成されている。
　封止樹脂７は、クリップ５１、５２におけるリードフレーム３０、４０との接続箇所を除く全域を覆っている。よって、封止樹脂７は、クリップ５１、５２上にも一部が形成されている。つまり、封止樹脂７は、クリップ５１、５２上に形成された表層樹脂部７１を含んでいる。半導体装置１００は、クリップ５１、５２が封止樹脂７から露出しないように、表層樹脂部７１を備えている。半導体装置１００は、表層樹脂部７１を備えることで、クリップ５１、５２の電気絶縁性を確保することができる。
　表層樹脂部７１は、クリップ５１、５２における半導体素子１、２とは反対側の面上に形成されている。また、表層樹脂部７１は、クリップ５１、５２における半導体素子１、２とは反対側の面の全域に形成されている。よって、第２表面Ｓ２と、クリップ５１、５２における半導体素子１、２との対向面の反対面とは、Ｚ方向における異なる位置の面である。なお、クリップ５１、５２における半導体素子１、２との対向面は、ソース電極１２、２２と対向する面である。
　表層樹脂部７１は、少なくともフィラーの粒径の１倍の厚みを有する。これによって、封止樹脂７は、フィラーを含んだ表層樹脂部７１とすることができる。つまり、封止樹脂７は、フィラーによる熱伝導率を維持しつつ、電気絶縁性を確保することができる。言い換えると、封止樹脂７は、放熱性と電気絶縁性を確保することができる。
　なお、表層樹脂部７１の厚みがフィラーの粒径程度の場合、封止樹脂７は、クリップ５１、５２上に１層の樹脂層が形成されていると言える。また、封止樹脂７は、フィラーの粒径の１倍以上の厚みを有する表層樹脂部７１を含んでいるとも言える。
　また、表層樹脂部７１は、厚みが０．２ｍｍ以上で、且つ、０．６ｍｍ以下とすると好ましい。表層樹脂部７１の厚みは、Ｚ方向の厚みである。また、表層樹脂部７１の厚みは、金型のキャビティ（空洞）のサイズによって調整することができる。
　よって、表層樹脂部７１の厚みは、クリップ５１、５２の形状及び板厚の公差、半導体素子１、２の両面に形成されたはんだの公差、リードフレーム３０、４０の板厚公差によって変動することが考えられる。発明者は、これらの公差と、封止樹脂７を成型する際の工程能力などを考慮して表層樹脂部７１の厚みを検討した。そして、表層樹脂部７１の厚みは、０．４ｍｍ±０．２ｍｍとすることが好ましいという結果を得ることができた。つまり、半導体装置１００は、表層樹脂部７１の厚みを０．４ｍｍ±０．２ｍｍとすることで、フィラーを含む表層樹脂部７１を形成しやすく、放熱性と電気絶縁性を確保できる。
　なお、本実施形態では、図２に示すように、反対面Ｓ１１から凹んだ部位が形成されたリードフレーム３０、４０を採用している。このため、封止樹脂７は、リードフレーム３０、４０と、第１表面Ｓ１との間にも形成されている。しかしながら、本開示は、これに限定されない。
　以上のように、半導体装置１００は、クリップ５１、５２を露出させることなく封止樹脂７で覆っているため、電気的な絶縁性を確保することができる。さらに、半導体装置１００は、封止樹脂７の熱伝導率を２．２Ｗ以上としているため、放熱性も確保することができる。つまり、半導体装置１００は、クリップ５１、５２上に、電気絶縁性の放熱ゲルなどを設けることなく、電気絶縁性と放熱性を確保することができる。言い換えると、半導体装置１００は、半導体装置１００単体で電気絶縁性と放熱性を確保することができる。このため、半導体装置１００は、納品先などのユーザ側で電気絶縁性と放熱性を保証する必要がない。
　さらに、図３に示すように、シミュレーションによって、半導体装置１００と比較例の半導体装置（以下、単に比較例）との放熱特性を比較した。図３は、横軸にゲルの厚み［ｍｍ］をとり、縦軸に熱抵抗［℃／Ｗ］をとっている。このシミュレーションでは、ゲル上面の温度を固定した状態で行った。ゲルは、電気絶縁性を有した放熱ゲルである。
　比較例は、両面放熱構造の半導体装置をゲルで絶縁した構造を有する。つまり、比較例は、ヒートシンク上に熱伝導率３Ｗの電気絶縁性の放熱ゲルが設けられたものである。
　また、熱抵抗は、表層樹脂部７１やゲルにおける熱抵抗を示している。つまり、半導体装置１００の熱抵抗は、クリップ５１、５２上に設けられた表層樹脂部７１の熱抵抗を示している。また、表層樹脂部７１上にゲルが設けられている場合、半導体装置１００の熱抵抗は、表層樹脂部７１とゲルの熱抵抗を示している。
　菱形（◇）のポイントで示すグラフは、比較例の放熱特性を示すグラフである。三角形（△）のポイントで示すグラフは、封止樹脂７の熱伝導率が３Ｗで、表層樹脂部７１の厚みが０．５ｍｍの場合の半導体装置１００の放熱特性を示すグラフである。丸形（○）のポイントで示すグラフは、封止樹脂７の熱伝導率が２．２Ｗで、表層樹脂部７１の厚みが０．６ｍｍの場合の半導体装置１００の放熱特性を示すグラフである。四角（□）のポイントで示すグラフは、封止樹脂７の熱伝導率が１Ｗで、表層樹脂部７１の厚みが０．５ｍｍの場合の半導体装置１００の放熱特性を示すグラフである。
　本実施形態の半導体装置１００は、ゲルが設けられていない。このため、半導体装置１００の熱抵抗は、ゲル厚０ｍｍにおける値となる。また、半導体装置１００は、上記のように好ましい例として、封止樹脂７の熱伝導率を２．２Ｗ以上としている。
　よって、半導体装置１００の熱抵抗は、図３における丸形及び三角のポイントのグラフに示すように、８℃／Ｗ程度よりも小さいことがわかる。従って、半導体装置１００は、封止樹脂７の熱伝導率を２．２Ｗ以上とすることで、比較例と同程度、もしくは、それ以下の熱抵抗を得られることがわかる。つまり、半導体装置１００は、封止樹脂７の熱伝導率を２．２Ｗ以上とすることで、比較例と同程度、もしくは、それ以上の放熱性が得られる。さらに、半導体装置１００は、封止樹脂７の熱伝導率を２．２Ｗ以上、表層樹脂部７１の厚みを０．６ｍｍ以下とすることで、比較例と同程度、もしくは、それ以上の放熱性が得られる。
　以上、本開示の好ましい実施形態について説明した。しかしながら、本開示は、上記実施形態に何ら制限されることはなく、本開示の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本開示のその他の形態として、変形例１、２に関して説明する。上記実施形態及び変形例１、２は、夫々単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本開示は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。
　（変形例１）
　半導体装置１００は、図４に示すように、プリント板２００に実装され、且つ、ゲル４００を介してモータ３００に取り付けられてもよい。プリント板２００は、電気絶縁性の樹脂などからなる基板に、導電性部材からなる配線やパッドが形成されている。半導体装置１００は、第１ソース端子３１、第１ドレイン端子３２、第１信号端子３３がはんだなどの導電性部材を介して、プリント板２００のパッドに電気的に接続されている。
　モータ３００は、例えば、ロータやステータに加えて、これらを収容するハウジングなどを備えている。半導体装置１００は、例えば、モータ３００にハウジングに取り付けられる。
　モータ３００は、半導体装置１００の半導体素子１、２によって駆動されるものを採用できる。この場合、半導体素子１、２は、モータ３００を駆動するインバータのスイッチング素子である。なお、本実施形態では、半導体装置１００が取り付けられる対象の一例としてモータ３００を採用した。しかしながら、本開示は、これに限定されない。半導体装置１００は、半導体素子１、２を駆動素子として駆動される負荷（被取付対象）に取り付けられていてもよい。
　ゲル４００は、第２表面Ｓ２上に設けられる。ゲル４００は、上記のようなゲルを採用することができる。しかしながら、半導体装置１００は、単体で電気絶縁性を有している。このため、半導体装置１００は、ゲル４００によってモータ３００との電気絶縁性を確保する必要がない。よって、ゲル４００は、比較例で用いられるゲルよりも厚みを薄くすることができる。
　当然ながら、半導体装置１００は、上記実施形態と同様の効果を奏することができる。なお、半導体装置１００は、プリント板２００、モータ３００、ゲル４００を備えていてもよい。
　（変形例２）
　図５に示すように、半導体装置１１０は、半導体素子１、２の配置が半導体装置１００と異なる。半導体装置１１０は、第１半導体素子１と第２半導体素子２を交互配置してもよい。つまり、半導体装置１１０は、第１信号端子３３に隣り合って第２ソース端子４１が配置され、第１ソース端子３１に隣り合って第２信号端子４３が配置されている。半導体装置１１０は、半導体装置１００と同様の効果を奏することができる。

Claims (3)

  1. 　一面に露出した第１電極（１４）と、前記一面の反対面に露出した第２電極（１２、２２）とを有する半導体素子（１、２）と、
    　前記半導体素子が実装され前記第１電極が電気的に接続された実装部（３２、４２）と、前記実装部と分割された非実装部（３１、４１）とを含むリードフレーム（３０、４０）と、
    　前記第２電極と前記非実装部とを電気的に接続している導電性の架橋部材（５１、５２）と、
    　電気的な絶縁性を有し熱伝導率が２．２Ｗ以上であり、前記実装部の実装面（Ｓ１２）の反対面（Ｓ１１）が露出した状態で、前記半導体素子及び前記リードフレーム及び前記架橋部材を覆う封止樹脂（７）と、を備えている半導体装置。
  2. 　前記封止樹脂は、構成材料として電気絶縁性樹脂と前記電気絶縁性樹脂よりも熱伝導率が高いフィラーとを含み、前記架橋部材上に形成された表層樹脂部（７１）を有し、
    　前記表層樹脂部は、少なくとも前記フィラーの粒径の１倍の厚みを有する請求項１に記載の半導体装置。
  3. 　前記封止樹脂は、構成材料として電気絶縁性樹脂と前記電気絶縁性樹脂よりも熱伝導率が高いフィラーとを含み、前記架橋部材上に形成された表層樹脂部（７１）を有し、
    　前記表層樹脂部は、０．２ｍｍ以上で、且つ、０．６ｍｍ以下の厚みである請求項１に記載の半導体装置。
PCT/JP2020/021510 2019-07-10 2020-06-01 半導体装置 WO2021005915A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080049388.8A CN114080672A (zh) 2019-07-10 2020-06-01 半导体装置
US17/557,165 US11990393B2 (en) 2019-07-10 2021-12-21 Semiconductor device including resin with a filler for encapsulating bridge member connected to a substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019128732A JP7359581B2 (ja) 2019-07-10 2019-07-10 半導体装置
JP2019-128732 2019-07-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/557,165 Continuation US11990393B2 (en) 2019-07-10 2021-12-21 Semiconductor device including resin with a filler for encapsulating bridge member connected to a substrate

Publications (1)

Publication Number Publication Date
WO2021005915A1 true WO2021005915A1 (ja) 2021-01-14

Family

ID=74114633

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/021510 WO2021005915A1 (ja) 2019-07-10 2020-06-01 半導体装置

Country Status (4)

Country Link
US (1) US11990393B2 (ja)
JP (1) JP7359581B2 (ja)
CN (1) CN114080672A (ja)
WO (1) WO2021005915A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114485946B (zh) 2020-11-12 2023-09-08 精工爱普生株式会社 测色装置
JP7399149B2 (ja) 2021-11-02 2023-12-15 アオイ電子株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016837A (ja) * 2007-04-27 2013-01-24 Renesas Electronics Corp 半導体装置
JP2014082384A (ja) * 2012-10-17 2014-05-08 Renesas Electronics Corp 半導体装置およびその製造方法
WO2017138092A1 (ja) * 2016-02-09 2017-08-17 三菱電機株式会社 電力用半導体装置及びその製造方法
JP2019075523A (ja) * 2017-10-19 2019-05-16 株式会社デンソー 半導体モジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090545A1 (en) * 2005-10-24 2007-04-26 Condie Brian W Semiconductor device with improved encapsulation
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
US20130009300A1 (en) * 2010-03-31 2013-01-10 Renesas Electronics Corporation Semiconductor device and method for manufacturing same
JP2012069640A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及び電力用半導体装置
JP2012227229A (ja) * 2011-04-15 2012-11-15 Denso Corp 半導体装置
JP5919511B2 (ja) 2012-05-16 2016-05-18 パナソニックＩｐマネジメント株式会社 電力用半導体モジュール
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
JP2015138843A (ja) 2014-01-21 2015-07-30 株式会社デンソー 半導体装置及びその製造方法
JP6448418B2 (ja) * 2015-03-09 2019-01-09 三菱電機株式会社 電力用半導体装置
JP7131903B2 (ja) * 2017-12-08 2022-09-06 ローム株式会社 半導体パッケージ
JP7150461B2 (ja) * 2018-04-24 2022-10-11 ローム株式会社 半導体装置
JP7088132B2 (ja) * 2019-07-10 2022-06-21 株式会社デンソー 半導体装置及び電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016837A (ja) * 2007-04-27 2013-01-24 Renesas Electronics Corp 半導体装置
JP2014082384A (ja) * 2012-10-17 2014-05-08 Renesas Electronics Corp 半導体装置およびその製造方法
WO2017138092A1 (ja) * 2016-02-09 2017-08-17 三菱電機株式会社 電力用半導体装置及びその製造方法
JP2019075523A (ja) * 2017-10-19 2019-05-16 株式会社デンソー 半導体モジュール

Also Published As

Publication number Publication date
JP2021015856A (ja) 2021-02-12
US11990393B2 (en) 2024-05-21
JP7359581B2 (ja) 2023-10-11
CN114080672A (zh) 2022-02-22
US20220115307A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
JP7158392B2 (ja) パワー半導体モジュール
JPWO2014097798A1 (ja) 半導体装置
US11990393B2 (en) Semiconductor device including resin with a filler for encapsulating bridge member connected to a substrate
US10959333B2 (en) Semiconductor device
US20150380331A1 (en) Semiconductor device
US10163752B2 (en) Semiconductor device
US11315850B2 (en) Semiconductor device
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
TW201803049A (zh) 半導體裝置的散熱結構
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
JP2010177619A (ja) 半導体モジュール
WO2022138068A1 (ja) 半導体パッケージおよびこれを用いた電子装置
JP6521754B2 (ja) 半導体装置
US20230343770A1 (en) Semiconductor module
US20230335448A1 (en) Semiconductor apparatus
WO2024111367A1 (ja) 半導体装置
JP7103256B2 (ja) 半導体装置
WO2023047890A1 (ja) 半導体モジュール
US11257732B2 (en) Semiconductor module and semiconductor device
US20220399241A1 (en) Semiconductor device
WO2022255048A1 (ja) 半導体装置
WO2023199808A1 (ja) 半導体装置
JP2023134143A (ja) 半導体モジュール、半導体装置、及び車両
JP2022007343A (ja) パワーモジュール
JP2021158197A (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20837583

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20837583

Country of ref document: EP

Kind code of ref document: A1