JP2018006492A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2018006492A JP2018006492A JP2016129536A JP2016129536A JP2018006492A JP 2018006492 A JP2018006492 A JP 2018006492A JP 2016129536 A JP2016129536 A JP 2016129536A JP 2016129536 A JP2016129536 A JP 2016129536A JP 2018006492 A JP2018006492 A JP 2018006492A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- lead frame
- semiconductor device
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
Abstract
【課題】半導体チップ全面に均一な荷重をかけることができ、半導体チップの表裏面の接合部を同時に加圧接合することが可能な半導体装置を得る。【解決手段】半導体装置は、基板と、基板上に搭載され、表面電極および表面電極の反対側に裏面電極を有する半導体チップと、半導体チップの表面電極に対向して配置されたリードフレームと、基板と半導体チップの裏面電極との間に形成された第1の接合部と、半導体チップの表面電極とリードフレームとの間に形成された第2の接合部と、を備え、リードフレームは、第2の接合部を介して表面電極と接続された電極部と、電極部間を連結するブリッジ部と、電極部の上面に形成された樹脂層とを有しており、樹脂層は、ブリッジ部の下面および電極部の下面における表面電極と接合されない部分に形成されたものである。【選択図】図5
Description
この発明は、半導体装置及び半導体装置の製造方法に関するものであり、例えば、半導体チップと基板、半導体チップと外部端子とを電気的に接続した半導体装置及び半導体装置の製造方法に関するものである。
従来、モータのインバータ制御などに用いられる電力変換用半導体装置には、IGBT(Insulated Gate Bipolar Transistor)、ダイオード、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)などの縦型半導体チップが搭載されている。半導体チップの表裏面には、金属メタライズによる電極が形成されており、一般的な半導体装置の場合、半導体チップの裏面電極と基板とがはんだ接合部を介して接続されている。
このようなパワーモジュールに用いられる接合材料は、半導体チップの発熱量が増大する傾向にあるため高耐熱性能が望まれている。しかしながら、鉛フリーでかつ高耐熱性能を有するはんだ材は現状見出されていない。こうした中、はんだに代わり、金属粒子の焼結現象を利用した接合方法のパワーモジュールへの適用が検討されている。焼結接合技術に用いる接合材料は、金属粒子と有機成分から構成されている。この焼結接合材料は、金属粒子の焼結現象によって形成される多孔質形状の接合層により、被接合部材との金属結合を達成するものである。特許文献1では、1〜100nmのAgナノ粒子を含む接合材料を用いて、半導体チップの裏面電極を基板に接合する形態が用いられている。
上述の接合技術は、接合部の緻密化を十分に達成するために加圧力が必要である点が従来のはんだ接合と大きく異なる点である。この接合技術を用いる場合は、半導体チップの端部まで均一に加圧をかける必要がある。
焼結接合時に、半導体チップの端部まで均一に圧力がかからない場合は、接合部において接合不良が発生する恐れがある。半導体チップの裏面電極と基板とを接合する接合部と、半導体チップの表面電極とリードフレームとを接合する接合部とは、一般に接合面の形状が異なっている。そのため、従来は、各接合部に対して均一に加圧するために、半導体チップ表面に使い捨ての樹脂製クッション材を用いて圧力が均一になるように工夫を要していた。また、その樹脂製クッション材としては、耐熱性、適度な硬さの観点から、高価なフッ素樹脂板を用いていた。
焼結接合時に、半導体チップの端部まで均一に圧力がかからない場合は、接合部において接合不良が発生する恐れがある。半導体チップの裏面電極と基板とを接合する接合部と、半導体チップの表面電極とリードフレームとを接合する接合部とは、一般に接合面の形状が異なっている。そのため、従来は、各接合部に対して均一に加圧するために、半導体チップ表面に使い捨ての樹脂製クッション材を用いて圧力が均一になるように工夫を要していた。また、その樹脂製クッション材としては、耐熱性、適度な硬さの観点から、高価なフッ素樹脂板を用いていた。
しかしながら、特許文献1に示された半導体装置及び半導体装置の製造方法では、接合する時に半導体チップ全面に均一な加圧力を得るため、製造時に使い捨てのクッション材を使用しなければならず、生産性が悪く、コストが高くなる問題があった。
この発明は、上述のような問題点を解決するためになされたものであり、別途クッション材を使わなくても、半導体チップ全面に均一な荷重をかけることができ、半導体チップの表裏面の接合部を同時に加圧接合することが可能な半導体装置及び半導体装置の製造方法を得ることを目的としている。
この発明に係る半導体装置は、基板と、前記基板上に搭載され、表面電極および前記表面電極の反対側に裏面電極を有する半導体チップと、前記半導体チップの前記表面電極に対向して配置されたリードフレームと、前記基板と前記半導体チップの前記裏面電極との間に形成された第1の接合部と、前記半導体チップの前記表面電極と前記リードフレームとの間に形成された第2の接合部と、を備え、前記リードフレームは、前記第2の接合部を介して前記表面電極と接続された電極部と、前記電極部間を連結するブリッジ部と、前記電極部の上面に形成された樹脂層とを有しており、前記樹脂層は、前記ブリッジ部の下面および前記電極部の下面における前記表面電極と接合されない部分に形成されたものである。
また、この発明に係る半導体装置の製造方法は、絶縁基板上あるいは半導体チップの裏面側に焼結接合材料を供給する工程と、前記半導体チップの前記裏面側と反対側の表面側、あるいは樹脂層を有するリードフレームの電極部下面に焼結接合材料を供給する工程と、前記絶縁基板、前記半導体チップ、前記リードフレームを載置し、加熱加圧により接合する工程と、を備えたものである。
また、この発明に係る半導体装置の製造方法は、絶縁基板上あるいは半導体チップの裏面側に焼結接合材料を供給する工程と、前記半導体チップの前記裏面側と反対側の表面側、あるいは樹脂層を有するリードフレームの電極部下面に焼結接合材料を供給する工程と、前記絶縁基板、前記半導体チップ、前記リードフレームを載置し、加熱加圧により接合する工程と、を備えたものである。
この発明による半導体装置及び半導体装置の製造方法によれば、接合時に加圧のかかるリードフレームの部分に樹脂層が形成されているので、別途クッション材を使わなくても、半導体チップ全面に均一な荷重をかけることができ、半導体チップの表裏面の接合部を同時に加圧接合することができる。
実施の形態1.
以下、図面に基づいてこの発明の実施の形態1について説明する。なお、各図面において、同一符号は同一あるいは相当部分を示す。
図1は、この発明の実施の形態1に係る半導体装置を模式的に示す斜視図であり、具体的には、半導体装置1における接合前のリードフレーム5と絶縁基板4を示す斜視図である。図1において、1Aはリードフレーム5の斜視図であり、1Bは絶縁基板4の斜視図である。また、図2は、この発明の実施の形態1に係る半導体装置を模式的に示す斜視図であり、図1の半導体装置1におけるリードフレーム5から樹脂層5cを非表示とした状態を示す斜視図である。図2において、2Aはリードフレーム5の斜視図であり、2Bは絶縁基板4の斜視図である。さらにまた、図3は、この発明の実施の形態1に係る半導体装置を模式的に示す斜視図であり、リードフレーム5と絶縁基板4が接合された状態を示す斜視図である。
以下、図面に基づいてこの発明の実施の形態1について説明する。なお、各図面において、同一符号は同一あるいは相当部分を示す。
図1は、この発明の実施の形態1に係る半導体装置を模式的に示す斜視図であり、具体的には、半導体装置1における接合前のリードフレーム5と絶縁基板4を示す斜視図である。図1において、1Aはリードフレーム5の斜視図であり、1Bは絶縁基板4の斜視図である。また、図2は、この発明の実施の形態1に係る半導体装置を模式的に示す斜視図であり、図1の半導体装置1におけるリードフレーム5から樹脂層5cを非表示とした状態を示す斜視図である。図2において、2Aはリードフレーム5の斜視図であり、2Bは絶縁基板4の斜視図である。さらにまた、図3は、この発明の実施の形態1に係る半導体装置を模式的に示す斜視図であり、リードフレーム5と絶縁基板4が接合された状態を示す斜視図である。
また、図4は、この発明の実施の形態1に係る半導体装置の接合前の状態を示す断面図であり、4Aは、リードフレーム5の断面図であり、4Bは、絶縁基板4の断面図である。さらにまた、図5は、図3のA−A線の断面図であり、リードフレーム5と絶縁基板4を接合した後の状態を示す。また、図6は、この発明の実施の形態1に係る半導体装置を模式的に示す平面図である。また、図7は、この発明の実施の形態1に係る半導体装置のリードフレームを下から見た状態を示す斜視図であり、図8は、図7のリードフレーム5における樹脂層5cを非表示とした状態を示す斜視図である。また、図9は、図7のB−B線の断面図である。
図1〜図3に示すように、この発明の実施の形態1に係る半導体装置1は、絶縁基板4上に半導体チップであるMOSFET(Metal-Oxide Semiconductor Field-Effect Transistor)2と半導体チップであるショットキーバリアダイオード(Schottky Barrior Diode:SBD)3を備えている。絶縁基板4は、絶縁層42の両側に電極41、43が形成されている。電極41、43は、例えば、Cuから成る電極である。
また、リードフレーム5は、MOSFET2およびショットキーバリアダイオード3の表面電極と接合される電極部5aと、電極部5a間を接続するブリッジ部5bとを備えている。さらに、リードフレーム5には、電極部5aの上面とブリッジ部5bの下面に樹脂層5cが形成されている。また、後述するが、電極部5aの下面であって表面電極と接合されない部分においても樹脂層5cが形成されている。
また、リードフレーム5は、MOSFET2およびショットキーバリアダイオード3の表面電極と接合される電極部5aと、電極部5a間を接続するブリッジ部5bとを備えている。さらに、リードフレーム5には、電極部5aの上面とブリッジ部5bの下面に樹脂層5cが形成されている。また、後述するが、電極部5aの下面であって表面電極と接合されない部分においても樹脂層5cが形成されている。
図4〜図6に示すように、半導体チップであるMOSFET2の裏面電極であるドレイン電極2dとショットキーバリアダイオード3の裏面電極であるカソード電極3cは、それぞれ第1の接合部6aと第3の接合部6cによって絶縁基板4の電極41と接合されている。第1の接合部6aと第3の接合部6cは、例えば、Ag微粒子(ナノ粒子)を焼結して得られる多孔質状の接合材料である。
また、MOSFET2の表面電極であるソース電極2s、ゲート電極2gとショットキーバリアダイオード3の表面電極であるアノード電極3aは、それぞれ第2の接合部6bと第4の接合部6dによって、リードフレーム5の電極部5aと接合されている。第2の接合部6bと第4の接合部6dは、例えば、Ag微粒子(ナノ粒子)を焼結して得られる多孔質状の接合材料である。リードフレーム5において、半導体チップの上方に位置すると共に、接合時に加圧力がかかる部分は、同一の厚さの金属部材と積層された樹脂層5cにより形成されている。具体的には、リードフレームの半導体チップの上方に位置する部分は、電極部5aと樹脂層5cにより同一の厚さに形成されている。
また、MOSFET2の表面電極であるソース電極2s、ゲート電極2gとショットキーバリアダイオード3の表面電極であるアノード電極3aは、それぞれ第2の接合部6bと第4の接合部6dによって、リードフレーム5の電極部5aと接合されている。第2の接合部6bと第4の接合部6dは、例えば、Ag微粒子(ナノ粒子)を焼結して得られる多孔質状の接合材料である。リードフレーム5において、半導体チップの上方に位置すると共に、接合時に加圧力がかかる部分は、同一の厚さの金属部材と積層された樹脂層5cにより形成されている。具体的には、リードフレームの半導体チップの上方に位置する部分は、電極部5aと樹脂層5cにより同一の厚さに形成されている。
図1、図4、図6に示すように、MOSFET2の表面電極であるソース電極2sおよびゲート電極2gは、半導体チップ表面の一部に形成されているが、裏面電極であるドレイン電極2dは、半導体チップ裏面の全体に形成されている。よって、表面電極と裏面電極は、互いに形状、大きさが異なっている。
第1の接合部6aの接合面は、裏面電極であるドレイン電極2dの形状に合わせた形状となっており、第2の接合部6bの接合面は、表面電極であるソース電極2sおよびゲート電極2gの形状に合わせた形状となっている。そのため、第1の接合部6aと第2の接合部6bの接合面の形状も互いに異なっている。
ショットキーバリアダイオード3においても同様に、裏面電極であるカソード電極3cと表面電極であるアノード電極3aは、互いに形状が異なっており、第3の接合部6cと第4の接合部6dの接合面の形状も互いに異なっている。
第1の接合部6aの接合面は、裏面電極であるドレイン電極2dの形状に合わせた形状となっており、第2の接合部6bの接合面は、表面電極であるソース電極2sおよびゲート電極2gの形状に合わせた形状となっている。そのため、第1の接合部6aと第2の接合部6bの接合面の形状も互いに異なっている。
ショットキーバリアダイオード3においても同様に、裏面電極であるカソード電極3cと表面電極であるアノード電極3aは、互いに形状が異なっており、第3の接合部6cと第4の接合部6dの接合面の形状も互いに異なっている。
MOSFET2とショットキーバリアダイオード3の基板の材質は、炭化ケイ素(SiC)、窒化ガリウム(GaN)、ガリウムヒ素(GaAs)、ダイヤモンド(C)などのワイドバンドギャップ半導体材料で形成されている。なお、MOSFET2とショットキーバリアダイオード3の一方または両方がケイ素(Si)で形成された基板からなる半導体チップであってもよい。また、絶縁基板4上に形成された半導体チップは、MOSFET2、ショットキーバリアダイオード3に限られたものではなく、絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)など他の種類の半導体チップであってもよい。また半導体チップの数は2個に限られたものではなく、1個あるいは3個以上であってもよい。
なお、この発明の実施の形態1の説明においては、絶縁基板4の電極43側(半導体チップの搭載面の反対側)に設けられるヒートスプレッダのような放熱部材、あるいは半導体チップを覆う封止体やケース等、一般的な半導体装置に設けられる部材についての記載については省略している。また、電極43の代わりに、絶縁基板4に直接放熱部材が接合されていても良い。
なお、この発明の実施の形態1の説明においては、絶縁基板4の電極43側(半導体チップの搭載面の反対側)に設けられるヒートスプレッダのような放熱部材、あるいは半導体チップを覆う封止体やケース等、一般的な半導体装置に設けられる部材についての記載については省略している。また、電極43の代わりに、絶縁基板4に直接放熱部材が接合されていても良い。
絶縁基板4は、絶縁層42の両面に電極41、43が形成されているが、この発明の実施の形態1では、絶縁層42として、例えば窒化珪素セラミック板を用いている。また、前述のとおり、電極としてはCu電極などの導電層を用いている。また、電極41、43の材質としては、Cuに限られたものではなく、良好に半導体チップの各々の電極と接合することが可能であればよく、金(Au)、白金(Pt)、パラジウム(Pd)、銀(Ag)、銅(Cu)のいずれか、またはそれらの合金からなるメタライズ層が最表面に設けられていても良い。絶縁層42には、窒化珪素にかぎらずアルミナ、窒化アルミニウムなどを用いることができる。発熱量の大きな電力用半導体装置全体の放熱の観点から、絶縁層42は、熱伝導率20W/m・K以上の材料を用いることが望ましく、熱伝導率70W/m・K上の材料がさらに望ましい。
前述したとおり、接合部である第1の接合部6a〜第4の接合部6dは、Agナノ粒子を焼結して得られる。焼結現象を利用した接合材料は、ナノメーターレベルの金属微粒子(金属ナノ粒子)の反応性により、その金属がバルクで示す融点よりも低い温度で焼結する現象を利用した焼結接合材料である。金属ナノ粒子は、金(Au)、銀(Ag)、銅(Cu)、パラジウム(Pd)、白金(Pt)などの貴金属に分類される単体の金属でも、Ag−Pd、Au−Si、Au−Ge、Au−Cuなどの合金組成のどちらでも用いることができる。特に、金属ナノ粒子としては、焼結を阻害しないように酸化しにくい金属であって、利用し易く妥当なコストであるAgが好ましい。
金属ナノ粒子は、その反応性の高さから、常温でも接触するだけで焼結が進行する。そのため、焼結接合材料では、金属ナノ粒子が凝集して焼結反応が進行するのを抑制するため、金属ナノ粒子間を独立した状態で分散保持するための有機保護膜によって被覆されている。上述した焼結接合材料は、有機保護膜で被覆された金属ナノ粒子が有機成分中に分散されてペースト状になったもの、あるいはペーストを乾燥させたシート状の材料である。また、絶縁基板4の電極41、43が、酸化しやすいCu、Niからなる場合は、酸化皮膜を除去でき、かつ接合温度以下で揮発することできる還元剤が含まれることが望ましい。これらの接合材料中に含まれる各種有機成分は、接合温度である250℃以下で揮発または分解脱離することができるものを用いる。
前述した接合材料を所望の被接合部材間に供給し、加熱することで焼結接合を達成するものである。このとき、このような金属ナノ粒子を含有した焼結接合材料は、有機成分の分解とナノ粒子の焼結によって、初期の供給時の体積に対して、接合後の接合部の体積は約1/2〜1/4程度に減少する。そのため、ボイドの少ない信頼性の高い接合部を得るためには、接合時に加圧しながら加熱することが望ましい。こうして得られる接合部である第1の接合部6a〜第4の接合部6dは、焼結体特有のサブミクロンサイズの微小な気孔が多数均一に分散した組織形態を示す。得られた接合部である第1の接合部6a〜第4の接合部6dは、気孔を多数含むが、充填率が80%以上で、かつ、結晶粒径が平均150nm以下と微細である場合、さらに良好な接合信頼性が得られる。接合部の良好な接合金属組織を実現するために、用いられる接合材料に含まれるAgナノ粒子の一次粒子の平均粒径は、例えば1〜50nmの範囲が良い。
焼結接合時の加圧は、例えば図4において、半導体装置1の上下を平らな板状の金型で挟み込み、プレス機械等で上下から圧力をかけることで行う。
リードフレーム5は、金属部材と樹脂層5cからなり、金属部材は電極部5aとブリッジ部5bから構成されている。電極部5aは、MOSFET2の表面電極であるソース電極2s、ゲート電極2gおよびショットキーバリアダイオード3の表面電極であるアノード電極3aの位置に対応して配置されている。複数の電極部5aは、ブリッジ部5bによって連結されている。MOSFET2およびショットキーバリアダイオード3の表面電極であるソース電極2s、ゲート電極2g、アノード電極3aに電極部5aが接触して接続されている。半導体チップの端部は、絶縁部となっている。絶縁部の絶縁性を確保するために、リードフレーム5は、半導体チップの端部と一定の距離をあける必要がある。そこで、ブリッジ部5bは、電極部5aと電極部5aの間に形成されるとともに、半導体チップとは反対側に向かって突出して形成されており、段差をもたせた構造となっている。
リードフレーム5は、金属部材と樹脂層5cからなり、金属部材は電極部5aとブリッジ部5bから構成されている。電極部5aは、MOSFET2の表面電極であるソース電極2s、ゲート電極2gおよびショットキーバリアダイオード3の表面電極であるアノード電極3aの位置に対応して配置されている。複数の電極部5aは、ブリッジ部5bによって連結されている。MOSFET2およびショットキーバリアダイオード3の表面電極であるソース電極2s、ゲート電極2g、アノード電極3aに電極部5aが接触して接続されている。半導体チップの端部は、絶縁部となっている。絶縁部の絶縁性を確保するために、リードフレーム5は、半導体チップの端部と一定の距離をあける必要がある。そこで、ブリッジ部5bは、電極部5aと電極部5aの間に形成されるとともに、半導体チップとは反対側に向かって突出して形成されており、段差をもたせた構造となっている。
これらの金属部材は、生産性を考慮すると、曲げ、打ち抜きといったプレス工程により製造されることが望ましいが、機械加工やレーザ加工等、種々の成形加工を用いることができる。また、その材質は、導電性とコストの観点からCuが望ましいが、それ以外にもAl、Fe、Au、Ag等導電性とコストの観点から適宜選択することが可能である。ただし、この場合、接合部である第1の接合部6a〜第4の接合部6dとの接合性を勘案すると、電極部5aにおいて、半導体チップの表面電極と対向し第2の接合部6b、第4の接合部6dで接続される部分には、良好に接合することが可能なAu、Pt、Pd、Ag、Cuのいずれか、またはそれらの合金からなるメタライズ層が最表面に設けられている必要がある。
リードフレーム5を構成する樹脂層5cは、図1に示すように、電極部5aとブリッジ部5bとの段差を埋め、リードフレーム5の上面が概ね平らになるように電極部5aの上方を覆った状態で形成されている。また、樹脂層5cは、ブリッジ部5bの下方および電極部5aの下方を覆うように積層されているとともに、その他の隙間にも樹脂層5cが充填されている。ただし、半導体チップであるMOSFET2のソース電極2s、ゲート電極2g、半導体チップであるショットキーバリアダイオード3のアノード電極3aに対向する位置においては、金属部材である電極部5aが露出するように、樹脂層5cの最下面には開口部が設けられている。開口部の形状は、対向する半導体チップの表面電極の形状である。
これにより、図7に示すように、電極部5aと樹脂層5cと開口部で囲まれた空間が形成される。リードフレーム5の下面は、これらの空間を除いて概ね平らになっている。開口部には、電極部5aの電極部下面5fが露出している。リードフレーム5と絶縁基板4の接合後、これら開口部の空間には、図5に示すように、第2の接合部6b、第4の接合部6dが収容される。
ここで、比較例としての従来の半導体装置(図示なし)においては、半導体装置の上下を加圧する時に、裏面電極側の接合部と表面電極側の接合部の接合面の形状が互いに異なっているために、クッション材の使用もなく、この発明の実施の形態1のように樹脂層が形成されてない場合においては、接合部に対して均一に加圧することができない。つまり、この比較例としての従来の半導体装置の場合では、裏面電極側の接合部の接合面の形状が、表面電極側の接合部の接合面の形状より大きいため、クッション材の使用もなく、この発明の実施の形態1のように樹脂層が形成されていない場合においては、裏面電極側の接合部と表面電極側の接合部に対して均一に加圧することができないものである。
ここで、比較例としての従来の半導体装置(図示なし)においては、半導体装置の上下を加圧する時に、裏面電極側の接合部と表面電極側の接合部の接合面の形状が互いに異なっているために、クッション材の使用もなく、この発明の実施の形態1のように樹脂層が形成されてない場合においては、接合部に対して均一に加圧することができない。つまり、この比較例としての従来の半導体装置の場合では、裏面電極側の接合部の接合面の形状が、表面電極側の接合部の接合面の形状より大きいため、クッション材の使用もなく、この発明の実施の形態1のように樹脂層が形成されていない場合においては、裏面電極側の接合部と表面電極側の接合部に対して均一に加圧することができないものである。
一方、この発明の実施の形態1に係る半導体装置においては、リードフレーム5に樹脂層5cが前述のとおり配置されているので、半導体装置の製造工程において、半導体装置1を加圧しながら接合するとき、半導体チップの表面電極であるソース電極2s、ゲート電極2g、アノード電極3a上の第2の接合部6bおよび第4の接合部6dと、半導体チップ表面の各電極以外の面を、同時に均一に加圧することができる。
これにより、半導体チップの表裏面の各電極を絶縁基板4およびリードフレーム5に対して良好に接合部を介して加圧接合することが可能となる。また、リードフレーム5の上面と下面が、第2の接合部6bと第4の接合部6dを収容する空間を除いて概ね平らになっているために、半導体装置1の上下を平らな板状の金型で挟み込み、プレス機械等で上下から圧力をかける際に、より均一に圧力をかけることができる。
これにより、半導体チップの表裏面の各電極を絶縁基板4およびリードフレーム5に対して良好に接合部を介して加圧接合することが可能となる。また、リードフレーム5の上面と下面が、第2の接合部6bと第4の接合部6dを収容する空間を除いて概ね平らになっているために、半導体装置1の上下を平らな板状の金型で挟み込み、プレス機械等で上下から圧力をかける際に、より均一に圧力をかけることができる。
図9に示すように、この発明の実施の形態1においては、求める加圧力の均一性に応じて、樹脂層5cの材質、電極部5aの電極部下面5fと樹脂層5cの樹脂層下面5gとの段差量5h、を適正に選択することができる。樹脂層5cは、耐熱性とクッション性ならびに製品動作時の耐電圧性能を満足するため、ポリイミド系、ポリイミドアミド系、エポキシ系、シリコーン系、フッ素樹脂系、液晶ポリマー系などから適宜選択することができる。
また、電極部5aの電極部下面5fと樹脂層5cの樹脂層下面5gとの段差量5hは、半導体チップ表面の接合部である第2の接合部6bおよび第4の接合部6dの接合膜厚と同等か若干それ以上の膜厚で均一化の効果が得られやすい。すなわち、接合膜厚が、たとえば50μmの場合、電極部5aの電極部下面5fと樹脂層5cの樹脂層下面5gとの段差量5hは、50〜100μm程度が望ましい。この発明の実施の形態1においては、リードフレーム5と絶縁基板4を接合するための加圧時には、樹脂層5cがクッション効果を発揮し変形することで、全体に均等な加圧力を得ることができる。
また、電極部5aの電極部下面5fと樹脂層5cの樹脂層下面5gとの段差量5hは、半導体チップ表面の接合部である第2の接合部6bおよび第4の接合部6dの接合膜厚と同等か若干それ以上の膜厚で均一化の効果が得られやすい。すなわち、接合膜厚が、たとえば50μmの場合、電極部5aの電極部下面5fと樹脂層5cの樹脂層下面5gとの段差量5hは、50〜100μm程度が望ましい。この発明の実施の形態1においては、リードフレーム5と絶縁基板4を接合するための加圧時には、樹脂層5cがクッション効果を発揮し変形することで、全体に均等な加圧力を得ることができる。
この発明の実施の形態1の半導体装置の製造方法においては、絶縁基板4上あるいは半導体チップの裏面側に焼結接合材料を供給する工程と、半導体チップの裏面側と反対側の表面側、あるいは樹脂層5cを有するリードフレーム5の電極部下面5fに焼結接合材料を供給する工程と、絶縁基板4、半導体チップ、リードフレーム5を載置面に載置し、加熱加圧により接合する工程とを有している。
焼結接合後には、適宜配線を設けた後、従来と同様にエポキシ系樹脂やシリコーン系樹脂などの封止樹脂で全体を封止される。
焼結接合後には、適宜配線を設けた後、従来と同様にエポキシ系樹脂やシリコーン系樹脂などの封止樹脂で全体を封止される。
このように、この発明の実施の形態1にかかる半導体装置においては、リードフレーム5が電極部5aとそれらを接続するブリッジ部5bからなり、電極部5aの上面に樹脂層5cが回り込んだ状態で形成されている。さらに、樹脂層5cは、ブリッジ部5bの下面と、電極部5aの下面であって半導体チップの各々の表面電極と接合されない部分に回り込んだ状態で形成されている。これにより、半導体チップの表面電極と裏面電極を接続する接合部を良好に加圧しながら接合することができる。つまり、この発明の実施の形態1における半導体装置では、リードフレーム5の電極部5aおよび樹脂層5cを介して半導体チップ表面全体を均一に加圧できるので、半導体チップ表裏面の焼結接合部を均一に加圧し、良好な接合部を得ることができる。
実施の形態2.
図10は、この発明の実施の形態2に係る半導体装置を模式的に示す斜視図である。また、図11は、図10のC−C線の断面図である。図10および図11に示すように、実施の形態2においては、MOSFET2のゲート電極2gをリードフレーム5と接合せず、別途ワイヤ7により接続する。このとき、MOSFET2のゲート電極2gを別途ワイヤボンドするため、ゲート電極2gの位置に対応した電極部5aの一部に開口部5dが設けられている。これにより、焼結接合後に開口部5dからワイヤボンディングし、ゲート電極2gを外部端子に接合することができる。
このように、この発明の実施の形態2によれば、リードフレーム5の電極部5aのうち、ゲート電極2gに対応した位置に開口部5dが設けられており、ワイヤボンディングにより外部端子と接続する構造としたため、高耐熱性がそれほど求められないゲート電極2gの接合材料を安価なワイヤ7で代替できる。
図10は、この発明の実施の形態2に係る半導体装置を模式的に示す斜視図である。また、図11は、図10のC−C線の断面図である。図10および図11に示すように、実施の形態2においては、MOSFET2のゲート電極2gをリードフレーム5と接合せず、別途ワイヤ7により接続する。このとき、MOSFET2のゲート電極2gを別途ワイヤボンドするため、ゲート電極2gの位置に対応した電極部5aの一部に開口部5dが設けられている。これにより、焼結接合後に開口部5dからワイヤボンディングし、ゲート電極2gを外部端子に接合することができる。
このように、この発明の実施の形態2によれば、リードフレーム5の電極部5aのうち、ゲート電極2gに対応した位置に開口部5dが設けられており、ワイヤボンディングにより外部端子と接続する構造としたため、高耐熱性がそれほど求められないゲート電極2gの接合材料を安価なワイヤ7で代替できる。
また、この発明の実施の形態2によれば、MOSFET2の表面電極であるソース電極2sとゲート電極2gをともに加圧接合する場合に比べて、両電極間の接合材料のはみ出しによる短絡のリスクを低減することができ、歩留りを向上することできる。
同時に、この発明の実施の形態2にかかる半導体装置では、ゲート電極2gの接合材料を通常のボンディングワイヤで代用できるので、ワイヤに対して比較的高価な場合が多い接合材料の使用量を抑える効果も得られる。
同時に、この発明の実施の形態2にかかる半導体装置では、ゲート電極2gの接合材料を通常のボンディングワイヤで代用できるので、ワイヤに対して比較的高価な場合が多い接合材料の使用量を抑える効果も得られる。
実施の形態3.
図12は、この発明の実施の形態3に係る半導体装置を模式的に示す斜視図である。また、図13は、図12のD−D線の断面図である。図12および図13に示すように、実施の形態3においては、リードフレーム5の樹脂層5cに、絶縁基板4との位置決めのためのガイド部5eが設けられている。
ガイド部5eは、絶縁基板4の外形面等に沿わせる位置に配置されているので、リードフレーム5と絶縁基板4との位置合わせを簡便に行うことができる。
図12は、この発明の実施の形態3に係る半導体装置を模式的に示す斜視図である。また、図13は、図12のD−D線の断面図である。図12および図13に示すように、実施の形態3においては、リードフレーム5の樹脂層5cに、絶縁基板4との位置決めのためのガイド部5eが設けられている。
ガイド部5eは、絶縁基板4の外形面等に沿わせる位置に配置されているので、リードフレーム5と絶縁基板4との位置合わせを簡便に行うことができる。
また、MOSFET2、ショットキーバリアダイオード3である半導体チップの周囲にも同様に、半導体チップの側面に沿うようにガイド部5eが設けられていれば、半導体チップ、絶縁基板4、リードフレーム5の位置を合わせることができ、製品精度の向上、ならびに組み付け作業の簡略化が期待できる(図示なし)。
ガイド部5eは、樹脂層5cと同一の樹脂材料であってもよいし、別途接合された樹脂部材であってもよい。
このように、この発明の実施の形態3に係る半導体装置では、リードフレーム5の位置決めの簡素化による生産性の向上と位置精度向上の効果が期待できる。
ガイド部5eは、樹脂層5cと同一の樹脂材料であってもよいし、別途接合された樹脂部材であってもよい。
このように、この発明の実施の形態3に係る半導体装置では、リードフレーム5の位置決めの簡素化による生産性の向上と位置精度向上の効果が期待できる。
実施の形態4.
図14は、この発明の実施の形態4に係る半導体装置を模式的に示す斜視図である。また、図15は、図14のE−E線の断面図である。図14および図15に示すように、実施の形態4においては、リードフレーム5の樹脂層5cが、絶縁基板4上の半導体チップ周囲の空間を封止する機能を持つことである。樹脂層5cは、接合時に軟化・変形し、半導体チップ周囲の空間に流動し封止することができる。そうすることで、従来、ポッティングやトランスファーモールド等の手法により封止していた工程を省略することができる。
図14は、この発明の実施の形態4に係る半導体装置を模式的に示す斜視図である。また、図15は、図14のE−E線の断面図である。図14および図15に示すように、実施の形態4においては、リードフレーム5の樹脂層5cが、絶縁基板4上の半導体チップ周囲の空間を封止する機能を持つことである。樹脂層5cは、接合時に軟化・変形し、半導体チップ周囲の空間に流動し封止することができる。そうすることで、従来、ポッティングやトランスファーモールド等の手法により封止していた工程を省略することができる。
絶縁封止の機能をもたせる必要があるため、この発明の実施の形態4にかかるリードフレーム5の材質は、加熱加圧接合時に流動性を有するものが好適であり、熱可塑性樹脂であることが望ましい。
このように、この発明の実施の形態4にかかる半導体装置においては、樹脂封止工程の削減による生産性の向上の効果が期待できる。
なお、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
このように、この発明の実施の形態4にかかる半導体装置においては、樹脂封止工程の削減による生産性の向上の効果が期待できる。
なお、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 半導体装置、2 MOSFET、2s ソース電極、2g ゲート電極、2d ドレイン電極、3 ショットキーバリアダイオード、3a アノード電極、3c カソード電極、4 絶縁基板、41 電極、42 絶縁層、43 電極、5 リードフレーム、5a 電極部、5b ブリッジ部、5c 樹脂層、5d 開口部、5e ガイド部、5f 電極部下面、5g 樹脂層下面、5h 段差量、6a 第1の接合部、6b 第2の接合部、6c 第3の接合部、6d 第4の接合部、7 ワイヤ
Claims (8)
- 基板と、
前記基板上に搭載され、表面電極および前記表面電極の反対側に裏面電極を有する半導体チップと、
前記半導体チップの前記表面電極に対向して配置されたリードフレームと、
前記基板と前記半導体チップの前記裏面電極との間に形成された第1の接合部と、
前記半導体チップの前記表面電極と前記リードフレームとの間に形成された第2の接合部と、を備え、
前記リードフレームは、前記第2の接合部を介して前記表面電極と接続された電極部と、前記電極部間を連結するブリッジ部と、前記電極部の上面に形成された樹脂層とを有しており、
前記樹脂層は、前記ブリッジ部の下面および前記電極部の下面における前記表面電極と接合されない部分に形成されたことを特徴とする半導体装置。 - 前記リードフレームの前記半導体チップの上方に位置する部分は、前記電極部と前記樹脂層により同一の厚さに形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記表面電極はゲート電極であり、
前記半導体チップの前記ゲート電極の上方に対応する位置の前記電極部には、ボンディングワイヤで接続するための開口部が設けられていることを特徴とする請求項1または請求項2に記載の半導体装置。 - 前記リードフレームに形成された前記樹脂層により形成されると共に、前記基板の外形側面に沿わせた位置に配置されたガイド部を有し、
前記ガイド部によって、前記基板との位置決めをおこなうことを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置。 - 前記樹脂層は、前記基板上に形成された前記半導体チップの周囲の空間を封止する機能を有することを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
- 前記半導体チップは、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項1から請求項5のいずれか1項に記載の半導体装置。
- 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、ガリウムヒ素、およびダイヤモンドのうちのいずれかであることを特徴とする請求項6に記載の半導体装置。
- 絶縁基板上あるいは半導体チップの裏面側に焼結接合材料を供給する工程と、
前記半導体チップの前記裏面側と反対側の表面側、あるいは樹脂層を有するリードフレームの電極部下面に焼結接合材料を供給する工程と、
前記絶縁基板、前記半導体チップ、前記リードフレームを載置し、加熱加圧により接合する工程と、を備えた半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016129536A JP2018006492A (ja) | 2016-06-30 | 2016-06-30 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016129536A JP2018006492A (ja) | 2016-06-30 | 2016-06-30 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018006492A true JP2018006492A (ja) | 2018-01-11 |
Family
ID=60948005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016129536A Pending JP2018006492A (ja) | 2016-06-30 | 2016-06-30 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018006492A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019180914A1 (ja) * | 2018-03-23 | 2019-09-26 | 三菱マテリアル株式会社 | 電子部品実装モジュール |
JP2020013923A (ja) * | 2018-07-19 | 2020-01-23 | 株式会社デンソー | 半導体装置 |
JP7494521B2 (ja) | 2020-03-30 | 2024-06-04 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2016
- 2016-06-30 JP JP2016129536A patent/JP2018006492A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019180914A1 (ja) * | 2018-03-23 | 2019-09-26 | 三菱マテリアル株式会社 | 電子部品実装モジュール |
US11315868B2 (en) | 2018-03-23 | 2022-04-26 | Mitsubishi Materials Corporation | Electronic-component-mounted module design to reduce linear expansion coefficient mismatches |
JP2020013923A (ja) * | 2018-07-19 | 2020-01-23 | 株式会社デンソー | 半導体装置 |
JP7099115B2 (ja) | 2018-07-19 | 2022-07-12 | 株式会社デンソー | 半導体装置 |
JP7494521B2 (ja) | 2020-03-30 | 2024-06-04 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6632686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN101499450B (zh) | 半导体装置及其制造方法 | |
KR102585450B1 (ko) | 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지 | |
US11721612B2 (en) | Semiconductor device with connecting member for electrode and method of manufacturing | |
JPWO2017138092A1 (ja) | 電力用半導体装置及びその製造方法 | |
JP2014135411A (ja) | 半導体装置および半導体装置の製造方法 | |
CN109168320B (zh) | 半导体装置 | |
CN109616460B (zh) | 电力用半导体装置 | |
JP2015153966A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017108192A (ja) | 半導体装置 | |
JP2015188026A (ja) | 電力用半導体装置、および電力用半導体装置の製造方法 | |
JP2018006492A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2017092389A (ja) | 半導体装置 | |
JP2012138470A (ja) | 半導体素子、半導体装置および半導体装置の製造方法 | |
JP7123688B2 (ja) | 半導体装置及びその製造方法 | |
JP2019087757A (ja) | 半導体装置 | |
JP6019790B2 (ja) | 接合方法及び接合部材 | |
US11101246B2 (en) | Semiconductor device having chips attached to support members through silver sintered bodies with particles | |
US10236244B2 (en) | Semiconductor device and production method therefor | |
JP2015026667A (ja) | 半導体モジュール | |
KR20140070350A (ko) | 반도체장치 및 그 제조방법 | |
JP2021027117A (ja) | 半導体装置 | |
US20230343611A1 (en) | Semiconductor device manufacturing method and molding press machine | |
JP2014053406A (ja) | 半導体装置およびその製造方法 | |
JP7451455B2 (ja) | 半導体装置 |