JP2014053406A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014053406A
JP2014053406A JP2012196048A JP2012196048A JP2014053406A JP 2014053406 A JP2014053406 A JP 2014053406A JP 2012196048 A JP2012196048 A JP 2012196048A JP 2012196048 A JP2012196048 A JP 2012196048A JP 2014053406 A JP2014053406 A JP 2014053406A
Authority
JP
Japan
Prior art keywords
semiconductor device
fine particles
electrode
paste layer
metal particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012196048A
Other languages
English (en)
Inventor
Zhe Zhang
哲 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2012196048A priority Critical patent/JP2014053406A/ja
Publication of JP2014053406A publication Critical patent/JP2014053406A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

【課題】接合時の接合密度を均一化して、ボイド発生を抑制可能な半導体装置およびその製造方法を提供する。
【解決手段】対向する所定の部材Ｃｕ基板２１・ＳｉＣチップＱ１と、所定の部材のいずれか一方（Ｃｕ基板２１）に配置され、所定の部材間を接合する金属粒子接合層２１ｂとを備え、金属粒子接合層２１ｂは、導電性粒子を含むペースト層を焼成して形成され、導電性粒子は、金属微粒子であり、ペースト層を形成するペーストは、金属微粒子を所定の溶媒に所要濃度で分散させて構成され、所要濃度は、８１重量％以下である半導体装置が構成される。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、特に、金属微粒子を用いた高耐熱接着技術を適用した半導体装置およびその製造方法に関する。
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣデバイスの特徴として、低オン抵抗、高速スイッチングおよび高温動作などを挙げることができる。
従来、半導体パワーモジュールの分野で使用されている絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ:Insulated Gate Bipolar Transistor）などのＳｉデバイスでは、動作可能な温度範囲が１５０℃程度までであるため、従来のＳｎ−Ａｇ系などの低融点半田を使用しても駆動することが可能であった。
ＳｉＣデバイスの相互接続方法および低熱抵抗パッケージについては、既に開示されている（例えば、特許文献１および特許文献２参照。）。特許文献１および特許文献２においては、ＳｉＣデバイスを収容するパッケージの形成方法が開示されており、ＳｉＣデバイスは、他の部品若しくは導電性表面に対して、液相拡散（ＴＬＰ：Transient Liquid Phase）接合技術を用いて結合されている。
また、半導体素子を裏面から冷却器を介して液体冷却する機器についても開示されている（例えば、特許文献３参照。）。
また、半導体チップ上に柱状電極を形成し、その柱状電極の上に半田バンプを形成し、この柱状電極と半田バンプを介して基板と直接電気接続する実装技術がある（例えば、特許文献４参照。）。
国際公開第ＷＯ２００６／０７４１６５号 米国特許出願公開第ＵＳ２００６／０１５１８７１号明細書 特開２０１０−２４５３２９号公報 特開２０１０−１９９２５５号公報
パワー半導体モジュールや半導体装置に使用されてきた高温半田は、Ｐｂを含有している。一方、Ａｇ−Ｓｎ系、Ａｇ−Ｓｎ−Ｃｕ系半田は、融点が２３０℃以下と低いため、高温動作するパワーデバイス、半導体装置には不向きである。
Ｐｂ含有高融点半田材に替わり、Ａｕ−Ｓｎ系の熱伝導率の高いＰｂフリー半田材が使用されるようになってきた。しかし、これらのＰｂフリー半田では、熱履歴による金属間化合物の成長や異種材料を接合することで接合部に応力集中が発生し、接合部の信頼性が損なわれる。そこで、Ｐｂフリー代替ダイボンディング用の材料として、金属微粒子からなる接着剤が注目を集めている。
ところが、金属微粒子接着剤でこれまでのダイボンディングの方法通りに、例えば、チップと基板の２つの対面する部材を接合する際、片方の接合界面近傍でボイドが発生しやすいという問題があった。
このようなボイドを低減するためにより大きな圧力を加えても顕著な改善は見られなかった。また、塗布するツールを変えても、顕著な改善を図ることはできなかった。
本発明の目的は、接合時の接合密度を均一化して、ボイド発生を抑制可能な半導体装置およびその製造方法を提供することにある。
上記目的を達成するための本発明の一態様によれば、対向する所定の部材と、前記所定の部材のいずれか一方に配置され、前記所定の部材間を接合する金属粒子接合層とを備え、前記金属粒子接合層は、導電性粒子を含むペースト層を焼成して形成され、前記導電性粒子は、金属微粒子であり、前記ペースト層を形成するペーストは、前記金属微粒子を所定の溶媒に所要濃度で分散させて構成され、前記所要濃度は、８１重量％以下である半導体装置が提供される。
本発明の他の態様によれば、実装基板と、前記実装基板上に配置された信号配線電極と、前記実装基板上に配置されたパワー配線電極と、前記信号配線電極と電気的に接合可能なゲートパッド電極と、前記パワー配線電極と電気的に接合可能なソースパッド電極とを有する半導体デバイスと、前記信号配線電極と前記ゲートパッド電極との間に配置された第１金属粒子接合層と、前記パワー配線電極と前記ソースパッド電極との間に配置された第２金属粒子接合層とを備え、前記第１金属粒子接合層および前記第２金属粒子接合層は、導電性粒子を含むペースト層を焼成して形成され、前記導電性粒子は、金属微粒子であり、前記ペースト層を形成するペーストは、前記金属微粒子を所定の溶媒に所要濃度で分散させて構成され、前記所要濃度は、８１重量％以下であり、前記半導体デバイスが前記実装基板上にフリップチップ接続された半導体装置が提供される。
本発明の他の態様によれば、第１絶縁基板と、前記第１絶縁基板上に配置され、第１半導体基板と、前記第１半導体基板の表面上に配置されたソースパッド電極およびゲートパッド電極と、前記第１半導体基板の裏面上に配置されたドレインパッド電極とを有する第１半導体デバイスと、前記第１絶縁基板上に配置され、第２半導体基板と、前記第２半導体基板の表面上に配置されたアノード電極と、前記第２半導体基板の裏面上に配置されたカソード電極とを有する第２半導体デバイスと、前記ドレインパッド電極と前記第１絶縁基板間を接合するドレイン金属粒子接合層と、前記カソード電極と前記第１絶縁基板間を接合するカソード金属粒子接合層とを備え、前記ドレイン金属粒子接合層および前記カソード金属粒子接合層は、導電性粒子を含むペースト層を焼成して形成され、前記導電性粒子は、金属微粒子であり、前記ペースト層を形成するペーストは、前記金属微粒子を所定の溶媒に所要濃度で分散させて構成され、前記所要濃度は、８１重量％以下である半導体装置が提供される。
本発明の他の態様によれば、対向する所定の部材と、前記所定の部材のいずれか一方に配置され、前記所定の部材間を接合する金属粒子接合層とを備え、前記金属粒子接合層は、導電性粒子を含むペースト層を焼成して形成され、前記導電性粒子は、金属微粒子であり、前記ペースト層を形成するペーストは、前記金属微粒子を所定の溶媒に所要濃度で分散させて構成され、前記所要濃度は、８１重量％以下である半導体装置の製造方法において、前記対向する所定の部材の何れか一方に前記導電性粒子を含む前記ペースト層を塗布する工程と、前記ペースト層を介して他の部材を当接させる工程と、当接状態において前記ペースト層を所定温度で焼成して、前記対向する所定の部材を接合する工程とを有する半導体装置の製造方法が提供される。
本発明によれば、接合時の接合密度を均一化して、ボイド発生を抑制可能な半導体装置およびその製造方法を提供することができる。
（ａ）第１の実施の形態に係る半導体装置の模式的平面パターン構成図、（ｂ）図１（ａ）のＩ−Ｉ線に沿う模式的断面構造図。 第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的鳥瞰構造図（その１）。 第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的鳥瞰構造図（その２）。 第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的鳥瞰構造図（その３）。 第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的鳥瞰構造図（その４）。 比較例に係る半導体装置の表面ＳＥＭ写真例。 図６のＡ部分のＩＩ−ＩＩ線に沿う断面ＳＥＭ写真例。 図６のＢ部分のＩＩ−ＩＩ線に沿う断面ＳＥＭ写真例。 図６のＣ部分のＩＩ−ＩＩ線に沿う断面ＳＥＭ写真例。 比較例に係る半導体装置の製造方法の一工程を説明する模式的断面構造図（その１）。 比較例に係る半導体装置の製造方法の一工程を説明する模式的断面構造図（その２）。 （ａ）比較例に係る半導体装置の製造方法によって形成された半導体デバイス（ＳＢＤ）の表面ＳＥＭ写真例、（ｂ）比較例に係る半導体装置の製造方法によって形成された別の半導体デバイス（ＳＢＤ）の表面ＳＥＭ写真例。 （ａ）比較例に係る半導体装置の製造方法によって形成された別の半導体デバイス（ＳＢＤ）の表面ＳＥＭ写真例、（ｂ）比較例に係る半導体装置の製造方法によって形成された別の半導体デバイス（ＳＢＤ）の表面ＳＥＭ写真例。 （ａ）比較例に係る半導体装置の製造方法によって形成された別の半導体デバイス（ＳＢＤ）の表面ＳＥＭ写真例、（ｂ）比較例に係る半導体装置の製造方法によって形成された別の半導体デバイス（ＳＢＤ）の表面ＳＥＭ写真例。 （ａ）第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的鳥瞰構造図、（ｂ）図１５（ａ）の工程により形成された第１の実施の形態に係る半導体装置の模式的鳥瞰構造図。 第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分の表面ＳＥＭ写真例。 第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分のＡｇ粒子層の断面ＳＥＭ写真例。 （ａ）第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分の表面ＳＥＭ写真例、（ｂ）第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分の表面ＳＥＭ写真例、（ｃ）第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分の表面ＳＥＭ写真例、（ｄ）第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分の表面ＳＥＭ写真例、（ｅ）第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分の表面ＳＥＭ写真例、（ｆ）第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分の表面ＳＥＭ写真例。 （ａ）比較例に係る半導体装置の製造方法により形成された半導体デバイス（ＳＢＤ）部分のＸ線結果を示す写真例（金属粒子重量％：８９％）、（ｂ）図１９（ａ）の説明図、（ｃ）比較例に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分のＸ線結果を示す写真例（金属粒子重量％：８９％）、（ｄ）図１９（ｃ）の説明図。 （ａ）比較例に係る半導体装置の製造方法により形成された半導体デバイス（ＳＢＤ）部分のＸ線結果を示す写真例（金属粒子重量％：８７％）、（ｂ）図２０（ａ）の説明図、（ｃ）比較例に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分のＸ線結果を示す写真例（金属粒子重量％：８７％）、（ｄ）図２０（ｃ）の説明図。 （ａ）比較例に係る半導体装置の製造方法により形成された半導体デバイス（ＳＢＤ）部分のＸ線結果を示す写真例（金属粒子重量％：８４％）、（ｂ）図２１（ａ）の説明図、（ｃ）比較例に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分のＸ線結果を示す写真例（金属粒子重量％：８４％）、（ｄ）図２１（ｃ）の説明図。 （ａ）第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳＢＤ）部分のＸ線結果を示す写真例（金属粒子重量％：８１％）、（ｂ）図２２（ａ）の説明図、（ｃ）第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分のＸ線結果を示す写真例（金属粒子重量％：８１％）、（ｄ）図２２（ｃ）の説明図。 （ａ）第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳＢＤ）部分のＸ線結果を示す写真例（金属粒子重量％：７９％）、（ｂ）図２３（ａ）の説明図、（ｃ）第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分のＸ線結果を示す写真例（金属粒子重量％：７９％）、（ｄ）図２３（ｃ）の説明図。 図１９〜図２３の結果より得られたボイド率と金属粒子重量％との関係を示す図。 （ａ）第１の実施の形態に係る半導体装置の製造方法の一工程において、塗布された金属粒子接合層として銀微粒子ペーストを加圧する前の状態を示す模式的断面図、（ｂ）加圧後の銀微粒子ペーストの状態を示す模式的断面図。 第１の実施の形態に係る半導体装置に適用する半導体デバイスの例であって、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造図。 第１の実施の形態に係る半導体装置に適用する半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造図。 第１の実施の形態に係る半導体装置の模式的平面パターン構成図。 図２８のＩ−Ｉ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係る半導体装置の製造方法の一工程であって、半導体デバイスのフリップチップ接合前の状態を示す模式的断面構造図、（ｂ）実施の形態に係る半導体装置の製造方法の一工程であって、図３０（ａ）に対応する実装基板の模式的断面構造図。 （ａ）第１の実施の形態の変形例１に係る半導体装置の製造方法の一工程であって、半導体デバイスのフリップチップ接合前の状態を示す模式的断面構造図、（ｂ）図３１（ａ）に対応する実装基板の模式的断面構造図。 （ａ）第１の実施の形態の変形例２に係る半導体装置の製造方法の一工程であって、半導体デバイスのフリップチップ接合前の状態を示す模式的断面構造図、（ｂ）図３２（ａ）に対応する実装基板の模式的断面構造図。 第１の実施の形態に係る半導体装置の製造方法の一工程であって、加圧工程を示す模式的断面構造図。 （ａ）第１の実施の形態に係る半導体装置の製造方法の一工程であって、半導体基板上にペースト層を塗布するためのマスクを配置した状態を示す模式的平面パターン構成図、（ｂ）図３４（ａ）のＩＶ−ＩＶ線に沿う模式的断面構造図。 第１の実施の形態に係る半導体装置の製造方法の一工程であって、開口部を有するマスク上にペースト層を堆積した状態を示す模式的断面構造図。 第１の実施の形態に係る半導体装置の製造方法の一工程であって、スキージを移動させてペースト層をマスクの開口部に充填する工程を示す模式的断面構造図。 第１の実施の形態に係る半導体装置の製造方法の一工程であって、マスクの開口部にペースト層が充填された状態を示す模式的断面構造図。 第１の実施の形態に係る半導体装置において、ドレイン電極上に柱状電極およびヒートスプレッダーを配置した状態を示す模式的断面構造図。 第２の実施の形態に係る半導体装置の模式的平面パターン構成図。 図３９のＶＩ−ＶＩ線に沿う模式的断面構造図。 第２の実施の形態の変形例１に係る半導体装置であって、図３９のＶＩ−ＶＩ線に沿う模式的断面構造図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（セル構造）
図１に第１の実施の形態に係る半導体装置のセル構造の構成例を示す。図１（ａ）は、第１の実施の形態に係る半導体装置の模式的平面パターン構成図、図１（ｂ）は、Ｉ−Ｉ線に沿う模式的断面構造図である。
第１の実施の形態に係る半導体装置は、図１（ａ）および図１（ｂ）に示すように、対向する所定の部材Ｃｕ基板２１・ＳｉＣチップＱ１と、所定の部材のいずれか一方（Ｃｕ基板２１）に配置され、所定の部材Ｃｕ基板２１・ＳｉＣチップＱ１間を接合する金属粒子接合層２１ｂとを備える。ここで、金属粒子接合層２１ｂは、導電性粒子を含むペースト層を焼成して形成され、導電性粒子は、金属微粒子であり、ペースト層を形成するペーストは、金属微粒子を所定の溶媒に所要濃度で分散させて構成され、所要濃度は、８１重量％以下である。
図１に示すように、第１の実施の形態に係る半導体装置は、Ｃｕ基板２１に配置された金属粒子接合層２１ｂを介してＳｉＣチップ（ＳｉＣ ＭＯＳＦＥＴ（Metal-Oxide- Semiconductor Field Effect Transistor）等）Ｑ１が接合されて構成されている。
この金属粒子接合層２１ｂは、導電性粒子を含むペースト層を焼成して形成することができる。
前記導電性粒子は、金属微粒子であるようにできる。また、金属微粒子は、銀粒子、金粒子またはニッケル粒子のいずれかとすることができる。
また、ペースト層を形成するペーストは、金属微粒子を所定の溶媒に所要濃度で分散させて構成することができる。
なお、所定の溶媒は、テルピネオール、テトラデカン、ターピネオール、ケロシンのいずれか若しくはこれらの組成混合物とすることができる。また、組成混合物としては、テルピネオール、テトラデカン、ターピネオール、ケロシンの内の少なくともいずれかの組み合わせを適用可能である。また、テルピネオールとしては、α−テルピネオール、β−テルピネオール、γ−テルピネオールの混合物を適用しても良い。
また、金属微粒子の所要濃度は、８１重量％以下とすることができる。
また、半導体装置が備える所定の部材は、所定の半導体素子と放熱基板とすることができる。
また、半導体装置が備える所定の部材は、所定のパワーモジュールと放熱基板とすることができる。
（銀微粒子ペーストおよびその焼結体）
導電性粒子を含むペーストの一種としての銀微粒子ペーストは、例えば、粒径約１μｍ〜約５０μｍの銀微粒子を所定の溶媒に拡散させたものである。溶媒としては、例えばテルピネオール等の極性溶媒、テトラデカン等の炭化水素系溶媒、水系溶媒、ケトン系溶媒等が適用される。
本実施形態の溶媒は、テルピネオール（ＣＡＳ登録番号（８０００−４１−７）α、β、γ混合物）であり、日本香料薬品株式会社又は日本テルペン化学株式会社より入手したものを用いた。
銀微粒子は、核としての銀の微粒子の表面を、有機化合物等で構成されるシェル（有機殻）で覆った構成となっている。これにより、溶媒における分散性を向上させると共に、銀の微粒子の酸化を防ぐことができる。また、焼成処理を行う前工程において、銀微粒子ペーストから成るペースト層を加圧又は加熱して、シェルを破壊することにより、銀の微粒子の密度を高めることができ、焼結体としての金属粒子接合層の緻密性を向上させることができる。具体的な加圧の仕方については、図２５を参照して後述する。
また、第１の実施の形態では、例えば、銀微粒子の濃度が約８１重量（％）以下である銀微粒子ペーストを用いている。焼成によって析出される金属銀を緻密にして良好な導電性および接合性を確保するためである。
また、第１の実施の形態では、銀微粒子ペーストから成るペースト層の焼成温度は、例えば、約２００〜４００℃程度である。また、ペースト層の焼成時間は、例えば、約５分間以上である。
この焼成処理により、高融点の金属銀（融点約９６０℃）が析出して、金属粒子接合層１８Ｓ、１８Ｇを形成する。この結果、金属粒子接合層１８Ｓを介して、ソースパッド電極ＳＰとパワー配線電極１３との間が強固に接合され、金属粒子接合層１８Ｇを介して、ゲートパッド電極ＧＰと信号配線電極１２との間が強固に接合される。
しかも、この金属粒子接合層１８Ｓ、１８Ｇは、金属銀（Ａｇ）と同等の特性を発揮することから、電気的に低抵抗（１００℃で、約２．０８×１０−８［Ωｍ］）で、優れた熱伝導率（３００Ｋで、約４２９Ｗ／ｍＫ）を有し、上記のように融点約９６０℃という高い耐熱性を備えている。
したがって、ＳｉＣデバイスを例えば約４００℃近くの高温で駆動した場合であっても、接合部が溶融することが無く、デバイス特性の信頼性、実装時の信頼性を向上することができる。
また、既存のＰｂ入り半田と比べて熱抵抗を５０％低減することもでき、半田と同等以上の信頼性を確保することができる。
（半導体装置の製造方法）
第１の実施の形態に係る半導体装置は、次の（ａ）〜（ｃ）の工程により製造することができる。
（ａ）半導体装置において対向する所定の部材の何れか一方（例えば、Ｃｕ基板２１）に導電性粒子を含むペースト層２１ｂを塗布する工程、
（ｂ）ペースト層２１ｂを介して他の部材（例えば、ＳｉＣチップＱ１）を当接させる工程、
（ｃ）当接状態においてペースト層２１ｂを所定温度で焼成して、対向する所定の部材を接合する工程。
ここで、図２〜図５を参照して、第１の実施の形態に係る半導体装置の製造方法の一例について説明する。
まず、図２に示すように、Ｃｕ基板２１の表面に導電性粒子を含むペーストの一種としての銀微粒子ペースト２１ｂをスクリーン印刷の手法等により塗布する。
次いで、図３に示すように、塗布された銀微粒子ペースト２１ｂから成るペースト層上にＳｉＣチップＱ１を載置する。
次に、図４に示すように、温風６００を吹き付けるなどして、銀微粒子ペースト２１ｂから成るペースト層の予備加熱を行う。なお、予備加熱の条件としては、例えば５０℃で数時間加熱するなどの条件が挙げられる。
次いで、図５に示すように、プレス装置７００によって加圧（例えば、１０ＭＰａ）しながら銀微粒子ペースト２１ｂから成るペースト層の焼成を行う。
焼成条件としては、例えば３００℃で１０分加熱するなどの条件が挙げられる。
（比較例）
図６〜図９に比較例に係る半導体装置の表面ＳＥＭ写真例を示す。なお、図６〜図９において、符号２１はＣｕ基板、符号Ｑ１はＳｉＣチップである。
図７は、図６のＡ部分のＩＩ−ＩＩ線に沿う断面ＳＥＭ写真例、図８は、図６のＢ部分のＩＩ−ＩＩ線に沿う断面ＳＥＭ写真例、図９は、図６のＣ部分のＩＩ−ＩＩ線に沿う断面ＳＥＭ写真例である。
比較例に係る半導体装置では、銀微粒子の濃度が約８１重量（％）よりも高く、相対的に高濃度の銀微粒子ペーストを用いている。このような条件においては、図７〜図９に示すように、表面上クラックの発生が見られ、接合界面でボイドが発生し、接合密度が均一ではないことがわかる。また、完成品のばらつきが多い。
比較例に係る半導体装置は、図１０および図１１の工程により製造される。
まず、図１０に示すように、Ｃｕ基板２１上に、金属微粒子接着剤２１ｂを塗布し、その上にＳｉＣチップＱ１を載置して焼成している（図１１参照）。
ここで、金属微粒子接着剤２１ｂの金属微粒子の濃度は、例えば８４〜８９重量％程度である。
比較例に係る半導体装置では、図１１に示すように、接合界面近傍でボイド２が発生している。
ボイド２の発生率（ボイド率）は、例えば、約５％〜１５％程度であった。
図１２〜図１４に比較例に係る半導体装置の製造方法によって形成された半導体デバイス（ＳＢＤ）の表面ＳＥＭ写真例を示す。
図１２〜図１４に示すように、比較例に係る半導体装置の製造方法によって形成された半導体デバイス（ＳＢＤ）の表面には、複数のボイド２あるいは比較的広い面積にわたるボイド２が発生することが分かる。
（ペースト層の塗布工程）
前記工程（ａ）に係るペースト層を対向する所定の部材の何れか一方に導電性粒子を含むペースト層を塗布する工程は、次の（ａ１）〜（ａ４）の工程を備えるようにできる。
（ａ１）一方の部材上に開口部を有するマスクを位置合わせして重ね合わせる工程、
（ａ２）マスクの上にペースト層を堆積する工程、
（ａ３）スキージによってペースト層をマスクの開口部に充填する工程、
（ａ４）マスクを取り除く工程。
即ち、図１５（ａ）に示すように、Ｃｕ基板２１上に開口部を有するマスク２５を位置合わせして重ね合わせ、マスク２５の上にペースト２１ｂを堆積する。次いで、スキージ２７を矢印方向に移動させてペースト２１ｂをマスク２５の開口部に充填する。
そして、マスク２５を取り除くと、図１５（ｂ）に示すようにＣｕ基板上にペースト層２１ｂが形成される。
本実施の形態では、ペースト２１ｂにおける金属微粒子の所要濃度は、８１重量％以下となっているので、適度な硬さ、粘度を有し、良好な延展性を有する。そのため、形成されたペースト層２１ｂの表面は、良好な平坦性を備える。
これにより、ペースト層２１ｂ上に、ＳｉＣチップを載置した際に、接合界面近傍にボイドが発生しない、いわゆるボイドフリーを実現することができる。
図１６に、第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分の表面ＳＥＭ写真例を示す。
また、図１７に、第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分のＡｇ粒子層の断面ＳＥＭ写真例を示す。
図１７に示す例では、ボイド率が１％以下となり、ボイドの発生が有効に低減されていることが分かる。
図１８（ａ）〜（ｆ）は、第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分の表面ＳＥＭ写真例である。
図１８（ａ）〜（ｆ）に示すように、各半導体デバイスは均質性が確保されているので、第１の実施の形態に係る半導体装置の製造方法は量産に適用可能である。
図１９〜図２１に、比較例に係る半導体装置の製造方法により形成された半導体デバイス（ＳＢＤ）部分のＸ線結果を示す写真例および説明図を示す。
図１９（ａ）は、比較例に係る半導体装置の製造方法により形成された半導体デバイス（ＳＢＤ）部分のＸ線結果を示す写真例（金属粒子重量％：８９％）、図１９（ｂ）はその説明図である。
図１９（ｃ）は、比較例に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分のＸ線結果を示す写真例（金属粒子重量％：８９％）、図１９（ｄ）はその説明図である。
図１９（ａ）〜（ｄ）を見ると分かるように、何れも多数のボイド２あるいは比較的面積の大きなボイド２が発生している。
図２０（ａ）は、比較例に係る半導体装置の製造方法により形成された半導体デバイス（ＳＢＤ）部分のＸ線結果を示す写真例（金属粒子重量％：８７％）、図２０（ｂ）はその説明図である。
図２０（ｃ）は、比較例に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分のＸ線結果を示す写真例（金属粒子重量％：８７％）、図２０（ｄ）はその説明図である。
図２０（ａ）〜（ｄ）を見ると分かるように、何れも多数のボイド２あるいは比較的面積の大きなボイド２が発生している。
図２１（ａ）は、比較例に係る半導体装置の製造方法により形成された半導体デバイス（ＳＢＤ）部分のＸ線結果を示す写真例（金属粒子重量％：８４％）、図２１（ｂ）はその説明図である。
図２１（ｃ）は、比較例に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分のＸ線結果を示す写真例（金属粒子重量％：８４％）、図２１（ｄ）はその説明図である。
図２１（ａ）〜（ｄ）を見ると分かるように、何れも多数のボイド２あるいは比較的面積の大きなボイド２が発生している。
一方、図２２（ａ）は、第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳＢＤ）部分のＸ線結果を示す写真例（金属粒子重量％：８１％）、図２２（ｂ）はその説明図である。
また、図２２（ｃ）は、第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分のＸ線結果を示す写真例（金属粒子重量％：８１％）、図２２（ｄ）はその説明図である。
図２２（ａ）および図２２（ｂ）を見ると分かるように、この例ではボイドは発生していない。
また、図２２（ｃ）および図２２（ｄ）を見ると分かるように、この例では２個のボイド２を発生しているが、図１９〜図２１の例に比較すると、ボイド率は極めて低く抑えられている。
図２３（ａ）は、第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳＢＤ）部分のＸ線結果を示す写真例（金属粒子重量％：７９％）、図２３（ｂ）はその説明図である。
また、図２３（ｃ）は、第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ）部分のＸ線結果を示す写真例（金属粒子重量％：７９％）、図２３（ｄ）はその説明図である。
図２３（ａ）〜図２３（ｄ）を見ると分かるように、この例ではボイドは発生していない。
図１９〜図２３の結果より得られたボイド率（％）と金属粒子重量（％）との関係は、図２４に示すように表される。
例えば、金属微粒子として銀粒子を適用する場合、銀粒子の濃度は、例えば、約８１重量（％）以下であれば、ボイド率を略０（％）に抑制可能である。
また、第１の実施の形態に係る半導体装置の製造方法によれば、ボイドフリーでかつ全面の接合密度が均一となるため、同時に多数枚の半導体装置を作成可能である。
また、第１の実施の形態に係る半導体装置の製造方法によれば、既存Ｐｂ入り半田と比べて、熱抵抗が５０％低減を実現し、半田と同等の信頼性を得ることができる。
このように、第１の実施の形態に係る半導体装置の製造方法により形成された半導体デバイスは、接合時の接合密度を均一化して、ボイド発生を有効に抑制することができる。
（半導体デバイスの構成例）
第１の実施の形態に係る半導体装置に適用する半導体デバイス１００の例として、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２６に示すように、ｎ-高抵抗層からなる半導体基板２６と、半導体基板２６の表面側に形成されたｐベース領域２８と、ｐベース領域２８の表面に形成されたソース領域３０と、ｐベース領域２８間の半導体基板２６の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ソース領域３０に接続されたソース電極３４と、半導体基板２６の表面と反対側の裏面に配置されたｎ+ドレイン領域２４と、ｎ+ドレイン領域２４に接続されたドレイン電極３６とを備える。
図２６では、半導体デバイス１６は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴで構成されているが、トレンチゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴなどで構成されていても良い。
また、第１の実施の形態に係る半導体装置に適用する半導体デバイス１００には、ＳｉＣ ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを適用することもできる。
更には、第１の実施の形態に係る半導体装置に適用する半導体デバイス１００には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶの半導体を用いることができる。
第１の実施の形態に係る半導体装置によれば、金属粒子ペースト層を焼成して形成される金属粒子接合層１８Ｇ・１８Ｓとして、例えば、金属銀の融点が約９６０℃と高い耐熱性を備えているため、この金属粒子接合層１８Ｇ・１８ＳをＳｉＣ系ＦＥＴやＧａＮ系ＦＥＴなどのパワーデバイスに適用することによって、パワーデバイスを高温で駆動することができる。
第１の実施の形態に係るに適用する半導体デバイス１００の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２７に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜３２上に配置されたゲート電極３８に接続され、ソースパッド電極ＳＰは、ソース領域３０に接続されたソース電極３４に接続される。
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図２７に示すように、半導体デバイス１６の表面を覆うパッシべーション用の層間絶縁膜４４上に配置される。尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板２６内には、図２７の構成例では、図示を省略しているが、図２６或いは、図２７の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図２７の構成例では、図示を省略しているが、図２７の中央部のトランジスタ構造においても、パッシべーション用の層間絶縁膜４４上にソースパッド電極ＳＰ若しくはゲートパッド電極ＧＰが延在して配置されていても良い。
さらに、実装時には、半導体デバイス１００がフェースダウン（Face Down）に配置され、ゲートパッド電極ＧＰ・ソースパッド電極ＳＰが、図２８若しくは図２９に示すように、それぞれ金属粒子接合層１８Ｇ・１８Ｓを介して実装基板８に接合される。
（半導体装置の構成）
第１の実施の形態に係る半導体装置１の模式的平面パターン構成は、図２８に示すように表され、図２８のＩ−Ｉ線に沿う模式的断面構造は、図２９に示すように表される。図２８は、図２９において、実装基板８上に配置された半導体デバイス１６のドレイン電極３６側から見た平面パターン構成に対応している。
第１の実施の形態に係る半導体装置１は、図２８および図２９に示すように、実装基板８と、実装基板８上に配置された信号配線電極１２と、実装基板８上に配置されたパワー配線電極１３と、信号配線電極１２と電気的に接合可能なゲートパッド電極ＧＰおよびパワー配線電極１３と電気的に接合可能なソースパッド電極ＳＰを有する半導体デバイス１６と、信号配線電極１２とゲートパッド電極ＧＰとの間に配置された第１金属粒子接合層１８Ｇと、パワー配線電極１３とソースパッド電極ＳＰとの間に配置された第２金属粒子接合層１８Ｓとを備える。ここで、半導体デバイス１６は、実装基板８上にフリップチップ接続されている。すなわち、半導体デバイス１６は、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰが実装基板８の表面に対してフェースダウンに接続され、ドレイン電極３６は、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰが配置される半導体基板２６の面に対向する面（実装基板８とは反対側の面）に配置される。
ここで、第１金属粒子接合層１８Ｇおよび第２金属粒子接合層１８Ｓは、導電性粒子を含むペースト材料を焼成して形成される。ペースト材料の焼成温度は、例えば、約２００℃〜約４００℃である。
導電性粒子は、金属微粒子であり、例えば、銀粒子、金粒子、銅粒子またはニッケル粒子などである。
例えば、金属微粒子として銀粒子を適用する場合、銀粒子の濃度は、例えば、約８１重量（％）以下である。また、銀粒子の場合の平均粒径は、例えば、約１μｍ〜約５０μｍ程度である。
また、所定の溶媒は、テルピネオール、テトラデカン、ターピネオール、ケロシンのいずれか若しくはこれらの組成混合物である。また、組成混合物としては、テルピネオール、テトラデカン、ターピネオール、ケロシンの内の少なくともいずれかの組み合わせを適用可能である。また、テルピネオールとしては、α−テルピネオール、β−テルピネオール、γ−テルピネオールの混合物を適用しても良い。
尚、図示は省略されているが、パワー配線電極１３上の第２金属粒子接合層１８Ｓと接する界面には、銀メッキ層を形成して、パワー配線電極１３と第２金属粒子接合層１８Ｓとの密着性をさらに確保しても良い。
図２９において、半導体基板２６の上方にはドレイン電極３６が配置されている。また、ドレイン電極３６と対向する半導体基板２６の表面には、ゲートパッド電極ＧＰ、ソースパッド電極ＳＰがそれぞれ配置されている。
なお、特には限定されないが、ドレイン電極３６、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、ポリシリコン、Ａｌ、Ｎｉ等で構成される。
第１の実施の形態においては、実装基板８は、絶縁体基材から成る板状のプリント基板であり、実装基板８上の所定位置にパワー配線電極１３が配置されている。図２９に示すように、半導体デバイス１６のソースパッド電極ＳＰと対向する位置にパワー配線電極１３が配置されている。パワー配線電極１３は、厚銅箔で形成される。パワー配線電極１３により、低抵抗で放熱性にも優れる厚銅箔を介して、例えば、約数百アンペア程度の大電流も通電可能である。
また、半導体デバイス１６のゲートパッド電極ＧＰと対向する実装基板８の表面には、信号配線電極１２が配置されている。ここで、信号配線電極１２は、例えば、銅の薄膜で形成されていても良い。この銅の薄膜の厚さは、例えば、約３０〜７０μｍである。
（半導体装置の製造方法）
第１の実施の形態に係る半導体装置１の製造方法の一工程であって、半導体デバイス１６のフリップチップ接合前の状態を示す模式的断面構造は、図３０（ａ）に示すように表され、図３０（ａ）に対応する実装基板８の模式的断面構造は、図３０（ｂ）に示すように表される。
また、第１の実施の形態の変形例１に係る半導体装置１の製造方法の一工程であって、半導体デバイス１６のフリップチップ接合前の状態を示す模式的断面構造は、図３１（ａ）に示すように表され、図３１（ａ）に対応する実装基板８の模式的断面構造は、図３１（ｂ）に示すように表される。
また、第１の実施の形態の変形例２に係る半導体装置１の製造方法の一工程であって、半導体デバイス１６のフリップチップ接合前の状態を示す模式的断面構造は、図３２（ａ）に示すように表され、図３２（ａ）に対応する実装基板８の模式的断面構造は、図３２（ｂ）に示すように表される。
第１の実施の形態に係る半導体装置の製造方法は、図３０〜図３２に示すように、実装基板８上に信号配線電極１２を形成する工程と、実装基板８上にパワー配線電極１３を形成する工程と、信号配線電極１２と電気的に接合可能なゲートパッド電極ＧＰおよびパワー配線電極１３と電気的に接合可能なソースパッド電極ＳＰとを有する半導体デバイス１６を形成する工程と、信号配線電極１２もしくはゲートパッド電極ＧＰの一方若しくは両方に第１金属粒子接合層１８Ｇを形成する工程と、パワー配線電極１３もしくはソースパッド電極ＳＰの一方若しくは両方に第２金属粒子接合層１８Ｓを形成する工程と、半導体デバイス１６を実装基板８上にフリップチップ接続する工程とを有する。
また、第１の実施の形態に係る半導体装置の製造方法において、第１金属粒子接合層１８Ｇを形成する工程は、導電性粒子を含むペースト層１８を信号配線電極１２もしくはゲートパッド電極ＧＰの一方若しくは両方に塗布する工程を有し、第２金属粒子接合層１８Ｓを形成する工程は、導電性粒子を含むペースト層１８をパワー配線電極１３もしくはソースパッド電極ＳＰの一方若しくは両方に塗布する工程を有する。
また、第１の実施の形態に係る半導体装置の製造方法において、半導体デバイス１６を実装基板８上にフリップチップ接続する工程は、ペースト層１８を介して信号配線電極１２とゲートパッド電極ＧＰとを当接させ、当接状態においてペースト層１８を所定温度で焼成し、信号配線電極１２とゲートパッド電極ＧＰとを接合する工程と、ペースト層１８を介してパワー配線電極１３とソースパッド電極ＳＰとを当接させ、当接状態においてペースト層１８を所定温度で焼成し、パワー配線電極１３とソースパッド電極ＳＰとを接合する工程とを有する。
第１の実施の形態においては、図３０に示すように、実装基板８側に金属粒子接合層１８Ｇ、１８Ｓが配置されている。より具体的には、パワー配線電極１３の表面上に、金属粒子接合層１８Ｓが設けられ、信号配線電極１２の表面上に、金属粒子接合層１８Ｇが配置されている。
第１の実施の形態の変形例１においては、図３１に示すように、半導体デバイス１６側に金属粒子接合層１８Ｇ、１８Ｓが配置されている。より具体的には、ソースパッド電極ＳＰの上に金属粒子接合層１８Ｓが配置され、ゲートパッド電極ＧＰの上に金属粒子接合層１８Ｇが配置されている。
第１の実施の形態の変形例２においては、図３２に示すように、半導体デバイス１６および実装基板８の両側に金属粒子接合層１８Ｇ１、１８Ｇ２、１８Ｓ１および１８Ｓ２がそれぞれ配置されている。より具体的には、ソースパッド電極ＳＰ上に金属粒子接合層１８Ｓ１が配置され、ゲートパッド電極ＧＰ上に金属粒子接合層１８Ｇ１が配置され、パワー配線電極１３上に、金属粒子接合層１８Ｓ２が配置され、信号配線電極１２上に金属粒子接合層１８Ｇ２が配置されている。なお、１８Ｇ１と１８Ｇ２、１８Ｇ２と１８Ｓ１が密着された状態で焼成されて形成される金属粒子接合層の厚さを勘案して、１８Ｇ１、１８Ｇ２、１８Ｓ１および１８Ｓ２の厚さは、それぞれ約５μｍ〜約５０μｍ程度とされる。
第１の実施の形態に係る半導体装置の製造方法の一工程において、塗布された金属粒子接合層として銀微粒子ペーストを加圧する前の状態は、図２５（ａ）に示すように模式的に表され、加圧後の銀微粒子ペーストの状態は、図２５（ｂ）に示すように模式的に表される。
図２５（ａ）において、各銀微粒子２２は、有機化合物等で構成されるシェル（有機殻）２０ａで被覆された形態で、例えば、テルピネオール等の溶媒２０中において拡散した状態となっている。
この状態からペースト層１８を上下方向から圧力Ｐを加えて圧縮すると、図２５（ｂ）に示す状態に変化する。即ち、有機化合物等で構成されるシェル２０ａが加圧によって破砕され、各銀微粒子２２が密着した状態となる。これにより、ペースト層１８の厚さは、Ｌ１からＬ２に縮まった状態となる。
金属粒子接合層１８Ｇ、１８Ｓを形成するペースト層１８の塗布には、後述するマスク２５およびスキージ（ヘラ部材）２７を用いたスクリーン印刷の手法が適用される。
また、ペースト層１８の厚さは、例えば、約１０μｍ以上であり、望ましくは約１０μｍ〜約５０μｍとされる。なお、金属粒子接合層１８Ｇ、１８Ｓの厚さは、焼成時の収縮によりペースト層１８の厚さの半分程度となる。即ち、例えばペースト層１８の厚さが約５０μｍの場合に、焼成後の金属粒子接合層１８Ｇ、１８Ｓの厚さは約２０μｍ〜約３０μｍ程度となることが実験により確認されている。
（加圧および加熱工程）
第１の実施の形態に係る半導体装置の製造方法の一工程であって、加圧工程を示す模式的断面構造は、図３３に示すように表される。
第１の実施の形態若しくは変形例１〜２において、図３３に示すように、金属粒子接合層１８Ｇ・１８Ｓ（加熱・加圧前は、ペースト層１８）を挟んで、実装基板８上に半導体デバイス１６をフェースダウン状態で位置合わせして載置し、その状態で、プレス加工機１２０（１２０ａ、１２０ｂ）にセットして矢印Ｐ方向に圧力を加える。
この際の圧力は、例えば、約２ＭＰａ〜約３０ＭＰａとされる。これにより、ペースト層１８は、図２５（ａ）の状態から図２５（ｂ）のように、各銀微粒子２２が密着した状態となる。
尚、上記の加圧工程では、加圧と加熱を同時に行うために、図示は省略するが、所定のベーキング装置などによって半導体装置全体を約２００℃〜約４００℃で所定時間にわたって加熱する。
これにより、ペースト層１８が焼成され、金属銀が析出して金属粒子接合層１８Ｇ・１８Ｓが形成される。ここで、ペースト層の焼成時間は、例えば５分間以上である。
この金属銀から成る金属粒子接合層１８Ｇ・１８Ｓは、ゲートパッド電極ＧＰ・信号配線電極１２間、およびソースパッド電極ＳＰ・パワー配線電極１３間を強固に接合し、実装基板８の上に半導体デバイス１６がフェースダウン状態で電気的に接合される。
第１の実施の形態およびその変形例１〜２によれば、銀微粒子ペーストを塗布して焼成するという簡易な工程により高い耐熱性を備えたワイヤレス接合を形成することができる。
また、第１の実施の形態およびその変形例１〜２によれば、銀微粒子ペーストの焼結体である金属銀によって金属粒子接合層を形成することにより、金属粒子接合層の耐熱性、熱伝導性等を高めることができ、ＳｉＣ系ＦＥＴ、ＧａＮ系ＦＥＴなどの半導体デバイス等に適した半導体装置を提供することができる。
また、第１の実施の形態およびその変形例１〜２によれば、金属粒子接合層は金属銀で形成され、鉛（Ｐｂ）を用いることが無いので、鉛フリーとなり公害対策に資することができる。
第１の実施の形態およびその変形例１〜２によれば、低コストで高い耐熱性ワイヤレスを有する半導体装置およびその製造方法を提供することができる。
導電性粒子は、金属微粒子であり、例えば、銀粒子、金粒子、銅粒子またはニッケル粒子のいずれかである。
例えば、金属微粒子として銀微粒子を適用する場合、銀微粒子の濃度は、例えば、約８１重量（％）以下である。また、銀微粒子の粒径は、例えば、約１μｍ〜約５０μｍ程度である。
また、所定の溶媒は、テルピネオール、テトラデカン、ターピネオール、ケロシンのいずれか若しくはこれらの組成混合物である。また、組成混合物としては、テルピネオール、テトラデカン、ターピネオール、ケロシンの内の少なくともいずれかの組み合わせを適用可能である。また、テルピネオールとしては、α−テルピネオール、β−テルピネオール、γ−テルピネオールの混合物を適用しても良い。
（ペースト層塗布工程）
第１の実施の形態に係る半導体装置の製造方法の一工程であって、半導体基板２６上にペースト層１８を塗布するためのマスク２５を配置した状態を示す模式的平面パターン構成は、図３４（ａ）に示すように表され、図３４（ａ）のＩＶ−ＩＶ線に沿う模式的断面構造は、図３４（ｂ）に示すように表される。
第１の実施の形態に係る半導体装置の製造方法の一工程であって、開口部２５ａを有するマスク２５上にペースト層１８を堆積した状態を示す模式的断面構造は、図３５に示すように表される。
第１の実施の形態に係る半導体装置の製造方法の一工程であって、スキージ２７を矢印Ａ方向に移動させてペースト層１８をマスク２５の開口部２５ａに充填する工程を示す模式的断面構造は、図３６に示すように表される。
第１の実施の形態に係る半導体装置の製造方法の一工程であって、マスク２５の開口部２５ａにペースト層１８が充填された状態を示す模式的断面構造は、図３７に示すように表される。
第１の実施の形態に係る半導体装置の製造方法において、ペースト層１８を信号配線電極１２もしくはゲートパッド電極ＧＰの一方に塗布する工程は、信号配線電極１２もしくはゲートパッド電極ＧＰの一方に、各電極位置に合わせた開口部２５ａを有するマスク２５を位置合わせして重ね合わせる工程と、マスク２５の上にペースト層１８を堆積する工程と、スキージ２７によってペースト層１８を開口部２５ａに充填する工程と、マスク２５を取り除く工程とを有する。
また、第１の実施の形態に係る半導体装置の製造方法において、ペースト層１８をパワー配線電極１３もしくはソースパッド電極ＳＰの一方に塗布する工程は、パワー配線電極１３もしくはソースパッド電極ＳＰの一方に、各電極位置に合わせた開口部２５ａを有するマスク２５を位置合わせして重ね合わせる工程と、マスク２５の上にペースト層１８を堆積する工程と、スキージ２７によってペースト層１８を開口部２５ａに充填する工程と、マスク２５を取り除く工程とを有する。
以下、ペースト層塗布工程を詳述する。
（ａ）まず、図３４（ａ）および図３４（ｂ）に示すように、半導体デバイス１６のゲートパッド電極ＧＰおよびソースパッド電極ＳＰを含む部位にマスク（例えば、金属製のマスク）２５を重ね合わせ、マスク２５の開口部２５ａを介してゲートパッド電極ＧＰおよびソースパッド電極ＳＰの所定の領域のみが露出するようにする。なお、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの表面からマスク２５の表面までの距離が、形成するペースト層１８の厚さと等しい値、例えば、約１０μｍ〜約１００μｍ程度となるように、マスク２５の厚さが設定される。
（ｂ）次に、図３５に示すように、所定の量の金属微粒子ペーストからなるペースト層１８をキャピラリやディスペンサなどを用いて、マスク２５および開口部２５ａ上に堆積する。
（ｃ）次に、図３６に示すように、スキージ（ヘラ部材）２７の先端部をマスク２５の表面に当接させ、矢印Ａ方向（図３６上では左側から右側）に移動させて、余分なペースト層１８を除去すると共に、マスク２５の開口部２５ａ内にペースト層１８を充填させる。
結果として、図３７に示すように、マスク２５の開口部２５ａの内壁に沿って、ゲートパッド電極ＧＰ上およびソースパッド電極ＳＰ上にペースト層１８がそれぞれ形成される。
そして、この後、マスク２５を半導体デバイス１６側から取り外し、半導体デバイス１６をフェースダウン状態として、実装基板８との接合工程に移行する（図３１若しくは図１０参照）。
なお、ペースト層１８の粘度等の性質に応じて、図３７の状態で所定時間にわたって乾燥させ、ペースト層１８を半乾きの状態としてからマスク２５を取り外した方が良い場合もある。この乾燥工程では、自然乾燥であって、或いは、所定温度で昇温加熱工程を実施しても良い。
また、図３４〜図３７の例では、半導体デバイス１６側にペースト層１８を塗布する工程について説明したが、同様の手法で、実装基板８上の信号配線電極１２やパワー配線電極１３上にペースト層１８を形成することもできる（図３０（ｂ）参照）。
また、図３２に示すように、同様の手法で、半導体デバイス１６側と実装基板８側の両方にペースト層１８を形成し、１８Ｇ１と１８Ｇ２、１８Ｓ１と１８Ｓ２とを対向させて接合することもできる。この際に、１８Ｇ１、１８Ｇ２側および１８Ｓ１、１８Ｓ２側の少なくとも一方については、所定時間にわたって乾燥させて半乾きの状態とした方が、より良好に接合できる。
第１の実施の形態に係る半導体装置においては、図３８に示すように、ドレイン電極３６上に半田などのドレイン電極接合層３６ａを介して柱状電極４を配置しても良い。柱状電極４は、例えば、銅モリブデン（ＣｕＭｏ）などのＳｉＣと相対的に線膨張係数の値の近い金属材料を選択する。ドレイン電極接合層３６ａは、金属粒子接合層１８Ｓ・１８Ｇと同様の導電性粒子を含むペースト材料を焼成して形成しても良い。ペースト材料の焼成温度は、例えば、約２００〜４００℃である。また、焼成時間は、例えば、約５分間以上である。導電性粒子は、金属微粒子であり、例えば、銀粒子、金粒子、銅粒子またはニッケルや銅粒子などである。
柱状電極４上には、さらにヒートスプレッダー２が配置される。さらに、実装基板８を搭載するヒートスプレッダーを配置することで、第１の実施の形態に係る半導体装置においては、両面冷却を実施可能である。
[第２の実施の形態]
第２の実施の形態に係る半導体装置の模式的平面パターン構成は、図３９に示すように表され、図３９のＶＩ−ＶＩ線に沿う模式的断面構造は、図４０に示すように表される。
第２の実施の形態に係る半導体装置は、図３９に示すように、２個のＭＯＳＦＥＴ１０Ｔ1・１０Ｔ2と１個のショットキーバリアダイオード（ＳＢＤ:Schottky Barrier Diode）１０Ｄ1からなる半導体デバイスと２個のＭＯＳＦＥＴ１０Ｔ3・１０Ｔ4と１個のＳＢＤ１０Ｄ2からなる半導体デバイスが１つのパッケージに搭載されるツーインワン（Two in One）構成を有する。しかも、半導体デバイスのソースパッド電極ＳＰ、ゲートパッド電極ＧＰおよびアノード電極Ａが表面側に配置されたフェースアップ (Face Up)構成を有する。
尚、第２の実施の形態に係る半導体装置は、フォーインワン（Four in One）構成、シックスインワン（Six in One）構成などに形成することも可能である。さらにＤＣ−ＤＣコンバータと組み合わせた構成も可能である。
第２の実施の形態に係る半導体装置は、図３９および図４０に示すように、絶縁基板８と、絶縁基板８上に配置され、半導体基板２６Ｔと、半導体基板２６Ｔの表面上に配置されたソースパッド電極ＳＰおよびゲートパッド電極ＧＰと、半導体基板２６Ｔの裏面上に配置されたドレインパッド電極（図示省略）とを有する半導体デバイス１０Ｔ1・１０Ｔ2と、絶縁基板８上に配置され、半導体基板２６Ｄと、半導体基板２６Ｄの表面上に配置されたアノード電極Ａと、半導体基板２６Ｄの裏面上に配置されたカソード電極（図示省略）とを有する半導体デバイス１０Ｄ1とを備える。ここで、ドレインパッド電極と絶縁基板８、カソード電極と絶縁基板８は、金属粒子接合される。
また、第２の実施の形態に係る半導体装置は、図３９および図４０に示すように、絶縁基板８上に配置された信号配線電極１２Ｇとゲートパッド電極ＧＰとを接続するボンディングワイヤＢＬ１・ＢＬ２とを備える。
また、第２の実施の形態に係る半導体装置は、図３９および図４０に示すように、絶縁基板８を搭載するヒートスプレッダ２００をさらに備え、絶縁基板８とヒートスプレッダ２００は、金属粒子接合される。また、ヒートスプレッダ２００の表面・裏面には、金属層２００ａ・２００ｂを備える。
また、第２の実施の形態に係る半導体装置は、図３９および図４０に示すように、絶縁基板８の表面上に配置された金属層１４Ｄ・１４Ｋを備え、金属層１４Ｄ・１４Ｋとドレインパッド電極・カソード電極との間に、金属粒子接合によって形成されたドレイン金属粒子接合層１８Ｄ・カソード金属粒子接合層１８Ｋを備えていても良い。
また、第２の実施の形態に係る半導体装置は、図３９および図４０に示すように、絶縁基板８の裏面上に配置された金属層６を備え、金属層６とヒートスプレッダ２００との間に、金属粒子接合によって形成されたヒートスプレッダ金属粒子接合層１８Ｈを備える。従って、第２の実施の形態に係る半導体装置は、シングルサイド冷却構成を有する。
尚、ドレイン金属粒子接合層１８Ｄ・カソード金属粒子接合層１８Ｋおよびヒートスプレッダ金属粒子接合層１８Ｈは、導電性粒子を含むペースト層を焼成して形成することができる。
導電性粒子は、金属微粒子である。また、金属微粒子は、銀粒子、金粒子またはニッケル粒子のいずれかとすることができる。
また、ペースト層を形成するペーストは、金属微粒子を所定の溶媒に所要濃度で分散させて構成することができる。
なお、所定の溶媒は、テルピネオール、テトラデカン、ターピネオール、ケロシンのいずれか若しくはこれらの組成混合物とすることができる。また、組成混合物としては、テルピネオール、テトラデカン、ターピネオール、ケロシンの内の少なくともいずれかの組み合わせを適用可能である。また、テルピネオールとしては、α−テルピネオール、β−テルピネオール、γ−テルピネオールの混合物を適用しても良い。
また、金属微粒子の所要濃度は、８１重量％以下とすることができる。
半導体デバイス１０Ｔ1・１０Ｔ2・１０Ｔ3・１０Ｔ4および半導体デバイス１０Ｄ1・１０Ｄ2は、ＳｉＣ系、ＧａＮ系、ＡｌＮ系、ダイヤモンド系、若しくはＳｉ系のいずれかのパワーデバイスで形成可能である。
また、半導体デバイス１０Ｔ1・１０Ｔ2・１０Ｔ3・１０Ｔ4および半導体デバイス１０Ｄ1・１０Ｄ2には、バンドギャップエネルギーが１．１ｅＶ〜８ｅＶの半導体を用いることができる。
絶縁基板８は、ＡｌＮ、Ａｌ2Ｏ3、Ｓｉ3Ｎ4などで構成されたセラミック基板で形成可能である。絶縁基板８の表面・裏面には、例えば銅箔などで形成された金属層６・１４を備える。
尚、図４０に示す第２の実施の形態に係る半導体装置は、モールディング後ケース封止される。
（変形例１）
第２の実施の形態の変形例１に係る半導体装置であって、図３９のＶＩ−ＶＩ線に沿う模式的断面構造は、図４１に示すように表される。
第２の実施の形態の変形例１に係る半導体装置は、図４１に示すように、ソースパッド電極ＳＰ上に配置されたソース柱状電極４Ｔ1と、アノード電極Ａ上に配置されたアノード柱状電極４Ａとを備え、ソースパッド電極ＳＰとソース柱状電極４Ｔ1間、およびアノード電極Ａとアノード柱状電極４Ａ間は、金属粒子接合される。
また、第２の実施の形態の変形例１に係る半導体装置は、図４１に示すように、ソース柱状電極４Ｔ1およびアノード柱状電極４Ａ上に面一に配置された上面板電極２２０を備える。
また、第２の実施の形態の変形例１に係る半導体装置は、図４１に示すように、ソース柱状電極４Ｔ1とソースパッド電極ＳＰおよびアノード柱状電極４Ａとアノード電極Ａとの間に、金属粒子接合によって形成されたソース金属粒子接合層１８Ｓおよびアノード金属粒子接合層１８Ａを備えていても良い。
また、第２の実施の形態の変形例１に係る半導体装置は、図４１に示すように、絶縁基板８上に配置された信号配線電極１２Ｇとゲートパッド電極ＧＰとを接続するボンディングワイヤＢＬ１・ＢＬ２とを備える。
また、第２の実施の形態の変形例１に係る半導体装置は、図４１に示すように、絶縁基板８を搭載するヒートスプレッダ２００をさらに備え、絶縁基板８とヒートスプレッダ２００は、金属粒子接合される。
また、第２の実施の形態の変形例１に係る半導体装置は、図４１に示すように、絶縁基板８の裏面上に配置された金属層６を備え、金属層６とヒートスプレッダ２００との間に、金属粒子接合によって形成されたヒートスプレッダ金属粒子接合層１８Ｈを備える。
第２の実施の形態の変形例１に係る半導体装置は、ダブルサイド冷却構成を有する。
尚、ソース金属粒子接合層１８Ｓ、ドレイン金属粒子接合層１８Ｄ、カソード金属粒子接合層１８Ｋおよびヒートスプレッダ金属粒子接合層１８Ｈは、第２の実施の形態と同様に、導電性粒子を含むペースト層を焼成して形成することができる。
導電性粒子は、金属微粒子である。また、金属微粒子は、銀粒子、金粒子またはニッケル粒子のいずれかとすることができる。
また、ペースト層を形成するペーストは、金属微粒子を所定の溶媒に所要濃度で分散させて構成することができる。
なお、所定の溶媒は、テルピネオール、テトラデカン、ターピネオール、ケロシンのいずれか若しくはこれらの組成混合物とすることができる。また、組成混合物としては、テルピネオール、テトラデカン、ターピネオール、ケロシンの内の少なくともいずれかの組み合わせを適用可能である。また、テルピネオールとしては、α−テルピネオール、β−テルピネオール、γ−テルピネオールの混合物を適用しても良い。
また、金属微粒子の所要濃度は、８１重量％以下とすることができる。
尚、図４１に示す第２の実施の形態の変形例１に係る半導体装置は、モールディング後ケース封止される。
また、ソース柱状電極４Ｔ1・４Ｔ2およびアノード柱状電極４Ａは、Ａｌ、Ｃｕ、ＣｕＭｏ、ＣｕＷ、若しくはＡｌＳｉＣのいずれかで形成される。その他の構成は、第２の実施の形態と同様である。
本実施の形態は、熱伝導性、電気伝導性を有する高耐熱接合技術に関するものなので、
パワーモジュール内の接合に使用することができる。特に、車載、産業機器向けのインバータなどのパワー半導体素子の接着に適用可能である。
本実施の形態は、放熱用途として、ＭＰＵの半導体素子と放熱基板の接合、パワーモジュールと放熱基板の接合、Ｐｂフリー代替ダイボンディング用材料として、適用可能である。
本実施の形態は、例えば、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）Ｐｂフリー代替ダイボンディング用材料として、適用可能である。
本実施の形態によれば、接合時の接合密度を均一化して、ボイド発生を抑制可能な半導体装置の実装構造を提供することができる。
[その他の実施の形態]
上記のように、実施の形態および変形例によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明の半導体装置は、パワー半導体モジュール、インテリジェントパワーモジュールなどパワーデバイス全般に利用可能である。
１…半導体装置
２…ボイド
６、１４Ｄ、１４Ｋ、２００ａ、２００ｂ…金属層
４、４Ｔ1、４Ｔ2、４Ａ…柱状電極
８…絶縁基板
１０Ｔ1、１０Ｔ2、１０Ｔ3、１０Ｔ4、１０Ｄ1、１０Ｄ2、１００…半導体デバイス
１２、１２Ｇ…信号配線電極
１３…パワー配線電極
１６…半導体デバイス
１８…ペースト層
１８Ｇ、１８Ｇ１、１８Ｇ２、１８Ｓ、１８Ｓ１、１８Ｓ２、１８Ｄ、１８Ａ、１８Ｋ、１８Ｈ…金属粒子接合層
２０…溶媒
２０ａ…シェル
２１…Ｃｕ基板
２１ｂ…ペースト層（金属微粒子接着剤、金属粒子接合層、銀微粒子ペースト）
２２…銀微粒子
２４…ドレイン領域
２５…マスク
２５ａ…開口部
２６、２６Ｔ、２６Ｄ…半導体基板
２７…スキージ
２８…ｐベース領域
３０…ソース領域
３２…ゲート絶縁膜
３４…ソース電極
３６…ドレイン電極
３６ａ…ドレイン電極接合層
３８…ゲート電極
４４…層間絶縁膜
１２０…プレス加工機
２００…ヒートスプレッダ
２２０…上面板電極
６００…温風
７００…プレス装置
Ｑ１…ＳｉＣチップ
ＳＰ…ソースパッド電極
ＢＬ１、ＢＬ２…ボンディングワイヤ

Claims (20)

  1. 対向する所定の部材と、
    前記所定の部材のいずれか一方に配置され、前記所定の部材間を接合する金属粒子接合層と
    を備え、
    前記金属粒子接合層は、導電性粒子を含むペースト層を焼成して形成され、前記導電性粒子は、金属微粒子であり、前記ペースト層を形成するペーストは、前記金属微粒子を所定の溶媒に所要濃度で分散させて構成され、前記所要濃度は、８１重量％以下であることを特徴とする半導体装置。
  2. 前記金属微粒子は、銀微粒子、金微粒子、銅微粒子またはニッケル微粒子のいずれかであることを特徴とする請求項１に記載の半導体装置。
  3. 前記所定の溶媒は、テルピネオール、テトラデカン、ターピネオール、ケロシンのいずれか若しくはこれらの組成混合物であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記所定の部材は、所定の半導体素子と放熱基板であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記所定の部材は、所定のパワーモジュールと放熱基板であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 実装基板と、
    前記実装基板上に配置された信号配線電極と、
    前記実装基板上に配置されたパワー配線電極と、
    前記信号配線電極と電気的に接合可能なゲートパッド電極と、前記パワー配線電極と電気的に接合可能なソースパッド電極とを有する半導体デバイスと、
    前記信号配線電極と前記ゲートパッド電極との間に配置された第１金属粒子接合層と、
    前記パワー配線電極と前記ソースパッド電極との間に配置された第２金属粒子接合層と
    を備え、
    前記第１金属粒子接合層および前記第２金属粒子接合層は、導電性粒子を含むペースト層を焼成して形成され、前記導電性粒子は、金属微粒子であり、前記ペースト層を形成するペーストは、前記金属微粒子を所定の溶媒に所要濃度で分散させて構成され、前記所要濃度は、８１重量％以下であり、前記半導体デバイスが前記実装基板上にフリップチップ接続されたことを特徴とする半導体装置。
  7. 第１絶縁基板と、
    前記第１絶縁基板上に配置され、第１半導体基板と、前記第１半導体基板の表面上に配置されたソースパッド電極およびゲートパッド電極と、前記第１半導体基板の裏面上に配置されたドレインパッド電極とを有する第１半導体デバイスと、
    前記第１絶縁基板上に配置され、第２半導体基板と、前記第２半導体基板の表面上に配置されたアノード電極と、前記第２半導体基板の裏面上に配置されたカソード電極とを有する第２半導体デバイスと、
    前記ドレインパッド電極と前記第１絶縁基板間を接合するドレイン金属粒子接合層と、
    前記カソード電極と前記第１絶縁基板間を接合するカソード金属粒子接合層と
    を備え、
    前記ドレイン金属粒子接合層および前記カソード金属粒子接合層は、導電性粒子を含むペースト層を焼成して形成され、前記導電性粒子は、金属微粒子であり、前記ペースト層を形成するペーストは、前記金属微粒子を所定の溶媒に所要濃度で分散させて構成され、前記所要濃度は、８１重量％以下であることを特徴とする半導体装置。
  8. 前記ソースパッド電極上に配置されたソース柱状電極と、
    前記アノード電極上に配置されたアノード柱状電極と、
    前記ソースパッド電極と前記ソース柱状電極間を接合するソース金属粒子接合層と、
    前記アノード電極と前記アノード柱状電極間を接合するアノード金属粒子接合層と
    を備え、
    前記ソース金属粒子接合層および前記アノード金属粒子接合層は、導電性粒子を含むペースト層を焼成して形成され、前記導電性粒子は、金属微粒子であり、前記ペースト層を形成するペーストは、前記金属微粒子を所定の溶媒に所要濃度で分散させて構成され、前記所要濃度は、８１重量％以下であることを特徴とする請求項７に記載の半導体装置。
  9. 前記ソース柱状電極および前記アノード柱状電極上に面一に配置された上面板電極を備えることを特徴とする請求項８に記載の半導体装置。
  10. 前記金属微粒子は、銀微粒子、金微粒子、銅微粒子またはニッケル微粒子のいずれかであることを特徴とする請求項６〜９のいずれか１項に記載の半導体装置。
  11. 前記所定の溶媒は、テルピネオール、テトラデカン、ターピネオール、ケロシンのいずれか若しくはこれらの組成混合物であることを特徴とする請求項６〜９のいずれか１項に記載の半導体装置。
  12. 対向する所定の部材と、前記所定の部材のいずれか一方に配置され、前記所定の部材間を接合する金属粒子接合層とを備え、前記金属粒子接合層は、導電性粒子を含むペースト層を焼成して形成され、前記導電性粒子は、金属微粒子であり、前記ペースト層を形成するペーストは、前記金属微粒子を所定の溶媒に所要濃度で分散させて構成され、前記所要濃度は、８１重量％以下である半導体装置の製造方法において、
    前記対向する所定の部材の何れか一方に前記導電性粒子を含む前記ペースト層を塗布する工程と、
    前記ペースト層を介して他の部材を当接させる工程と、
    当接状態において前記ペースト層を所定温度で焼成して、前記対向する所定の部材を接合する工程と
    を有することを特徴とする半導体装置の製造方法。
  13. 前記ペースト層を前記対向する所定の部材の何れか一方に前記導電性粒子を含む前記ペースト層を塗布する工程は、
    前記一方の部材上に開口部を有するマスクを位置合わせして重ね合わせる工程と、
    前記マスクの上に前記ペースト層を堆積する工程と、
    スキージによって前記ペースト層を前記マスクの前記開口部に充填する工程と、
    前記マスクを取り除く工程と
    を有することを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記ペースト層の焼成を行う前に、予備加熱を行う工程をさらに有することを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記ペースト層の焼成を行う前に、前記部材を対向する方向に押圧して、前記ペースト層に所定の圧力を加える工程をさらに有することを特徴とする請求項１３または１４に記載の半導体装置の製造方法。
  16. 前記ペースト層は、前記導電性粒子として銀微粒子、金微粒子、銅微粒子またはニッケル微粒子のいずれかを所定の溶媒に分散させた金属微粒子ペースト層であることを特徴とする請求項１２〜１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記導電性粒子に適用される銀微粒子の濃度は、８１重量％以下であることを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 前記所定の溶媒は、テルピネオール、テトラデカン、ターピネオール、ケロシンのいずれか若しくはこれらの組成混合物であることを特徴とする請求項１６または１７に記載の半導体装置の製造方法。
  19. 前記ペースト層の焼成温度は、２００℃以上であることを特徴とする請求項１２〜１８のいずれか１項に記載の半導体装置の製造方法。
  20. 前記ペースト層の焼成時間は、５分間以上であることを特徴とする請求項１９に記載の半導体装置の製造方法。
JP2012196048A 2012-09-06 2012-09-06 半導体装置およびその製造方法 Pending JP2014053406A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012196048A JP2014053406A (ja) 2012-09-06 2012-09-06 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012196048A JP2014053406A (ja) 2012-09-06 2012-09-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014053406A true JP2014053406A (ja) 2014-03-20

Family

ID=50611633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012196048A Pending JP2014053406A (ja) 2012-09-06 2012-09-06 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2014053406A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188026A (ja) * 2014-03-27 2015-10-29 三菱電機株式会社 電力用半導体装置、および電力用半導体装置の製造方法
DE112018002384T5 (de) 2017-05-10 2020-01-16 Rohm Co., Ltd. Leistungshalbleitereinrichtung und Fertigungsverfahren für selbige

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188026A (ja) * 2014-03-27 2015-10-29 三菱電機株式会社 電力用半導体装置、および電力用半導体装置の製造方法
DE112018002384T5 (de) 2017-05-10 2020-01-16 Rohm Co., Ltd. Leistungshalbleitereinrichtung und Fertigungsverfahren für selbige
US11302665B2 (en) 2017-05-10 2022-04-12 Rohm Co., Ltd. Power semiconductor apparatus and fabrication method for the same
US11848295B2 (en) 2017-05-10 2023-12-19 Rohm Co., Ltd. Power semiconductor apparatus and fabrication method for the same

Similar Documents

Publication Publication Date Title
CN101499450B (zh) 半导体装置及其制造方法
KR101204187B1 (ko) 소성 접합을 이용한 파워 모듈 및 그 제조 방법
JP6265693B2 (ja) 半導体装置およびその製造方法
JP2006352080A (ja) 半導体装置の製造方法および半導体装置
TW201240031A (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
JP6643975B2 (ja) 半導体装置の製造方法
JP6890520B2 (ja) 電力用半導体装置
JP6854810B2 (ja) 半導体装置
US20120074563A1 (en) Semiconductor apparatus and the method of manufacturing the same
JP2013077745A (ja) 半導体装置およびその製造方法
JP2008258547A (ja) 半導体装置およびその製造方法
JP6399906B2 (ja) パワーモジュール
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
JP5772050B2 (ja) 半導体装置及びその製造方法、電源装置
JP2018006492A (ja) 半導体装置及び半導体装置の製造方法
JP2014053403A (ja) パワーモジュール半導体装置
JP6387048B2 (ja) 半導体装置の製造方法
JP5919625B2 (ja) 半導体装置及びその製造方法、電源装置
JP2014053406A (ja) 半導体装置およびその製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP2017103290A (ja) 半導体装置およびその製造方法、パワーモジュール並びに車両
WO2013021983A1 (ja) 半導体装置及びその製造方法
JP2023058984A (ja) 半導体装置とその製造方法
JP2006059905A (ja) 半導体装置の製造方法
JP2008172176A (ja) 半導体素子搭載基板及びその製造方法。