JP2023058984A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2023058984A
JP2023058984A JP2021168830A JP2021168830A JP2023058984A JP 2023058984 A JP2023058984 A JP 2023058984A JP 2021168830 A JP2021168830 A JP 2021168830A JP 2021168830 A JP2021168830 A JP 2021168830A JP 2023058984 A JP2023058984 A JP 2023058984A
Authority
JP
Japan
Prior art keywords
bonding material
material layer
bonding
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021168830A
Other languages
English (en)
Inventor
泰史 藤本
Yasushi Fujimoto
秀敏 北浦
Hidetoshi Kitaura
嘉洋 川北
Yoshihiro Kawakita
正人 前出
Masato Maede
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2021168830A priority Critical patent/JP2023058984A/ja
Publication of JP2023058984A publication Critical patent/JP2023058984A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】焼結接合材料を用いた半導体装置及びその製造方法において、より高い信頼性を実現する。【解決手段】半導体装置は、半導体素子120と、半導体素子120の一方の面上に設けられた接合層110とを備える。接合層110は、半導体素子120の側から順に積層された第1の接合材料層111、第2の接合材料層112及び第3の接合材料層113を含む。第1の接合材料層111及び第3の接合材料層113に内包される空隙は、第2の接合材料層112に内包される空隙よりも少ない。【選択図】図1

Description

本開示は、半導体装置とその製造方法に関する。
車載充電器のインバータ制御などに用いられる電力変換用半導体装置には、スイッチング素子や整流素子として、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)、MOSFET(Metal-oxide-semiconductor Field-effect Transistor:金属酸化物半導体電界効果トランジスタ)、ダイオード等の半導体素子が搭載されている。これらの半導体素子の表面及び裏面全域には、金属メタライズを施した表面電極と裏面電極とが設けられている。そして、大電流を流すための配線構造として、一般的な半導体装置の場合、半導体素子の裏面側に設けられた裏面電極と回路基板とが、はんだ接合部を介して接続される。
一方で、電力損失を低減するために、近年、例えば、炭化ケイ素(SC)や窒化ガリウム(Gang)などのようなワイドハンドギャップ半導体材料を用いた半導体素子が開発されている。このような半導体素子は素子の耐熱性に優れ、大電流により生じる高温動作が可能である。その特性を生かすためには、上述の配線構造を形成するために高い耐熱特性を有する接合材料が必要となる。しかしながら、現状では鉛フリーで且つ高耐熱性能を有するはんだ材料は見出されていない。従って、はんだ材料に代わる技術として、金属微粒子の焼結現象を利用した焼結接合技術が検討されている。
特開2016-100424号公報
焼結接合材料を用いた接合に関し、特に高温環境下において、接合の剥離等が生じる場合がある。従って、本開示の技術は、焼結接合材料を用いた半導体装置及びその製造方法において、より高い信頼性の実現を目的とする。
本開示の半導体装置は、半導体素子と、半導体素子の一方の面上に設けられた接合層とを備える。接合層は、半導体素子の側から順に積層された第1の接合材料層、第2の接合材料層及び第3の接合材料層を含む。第1の接合材料層及び第3の接合材料層に内包される空隙は、前記第2の接合材料層に内包される空隙よりも少ない。
本開示の半導体装置によると、第1の接合材料層及び第3の接合材料層において、相対的に内包する空隙が少ないことにより半導体素子等への接合性に優れ、且つ、第2の接合材料層において相対的に空隙が多いことにより接合層に生じる応力を低減することができる。これにより、接合層による接合の信頼性が向上する。
図1は、本開示の半導体装置を模式的に示す側面図である。 図2は、本開示の半導体装置を模式的に示す平面図である。 図3は、本開示の半導体装置の製造方法を説明する図である。 図4は、図3に続いて、本開示の半導体装置の製造方法を説明する図である。 図5は、図4に続いて、本開示の半導体装置の製造方法を説明する図である。 図6は、図5に続いて、本開示の半導体装置の製造方法を説明する図である。 図7は、図6に続いて、本開示の半導体装置の製造方法を説明する図である。 図8は、図7に続いて、本開示の半導体装置の製造方法を説明する図である。 図9は、比較例における接合層について示す図である。 図10は、比較例における接合層について示す図である。 図11は、本開示の半導体装置の接合層について示す図である。
(焼結接合材料を用いた接合の信頼性について)
焼結接合材料を用いて半導体素子と基板との接合等を行った場合、特に高温下において、剥離が生じることがある。
焼結接合材料は、金属微粒子と、金属微粒子を覆う保護膜と、有機溶剤成分とを含むペースト状の接合材である。このような焼結接合材料は、金属微粒子が焼結された際に多孔質形状の接合層が形成され、当該接合層により被接合部材に対する接合を行う。焼結接合材料による接合は、金属微粒子の反応性により、その金属がバルクで示す融点よりも低い温度で焼結する現象を利用している。
焼結を行うと、金属微粒子同士が拡散接合され、且つ、金属微粒子と素子のメタライズ及び素子を搭載する基板の表面との間にも拡散接合がなされる。接合後の融点は金属として本来有する融点にまで高まる。その結果、焼結の温度よりも高い耐熱性能を有することができる。尚、焼結の際、金属粒子が完全に溶融することはない。従って、焼結後にも粒子形状は残存し、粒子同士の間には空隙が存在しうる。
発明者らは、このような粒子形状及び空隙が接合の信頼性に及ぼす影響を検討した。
焼結接合材料の空隙が多いほど、焼結接合材料を構成する金属粒子と半導体素子等との接触面積が小さくなる。また、半導体装置が高温環境に置かれると、半導体素子、基板等の部材の熱膨張係数の違いから反りが生じ得る。この結果、金属粒子と半導体素子等とが接触していない箇所を起点として、剥離が発生する。このことが、焼結接合材料による接合の信頼性低下の一因である。
また、焼結接合材料の空隙が少なくなると、接合層は変形し難くなる。これは、前記の高温環境における反り等から接合層に力が加わった際に、変形して応力を緩和する能力が低下することを意味する。このように、焼結接合材料の空隙が少ないことについても、接合の信頼性低下の原因となり得る。
金属粒子の粒径が大きいことは、粒子の間に残る空隙が大きくなる原因となる。この一方、金属粒子の粒径が小さいと、終始表面の保護膜、有機溶剤が占める割合が大きくなり、揮発し難くなる。これは、焼結後にも残存して接合の信頼性を悪化させる原因となる。
以上のことに基づく本開示の実施形態について、以下に図面を参照して説明する。
(半導体装置の構造)
図1及び図2は、順に、本開示の例示的半導体装置100を模式的に示す側面図及び平面図である。図1及び図2に示すように、半導体装置100は、半導体素子120と、DBC基板130(Direct Bonded Copper基板)とが接合層110を介して接合された構造を備える。
半導体素子120は、高温、例えば175℃以上の温度でも動作可能な半導体素子が好ましい。例としては、炭化ケイ素、窒化ガリウム、ガリウムヒ素、ダイヤモンド等を利用した半導体素子が好ましい。但し、シリコン系等の他の半導体素子であっても良い。図1等には示していないが、半導体素子120の少なくとも裏面(図1では下側の面)の全域には、金属メタライズを施した電極が設けられている。半導体素子120とDBC基板130とを接合する際には、当該電極が接合層110と接合される。
DBC基板130は、絶縁基板131の一方の面に電極132、他方の面に電極133を配置した構造である。図1の例では、電極132に対し、接合層110を介して半導体素子120が接合されている。
絶縁基板131は、窒化ケイ素(AlN)、酸化アルミニウム(Al)等のセラミックスによって形成されている。絶縁基板131としては、高温動作時に生じる熱を放熱しやすくするために、セラミックス材料を含む高耐熱且つ高放熱の特性を有するものが好ましい。
電極132及び電極133は、銅、アルミニウムなどによって形成されている。電極133は、更に、Au、Pt、Pd、Ag、Cu、Ti、Niのいずれかのめっき処理又はスパッタ処理を施すことにより、酸化しにくい状態とされていても良い。
DBC基板130は、熱接合技術を用いて、高温にて銅板を直接、セラミックス(絶縁基板131に対応)の表面に焼結することにより製造される。電極132及び電極133は、いずれも銅を含み、表面に様々なパターンが形成される。
このようなDBC基板の使用可能な温度範囲は広く、各種電子モジュールの実装に応用されている。また、製造時に無公害のグリーン製品(ROHS対応)である。
接合層110は、焼結接合材料を用いた接合を行う層であり、半導体素子120側から順に、第1の接合材料層111、第2の接合材料層112及び第3の接合材料層113が積層された構成を備える。
第1の接合材料層111は、Cu、Ag、Au等の金属粒子が焼結された層である。形成にあたって溶融はされないので、粒子形状が残っている(第2の接合材料層112及び第3の接合材料層113においても、同様に粒子形状は残っている)。そのような焼結後の金属結晶粒について、平均粒径は1nm以上が好ましく、5nm以上がより好ましい。また、平均粒径は100nm以下が好ましく、50nm以下がより好ましい。金属結晶粒の粒度は、粒子径分布測定装置、例えばマイクロトラック社のMT-3000(II)シリーズを用いて測定しても良い。測定結果の個数平均から平均粒径を算出する。このような金属結晶粒の平均粒径は、対応する平均粒径の金属粒子を焼結することで実現する。
また、第1の接合材料層111の膜厚は、1μm以上が好ましく、10μm以上がより好ましい。また、当該膜厚は、100μm以下が好ましく、50μm以下がより好ましい。半導体装置100の製造方法を後に説明するが、第1の接合材料層111の膜厚が比較的小さいことにより、金属ペースト材料から溶媒成分が抜けやすく、空隙が残るのを抑制することができる。
第2の接合材料層112についても、Cu、Ag、Au等の金属粒子が焼結された層である。但し、第1の接合材料層111とは粒径が異なる。まず、第2の接合材料層112は、主に、大径の(第1の接合材料層111に比べて粒径の大きい)金属粒子を用いて形成される。具体的に、好ましくは平均粒径が0.1μm以上、より好ましくは1μm以上であり、且つ、平均粒径が好ましくは100μm以下、より好ましくは10μm以下の金属粒子を用いて形成される。従って、焼結後にも、主として同様の平均粒径の金属結晶粒が観られる。但し、これに加えて、第1の接合材料層111を構成するものと同様の平均粒径を有する小径の金属粒子(金属結晶粒)を含む。小径の金属粒子は、大径の金属粒子の隙間に入り込んでいる。このように、大径の金属粒子と小径の金属粒子とを共に含むこが第2の接合材料層112の特徴の1つである。結果的に、大径の金属粒子のみを用いた場合よりも、空隙が少なく(充填率が高く)なっている。但し、大径の金属粒子の隙間を小径の金属粒子が埋め尽くすことはなく、小径の金属粒子よりも大きな空隙が残された状態である。
尚、形成された第2の接合材料層112において、小径の粒子と大径の粒子との比率は、質量比で20:80~40:60程度であることが好ましい。
尚、第2の接合材料層112における大径及び小径の金属粒子を合わせた平均粒径について、第1の接合材料層111における金属粒子の平均粒径よりも大きい。
第2の接合材料層112の膜厚は、20μm以上が好ましく、30μm以上がより好ましい。また、当該膜厚は、80μm以下が好ましく、60μm以下がより好ましい。更に、第2の接合材料層112の膜厚は、第1の接合材料層111の膜厚よりも大きいことが好ましい。
次に、第3の設合材料層113は、第1の接合材料層111と同様の平均粒径を有するCu、Ag、Au等の金属粒子が焼結された層である。第3の接合材料層113の膜厚についても、第1の接合材料層111と同様であることが好ましい。
以上の通り、接合層110は、相対的に平均粒径の小さい金属粒子からなる第1の接合材料層111及び第3の接合材料層113により、相対的に平均粒径の大きい金属粒子からなる第2の接合材料層112が挟まれた3層構造となっている。
後に更に説明するが、第1の接合材料層111及び第3の接合材料層113は、比較的薄い層として形成し、乾燥した後に他の層を積層する。従って、保護膜、有機溶剤成分等の揮発成分が十分に除去された状態で焼結され、空隙は残っていないか、残っていたとしても僅かである。このことからも、第1の接合材料層111及び第3の接合材料層113は、半導体素子120及び電極132に対して高い信頼性をもって接合される。
これに対し、第1の接合材料層111及び第2の接合材料層112に比べて、これらの間の第2の接合材料層112には、相対的に多くの空隙が存在する。この結果、接合層110に応力が加わった場合、第2の接合材料層112における凝集破壊により応力を分散、緩和することができる。この結果、接合の破断を抑制することができる。
また、第1の接合材料層111及び第3の接合材料層113については相対的に空隙が少ないので、半導体素子120、DBC基板130に対する接触面積が大きくなり、それぞれの接合面における接合の信頼性が向上する。
以上のように、本実施形態の3層構造の接合層110により、信頼性の高い接合が実現する。
(各部材の寸法)
半導体装置100の各構成要素の寸法について、これに限定するものではないが、例としては次の通りである。尚、いずれも平面図において正方形状であり、一辺の長さと厚さを例示する。DBC基板130の絶縁基板131について、一辺30mm、厚さ0.3mm。電極132及び電極133について、一辺22mm、厚さ0.8mm。第1、第2及び第3の接合材料層111、112及び113について、一辺7~15mmであり、厚さは順に0.03mm、0.04mm及び0.03mm。半導体素子120について、一辺5~10mm程度、厚さ0.03mm。
尚、図では、半導体素子120と接合層110とが同じ幅(一辺の長さ)を有するが、接合層110の方を大きくすることもできる。
(半導体装置の製造方法)
次に、半導体装置100の製造方法について、その製造工程を模式的に示す図3~図8を参照して説明する。
初めに、図3に示すように、半導体素子120及びDBC基板130をそれぞれ準備する。図3ではこれらを向き合わせた状態に示しているが、後の工程(図8)にて接合することを予め示しているだけのものであり、それまでは別々に各工程を行う。
次に、図4の工程を説明する。ここでは、DBC基板130の電極132上に所定のパターンの開口を有するメタルマスク143を配置し、第3の接合材料層113を構成するための金属ペースト材料144を印刷塗布して形成する。
また、半導体素子120の一方の面上に、所定のパターンの開口を有するメタルマスク141を配置し、第1の接合材料層111を構成するための金属ペースト材料142を印刷塗布して形成する。
ここで、メタルマスク141及びメタルマスク143の膜厚は、いずれも例えば60μmである。従って、塗布される金属ペースト材料142及び金属ペースト材料144の膜厚も、60μm程度となる。尚、乾燥、焼結等の後の工程において収縮が発生し、第1の接合材料層111、第3の接合材料層113の膜厚は、塗布した金属ペースト材料の膜厚よりも小さくなる。
金属ペースト材料142及び金属ペースト材料144について、いずれも、金属粒子と、金属粒子を覆う有機保護膜と、粒度を調製するための分散剤を含む。これらの配合量は、金属粒子の種類、粒系等に応じて適宜設定すれば良い。例えば、金属粒子が90質量%、有機保護膜が3質量%、分散剤が7質量%であっても良い。
また、用いられる金属粒子について、金属結晶粒の平均粒径が1nm以上で且つ100nm以下のものが望ましい。
次に、図5に示すように、メタルマスク141及びメタルマスク143をそれぞれ除去する。その後、第1の接合材料層111を構成するための金属ペースト材料142及び第3の接合材料層113を構成するための金属ペースト材料144について、それぞれ低温の加熱を行う。例えば、熱風により溶媒を蒸発させる。この際の条件としては、例えば、温度60℃、保持時間30分のプリヒートを行う。この加熱により、金属結晶粒に含まれる有機溶剤成分と、金属結晶粒を覆う保護膜とを揮発させることができる。
この際、金属ペースト材料の膜厚が大きいと、有機溶剤成分等が抜け難くなり、空隙が多く残る原因となる。本実施形態の場合、半導体素子120及びDBC基板130の両方に、それぞれ比較的膜厚の小さい金属ペースト材料142及び144を設ける。これにより、一方だけに膜厚の大きな金属ペースト材料を設ける場合よりも、有機溶剤成分等が抜けやすくなり、不要な空隙の発生を抑制できる。半導体素子120等との接触面付近に空隙が存在すると接合の信頼性が低下するので、特に接触面付近において空隙の発生を抑制することが望ましい。本実施形態の例では、第1の接合材料層111及び第3の接合材料層113について、空隙はほぼ残らないようにすることができる。
次に、図6の工程を説明する。まず、DBC基板130の電極132上に、塗布済みの金属ペースト材料144と同じ箇所が開口されたメタルマスク145を配置する。続いて、金属ペースト材料144上に、第2の接合材料層112を構成するための金属ペースト材料146を印刷塗布して形成する。ここで、金属ペースト材料146の膜厚は、例えば80μmである。これに対し、後の工程により収縮が発生し、第2の接合材料層112の膜厚は40~50μm程度となり、第1の接合材料層111及び第3の接合材料層113よりも厚くなる。
金属ペースト材料146についても、金属粒子と、金属粒子を覆う有機保護膜と、粒度を調製するための分散剤を含む。これらの配合量は、例えば金属粒子が80質量%、有機保護膜が8質量%、分散剤が12質量%であっても良い。また、金属結晶粒の平均粒径は、0.1μm以上で且つ100μm以下のものが好ましい。
次に、図7に示すように、メタルマスク145を除去する。その後、第2の接合材料層112を構成するための金属ペースト材料146を加熱する。この際の条件としては、例えば、温度60℃、保持時間30分のプリヒートを行う。この加熱により、金属結晶粒に含まれる有機溶剤成分と、金属結晶粒を覆う保護膜とを揮発させることができる。この際、金属ペースト材料142及び金属ペースト材料144の場合と比較して、金属結晶粒の粒径が大きいので、揮発は容易である。
前記の通り、これまでの工程は、実際には半導体素子120側とDBC基板130側とを別々に進めている。
最後に、図8に示すように、DBC基板130側と半導体素子120側とを接合する。このために、DBC基板130側に形成された金属ペースト材料146と、半導体素子120側に形成された金属ペースト材料142とを重ね合わせるように配置し、それぞれについて加熱により焼結する。この際の条件は、例えば、温度270℃、昇温時間70分、保持時間60分とする。これにより、金属ペースト材料に含まれる金属結晶粒同士が接合され、DBC基板130と半導体素子120とが接合層110(第1の接合材料層111、第2の接合材料層112及び第3の接合材料層113)を介して接合され、図1の半導体装置100が完成する。
この接合に際し、半導体装置100とDBC基板130とを互いに押しつけ合う圧力が加わる。この圧力等により、金属ペースト材料142及び金属ペースト材料144を構成する相対的に小径の金属粒子の一部が、金属ペースト材料146を構成する相対的に大径の金属粒子の隙間に侵入する。この状態にて焼結が行われるので、第2の接合材料層112は、金属ペースト材料146に用いられる大径の金属粒子に加えて、第1の接合材料層111及び第3の接合材料層113を構成する小径の金属粒子を含むようになる。第2の接合材料層112を構成するための金属ペースト材料146について、塗布する時点で小径の金属粒子を含んでいる必要は無い。
図9、図10及び図11には、接合層における空隙について示す。
図9は、接合層全体を、小径の金属粒子を用いた一層の金属ペースト材料により構成した場合である。この場合、焼結のための加熱時に揮発する保護膜、有機溶剤成分が気泡となり、ボイド151が発生する。ボイド151は、焼結の際に上になっている側(図9において上側と想定する)に発生しやすい。接合の界面付近にボイドが多いと、接合の信頼性が低下する。
図10は、図において下方には小径の金属粒子、上方には大径の粒子を配置して焼結を行い、接合層を構成した場合である。この場合、図9と同様のボイド152に加えて、上方では大径の粒子の隙間がボイド153の原因となりやすい。
以上に対し、図11は本開示の接合層に対応する。ここでは、第1の接合材料層161及び第3の接合材料層163については、小径の金属粒子を用いる。また、いずれも図9、図10の接合層よりも薄い層として金属ペースト材料を配置して構成するので、保護膜及び有機溶剤成分は揮発して抜けやすく、結果としてボイドの発生を抑制できる。これら2層に挟まれる第2の接合材料層162は大径の金属粒子を用いるので、相対的にボイド154は生じやすい。但し、第2の接合材料層162に対し、焼結の際、第1の接合材料層161及び第3の接合材料層163から小径の金属粒子が侵入し、大径の金属粒子の隙間を一定程度充填する。従って、このような小径の粒子による充填の起こらない図10の場合に比べて、ボイド154の占有率は小さくなる。
この結果、第1の接合材料層111及び第3の接合材料層113では空隙が無く信頼性の高い接合を可能とし、且つ、第2の接合材料層112においては一定程度存在する空隙により応力を分散、緩和することができる。
以上のことから、半導体装置100において、接合層110による半導体素子120とDBC基板130との接合は高い信頼性を発揮する。
尚、以上では半導体素子120を接合する基板としてDBC基板130を例示しているが、これには限定されず、他の種類の基板であっても良い。
本開示の開示事項は、焼結接合材料を用いた信頼性の高い半導体素子等の接合を実現し、半導体装置及びその製造方法として有用である。
100 半導体装置
110 接合層
111 第1の接合材料層
112 第2の接合材料層
113 第3の接合材料層
120 半導体素子
130 DBC基板
131 絶縁基板
132 電極
133 電極
141 メタルマスク
142 金属ペースト材料
143 メタルマスク
144 金属ペースト材料
145 メタルマスク
146 金属ペースト材料
151 ボイド
152 ボイド
153 ボイド
154 ボイド
161 第1の接合材料層
162 第2の接合材料層
163 第3の接合材料層

Claims (9)

  1. 半導体素子120と、
    前記半導体素子120の一方の面上に設けられた接合層110とを備え、
    前記接合層110は、前記半導体素子120の側から順に積層された第1の接合材料層111、第2の接合材料層112及び第3の接合材料層113を含み、
    前記第1の接合材料層111及び前記第3の接合材料層113に内包される空隙は、前記第2の接合材料層112に内包される空隙よりも少ないことを特徴とする半導体装置。
  2. 請求項1の半導体装置において、
    前記第1の接合材料層111は、第1の金属結晶粒を含み、
    前記第2の接合材料層112は、第2の金属結晶粒を含み、
    前記第3の接合材料層113は、第3の金属結晶粒を含み、
    前記第1の金属結晶粒及び前記第3の金属結晶粒の平均粒径は、前記第2の金属結晶粒の平均粒径よりも小さいことを特徴とする半導体装置。
    導体装置。
  3. 請求項2の半導体装置において、
    前記第2の接合材料層112は、前記第2の金属結晶粒に加えて、前記第1の金属結晶粒及び前記第3の金属結晶粒を含むことを特徴とする半導体装置。
  4. 請求項1~3のいずれかに記載の半導体装置において、
    前記第1の接合材料層111の膜厚、及び、前記第3の接合材料層113の膜厚は、いずれも、10μm以上で且つ40μm以下であることを特徴とする半導体装置。
  5. 請求項1~4のいずれか1つの半導体装置において、
    前記第2の接合材料層112の膜厚は、20μ以上で且つ80μm以下であることを特徴とする半導体装置。
  6. 請求項2又は3の半導体装置において、
    前記第1の金属結晶粒及び前記第3の金属結晶粒の平均粒径は、1nm以上で且つ100nm以下であることを特徴とする半導体装置。
  7. 請求項2、3又は6の半導体装置において、
    前記第2の金属結晶粒の平均粒径は、
    0.1μm以上で且つ100μm以下であることを特徴とする半導体装置。
  8. 請求項1~7のいずれか1つの半導体装置において、
    前記接合層110は、はんだ材料又はCu、Ag若しくはAu粒子を含むことを特徴とする半導体装置。
  9. 半導体素子120の一方の面上に、第1の金属粒子を含む第1の金属粒子ペーストを塗布して焼結し、第1の接合材料層111を形成する工程と、
    基板上に、第3の金属粒子を含む第3の金属粒子ペーストを塗布して焼結し、第3の接合材料層113を形成する工程と、
    前記第3の接合材料層113上に、第2の金属粒子を含む第2の金属粒子ペーストを塗布する工程と、
    前記第2の金属粒子ペーストと、前記第1の接合材料層111とが接するように前記基板上に前記半導体素子120を配置し、加熱処理を行う工程とを備え、
    前記第1の金属粒子及び前記第3の金属粒子の粒径は、前記第2の金属粒子の粒径よりも小さく、
    前記加熱処理を行う工程において、前記第1の接合材料層111及び前記第3の接合材料層113の間に、前記第2の金属粒子に加えて前記第1の金属粒子及び前記第3の金属粒子を含む第2の接合材料層112を形成し、当該第2の接合材料層112を、前記第1の接合材料層111及び前記第3の接合材料層113と接合させることを特徴とする半導体装置の製造方法。
JP2021168830A 2021-10-14 2021-10-14 半導体装置とその製造方法 Pending JP2023058984A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021168830A JP2023058984A (ja) 2021-10-14 2021-10-14 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021168830A JP2023058984A (ja) 2021-10-14 2021-10-14 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2023058984A true JP2023058984A (ja) 2023-04-26

Family

ID=86095476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021168830A Pending JP2023058984A (ja) 2021-10-14 2021-10-14 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2023058984A (ja)

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP4770533B2 (ja) 半導体装置の製造方法および半導体装置
US9214617B2 (en) Electronic component module
JP6319643B2 (ja) セラミックス−銅接合体およびその製造方法
KR102154369B1 (ko) 파워 모듈
US20120074563A1 (en) Semiconductor apparatus and the method of manufacturing the same
US20160284664A1 (en) Method for Producing a Circuit Carrier Arrangement Having a Carrier which has a Surface Formed by an Aluminum/Silicon Carbide Metal Matrix Composite Material
EP3089209B1 (en) Substrate for power module, method for manufacturing same, and power module
CN107910324A (zh) 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法
JP2014135411A (ja) 半導体装置および半導体装置の製造方法
JP2019067986A (ja) 電力用半導体装置
JP6399906B2 (ja) パワーモジュール
JP2013077745A (ja) 半導体装置およびその製造方法
JP6677886B2 (ja) 半導体装置
CN111602233A (zh) 半导体装置的制造方法
US9941235B2 (en) Power module substrate with Ag underlayer and power module
JP2023058984A (ja) 半導体装置とその製造方法
WO2015118790A1 (ja) 接合材、接合方法、および電力用半導体装置
JP2015213097A (ja) 放熱体、その製造方法および半導体素子収納用パッケージ
JP3794454B2 (ja) 窒化物セラミックス基板
WO2013021983A1 (ja) 半導体装置及びその製造方法
JP3618060B2 (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
JP2014053406A (ja) 半導体装置およびその製造方法
JP2014179564A (ja) パワーモジュール用基板の製造方法及びパワーモジュールの製造方法
JP5630375B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211021