JP2008172176A - 半導体素子搭載基板及びその製造方法。 - Google Patents
半導体素子搭載基板及びその製造方法。 Download PDFInfo
- Publication number
- JP2008172176A JP2008172176A JP2007006454A JP2007006454A JP2008172176A JP 2008172176 A JP2008172176 A JP 2008172176A JP 2007006454 A JP2007006454 A JP 2007006454A JP 2007006454 A JP2007006454 A JP 2007006454A JP 2008172176 A JP2008172176 A JP 2008172176A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- slit
- adhesive
- element mounting
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Abstract
【課題】 半導体素子を実装する配線基板に形成された導体と放熱基板との間に介在する接着剤層の厚みを平坦な面で薄くしながら空隙をなくすことで、半導体素子の発熱を抑える半導体素子搭載基板及び半導体素子搭載基板の製造方法を提供する。
【解決手段】 配線電極eh,dhが形成され半導体素子Cが実装されることとなる配線基板1と、この配線基板1と接着剤Epを介して接着される放熱基板Bとを備え、上記配線基板1に接着剤Epを逃がすためのスリットsが形成される。
【選択図】 図1
【解決手段】 配線電極eh,dhが形成され半導体素子Cが実装されることとなる配線基板1と、この配線基板1と接着剤Epを介して接着される放熱基板Bとを備え、上記配線基板1に接着剤Epを逃がすためのスリットsが形成される。
【選択図】 図1
Description
本発明は、半導体素子を実装する半導体素子搭載基板及びその製造方法に関する。
電子機器の小型化、薄型化、高性能化の要求に対応するため、半導体素子を実装するための半導体素子搭載基板が開発され商品化されている。半導体素子は、発熱により特性が劣化するため、これら半導体素子の発熱を抑える放熱構造が半導体素子搭載基板に求められている。
半導体素子を実装する半導体素子搭載基板の放熱構造としては、半導体素子からの発熱を熱抵抗の小さい伝熱部材により放熱基板に伝熱して放熱基板から外部に放熱する構造がある。熱抵抗の小さい材料としては、熱伝導率の高い金属や金属酸化物セラミックスなどがある。その反対に、空気などの気体は、極めて熱伝導率が低く、伝熱の阻害となる。放熱基板としては、熱伝導率が高くて軽量であるアルミニウム板や窒化アルミセラミックス板などがある。
熱抵抗を小さくするためには、伝熱部材の伝熱面積を大きくして伝熱方向の厚みを薄くしたり、伝熱部材と放熱基板との接触面を平坦にしなければならない。例えば、半導体素子を実装する配線基板と放熱基板との接合には、接着剤を用いて接着がなされるが、その接着剤層は理想的に薄く形成されることが好ましい。
特許文献1は、表面に酸化アルミニウム層が形成されているアルミニウム板と、上記酸化アルミニウム層に接着剤により固着される半導体チップと、上記酸化アルミニウム層に接着剤により固着されるリード端子と、上記半導体チップ上に形成された電極と上記リード端子とを接続する金属細線とを具備することを特徴とする半導体装置であり、上記半導体チップからの発熱を上記接着剤を介して上記アルミニウム板に放熱する構造となっている。特許文献2は、絶縁層を備える金属などの導体板と、絶縁層を介して導体板に積層された導電層と、電極が導電層にフェースダウン実装により電気的に接続された発光ダイオードチップとを備え、発光ダイオードと導体板との対向面間には絶縁層よりも熱伝導率の高い金属バンプなどの熱伝達部材が介装されることを特徴とする発光装置であり、上記発光ダイオードチップからの発熱を上記熱伝達部材を介して上記導体板に放熱する構造となっている。特許文献1や特許文献2は、アルミニウム板などの放熱導体板に酸化アルミニウムなどの絶縁層を設けることで上記放熱導体板に実装される半導体素子との電気的絶縁を図りながら熱抵抗を小さくすることから、高価なセラミックス基板を絶縁層として介在させる構造に比べて、製造コストを抑えることができ、半導体装置の量産形態に適している。
特開平5−160304号公報
特開2003−168829号公報
しかしながら、従来の製造方法では、半導体素子が実装される配線基板と放熱基板とを加圧・加熱手段により加熱しながら加圧するが、このような通常の加熱・加圧では、接着剤層を薄くする過程で硬化する箇所が生じて、接着剤層に空隙が生じ平坦な面として薄くすることは難しかった。
なお、特許文献1及び特許文献2の構造では、配線基板と放熱基板とを接着したものではなく、チップを直接放熱基板上に実装したものであるが、配線基板と放熱基板と接着剤を介して加熱・加圧する場合、接着剤層に空隙が生じ平坦な面として薄くすることは難しかった。
そこで本発明の目的は、半導体素子を実装する配線基板に形成された導体と放熱基板との間に介在する接着剤層の厚みを平坦な面として薄くしながら接着強度を確保し、そして空隙をなくすことで、半導体素子の発熱を抑える半導体素子搭載基板及びその製造方法を提供することにある。
本発明の半導体素子搭載基板は、配線電極が形成され半導体素子が実装されることとなる配線基板と、この配線基板と接着剤を介して接着される放熱基板とを備え、上記配線基板に接着剤を逃がすためのスリットが形成されていることを特徴とする。
この発明によれば、上記配線基板と放熱基板とを加圧・加熱手段により接着する際に、上記接着剤の余剰分や介在する空気が上記配線基板に形成されたスリットへと流れることから、接着剤層の厚みを平坦で薄く形成することができる。ここで、半導体素子搭載エリアの外周に形成されていることで、上記スリットに上記接着剤の余剰分を逃がしても放熱回路や電気回路の形成に影響を及ぼさない。また、スリット部へ流れた接着剤は、スリットを形成する配線と放熱基板との接着性に寄与し、加圧・加熱で薄く形成される事で損なわれた接着剤の接着強度を補う。
本発明としては、前記スリットが一方の配線電極と他方の配線電極との間に形成され、絶縁材料である接着剤により絶縁されることが好ましい。
この発明によれば、前記スリットが一方の配線電極と他方の配線電極との間を絶縁することにより、一方の配線電極を介して一方の半導体素子からの電気信号を他方の配線電極を介して他方の半導体素子に接続することができる。つまり、複数の半導体素子を直列に接続するような配線回路に好適なものとなる。
本発明の半導体素子搭載基板の製造方法は、配線電極が形成され半導体素子が実装されることとなる配線基板と、この配線基板と接着剤を介して接着される放熱基板とを備え、前記配線基板と前記放熱基板とを加圧・加熱手段により接着する際に、加圧して密着させた後に加熱することを特徴とする。ここで、前記配線基板にスリットを形成し、放熱基板と加圧・加熱手段により熱圧着する際に、上記スリットに余剰の接着剤を流すことが好ましい。
この発明によれば、配線基板と放熱基板とを加圧・加熱手段により加圧した状態で加熱することで、接着剤が加熱により硬化しはじめる前に接着剤を行き渡らせるとともに、スリットに接着剤の余剰分を逃がしきることができる。また、接着剤を加圧した状態で予熱することで、接着剤の粘度を低くして、スリットに前記接着剤の接着面から不要な空気の粒(ボイド)を前記接着剤の余剰分と一緒に逃がし易くすることができる。
本発明としては、前記配線基板は、バンプが所定間隔で配されるバンプ層とその下方層の放熱プレーン層とを有し、前記スリットは放熱プレーン層の上記バンプの位置とは位置をずらして形成されていることが好ましい。
この発明によれば、前記スリットが放熱プレーン層の上記バンプの位置とは位置をずらして形成されていることにより、半導体素子の熱を接着剤層を介して放熱基板に伝えるために上記スリット配列が与える影響はない。また、バンプが所定間隔で配されるバンプ層とその下方層の放熱プレーン層とを有することにより、上記下層の放熱プレーン層にのみエッチングや工作具によりスリットを所定間隔で容易に作製することができるようになる。
本発明としては、前記スリットが半導体素子搭載エリアの外周のダミー領域においてマトリクス状に形成され、前記配線基板の側面端にまで及んでいることが好ましい。
この発明によれば、加熱・加圧手段により熱圧着する際に、マトリクス状のスリットに接着剤の余剰分や熱圧着の際に巻き込まれる空気を逃がすこととなり、そして、前記配線基板の側面端にまで流し出し、余剰分の接着剤が堆積したり空隙が生じたり、空気が滞留するようなことが防止される。
本発明としては、前記接着剤の体積は前記スリットの体積よりも小さく、かつ、前記絶縁を図る箇所のスリットの体積は半導体素子搭載エリアの外周に形成されるスリットの体積よりも小さいことが好ましい。
この発明によれば、前記接着剤の体積は前記スリットの体積よりも小さいことから、接着剤層を理想的に薄くしながらも、接着剤の余剰分をすべてスリットに逃がすことができる。そして、前記絶縁を図る箇所のスリットの体積は半導体素子搭載エリアの外周に形成されるスリットの体積よりも小さいことから、前記絶縁を図る箇所のスリットには接着剤を満たすようになり、良好な絶縁性が図られるようになる。
本発明の半導体素子搭載基板によれば、熱圧着の際にスリットに接着剤の余剰分を逃がしたり、熱圧着に巻き込まれる空気を逃がすことができ、接着剤層が平坦で薄く形成されることにより、放熱効率を高めることができ、半導体素子の信頼性を高めることができるとともに、平坦化が図られることにより配線基板と放熱基板との密着力の向上を図ることが可能になる。また、予め配線基板の絶縁を図る箇所にスリットを形成することにより、熱圧着の際に絶縁性の接着剤を流し込み絶縁箇所を作成することも可能になる。一方、本発明の半導体素子搭載基板の製造方法によれば、上記配線基板と放熱基板とを加圧・加熱手段により接着する際に、加圧して密着させた後に加熱することにより、従来のように加熱硬化の過程で接着剤が固まってしまう事態を防止できるとともに、空隙が生じるような事態を防止して、平坦面として薄く形成することが可能になる。
以下、本発明を実施するための最良の形態を図面を引用しながら説明する。
(第1の実施形態)
図1(a)は、本発明を適用した半導体素子搭載基板Z1の断面模式図である。図1(b)は、配線基板1の導体箔dの配された面から見た模式図である。本実施の形態は、配線電極ehが形成された配線基板1と、この配線基板1と接着剤Epを介して接着された放熱基板Bとを備え、半導体素子Cからの熱をバンプhを介して放熱基板Bへと伝熱する構造になっている。半導体素子Cからの熱をバンプhを介して放熱基板Bへと伝熱するための配線電極dhの外周(半導体素子搭載エリアfの外周)は、スリットsが形成されている。配線基板1は、両面に配線が施された両面プリント配線基板であり、その一方の面には導体箔eにより配線電極ehが形成され、他方の面には導体箔dにより配線電極dhが形成され、バンプhにより配線電極ehと配線電極dhとが接続されている。上記配線電極ehには、半導体素子Cが実装され(図2(d)参照)、この半導体素子Cが実装される領域(半導体素子搭載エリア)fの外周には、接着剤Epを逃がすためのスリットsが形成されている。
図1(a)は、本発明を適用した半導体素子搭載基板Z1の断面模式図である。図1(b)は、配線基板1の導体箔dの配された面から見た模式図である。本実施の形態は、配線電極ehが形成された配線基板1と、この配線基板1と接着剤Epを介して接着された放熱基板Bとを備え、半導体素子Cからの熱をバンプhを介して放熱基板Bへと伝熱する構造になっている。半導体素子Cからの熱をバンプhを介して放熱基板Bへと伝熱するための配線電極dhの外周(半導体素子搭載エリアfの外周)は、スリットsが形成されている。配線基板1は、両面に配線が施された両面プリント配線基板であり、その一方の面には導体箔eにより配線電極ehが形成され、他方の面には導体箔dにより配線電極dhが形成され、バンプhにより配線電極ehと配線電極dhとが接続されている。上記配線電極ehには、半導体素子Cが実装され(図2(d)参照)、この半導体素子Cが実装される領域(半導体素子搭載エリア)fの外周には、接着剤Epを逃がすためのスリットsが形成されている。
配線基板1の基材aは、耐熱温度が高くて厚みを薄くできるためポリイミド樹脂とした。絶縁材料としては、エポキシ樹脂やポリエステル樹脂等でも良い。導体箔eとdは、銅箔からなり、基材aに熱圧着した後、エッチングにより配線電極ehとdhを形成する。基材aと導体箔e、dの厚みはそれぞれ10μmから200μmの範囲で適宜設計する。配線基板1には、層間接続のためのバンプhが所定間隔で配されるバンプ層aとその下方層の放熱プレーン層dとを有する。本実施の形態では、熱伝導率の高いバンプhを所定間隔で配するため、銅板をエッチングしてバンプとなる支柱(カラム)を形成した。バンプhとしては、上記銅カラムの他、スルーホールめっきに導電ペーストを充填するビアスタックや、メタルコアを基材aに圧接してもよい。バンプは、搭載する半導体素子Cの実装側電極面積Fに近いほど効率よく熱伝導ができ、その下方の放熱プレーン層dとの接触する面積が大きいほど効率よく熱伝導ができる。例えば、図1のバンプhは、半導体素子搭載エリアfに3つのバンプhが形成されているが、これらを一つにするような大きさにすると一層効率よく熱伝導ができる。
配線基板1の放熱プレーン層dには、スリットsが形成されている。このスリットsは、放熱プレーン層dと接着層Epとの境界面から半導体素子Cの搭載される面(上方)に向かって形成されている。上記スリットsは、加圧・加熱手段K1,K2により熱圧着する際に(図2(a)参照)、接着剤Epを逃がすためのスリットsであり、本実施の形態では、半導体素子搭載エリアfの外周に形成され、配線基板1の配線電極dhにはかからない。上記スリットsに上記接着剤Epの余剰分を逃がしても放熱回路や電気回路の形成に影響を及ぼさないようにするためである。上記スリットsは、エッチングにより配線電極ehとdhを形成する際に同時に形成される。なお、上記スリットsは、ダイシング装置などの切削工具により別途形成することも可能である。
放熱基板Bは、絶縁性と放熱性を両立させるため陽極酸化皮膜(アルマイト)処理により絶縁皮膜を形成したアルミニウム板とした。放熱基板としては、窒化アルミセラミックス板を用いてもよいが、高価であることから安価な上記アルミニウム板を使用した。放熱基板Bの表面は熱伝導を良好にするため、平坦になっており、その表面粗さは数μm程度である。放熱基板Bは、放熱面積が広く放熱容量が大きいほど放熱能力が高くなるが、搭載する半導体素子の発熱量や半導体装置のサイズに応じて適宜設計する。この放熱基板Bには絶縁被膜が形成されるものでも良い。
接着剤Epは、異方性導電接着剤フィルム(ACF:Anisotropic Conductive Film)、異方性導電接着ペースト(ACP:Anisotropic Conductive Paste)、非導電接着ペースト(NCP:Non-Conductive Paste)、非導電接着フィルム(NCF:Non-Conductive Film)等が使用される。ここで、スリットsの絶縁性を保つためには、絶縁材料である非導電接着ペースト(NCP:Non-Conductive Paste)や、非導電接着フィルム(NCF:Non-Conductive Film)が好ましい。配線基板1と放熱基板Bとを薄く平坦に密着させるためには、予め接着剤をシート状に加工した非導電接着フィルム(NCF:Non-Conductive Film)が好ましい。また、表面に金属が形成されたフィラーを上記エポキシ樹脂に含有する異方性導電接着剤ACFやACPを使用することで、スリットsの絶縁性を保ちながら上記フィラーの熱抵抗の分だけ熱伝導率を高くすることも可能である。上記フィラーとしては高熱伝導率と絶縁性を兼用させたニッケル繊維や炭素繊維を含有するエポキシ接着シートが有望である。
図2は、本発明を適用した半導体素子搭載基板Z1の製造方法を模式的に示す断面模式図である。放熱基板Bの上には接着シートEpが載置され、その上には配線基板1が載置され、加圧・加熱手段K1,K2により配線基板1と放熱基板Bとが熱圧着される(図2(a)、(b))。加圧・加熱手段K1,K2は、まず加圧を行い配線基板1と放熱基板Bとを密着させた後において加熱する。すなわち、接着シートを常温高圧でプレスし放熱プレーンとアルミ板を密着させた後に高圧下で加熱させ熱硬化させることにより、放熱プレーンを絶縁皮膜にほぼ隙間無く密着させ、この接続部位における高熱伝導を実現させる。例えば、20〜60℃の温度で加圧し放熱プレーンとアルミ板を密着させた後に加圧した状態で80〜160℃の温度で加熱して熱硬化させる。この方法により、接着剤Epが加熱により硬化しはじめる前に接着剤を行き渡らせるとともに、スリットsに接着剤Epの余剰分を逃がしきることができる。また、接着剤Epを加圧した状態で予熱することで、接着剤Epの粘度を低くして、スリットsに前記接着剤Epの接着面から不要な空気の粒(ボイド)を前記接着剤の余剰分と一緒に逃がし易くすることができる。したがって、従来のように加熱硬化の過程で接着剤が固まってしまう事態を防止できるとともに、放熱プレーンdhと放熱基板Bとの間に空隙が生じるようなことはない。なお、スリットsは半導体素子Cからの放熱に寄与しない場所にあるためスリットsに空気が残ったとしても放熱特性には影響しない。
次にバンプh上の配線電極eh上に半導体素子であるICチップCを銀ペーストなどの導電性材料nにて接続する。銅箔からなる配線電極eh(eb,e)は、表面を保護して接合特性を良好にするため、配線基板1の段階でめっき処理することが好ましい。例えばワイヤーボンディング性を良好にするためには、Ni下地のAuめっきを施す。ICチップCの一方の電極は配線電極ehに接続され、ICチップCの他方の電極は金などのワイヤーLにて配線電極ebにボンディングなどにより接続され、その後樹脂Pにより樹脂封止を行なう(図2(c))。この構造によりICチップCで発生した熱をバンプhを介して放熱基板Bへと逃がすことができ、比較的安価なプリント配線基板で放熱性の高いICパッケージを実現することが可能になる。
(第2の実施形態)
本実施の形態は、高輝度LED装置用の半導体素子搭載基板Z2である。高輝度LED装置は、LEDチップに大電流を流すとともに、複数のLEDチップを基板に搭載しなければならない。複数のLEDチップは並列接続してもよいが、並列接続の場合は、配線基板の製造ばらつきなどにより電気回路上の一部の低抵抗のLEDチップに電流が流れ易く、複数のLED間で光の輝度(光量)のばらつきが生じ易く、品質低下を招きやすい。そこで、複数のLEDチップを直列接続することで、電気回路に流れる電流を一定にして、複数のLEDの光の輝度(光量)を同じにすることができる。
本実施の形態は、高輝度LED装置用の半導体素子搭載基板Z2である。高輝度LED装置は、LEDチップに大電流を流すとともに、複数のLEDチップを基板に搭載しなければならない。複数のLEDチップは並列接続してもよいが、並列接続の場合は、配線基板の製造ばらつきなどにより電気回路上の一部の低抵抗のLEDチップに電流が流れ易く、複数のLED間で光の輝度(光量)のばらつきが生じ易く、品質低下を招きやすい。そこで、複数のLEDチップを直列接続することで、電気回路に流れる電流を一定にして、複数のLEDの光の輝度(光量)を同じにすることができる。
図3(a)と図3(c)は、上面発光のLEDチップC1とC2が直列配列で搭載される半導体素子搭載基板Z2の断面模式図である。図3(b)は、配線基板1の導体箔dの配された面から見た模式図である。本実施の形態は、配線電極ehが形成された配線基板1と、この配線基板1と接着剤Epを介して接着された放熱基板Bとを備える。そして、上記スリットsが所定間隔をおいて形成されている。すなわち、配線基板1の配線電極dhを囲むと共に、これを繰り返すように縦横のマトリクス状にスリットsが形成されている。このスリットsは、配線基板1の配線電極dhを囲む領域のみならず、前記スリットsが半導体素子搭載エリアfの外周のダミー領域においてもマトリクス状に形成されており、配線基板1の外周(縁)まで達している。加圧・加熱手段K1,K2により加圧と加熱を行うと、その中心から外周に向かって接着剤Epが均等に広がるための、この広がりに効率的に対応させるためである。なお、最終的に溢れるような接着剤Epは、基板1の側面に送り出される。
LEDチップC1が実装されることとなる配線電極eh1とLEDチップC2が実装されることとなる配線電極eh2との絶縁をとるために形成されるスリットs1の体積(巾w1)は、LEDチップ搭載エリアfの外周に形成されるスリットsの体積(巾w)よりも小さいことが好ましい。接着剤Epが均等に広がる際に、先に巾w1の小さいスリットs1に接着剤Epが満たされることなるために、空気に比べて熱伝導率の高い接着剤EpによりLEDチップ搭載エリアf全体の放熱効率を高めることができる。また、LEDチップ搭載エリアfの外周に形成されるスリットs1に接着剤Epが満たされることにより、信頼性試験におけるマイグレーションなどによる不用意な絶縁破壊不良を抑止する事もできる。
また、前記スリットが半導体素子搭載エリアfの外周のダミー領域においてもマトリックス状に形成されており、配線基板1の外周(縁)まで達しているので、加圧・加熱手段K1,K2により加圧と加熱を行うと、その中心から外周に向かって接着剤Epが均等に広がる際に不要な空気が接着剤Epとともに押し出されて最終的に基板1の側面に送り出される。ここで、スリットs,s1は半導体素子C1,C2からの放熱に寄与しない場所にあるためスリットs,s1に空気が残ったとしても放熱特性には影響しない。
本実施の形態の製造方法においても、熱圧着の際は、加圧・加熱手段K1,K2は、まず加圧を行い配線基板1と放熱基板Bとを密着させた後において加熱することにより、放熱銅プレーンd(dh)を放熱基板Bの絶縁皮膜にほぼ隙間無く密着させ、この接続部位における高熱伝導を実現させる(図4(a)、(b))。次に複数のLEDチップC1,C2が配線基板1に実装され、封止枠P2が接着され、LEDチップC1,C2からの光を透すための透明樹脂Uにより樹脂封止を行なう(図4(c))。
ここで、本実施の形態では、前記スリットsが一方の配線電極eh1と他方の配線電極eh2との間に形成され、絶縁材料である接着剤により絶縁されている。すなわち、接着剤として非導電接着フィルム(NCF:Non-Conductive Film)が使用され、一方のLEDチップC1と他方のLEDチップC2とが直列に接続されることにより、電気回路に流れる電流を一定にして、複数のLEDチップC1,C2の光の輝度(光量)を同じにすることができる。そして、複数のLEDチップC1,C2は、それらの輝度(光量)を大きくするため、大きな電流が流れることになっているが、上記スリットs1や他方のスリットsにより、平坦な面としての薄い接着剤層が形成されることから、上記大きな電流が流れることによるLEDチップC1,C2による発熱をバンプhを介して放熱基板Bへと伝熱する。この構造によりLEDチップC1(C2)で発生した熱をバンプhを介して放熱基板Bへと逃がすことができ、比較的安価なプリント配線基板で、放熱特性の高いICパッケージZ2を実現することができる。
(第3の実施形態)
本実施の形態は、第2の実施形態の半導体素子搭載基板Z2を同時に多数個製造するために半導体素子搭載基板Z2を複数連接した場合の実施例である。図5(a)は、最終的に切り取られる半導体素子基板Z2の部分とその周辺を示す断面模式図である。図5(b)は、図5(a)における配線基板の導体箔dの配された面から見た模式図である。
本実施の形態は、第2の実施形態の半導体素子搭載基板Z2を同時に多数個製造するために半導体素子搭載基板Z2を複数連接した場合の実施例である。図5(a)は、最終的に切り取られる半導体素子基板Z2の部分とその周辺を示す断面模式図である。図5(b)は、図5(a)における配線基板の導体箔dの配された面から見た模式図である。
本実施の形態は、最終的に切り取られる配線基板1(点線で示される部分)の面積A1に対応する(A1と等しい面積の)接着剤Ep1の体積Vepは、放熱プレーンエリアdxの内側に形成されたスリットs1とsからなるギャップの体積Vs1+Vsよりも大きく、かつ、接着剤Ep1の体積Vepは、放熱プレーンエリアdx周辺に形成されたスリットs2からなるギャップの体積Vs2の1/2以下(放熱プレーンエリアdxの外側で、かつ、配線基板1の内側に形成されるギャップの体積以下)とする。これにより、加圧・加熱手段K1,K2により接着剤Ep1が均等に広がる際に、先に接着剤Ep1の体積Vepよりも体積の小さい放熱プレーンエリアdxの内側に形成されたスリットs1とsに接着剤Ep1が満たされ、次に接着剤Ep1とともに不要な空気が放熱プレーンエリアdxの外側に形成されたスリットs2に押し出される。そして、接着剤Ep1の体積Vepは、放熱プレーンエリアdx周辺に形成されたスリットs2からなるギャップの体積Vs2の1/2以下であることから、スリットs2は、接着剤Epで溢れることはなく、加圧・加熱手段K1,K2により、接着剤層の厚みを理想的に薄くすることが可能となる。そして、放熱プレーンエリアdxの内側に形成されたスリットs1とsは、全て接着剤Epで埋め尽くされるため、放熱特性の優れた半導体素子搭載基板Z2が製造できる。
以上、本発明は、上述した実施の形態に限定されるものではない。例えば、半導体素子Cとしては、LEDチップを例に説明したが、高電力トランジスタやマイクロプロセッサ等であっても良い。特に高輝度が要求されるLEDはその直列配列によって効率の良い放熱が要求されるが、本発明によれば、一方と他方の配線電極の絶縁を図りながら、平坦で薄い接着剤層を形成できる利点を有する。このように、本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることは言うまでもない。
Z1,Z2 半導体素子搭載基板、
1 配線基板、
B 放熱基板、
d 放熱プレーン層
f 半導体素子搭載エリア、
eh,dh 配線電極、
Ep 接着剤(接着剤層)、
h バンプ、
s,s1,s2 スリット、
C,C1,C2 半導体素子、
K1,K2 加圧・加熱手段
1 配線基板、
B 放熱基板、
d 放熱プレーン層
f 半導体素子搭載エリア、
eh,dh 配線電極、
Ep 接着剤(接着剤層)、
h バンプ、
s,s1,s2 スリット、
C,C1,C2 半導体素子、
K1,K2 加圧・加熱手段
Claims (11)
- 配線電極が形成され半導体素子が実装されることとなる配線基板と、この配線基板と接着剤を介して接着される放熱基板とを備え、上記配線基板に接着剤を逃がすためのスリットが形成されていることを特徴とする半導体素子搭載基板。
- 前記配線基板には、層間接続のためのバンプが所定間隔で配されるバンプ層とその下方層の放熱プレーン層とを有し、前記スリットは放熱プレーン層の上記バンプの位置とは位置をずらして形成されていることを特徴とする請求項1記載の半導体素子搭載用基板。
- 前記スリットが半導体素子搭載エリアの外周に少なくとも形成されていることを特徴とする請求項1記載の半導体素子搭載基板。
- 前記スリットが半導体素子搭載エリアの外周のダミー領域においてマトリクス状に形成され、前記配線基板の側面端にまで及んでいることを特徴とする請求項1記載の半導体素子搭載基板。
- 記スリットが一方の配線電極と他方の配線電極との間に形成され、絶縁材料である接着剤により絶縁されることを特徴とする請求項1記載の半導体素子搭載基板。
- 前記接着剤の体積は前記スリットの体積よりも小さく、かつ、前記絶縁を図る箇所のスリットの体積は半導体素子搭載エリアの外周に形成されるスリットの体積よりも小さいことを特徴とする請求項2記載の半導体素子搭載用基板。
- 配線電極が形成され半導体素子が実装されることとなる配線基板と、この配線基板と接着剤を介して接着される放熱基板とを備え、上記配線基板に接着剤を逃がすためのスリットが形成され、加圧・加熱手段により接着する際に、加圧して密着させた後加熱することを特徴とする半導体素子搭載基板の製造方法。
- 前記配線基板にスリットを形成し、放熱基板と加圧・加熱手段により熱圧着する際に、上記スリットに余剰の接着剤を流すことを特徴とする請求項7記載の半導体素子搭載基板の製造方法。
- 前記配線基板は、バンプが所定間隔で配されるバンプ層とその下方層の放熱プレーン層とを有し、前記スリットは放熱プレーン層の上記バンプの位置とは位置をずらして形成することを特徴とする請求項8記載の半導体素子搭載用基板の製造方法。
- 前記スリットが前記配線基板の絶縁を図る位置に形成され、絶縁材料である接着剤により絶縁されることを特徴とする請求項8記載の半導体素子搭載基板。
- 前記接着剤の体積は前記スリットの体積よりも小さく、かつ、前記絶縁を図る箇所のスリットの体積は半導体素子搭載エリアの外周に形成されるスリットの体積よりも小さいことを特徴とする請求項10記載の半導体素子搭載用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007006454A JP2008172176A (ja) | 2007-01-15 | 2007-01-15 | 半導体素子搭載基板及びその製造方法。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007006454A JP2008172176A (ja) | 2007-01-15 | 2007-01-15 | 半導体素子搭載基板及びその製造方法。 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008172176A true JP2008172176A (ja) | 2008-07-24 |
Family
ID=39699961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007006454A Pending JP2008172176A (ja) | 2007-01-15 | 2007-01-15 | 半導体素子搭載基板及びその製造方法。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008172176A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102610604A (zh) * | 2011-01-20 | 2012-07-25 | 国际商业机器公司 | 具有限定的热流的集成器件及其制造方法 |
JP2015165545A (ja) * | 2014-02-28 | 2015-09-17 | 板橋精機株式会社 | パワーモジュールとその製造方法 |
-
2007
- 2007-01-15 JP JP2007006454A patent/JP2008172176A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102610604A (zh) * | 2011-01-20 | 2012-07-25 | 国际商业机器公司 | 具有限定的热流的集成器件及其制造方法 |
US8878071B2 (en) | 2011-01-20 | 2014-11-04 | International Business Machines Corporation | Integrated device with defined heat flow |
US9406563B2 (en) | 2011-01-20 | 2016-08-02 | International Business Machines Corporation | Integrated device with defined heat flow |
JP2015165545A (ja) * | 2014-02-28 | 2015-09-17 | 板橋精機株式会社 | パワーモジュールとその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI613774B (zh) | 功率覆蓋結構及其製造方法 | |
TWI628750B (zh) | 功率覆蓋結構及其製造方法 | |
US9806051B2 (en) | Ultra-thin embedded semiconductor device package and method of manufacturing thereof | |
US9807874B2 (en) | Wiring substrate, component embedded substrate, and package structure | |
TWI435666B (zh) | 輻散熱電路板及其製造方法 | |
JP2008060172A (ja) | 半導体装置 | |
JP2010080572A (ja) | 電子装置 | |
TW200941684A (en) | Leadframe board, semiconductor module, and method for making a leadframe board | |
JP2006165320A (ja) | 半導体積層モジュールとその製造方法 | |
CN111668196A (zh) | 半导体封装件以及相关方法 | |
JP2012074497A (ja) | 回路基板 | |
JP2006253354A (ja) | 回路装置およびその製造方法 | |
JP2008258547A (ja) | 半導体装置およびその製造方法 | |
JP6031642B2 (ja) | パワーモジュールとその製造方法 | |
WO2018179538A1 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
WO2015137109A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008159682A (ja) | 多層プリント配線板およびその製造方法 | |
TW200423342A (en) | Chip package structure and process for fabricating the same | |
JP7135364B2 (ja) | 絶縁回路基板、及び、絶縁回路基板の製造方法 | |
JP2008172176A (ja) | 半導体素子搭載基板及びその製造方法。 | |
JP2008243966A (ja) | 電子部品が実装されたプリント基板及びその製造方法 | |
JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014060344A (ja) | 半導体モジュールの製造方法、半導体モジュール | |
JP2014053406A (ja) | 半導体装置およびその製造方法 | |
JP2006013420A (ja) | 電子部品収納用パッケージおよび電子装置 |