JP2012138470A - 半導体素子、半導体装置および半導体装置の製造方法 - Google Patents

半導体素子、半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012138470A
JP2012138470A JP2010289883A JP2010289883A JP2012138470A JP 2012138470 A JP2012138470 A JP 2012138470A JP 2010289883 A JP2010289883 A JP 2010289883A JP 2010289883 A JP2010289883 A JP 2010289883A JP 2012138470 A JP2012138470 A JP 2012138470A
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
bonding
sinterable metal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010289883A
Other languages
English (en)
Inventor
Hiroaki Tatsumi
裕章 巽
Hironari Ikuta
裕也 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010289883A priority Critical patent/JP2012138470A/ja
Publication of JP2012138470A publication Critical patent/JP2012138470A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】焼結性金属接合材を用いた場合でも、接合部からの接合材のはみ出しを抑制し、信頼性の高い半導体素子およびこれを用いた半導体装置を得ることを目的とする。
【解決手段】板状をなし、表裏の面のうちの少なくとも一方に、焼結性金属接合材によって配線部材６を接合するための電極３Ｅｆが設けられた半導体素子３であって、電極３Ｅｆの電極面は、焼結性金属接合材を構成する金属微粒子と金属結合可能な金属の膜が被覆されているとともに、電極面を取り囲むように、電極面に対して立体的に形成された枠部４が設けられているように構成した。
【選択図】図１

Description

本発明は、半導体素子の構造および当該半導体素子を用いた半導体装置とその製造方法に関し、とくに、半導体素子の電極と配線部材とを金属微粒子の焼結現象を利用して接合する半導体装置に好適なものである。
モータのインバータ制御などに用いられるパワーモジュール（電力用半導体装置）では、スイッチング素子や整流素子としてＩＧＢＴやダイオードなどの縦型半導体素子が搭載されている。縦型半導体素子は、メタライズを面内全域に施した裏面の電極と、それに対向する面（表面）の一部分にメタライズを施した電極とが設けられている。そして、大電流を流すための配線構造として、裏面電極は基板電極に接続するとともに、表面の電極は配線金属板を介して外部端子と接続する。
一方、電力損失低減の観点から、近年、例えば、炭化ケイ素（ＳｉＣ）、窒化ガリウムのようなワイドバンドギャップ半導体材料を用いた半導体素子が開発されている。こうした半導体素子ワイドギャップ半導体の場合、素子自身の耐熱性が高く、大電流による高温動作が可能であるが、その特性を発揮するためには、上述した配線構造を形成するために、高耐熱性能の接合材料が必要とされる。
しかし、鉛フリーでかつ高耐熱性能を有するはんだ材は現状見出されていない。そこで、はんだに代わり、金属微粒子の焼結現象を利用した焼結性金属接合材を用いたパワーモジュールが検討されている（例えば、特許文献１または２参照。）。焼結性金属接合材は金属微粒子と有機溶剤成分から構成されるペースト状の接合材で、金属微粒子がその金属の融点よりも低い温度で焼結する現象を利用して、被接合部材との金属結合を達成するものである。そのため、はんだのように、融点以上に加熱して接合する必要がなく、接合時の温度よりも高い耐熱性能を有することができる。
特開２００７−２１４３４０号公報（段落００１３〜００２０、００２４、図３） 特開２００７−４４７５４号公報（段落００１２〜００１５、図１、図２）
このように、焼結現象を利用した焼結性金属接合材は、高耐熱性能が要求されるパワーモジュールに好適な性質を有するものである。しかしながら、従来のはんだ材料は、金属部材の外へ濡れ広がることがなく、電極からのはみ出しを制御するのが容易であったが、焼結性金属接合材は、ペーストが金属以外の部分にも容易に広がるため、電極外へのはみ出しの制御が困難である。そのため、素子表面の主電極と配線金属板を接合する際、はみ出した金属を介して主電極外部と主電極とが通電することによって動作不良を起こす可能性があった。この現象は、例えば、耐電圧特性を確保するために表面の外縁部に終端絶縁構造部が設けられているような場合でも例外ではない。また、特許文献２に示されるように被接合材間にペーストを挟んで加圧しながら加熱接合する形態がとられる場合、主電極外へのはみ出しはより大きな問題となる。
本発明は、上記のような課題を解決するためになされたもので、焼結性金属接合材を用いた場合でも、接合部からの接合材のはみ出しを抑制し、信頼性の高い半導体素子およびこれを用いた半導体装置を得ることを目的としている。
本発明の半導体素子は、板状をなし、表裏の面のうちの少なくとも一方に、焼結性金属接合材によって配線部材を接合するための電極が設けられた半導体素子であって、前記電極の電極面は、前記焼結性金属接合材を構成する金属微粒子と金属結合可能な金属の膜で被覆されているとともに、前記電極面を取り囲むように、前記電極面に対して立体的に形成された枠部が設けられていることを特徴とする。
本発明の半導体素子によれば、電極面の周縁部に、電極面を取り囲む立体的な枠部を設けたので、接合部からの焼結性金属接合材のはみ出しを抑制し、信頼性の高い半導体素子および半導体装置を得ることができる。
本発明の実施の形態１にかかる半導体素子、および半導体素子を用いた半導体装置の構成を説明するための斜視図と断面図である。 本発明の実施の形態１にかかる半導体素子の構成を説明するための斜視図である。 本発明の実施の形態１にかかる半導体素子を備えた半導体装置の構成を説明するための半導体装置の部分を示す平面図と断面図である。 本発明の実施の形態１にかかる半導体素子の配線部材との接合部分の状態を説明するための部分断面図である。 本発明の実施の形態１にかかる半導体素子の配線部材との接合部分の状態を説明するための部分断面図である。 本発明の実施の形態１にかかる半導体素子の配線部材との接合部分の状態を説明するための部分断面図である。 本発明の実施の形態２にかかる半導体素子、および半導体素子を用いた半導体装置の構成を説明するための斜視図と断面図である。 本発明の実施の形態２にかかる半導体素子の構成を説明するための斜視図である。
実施の形態１．
図１〜図６は、本発明の実施の形態１にかかる半導体素子および当該半導体素子を用いた半導体装置を説明するためのもので、図１は半導体素子に配線部材を接合した状態を説明するための半導体装置の一部分を示すもので、図１（ａ）は外観斜視図、図１（ｂ）は図１（ａ）のＡ−Ａ線による断面図である。図２は半導体素子単独の構成を示す斜視図、図３は半導体素子を回路基板に実装した状態を説明するための半導体装置の一部分を示すもので、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＢ−Ｂ線による断面図である。図４〜図６は、半導体素子に配線部材を接合した際の接合部材のはみ出し状態を説明するための部分断面図で左右逆転しているが図１（ｂ）の円Ｃに相当する部分である。
はじめに、図１と図２を用いて本実施の形態１にかかる半導体素子の構成について簡単に説明する。
図において、半導体素子３は矩形の薄板状をなす基材３Ｂの回路基板１に接合する面である裏面にはメタライズによる電極３Ｅｒが形成されるとともに、それに対向する表面にもメタライズによる電極３Ｅｆが形成されている。また、基材３Ｂの表面の外縁部内で、電極３Ｅｆの外側には、電極３Ｅｆを囲むように終端絶縁構造部３Ｉが形成されている。さらに電極３Ｅｆ内には、銅のワイヤボンディングによって電極３Ｅｆの電極面を取り囲むように電極面に対して立体的に形成された枠部４が設けられている。
半導体素子３の基材３Ｂとしては、シリコンウエハを基材とした一般的な素子材料でも良いが、本発明においては炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用いたときの効果が高く、特に顕著な効果が期待できる炭化ケイ素を用いた。デバイス種類としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）のようなスイッチング素子、またはダイオードのような整流素子である。
電極３Ｅｆ、３Ｅｒ（まとめて３Ｅ）としては、接合材である焼結性金属ペーストとの接合性を考慮して、厚さ数μｍの金、銀、銅などの電極膜や、金、銀、銅、白金、パラジウムなどが最表面にくるように例えばニッケル／金といった薄膜層構造で形成した。なお、電極３Ｅの材料としては、上記材料に限定されることはなく、焼結性金属ペーストや枠部４を形成する材料（上記例ではＣｕワイヤボンド）といった接合材料や被接合材、および半導体基材１Ｂとの接合性や安定性等を考慮して適宜選定すればよい。なお、図では、説明を簡略化するため、半導体素子３の表面には、ひとつの電極３Ｅｆのみが形成されている例について記載しているが、表面に複数の電極が区分けして形成されている場合でも適用可能である。
つぎに、上記半導体素子３を実装した半導体装置１０について説明する。
図３に示すように絶縁性の回路基板１の表面には、給電経路を形成するための回路パターン１Ｅが形成されており、半導体素子３の裏面電極３Ｅｒは、焼結性金属ペーストを用いて形成した金属接合層２によって回路パターン１Ｅのうちの回路パターン（ランド）１Ｅａに接合されている。そして、半導体素子３の表面（能動面）側の電極３Ｅｆは、焼結性金属ペーストを用いて形成した金属接合層５によって配線部材である銅板製のリード６の一端と接合され、リード６の他端が回路基板１上の他の回路パターン（電極端子）１Ｅｂと接合されている。
図３においては、説明を簡単にするため、他の半導体素子や外部回路との関係については記していないが、回路パターン１Ｅａや１Ｅｂは、半導体装置１０内の他の素子や外部回路と電気的に接続されているので、このような配線により、半導体素子３と他の素子や外部回路との電気回路を形成することができる。なお、図では、半導体素子３から回路パターン１Ｅを介して給電経路を形成する例を示したが、直接リード６が外部につながるようにしてもよい。また、図示しないが回路基板１の裏面には放熱板が接合され、半導体素子３から外部への放熱経路も形成される。さらに全体を樹脂等により封止する事で樹脂封止した半導体装置を構成することができる。
回路基板１の材料としては、従来から一般的に用いられている材料でも良いが、放熱性に優れたＡｌＮやＡｌＳｉＣ、などのセラミック基板が耐熱性の高く高温動作に有利である。回路パターン１Ｅは、銅、アルミニウムなどの導電性材料またはそれらを主成分とする合金材料からなり、表面は、酸化防止や接合部材との接合性を考慮して、金や銀などの被膜が形成されている。なお、はんだ接合の場合は、ニッケルめっき被膜が形成されている。
つぎに、半導体素子３の構造の詳細、および焼結性金属ペーストを用いた半導体素子３と配線部材６との接合について説明する。
焼結性金属ペーストは、ナノメーターレベルの金属微粒子の反応性により、その金属がバルクで示す融点よりも低い温度で焼結する現象を利用したものである。しかし、金属微粒子は、その反応性の高さから、常温でも接触するだけで焼結が進行する。そのため、焼結性金属ペーストでは、金属微粒子が凝集して焼結反応が進行するのを抑制するため、金属微粒子間を独立した状態で分散保持するための有機分散材によって保持されている。さらに、接合工程において焼結反応を生じさせるため、加熱により有機分散材と反応して金属微粒子を裸にする分散材捕捉材と、分散材と分散材捕捉材との反応物質を捕捉して揮散する揮発性有機成分等が添加されている。つまり、焼結性金属ペーストは、骨材たる金属微粒子が有機成分中に分散されてペースト状になったものである。
そのため、焼結性金属ペーストで接合する際は、焼結性金属ペーストを被接合体の接合面に塗布し、被接合体間に焼結性金属ペーストを挟んだ状態で加熱する。その際、ペーストの流動性によって、ペーストが塗布した領域外へ広がることがある。従来のはんだ材料では、材料によって濡れ性が大きく異なるので、接合工程中の溶融時にも、例えばメタライズされた半導体素子の主電極（３Ｅｆ相当）から外への濡れ広がりがなく、電極３Ｅｆ外へのはみ出しを制御するのが容易であった。しかし、焼結性金属ペーストは金属、非金属を問わず容易に広がることができるので、単に主電極の周囲が主電極と異なる材料で形成されているというだけでは、主電極外へのはみ出しの制御が困難である。そこで、本発明の実施の形態１にかかる半導体素子３では、焼結性金属ペーストの主電極３Ｅｆ外へのはみ出しを防止するために、主電極３Ｅｆ上の焼結性金属ペーストを供給（塗布）する領域を所定高さの構造物で囲むように、主電極３Ｅｆに対して立体的な枠部４をボンディングワイヤで矩形状に形成する。
例えば、図２において、主電極３Ｅｆの大きさを５ｍｍ角とする。このとき、焼結性金属ペーストを用いて主電極３Ｅｆと板状のリード６を図１に示すように接合する場合、ワイヤ径０．１ｍｍのボンディングワイヤを用いて４．５ｍｍ角の正方形状の枠部４を形成する。具体的には、ボンディングワイヤは、ボンディングワイヤ始点部４Ｂ１からボンディングワイヤ終点部４ＢＦまで第２ボンド４Ｂ２、第３ボンド４Ｂ３、第４ボンド４Ｂ４（まとめてボンディング部４Ｂ）というように、連続して一本のワイヤにてボンディングし設置する。このとき、ボンディングの方式はウェッジ方式を用い、第２ボンド４Ｂ２から第４ボンド４Ｂ４にかけては、それぞれ右向き４５度の方向転換、ボンディング、左向き１３５度の方向転換というようにボンディングを挟んで２度の方向転換を行っている。このボンディングによる枠部４の形成は、半導体素子３がすでに回路基板１に接合されている場合は、半導体装置１０を製造する際の一般的な端子間や電極間のボンディング工程中に行うようにしてもよい。
そして、各ボンディング部４Ｂ間のワイヤのループ高さを、通常のワイヤボンディングで形成されるループのような高い山なりではなく、装置上の限界まで低くした。これにより、ワイヤと半導体素子３との隙間からの焼結性金属ペーストのはみ出しを防止して、堤としての効果を高めることができる。なお、装置上の限界にまでループ高さを低くしただけでは焼結性金属ペーストのはみ出しを防止する効果が得られない場合、ワイヤをボンディングした後に、おもり等で主電極３Ｅｆ上にボンディングワイヤを押し付け密着させることが有効である。このとき、半導体チップ３を傷つけない程度に加熱を加えることが望ましい。
また、焼結性金属ペーストは製造時の加熱によって収縮し、最終的におよそ半分の厚さになるため、枠部４を構成するボンディングワイヤのワイヤ径は焼結性金属ペーストによって形成される金属接合層５の厚さ未満となるように選択しなければならない。ボンディングワイヤの直径は金属接合層５の厚さによって決まるが、放熱性および信頼性を考慮して０．０３〜０．６ｍｍ程度が良い。
つぎに、焼結性金属ペーストを用いた、主電極３Ｅｆとリード６との接合について説明する。
はじめに、被接合体の接合面に焼結性金属ペーストを塗布する。主電極３Ｅｆのうち、枠部４に囲まれた中央４ｍｍ角の領域に、枠部４を形成するワイヤ径の２倍以上となる０．２〜０．３ｍｍの塗布厚となるように焼結性金属ペーストを塗布する。そして、塗布した焼結性金属ペースト上にリード６を位置決めして載置し、所定の圧力を印加して所定の温度（例えば２５０℃〜３５０℃）に加熱する。これにより、焼結性金属ペースト内の金属微粒子を分散保持していた有機分散材が分散捕捉材と反応することにより、焼結が進行し、主電極３Ｅｆとリード６とが接合される。このとき、分散材と分散材捕捉材との反応物質は、揮発性有機成分に捕捉されて揮発するので、主電極３Ｅｆとリード６間に形成される金属接合層５は、金属微粒子の焼結体による強固な接合体となる。
この塗布から焼結が完了するまでの各段階、焼結性金属ペーストを塗布する段階、塗布面へリード６を設置する段階、或いは焼結が進行する段階のいずれにおいても、従来の半導体素子の場合、焼結性金属ペーストが塗布した部分からはみ出した場合、素子の主電極外へはみ出す可能性がある。そして、焼結性金属ペーストは、焼結の進行に伴って体積収縮するので、金属接合層５からはみ出した部分が分離して離脱することがある。これにより、はみ出し部分が素子から離脱し、他の素子や回路部分と接触して動作不良の原因となる。さらに、素子表面の主電極と裏面電極の短絡による動作不良の原因となる。また、上述したように、素子表面に複数の電極が区分けして形成されている場合、はみ出しが主電極の外へ出ると、素子表面の他の電極に接続されている配線部材と接触することによる動作不良、素子表面に設けられた複数の電極間の短絡による動作不良の原因ともなる。
図４に、はみ出しが生じたときの枠部４部分と金属接合層５部分の拡大部分断面図を示す。主電極３Ｅｆ上の所定の位置に供給された焼結性金属ペーストが、製造工程中に供給（塗布）した部分からのはみ出し８が生じ、生じたはみ出し８が上述したように主電極３Ｅｆの領域外へあふれ出しそうになる場合がある。しかし、本実施の形態１にかかる半導体素子３を用いれば、はみ出し８が電極３Ｅｆの領域から外へあふれ出るのを、図に示すように、ボンディングワイヤで形成された枠部４がせき止める。結果、主電極３Ｅｆ外へのあふれ出しを防止し、金属接合層５からのはみ出し８が、例えば、終端絶縁構造部３Ｉに接触する不良等の不具合、その他半導体素子３内の他の電極との短絡等を防止することができる。
また、図５に、はみ出し８の一部が枠部４を乗り越えたときの枠部４部分と金属接合層５部分の拡大部分断面図を示す。このとき、枠部４を形成するボンディングワイヤが焼結性金属ペーストと接合可能な金属である銅（Ｃｕ）の場合について述べる。図４の場合と同様に、ボンディングワイヤで形成された枠部４は、はみ出し８ａが、電極３Ｅｆの領域が外へあふれ出すのをせき止めることができる。加えて、はみ出しの一部８ｂが、枠部４を乗り越えた場合においても、枠部４を構成するボンディングワイヤとはみ出し８ｂが接合するため、はみ出し８ｂが離脱し、半導体装置１０内の他の素子や回路部分と接触して動作不良の原因となるのを防ぐことができる。
また、図６に、はみ出し８の一部が枠部４を形成するワイヤボンドと電極との隙間から滲出したときの枠部４部分と金属接合層５部分の拡大部分断面図を示す。ここでも、枠部４を形成するボンディングワイヤが焼結性金属ペーストと接合可能な銅（Ｃｕ）である場合について述べる。ループ高さは可能な限り低くなるように設定しているが、ボンディングワイヤで枠部４を形成すると、主電極３Ｅｆとボンディングワイヤ間で隙間が生じることがある。このように主電極３Ｅｆと枠部４との間にすき間があって、焼結性金属ペーストのはみ出し８の一部８ｄがそのすき間を介して滲出しそうな場合でも、ボンディングワイヤとはみ出し８ｄが焼結して接合される。そのため、滲出部８ｄが主電極３Ｅｆの外部へ離脱し、半導体装置１０内の他の素子や回路部分と接触して動作不良の原因となることを防ぐことができる。
なお、上記例では、主電極３Ｅｆとリード６との接合に特化して記載したが、例えば、半導体素子３と回路基板１との接合も焼結性金属ペーストで行う場合、以下のように同時に接合することもできる。例えば、半導体素子３と基板電極１Ｅａおよびリード６が、それぞれ焼結性金属ペーストによる金属接合層２、５を介して接合する場合、予め、半導体素子３の主電極３Ｅｆ内に、上述したボンディング工程によって枠部４を形成する。つぎに、主電極３Ｅｆの枠部４に囲まれた領域に焼結性金属ペーストをディスペンス等により供給するとともに、基板電極１Ｅａ上にも焼結性金属ペーストを印刷する。その後、基板電極１Ｅａ上に半導体素子３とリード６を積み重ねて搭載し、２５０℃から３５０℃程度の加熱と、必要に応じた荷重の印加により焼結性金属ペーストの硬化を行う。
このように、被接合面である主電極３Ｅｆの面内に、主電極３Ｅｆを取り囲むように、主電極に対して立体的な枠部４を形成したので、焼結性金属ペーストの主電極３Ｅｆ外へのはみ出しを防止し、パワーモジュールの動作不良を抑制することができる。さらには、はんだに代わって、高耐熱性を有する焼結性金属ペーストを接合材料として容易に適用できるので、パワーモジュールの高耐熱化にもつながる。
なお、焼結性金属ペーストと焼結できる材料として、枠部４をＣｕのボンディングワイヤで形成する場合について説明したが、金（Ａｕ）や銀（Ａｇ）など焼結性金属ペーストと接合される材料であれば良い。また、本実施の形態でワイヤボンディングはウェッジ方式とし、一本のワイヤを連続して矩形状にボンディングするとしたが、ワイヤ径０．０５ｍｍ以下のような細線ボンディングワイヤを用いる場合、ボールボンド方式となる場合があってもよい。その場合、計４本のワイヤにて一辺ずつボンディングし、矩形状に配置してもよい。また、ボンディング工程を半導体素子３と基板電極１Ｅａおよび配線金属板６を接続するアセンブリ工程において実施する製造工程を例にとって説明したが、チップを切り出す前のウエハの段階で枠部を形成するようにしてもよい。
なお、上記実施の形態１においては、ワイヤボンディングによって枠部４を形成したので、ボンディング部（４Ｂ１、４Ｂ２、４Ｂ３、４Ｂ４、４ＢＦ）となる矩形形状の４隅部分において、厚みがワイヤ径よりも薄くなることがある。一方、焼結性金属ペーストは、例えば図３（ａ）の金属接合層５、７に示すように、角がなまった状態で広がる傾向がある。そのため、枠部４のうち、厚みが薄く障壁として低くなる部分まで焼結性金属ペーストのはみ出しが進行することはまれであり、隅部分からあふれ出てしまう可能性は低い。ただし、隅部分からのあふれ出しを確実に止めるため、隅の内側あるいは外側にもう一本ワイヤをボンディングして、その部分のワイヤを２重にするようにしてもよい。
以上のように、本発明の実施の形態１にかかる半導体素子３によれば、板状をなし、表裏の面のうちの少なくとも一方に、焼結性金属接合材によって配線部材６を接合するための電極３Ｅｆが設けられた半導体素子３であって、電極３Ｅｆの電極面は、焼結性金属接合材を構成する金属微粒子と金属結合可能な金属の膜が被覆されているとともに、電極面を取り囲むように、電極面に対して立体的に形成された枠部４が設けられているように構成したので、配線部材６との接合部５からの接合材のはみ出しを抑制し、信頼性の高い半導体素子３および半導体装置１０を得ることができる。つまり、耐熱性の高い焼結性金属接合材による強固な接合体を容易に得られるので、最高到達温度が高く、温度変化量の大きなパワーサイクル負荷にも耐えることが可能になる。
また、以上のように、本発明の実施の形態１にかかる半導体装置１０によれば、回路基板１と、回路基板１に一方の面が接合された上述した半導体素子３と、半導体素子３の他方の面に設けられた電極３Ｅｆに対し、焼結性金属接合材を用いて接合された配線部材６と、を備えるように構成したので、配線部材６との接合部５からの接合材のはみ出しを抑制し、信頼性の高い半導体装置１０を得ることができる。つまり、耐熱性の高い焼結性金属接合材による強固な接合体を容易に得られるので、最高到達温度が高く、温度変化量の大きなパワーサイクル負荷にも耐えることが可能な半導体装置１０が得られる。
とくに、枠部４を、ボンディングワイヤにより形成するようにしたので、半導体装置のアセンブリ工程内で製造する事ができ、工程を複雑化することなく容易に製造できる。
また、ボンディングワイヤの径が０．０３〜０．６ｍｍのものを使用したので、接合部５の厚みを確保して、放熱性を損なうことなく信頼性の高い接合ができる。
さらに、枠部４が、焼結性金属接合材を構成する金属微粒子と金属結合可能な材料（Ｃｕ）で形成されているので、接合部５からはみ出し８ｂ、８ｄがでても、枠部４と結合して離脱するのを抑制するので、動作不良の発生を防止することができる。
また、本実施の形態１にかかる半導体装置の製造方法によれば、回路基板１に半導体素子３を接合する工程と、半導体素子３の能動面に形成された電極のうち、少なくともひとつの電極３Ｅｆに対し、電極面を取り囲むように、電極面に対して立体的な枠部４を形成する工程と、電極面のうち、枠部４より内側の部分に焼結性金属接合材を塗布する工程と、焼結性金属接合材の塗布面に配線部材６を重ねる工程と、焼結性金属接合材を構成する金属微粒子が焼結反応を生じる温度まで加熱し、半導体素子３と配線部材６とを接合する工程と、を備えるように構成したので、配線部材６との接合部５からの接合材のはみ出しを抑制し、信頼性の高い半導体装置１０を得ることができる。とくに、従来の半導体素子が実装された回路基板に対しても、配線部材６との接合部５からの接合材のはみ出しを抑制し、信頼性の高い半導体装置１０を得ることができる。
あるいは、回路基板１の所定領域に焼結性金属接合材２を塗布する工程と、回路基板上の焼結性金属接合材２の塗布面に、上述した半導体素子３の一方の面（裏面）を重ねる工程と、半導体素子３の他方の面である能動面に設けられた電極３Ｅｆの電極面のうち、枠部４より内側の部分に焼結性金属接合材５を塗布する工程と、枠部４の内側に形成した焼結性金属接合材５の塗布面に配線部材６を載置する工程と、焼結性金属接合材２、５を構成する金属微粒子が焼結反応を生じる温度まで加熱し、回路基板１と半導体素子３、および半導体素子３と配線部材６とを接合する工程と、を備えるように構成したので、半導体素子３の回路基板１への設置と半導体素子３と配線部材６との接合を同時に行えるとともに、接合部５からの接合材のはみ出しを抑制し、信頼性の高い半導体装置１０を得ることができる。
実施の形態２．
本実施の形態２にかかる半導体素子では、実施の形態１と異なり、枠部として予め枠形状に成形した金属を主電極に接合するようにした。その他の構成については実施の形態１と同様である。図７と図８は本発明の実施の形態２にかかるパワーモジュールを示したもので、図７は半導体素子に配線部材を接合した状態を説明するための半導体装置の一部分を示すもので、図７（ａ）は外観斜視図、図７（ｂ）は図７（ａ）のＤ−Ｄ線による断面図である。図８は半導体素子単独の構成を示す斜視図である。図において、枠部２０４は、厚さ０．１ｍｍの銅板を打ち抜いて、外形寸法４．８ｍｍ角、開口部４．６ｍｍの枠形状に予め形成したものである。そして、５ｍｍ角の主電極３Ｅｆに対し、枠部２０４から主電極３Ｅｆの縁部が均等に（０．１ｍｍ）出るように設置し、超音波と荷重の付与により接合したものである。
上記のように枠部２０４が主電極３Ｅｆに形成されると、後は、実施の形態１と同様に枠部２０４に囲まれた中央４ｍｍ角の領域に、枠部２０４の厚みの２倍以上となる０．２〜０．３ｍｍの塗布厚となるように焼結性金属ペーストを印刷する。そして、印刷した焼結性金属ペーストの塗布面にリード６を位置決めして載置し、所定の圧力を印加して所定の温度（例えば２５０℃〜３５０℃）に加熱すれば、主電極３Ｅｆとリード６とが接合される。このとき、枠部２０４が障壁となり、焼結性金属ペーストが主電極３Ｅｆの領域外にあふれ出ることがない。また、枠部２０４を焼結性金属ペーストと焼結可能な銅で製作したので、部分的にはみ出た部分が枠部２０４と接合されることによって、はみ出し片の離脱を抑制し、動作不良を防止することができる。
なお、本実施の形態で枠部２０４は主電極３Ｅｆ上に超音波によって接続するとしたが、拡散接合や溶着など半導体素子２０３を破壊することなく、かつ主電極３Ｅｆ外への導電物のはみ出しがない接続方法であれば手法は問わない。また、枠部２０４は本実施の形態において矩形としたが、開口部を有する枠形状で、被接合体であるリード６との接合に不都合がないかぎり、形状は問わない。また、枠部２０４は必ずしも枠全周に渡って主電極３Ｅｆと接合されている必要はなく、枠部２０４が主電極３Ｅｆ上に固定され、製造工程において離脱しない程度の接合強度が保てれば、接合面積は小さくてよい。
また、上記例では打ち抜きにより、枠を形成する方法を示したが、これに限ることはなく、エッチングや、平面性を損なわない限り、他の方法を用いてもよい。また、材料も銅や、あるいは金属であっても非金属であってもよい。ただし、焼結性金属ペーストのはみ出し片を捕捉する効果を得るため、銅、金、銀など焼結性金属ペーストと接合される材料が好ましい。また、枠部本体が別の材料であって、表面にこれら焼結性の材料がコーティングされている形態でもよい。
さらに、例えば、ポリイミドのような樹脂で枠部を形成する場合、予め独立して形成した枠状のものを接合するのではなく、印刷機やディスペンサ等を用いて、主電極３Ｅｆ表面に直接枠状に形成するようにしてもよい。この場合、枠部自体も絶縁性となるので、半導体素子３の耐圧性能が向上する効果もある。
なお、上記各実施の形態においては、半導体素子には、炭化ケイ素によって形成されたものを示したが、上述したようにこれに限られることはなく、一般的に用いられているケイ素（Ｓｉ）で形成されたものであってもよい。しかし、ケイ素よりもバンドギャップが大きい、いわゆるワイドギャップ半導体を形成できる炭化ケイ素や、窒化ガリウム系材料又はダイヤモンドを用いた時の方が、以下に述べるように本発明による効果をより一層発揮することができる。
ワイドバンドギャップ半導体によって形成された半導体素子は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、半導体装置の一層の小型化が可能になる。
一方、上記のように高温動作する場合は停止・駆動時の温度差が大きくなり、さらに、高効率・小型化によって、単位体積当たりに扱う電流量が大きくなる。そのため経時的な温度変化や空間的な温度勾配が大きくなり、半導体素子と配線部材との熱応力も大きくなる可能性がある。しかし、本発明のように焼結性金属ペーストを用いて強固な金属接合層５を形成していれば、接合性の信頼度が向上し、ワイドバンドギャップ半導体の特性を活かして、小型化や高効率化を進めてもパワーサイクル寿命が長く、信頼性の高い半導体装置を得ることが容易となる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。
１ 回路基板、 １Ｅ 回路パターン（回路基板の電極）、
２，５，７ 金属接合層、
３半導体素子（３Ｂ：半導体基材、３Ｅ：半導体素子の電極（３Ｅｆ：主電極）、３Ｉ：終端絶縁構造部）、 ４ 枠部（４Ｂ ボンディング部）、 ６ リード（配線部材）、 １０ 半導体装置、
百位の数字は実施の形態による相違を示す。

Claims (10)

  1. 板状をなし、表裏の面のうちの少なくとも一方に、焼結性金属接合材によって配線部材を接合するための電極が設けられた半導体素子であって、
    前記電極の電極面は、前記焼結性金属接合材を構成する金属微粒子と金属結合可能な金属の膜で被覆されているとともに、
    前記電極面を取り囲むように、前記電極面に対して立体的に形成された枠部が設けられていることを特徴とする半導体素子。
  2. 前記枠部が、ボンディングワイヤにより形成されていることを特徴とする請求項１に記載の半導体素子。
  3. 前記ボンディングワイヤの径が、０．０３〜０．６ｍｍであることを特徴とする請求項２に記載の半導体素子。
  4. 前記枠部が、前記金属微粒子と金属結合可能な材料で形成されていることを特徴とする請求項１ないし３のいずれか１項に記載の半導体素子。
  5. 前記枠部が、樹脂材料で形成されていることを特徴とする請求項１に記載の半導体素子。
  6. 回路基板と、
    前記回路基板に一方の面が接合された請求項１ないし５のいずれか１項に記載の半導体素子と、
    前記半導体素子の他方の面に設けられた前記電極に対し、焼結性金属接合材を用いて接合された配線部材と、
    を備えたことを特徴とする半導体装置。
  7. 前記半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム、またはダイヤモンド、のうちのいずれかであることを特徴とする請求項７に記載の半導体装置。
  9. 回路基板に半導体素子を接合する工程と、
    前記半導体素子の能動面に形成された電極のうち、少なくともひとつの電極に対し、電極面を取り囲むように、前記電極面に対して立体的な枠部を形成する工程と、
    前記電極面のうち、前記枠部より内側の部分に焼結性金属接合材を塗布する工程と、
    前記焼結性金属接合材の塗布面に配線部材を重ねる工程と、
    前記焼結性金属接合材を構成する金属微粒子が焼結反応を生じる温度まで加熱し、前記半導体素子と前記配線部材とを接合する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  10. 回路基板の所定領域に焼結性金属接合材を塗布する工程と、
    前記回路基板上の焼結性金属接合材の塗布面に、請求項１ないし５のいずれか１項に記載の半導体素子の一方の面を重ねる工程と、
    前記半導体素子の他方の面に設けられた前記電極の電極面のうち、前記枠部より内側の部分に焼結性金属接合材を塗布する工程と、
    前記枠部の内側に形成した焼結性金属接合材の塗布面に配線部材を載置する工程と、
    前記焼結性金属接合材を構成する金属微粒子が焼結反応を生じる温度まで加熱し、前記回路基板と前記半導体素子、および前記半導体素子と前記配線部材とを接合する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2010289883A 2010-12-27 2010-12-27 半導体素子、半導体装置および半導体装置の製造方法 Pending JP2012138470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010289883A JP2012138470A (ja) 2010-12-27 2010-12-27 半導体素子、半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010289883A JP2012138470A (ja) 2010-12-27 2010-12-27 半導体素子、半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012138470A true JP2012138470A (ja) 2012-07-19

Family

ID=46675663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010289883A Pending JP2012138470A (ja) 2010-12-27 2010-12-27 半導体素子、半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012138470A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135411A (ja) * 2013-01-11 2014-07-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2015153966A (ja) * 2014-02-18 2015-08-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2016147736A1 (ja) * 2015-03-18 2016-09-22 株式会社日立製作所 半導体装置及びその製造方法
JP2018504788A (ja) * 2014-12-17 2018-02-15 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドＡｌｐｈａ Ａｓｓｅｍｂｌｙ Ｓｏｌｕｔｉｏｎｓ Ｉｎｃ． ダイとクリップの接着方法
WO2020213167A1 (ja) * 2019-04-19 2020-10-22 三菱電機株式会社 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135411A (ja) * 2013-01-11 2014-07-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2015153966A (ja) * 2014-02-18 2015-08-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2018504788A (ja) * 2014-12-17 2018-02-15 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドＡｌｐｈａ Ａｓｓｅｍｂｌｙ Ｓｏｌｕｔｉｏｎｓ Ｉｎｃ． ダイとクリップの接着方法
WO2016147736A1 (ja) * 2015-03-18 2016-09-22 株式会社日立製作所 半導体装置及びその製造方法
WO2020213167A1 (ja) * 2019-04-19 2020-10-22 三菱電機株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US20130009300A1 (en) Semiconductor device and method for manufacturing same
EP3157053B1 (en) Power module
WO2016152258A1 (ja) 半導体装置
TW201240031A (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
JP3390661B2 (ja) パワーモジュール
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2016066700A (ja) パワー半導体モジュール
JP6084367B2 (ja) 半導体装置
JP6448388B2 (ja) 電力用半導体装置
JP6854810B2 (ja) 半導体装置
JP2015005681A (ja) 半導体装置及びその製造方法
JP2018085480A (ja) 半導体装置およびその製造方法
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
JP6890520B2 (ja) 電力用半導体装置
JP6399906B2 (ja) パワーモジュール
KR20200135395A (ko) 전자 부품 실장 모듈의 제조 방법
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP5772050B2 (ja) 半導体装置及びその製造方法、電源装置
JP7117960B2 (ja) パワーモジュール用基板およびパワーモジュール
JP6747304B2 (ja) 電力用半導体装置
JP5884625B2 (ja) 半導体デバイス
JP2018006492A (ja) 半導体装置及び半導体装置の製造方法
JP2016219707A (ja) 半導体装置及びその製造方法
CN116913792B (zh) 一种双面散热封装模块及制作方法
JP2014053406A (ja) 半導体装置およびその製造方法