JP2018504788A - ダイとクリップの接着方法 - Google Patents

ダイとクリップの接着方法 Download PDF

Info

Publication number
JP2018504788A
JP2018504788A JP2017551568A JP2017551568A JP2018504788A JP 2018504788 A JP2018504788 A JP 2018504788A JP 2017551568 A JP2017551568 A JP 2017551568A JP 2017551568 A JP2017551568 A JP 2017551568A JP 2018504788 A JP2018504788 A JP 2018504788A
Authority
JP
Japan
Prior art keywords
die
clip
substrate
bonding method
sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017551568A
Other languages
English (en)
Other versions
JP6466594B2 (ja
Inventor
オスカー・カセレフ
エーフ・ボッシュマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha Assembly Solutions Inc
Original Assignee
Alpha Assembly Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha Assembly Solutions Inc filed Critical Alpha Assembly Solutions Inc
Publication of JP2018504788A publication Critical patent/JP2018504788A/ja
Application granted granted Critical
Publication of JP6466594B2 publication Critical patent/JP6466594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73213—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)

Abstract

ダイ及びクリップの接着方法であって、クリップ、ダイ、及び基板を準備することと、前記クリップ及び前記ダイの上に焼結可能な銀膜を積層することと、前記基板の上に粘着剤を堆積することと、前記ダイを前記基板の上に載置することと、前記ダイ及び前記基板の上に前記クリップを載置して、基板／ダイ／クリップパッケージを形成することと、前記基板／ダイ／クリップパッケージを焼結することと、を含むダイとクリップの接着方法。【選択図】図５

Description

関連出願
本願は、参照により本明細書にその全体をあらゆる目的で援用する２０１４年１２月１７日出願の米国仮特許出願第６２／０９３，００４号、発明の名称「ダイとクリップの接着方法」に関し、その優先権を主張する。
本開示は、一般に、基板又はリードフレームに電子コンポーネントを接着する方法に関し、より詳細には、このような方法を行うために用いられる焼結材料を含む方法に関する。
焼結された銀ダイ接着膜は、ナノ銀粉末の特有な物理的性質と革新的な化学組成とを組み合せて、各種電子デバイスを接合し、非常に信頼性のある高い熱及び電気伝導性界面を形成できる革新的な製品にする。大量生産を可能とする既存の製造装置及びプロセスに適合するように、焼結された銀ダイ接着膜が一意的に位置決めされるプロセスについては、参照により本明細書にその全体をあらゆる目的で援用する特許文献１を参照することができる。この技術は、電気及び自動車装置用大面積サイリスタ及びパワーモジュールから、モバイル技術及びＬＥＤ照明用小型ディスクリート部品までの広範囲のデバイス及び応用をカバーする。この技術は、従来の接合技術に比べて、パワー又は光出力を上げる又は信頼性を上げることによって既存デバイスの性能を改善する。焼結膜は、既存の技術では達成できない電気効率をもたらす新たな高温ＳｉＣ及びＧａＮ半導体並びに新たなデバイス設計の使用を可能にする。
銀ダイ接着ペースト及び膜は、電子デバイスをパッシブ基板又は他のデバイスに接着させる接合材料である。銀膜は、個々のダイに対してダイの裏側に、又はウェハに適用又は積層できるので、優れたものである（ｕｎｉｑｕｅ）。１つの実施形態においては、前記ダイは、膜の密度を高くし、材料と接続された部品との間に密接な接続をもたらすのに十分な力で、予め加熱された基板の上に載置される。印加された熱及び圧力下で、膜が焼結し、ダイを基板に接続する。ダイと基板との間に形成された接合は、図１に示される構造と性質を有する金属銀である。
多くの半導体パッケージにおいては、デバイスの電気的接続は、ダイの上部に結合するクリップによって提供される。この構成は、パッケージの低電気抵抗と、ワイヤボンディングに比べて改善された性能とを確実にする。クリップボンディングは、一方又は両方のボンドパッド及びそれらの対応するリードに、銅クリップをはんだ付けすることにより行われる。このプロセスは、通常、高鉛はんだ材料を用い、はんだプロセスの良好な制御、特に、はんだリフロープロセスの溶融相でのダイとクリップの位置決めを必要とする。
米国特許出願公開第２０１２／０１１４９２７Ａ１
焼結可能な銀膜（ｓｉｌｖｅｒ ｆｉｌｍ）を用いるダイとクリップの接着プロセスは、ディスクリートパッケージの大量生産に十分適している。このプロセスは、焼結前にダイとクリップをリードフレーム上に位置決めするために、分注可能な粘着剤（ｔａｃｋ ａｇｅｎｔ）の技術を用いる。クリップは、また、リードフレームに接続されたマトリックスに用いることもできる。以下の焼結工程は、任意の市販の焼結プレスで行うことができる。
本開示の１つの態様は、ダイとクリップの接着方法であって、クリップ、ダイ、及び基板を準備することと、前記クリップ及び前記ダイの上に焼結可能な銀膜を積層することと、前記基板の上に粘着剤を堆積することと、前記ダイを前記基板の上に載置することと、前記ダイ及び前記基板の上に前記クリップを載置して、基板／ダイ／クリップパッケージを形成することと、前記基板／ダイ／クリップパッケージを焼結することと、を含む接着方法に関する。
本開示の実施形態は、更に、前記焼結可能な銀膜を、２〜３ＭＰａ以上の圧力及び１３０℃の温度を３０秒間印加することにより積層することを含むことができる。前記ダイは、個別に積層することができる、又は全ウェハとして積層し、その後ダイシングを行うことができる。前記クリップは、個別に積層することができる、又は銅板の形態で積層し、その後ダイシング又はスタンピングを行うことができる。前記焼結可能な銀膜を積層することは、特定の圧力及び温度を提供することができる積層プレスで、又はダイボンディング装置で行うことができる。積層されたダイは、ワッフルパック内又はダイシングテープ上に回収し保管することができる。積層されたクリップは、前記テープ、リール、又はワッフルパックに回収し保管することができる。前記パッケージの各コンポーネントが焼結プレスに移される前に、前記粘着剤を前記基板に分注し、前記各コンポーネントを適所に載置し維持することができる。前記粘着剤は、前記ダイ及び前記クリップの前記基板への一時的な接着を提供することができる。前記粘着剤は、前記基板／ダイ／クリップパッケージの焼結の間に、焼結プロセスに干渉せず蒸発する。前記ダイが、ダイボンダで前記基板の上に載置され、前記粘着剤により前記適所に保持することができる。前記クリップは、ピックアンドプレース装置又はエポキシダイボンダで前記基板の上に載置され、前記粘着剤で前記適所に保持することができる。前記基板／ダイ／クリップパッケージを焼結することは、圧力ツール及び加熱されたプラテンを有する焼結プレスを含むことができる。焼結は、１０ＭＰａの圧力及び２５０℃の温度を６０秒間印加することを含むことができる。クリップに、前記焼結可能な銀膜を、前記基板に接続されるマトリックスの形態として積層することができる。前記クリップ間の間隔が、前記基板の上に位置させたダイにマッチされることができる。はんだ接合は、本明細書に開示の方法によって作製することができる。クリップは、ダイ及び基板のフットパッドへの圧力の均一な伝達を可能にする。
以下、添付の図面を参照して、少なくとも１つの実施形態の各種態様について述べるが、図面は、一定の縮尺率で描かれていることを意図しない。図面、詳細な説明、又は請求項における技術的特徴が、参照符号を伴う場合、この参照符号は、図面及び明細書の明瞭性を高めるためだけに含まれているに過ぎない。したがって、参照符号もそれが存在しないことも、クレームエレメントの範囲を限定することを意図しない。図面において、各種図面に示される同一又は略同一のコンポーネントは、それぞれ同一番号で表される。明確化のために、各図において、コンポーネントの全部には標示していない場合がある。図面は、例示説明目的で与えられるものであり、本発明の限界を定義することを意図しない。
図１は、ダイと基板との間に形成された金属銀である接合の写真による表示である。 図２Ａは、本開示の実施形態のダイ及びクリップ接着プロセスを示す模式図である。 図２Ｂは、本開示の実施形態のダイ及びクリップ接着プロセスを示す模式図である。 図２Ｃは、本開示の実施形態のダイ及びクリップ接着プロセスを示す模式図である。 図２Ｄは、本開示の実施形態のダイ及びクリップ接着プロセスを示す模式図である。 図２Ｅは、本開示の実施形態のダイ及びクリップ接着プロセスを示す模式図である。 図２Ｆは、本開示の実施形態のダイ及びクリップ接着プロセスを示す模式図である。 図３Ａ〜図３Ｃは、本開示の実施形態のクリップ設計の模式的断面図である。 図４Ａ及び図４Ｂは、本開示の実施形態のクリップ設計を示す。 図５は、本開示の実施形態のダイ／クリップ接着を有するパッケージの模式的斜視図である。 図６Ａ〜図６Ｃは、本開示の実施形態のリードフレーム、クリップ、及びダイを示す。 図７Ａ及び図７Ｂは、ダイ及びクリップを適所に維持するためにリードフレーム上に分注された粘着剤を示す。 図８Ａ〜図８Ｃは、本開示の実施形態の完成したダイ／クリップ接着アセンブリの写真による表示である。 図９Ａ〜図９Ｈは、ＣＳＡＭによる接合分析の写真による表示である。 図１０Ａ及び図１０Ｂは、ＳＥＭによる接合分析の写真による表示である。 図１１Ａ〜１１Ｅは、完成したダイ／クリップ接着アセンブリの写真による表示である。 図１２Ａは、積層前のクリップ付きリードフレームの図である。 図１２Ｂは、積層前のクリップの図である。 図１３Ａは、積層後のクリップ付きリードフレームの図である。 図１３Ｂは、積層後のクリップの図である。
焼結技術は、クリップソルダリングの優れた代替技術である。これは、焼結が、ボイドフリーの、高い電気及び熱伝導性結合を提供し、有毒な含鉛はんだの使用を排除するからである。本開示は、焼結プロセスによるクリップ接着パワーパッケージの大量生産に特に適したプロセスについて記載する。本開示の実施形態のプロセスは、焼結可能な銀膜と特別な粘着剤の能力を利用して、各コンポーネントの正確な位置決めと信頼性の高い接続を確実にする。予め適用される焼結可能な銀膜を用いる単一ステップのダイとクリップ接着プロセスを本明細書に開示する。銀膜の組成及び使用は、米国特許出願公開第２０１２／０１１４９２７Ａ１号に記載される。このプロセスは、ダイ１０及びクリップ１２を示す図２Ａ〜図２Ｆによって模式的に記載される。
ある実施形態においては、プロセスに用いられる材料（図２Ａ）は、ダイ、クリップ、及び基板（例えば、リードフレーム）を含むことができる。第１の工程（図２Ｂ）において、パッケージの２つのコンポーネント（即ち、ダイ１０とクリップ１２）に、米国特許出願公開第２０１２／０１１４９２７Ａ１に記載のプロセスにしたがって、焼結可能な銀膜１４が積層される。ある実施形態においては、積層圧力は、１秒間〜９０秒間未満の時間で、１００〜２００℃の温度で０．５〜２０ＭＰａの圧力であることができる。特定の実施形態においては、積層パラメータは、３０秒間印加される２〜３ＭＰａ以上の圧力及び１３０℃の温度を含むことができる。ダイは、個別に積層することができる、又は全ウェハとして積層し、その後ダイシングを行うことができる。同様に、クリップは、個別に積層することができる、又は銅板の形態で積層し、その後ダイシング又はスタンピングを行うことができる。積層工程は、特定の圧力及び温度を提供することができる積層プレスで、又はダイボンディング装置、例えば、Ｄａｔａｃｏｎ（登録商標）２２００ｅｖｏマルチチップダイボンダ（ＢＥ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｄｕｓｔｒｉｅｓ Ｎ．Ｖ．より提供）又は類似の装置で行うことができる。積層されたダイは、ワッフルパック内又はダイシングテープ上に回収し保管することができる。積層されたクリップは、テープ、リール、又はワッフルパックに回収し保管することができる。
第２の工程（図２Ｃ）において、各部品が焼結プレスに移される前に、粘着剤１６を基板（又はリードフレーム）１８に分注し、パッケージの各コンポーネントを適所に載置し維持する。粘着剤１６の役割は、ダイ１０及びクリップ１２のリードフレーム１８への一時的な接着を提供することである。焼結プロセス中、粘着剤は、焼結プロセスに干渉せず蒸発する。
次の工程（図２Ｄ）において、ダイ１０は、リードフレーム１８の上に載置され、粘着剤１６で適所に保持される。ダイの載置は、ＥＳＥＣ（登録商標）２１００ダイボンダ（ＢＥ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｄｕｓｔｒｉｅｓ Ｎ．Ｖ．より提供）又は類似の装置で行うことができる。
第４の工程（図２Ｅ）において、クリップ１２は、標準的なピックアンドプレース装置又は等価なエポキシダイボンダ（例えば、ＥＳＥＣ（登録商標）２１００）を用いてリードフレーム１８の上に載置される。クリップ１２は、粘着剤で適所に保持される。クリップの載置は、ピックアンドプレース装置、例えば、Ｆｕｊｉ（商標）ピックアンドプレース装置又は類似の装置で行うことができる。
最後の工程（図２Ｆ）において、全てのダイ及びクリップが載置されたリードフレーム１８が焼結プレス（加熱されたプラテン２０）に移される。ある実施形態においては、焼結圧力は、１秒間〜１８０秒間で、１９０〜３００℃の温度で３〜２５ＭＰａの圧力であることができる。１つの実施形態においては、各部品は、６０秒間、１０ＭＰａの圧力及び２５０℃の温度で焼結される。焼結工程は、Ｓｉｎｔｅｒｓｔａｒ（登録商標）Ｉｎｎｏｖａｔｅ−Ｆ−ＸＬプレス装置（Ｂｏｓｃｈｍａｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ）又は類似の装置で行うことができる。
クリップの形状は、種々の形状が可能であり、電気的接続を提供するダイとリードフレームの設計に依存する。クリップの設計は、また、焼結プロセスによる熱ストレスの軽減に寄与することができる。クリップの設計の例を図３Ａ、図３Ｂ、及び図３Ｃに示す。図３Ａは、クリップ３０を示す。図３Ｂは、クリップ３２を示す。図３Ｃは、クリップ３４を示す。図示されるように、クリップ３０及び３２は、それぞれ、リードフレームと係合する１つの脚で構成される。クリップ３４は、リードフレームと係合する１つの脚で構成される。特定の実施形態においては、クリップの設計は、図４Ａ及び図４Ｂに示される設計であることができる。図示されるように、クリップ４０は、ダイ４２とリードフレーム４４を保持するように設計される。ダイ及び／又はリードフレームのサイズ及び形状に応じて、任意の数のクリップの設計を用いることができることを理解すべきである。
プロセス説明
目的パッケージ
図５は、本開示の実施形態のダイ及びクリップ接着を有するパッケージを示す。図示されるように、このパッケージは、リードフレーム５４に保持されるように構成されるクリップ５０及びダイ５２を含む。
材料及びコンポーネント
図６Ａは、例示的なリードフレームを示し、図６Ｂは、例示的なクリップの設計を示し、図６Ｃは、本開示の実施形態の例示的なダイを示す。銀膜と粘着剤も準備する。
プロセスの詳細
ダイとクリップに、焼結可能な銀膜であるＡｒｇｏｍａｘ（登録商標）８０２０（Ａｌｐｈａ Ｍｅｔａｌｓ、Ｉｎｃ．）が積層される。粘着剤を、リードフレーム上の以下に示す位置に分注した。１つの実施形態においては、粘着剤は、ＤＡＴＡ６００として販売されており、Ａｌｐｈａ Ｍｅｔａｌｓ、Ｉｎｃ．の市販品である。
図７Ａ及び図７Ｂは、ダイ及びクリップを適所に維持するためにリードフレーム上に分注された粘着剤を示す。
ダイとクリップは、リードフレーム上の８箇所に載置し、焼結プレスであるＳｉｎｔｅｒｓｔａｒ（登録商標）Ｉｎｎｏｖａｔｅ−Ｆ−ＸＬプレス装置（Ｂｏｓｃｈｍａｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ）で焼結した。パッケージの上部及び側部からの光学図は、ダイと基板との間及びクリップとダイとの間の良好な焼結による接続を示した。
クリップの設計は、特有であり（ｕｎｉｑｕｅ）、クリップの上部からダイ領域及びクリップのフットパッドまで均一な圧力が伝わることを可能にする。一方、ダイツールは、特有であり、クリップの上部領域を横切って均一な圧力を印加するように設計されている。このように、クリップ、ダイ、及び基板又はリードフレームは、一工程で焼結することができる。
加えて、ダイナミックインサート（ｄｙｎａｍｉｃ ｉｎｓｅｒｔｓ）と称されるダイツールをアレイ状に配列し、各個別のダイ、一群のダイ、又は全てのダイに一度に、均一な圧力を印加することができる。平らなパッケージと三次元のパッケージを、ダイナミックインサートツール構成で効果的に加工することができる。リードフレーム又はパッケージのアレイを並行して焼結することができるが、唯一の制限はプレス面積である。
クリップとツールの設計は、高い生産スループットと収率を可能にする。そのため、高信頼性と鉛フリーシステムの利点を有しつつ、コスト目標を達成することができる。
図８Ａ〜図８Ｃは、本開示の実施形態の完成したダイ／クリップ接着アセンブリの写真による表示である。
共焦点走査型音響顕微鏡（Ｃｏｎｆｏｃａｌ Ｓｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ Ｍｉｃｒｏｓｃｏｐｙ）（ＣＳＡＭ）による接合分析
走査型音響顕微鏡により、両界面、即ち、クリップとダイ及びダイと基板、で均一且つ十分な接続が確認された。
図９Ａ〜図９Ｈは、ＣＳＡＭによる接合分析の写真による表示である。
走査型電子顕微鏡（ＳＥＭ）による接合分析
接着されたコンポーネントの断面を作成し、走査型電子顕微鏡を用いて接続を調べた。ダイとクリップの両方が接続されている。約１５μｍの均一且つ十分な焼結銀結合が、接続された部品の間に形成されている。
図１０Ａ及び図１０Ｂは、ＳＥＭによる接合分析の写真による表示である。図１１Ａ〜図１１Ｅは、完成したダイ／クリップ接着アセンブリの写真による表示である。
リードフレーム上へのクリップ積層プロセス
クリップに対して、焼結可能な銀膜を、前述したように個別に積層することができる、又はリードフレームに接続されるマトリックスの形態として積層することができる。この場合、クリップ間の間隔を、基板又はリードフレームの上に位置させたダイにマッチされることができる。図１２Ａ、図１２Ｂ、図１３Ａ、及び図１３Ｂは、積層前後のそのような設計の例を示す。クリップをダイの上側に接着させるために、クリップは、接着済みのダイを有する基板リードフレームの上部で位置決めされ、載置される。続く焼結工程は、前述と同様に行われる。
図１２Ａは、積層前のクリップ付きリードフレームの図である。図１２Ｂは、積層前のクリップの図である。図１３Ａは、積層後のクリップ付きリードフレームの図である。図１３Ｂは、積層後のクリップの図である。
或いは、平らな銅箔に、銀メッキ層と共に、又は銀メッキ層なしで、焼結可能な銀膜を積層することができる。続く工程において、銅箔をトリミングし、スタンプして、図１３Ｂに示されるクリップ付きリードフレームを作製することができる。
本明細書に記載する方法及び装置の実施形態は、以下の説明において記載される、又は添付の図面において例示される構成要素の構造及び構成の詳細に用途が限定されないことが理解されるべきである。方法及び装置は、他の実施形態において実装され得、また様々な様式で実践又は実行され得る。特定の実装の例が例示のみを目的として本明細書において提供され、限定は意図されない。特に、任意の１つ以上の実施形態に関連して記載される動作、要素及び特徴は、任意の他の実施形態における同様の役割から除外されることを意図しない。
また、本明細書において使用される表現及び用語は、説明を目的としており、限定としてみなされるべきではない。単数形として言及される、本明細書におけるシステム及び方法の実施形態又は要素又は動作へのいかなる言及も、複数のこれらの要素を含む実施形態もまた包含し得、また、複数形としての本明細書における任意の実施形態又は要素又は動作へのいかなる言及も、ただ１つのみの要素を含む実施形態もまた包含し得る。単数形又は複数形での言及は、ここに開示されるシステム又は方法、それらのコンポーネント、動作、又は要素を限定することを意図しない。本明細書における、「含む（ｉｎｃｌｕｄｉｎｇ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「有する（ｈａｖｉｎｇ）」、「含有する（ｃｏｎｔａｉｎｉｎｇ）」、「伴う（ｉｎｖｏｌｖｉｎｇ）」、及びそれらの変化形の使用は、それ以降に列挙される項目及びそれらの均等物、並びに追加的な項目を包含することを意図する。「又は（ｏｒ）」への言及は、「又は（ｏｒ）」を使用して説明される任意の用語が、説明された用語の１つ、２つ以上、及び全てのいずれかを示し得るように、包含的なものとして解釈され得る。フロント及びバック、左及び右、頂部及び底部、上部及び下部、並びに垂直及び水平は、説明の利便性を意図しており、本発明のシステム及び方法、又はそれらの構成要素を任意の１つの位置的又は空間的方向に限定するものではない。
少なくとも１つの実施形態の幾つかの態様を上で説明してきたが、当業者は、様々な改変、変更、及び改善を容易に想到するであろうことが理解されるべきである。そのような改変、変更、及び改善は、本開示の一部であることが意図され、本発明の範囲内であることが意図される。したがって、上記の説明及び図面は、例示のみを目的とするものであり、本発明の範囲は、添付の請求項及びその等価物の適切な構成から決められるべきである。

Claims (20)

  1. ダイとクリップの接着方法であって、
    クリップ、ダイ、及び基板を準備することと、
    前記クリップ及び前記ダイの上に焼結可能な銀膜を積層することと、
    前記基板の上に粘着剤を堆積することと、
    前記ダイを前記基板の上に載置することと、
    前記ダイ及び前記基板の上に前記クリップを載置して、基板／ダイ／クリップパッケージを形成することと、
    前記基板／ダイ／クリップパッケージを焼結することと、
    を含むことを特徴とする接着方法。
  2. 前記焼結可能な銀膜を積層することが、０．５〜２０ＭＰａの圧力及び１００〜２００℃の温度を１秒間〜９０秒間未満印加することを含む請求項１に記載の接着方法。
  3. 前記焼結可能な銀膜を積層することが、２〜３ＭＰａ以上の圧力及び１３０℃の温度を３０秒間印加することを含む請求項１に記載の接着方法。
  4. 前記ダイが、個別に積層される、又は全ウェハとして積層され、その後ダイシングが行われる請求項１に記載の接着方法。
  5. 前記クリップが、個別に積層される、又は銅板の形態で積層され、その後ダイシング又はスタンピングが行われる請求項１に記載の接着方法。
  6. 前記焼結可能な銀膜を積層することが、特定の圧力及び温度を提供することができる積層プレスで、又はダイボンディング装置で達成される請求項１に記載の接着方法。
  7. 前記積層されたダイが、ワッフルパック内又はダイシングテープ上に回収され保管される請求項１に記載の接着方法。
  8. 前記積層されたクリップが、テープ、リール、又はワッフルパックに回収され保管される請求項１に記載の接着方法。
  9. 前記パッケージの各コンポーネントが焼結プレスに移される前に、前記粘着剤が前記基板の上に分注され、前記各コンポーネントを適所に載置し維持する請求項１に記載の接着方法。
  10. 前記粘着剤が、前記ダイ及び前記クリップの前記基板への一時的な接着を提供する請求項８に記載の接着方法。
  11. 前記基板／ダイ／クリップパッケージの焼結の間に、焼結プロセスに干渉せずに前記粘着剤が蒸発する請求項１０に記載の接着方法。
  12. 前記ダイが、ダイボンダで前記基板の上に載置され、前記粘着剤で前記適所に保持される請求項１に記載の接着方法。
  13. 前記クリップが、ピックアンドプレース装置又はエポキシダイボンダで前記基板の上に載置され、前記粘着剤で前記適所に保持される請求項１に記載の接着方法。
  14. 前記基板／ダイ／クリップパッケージを焼結することが、圧力ツール及び加熱されたプラテンを有する焼結プレスを含む請求項１に記載の接着方法。
  15. 焼結が、３〜２５ＭＰａの圧力及び１９０〜３００℃の温度を１秒間〜１８０秒間印加することを含む請求項１４に記載の接着方法。
  16. 焼結が、１０ＭＰａの圧力及び２５０℃の温度を６０秒間印加することを含む請求項１４に記載の接着方法。
  17. 複数のクリップを更に含み、前記焼結可能な銀膜が、前記基板に接続されるマトリックスの形態として、前記クリップに積層される請求項１に記載の接着方法。
  18. 前記クリップ間の間隔が、前記基板の上に位置させたダイにマッチされる請求項１７に記載の接着方法。
  19. 請求項１に記載の方法によって作製されることを特徴とするはんだ接合。
  20. ダイ及び基板のフットパッドへの圧力の均一な伝達を可能にするクリップであって、請求項１に記載の方法を達成するために形成されることを特徴とするクリップ。
JP2017551568A 2014-12-17 2015-12-16 ダイとクリップの接着方法 Active JP6466594B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462093004P 2014-12-17 2014-12-17
US62/093,004 2014-12-17
PCT/US2015/066026 WO2016100470A1 (en) 2014-12-17 2015-12-16 Method for die and clip attachment

Publications (2)

Publication Number Publication Date
JP2018504788A true JP2018504788A (ja) 2018-02-15
JP6466594B2 JP6466594B2 (ja) 2019-02-06

Family

ID=56127520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017551568A Active JP6466594B2 (ja) 2014-12-17 2015-12-16 ダイとクリップの接着方法

Country Status (9)

Country Link
US (1) US11289447B2 (ja)
EP (1) EP3234988A4 (ja)
JP (1) JP6466594B2 (ja)
KR (1) KR102052326B1 (ja)
CN (1) CN107431019B (ja)
MY (1) MY188980A (ja)
SG (1) SG11201704928UA (ja)
TW (2) TWI726629B (ja)
WO (1) WO2016100470A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022113617A1 (ja) * 2020-11-27 2022-06-02 ローム株式会社 半導体装置
US11710705B2 (en) 2018-10-09 2023-07-25 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861775B2 (en) * 2018-09-28 2020-12-08 Semiconductor Components Industries, Llc Connecting clip design for pressure sintering
US11894286B2 (en) 2019-06-13 2024-02-06 Bae Systems Information And Electronic Systems Integration Inc. Hermetically sealed electronics module with enhanced cooling of core integrated circuit
US11600498B2 (en) * 2019-12-31 2023-03-07 Texas Instruments Incorporated Semiconductor package with flip chip solder joint capsules
DE102021121625B3 (de) * 2021-08-20 2022-11-03 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer wenigstens ein aktives elektronisches Bauelement und wenigstens ein passives Bauelement aufweisenden elektronischen Baugruppe
TW202345248A (zh) * 2022-03-15 2023-11-16 美商阿爾發金屬化工公司 用於晶粒頂部附接之燒結就緒的多層線／帶焊墊及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269682A (ja) * 2005-03-23 2006-10-05 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007214340A (ja) * 2006-02-09 2007-08-23 Hitachi Ltd 金属超微粒子使用接合材及びそれを用いた半導体装置
JP2012138470A (ja) * 2010-12-27 2012-07-19 Mitsubishi Electric Corp 半導体素子、半導体装置および半導体装置の製造方法
JP2013098266A (ja) * 2011-10-31 2013-05-20 Hitachi Ltd 半導体装置及びその製造方法
JP2014503936A (ja) * 2010-11-03 2014-02-13 フライズ・メタルズ・インコーポレイテッド 焼結材料およびこれを用いた取付方法
WO2014027418A1 (ja) * 2012-08-17 2014-02-20 富士電機株式会社 電子部品および電子部品の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6428650B1 (en) * 1998-06-23 2002-08-06 Amerasia International Technology, Inc. Cover for an optical device and method for making same
TWI233195B (en) * 2003-12-19 2005-05-21 Concord Semiconductor Corp Method of distributing conducting adhesive to lead frame
US20060145319A1 (en) 2004-12-31 2006-07-06 Ming Sun Flip chip contact (FCC) power package
US7968008B2 (en) * 2006-08-03 2011-06-28 Fry's Metals, Inc. Particles and inks and films using them
JP4895994B2 (ja) * 2006-12-28 2012-03-14 株式会社日立製作所 金属粒子を用いた接合方法及び接合材料
US7851906B2 (en) * 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs
US7811932B2 (en) * 2007-12-28 2010-10-12 Freescale Semiconductor, Inc. 3-D semiconductor die structure with containing feature and method
DE102008034946B4 (de) 2008-07-26 2016-05-19 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren eines Edelmetallverbindungsmittels
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
JP2011035345A (ja) * 2009-08-06 2011-02-17 Fujitsu Ltd 半導体素子モジュール、電子回路ユニット、電子デバイス、及び、半導体素子モジュールの製造方法
DE102010021764B4 (de) 2010-05-27 2014-09-25 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner
DE102010044709B4 (de) * 2010-09-08 2015-07-02 Vincotech Holdings S.à.r.l. Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
US9583453B2 (en) * 2012-05-30 2017-02-28 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material
KR102003881B1 (ko) * 2013-02-13 2019-10-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP6423369B2 (ja) * 2013-02-15 2018-11-14 オーメット サーキッツ インク 多層電子基体ｚ軸内部接続構造物
JP5664679B2 (ja) 2013-03-07 2015-02-04 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
CN103489819B (zh) * 2013-09-18 2016-06-01 中国东方电气集团有限公司 一种用于半导体制程中的薄片临时键合与解键合方法
DE102014104272A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und Clip jeweils für ein Halbleiterelement, Verfahren zur Herstellung, Verwendung und Sinterpaste

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269682A (ja) * 2005-03-23 2006-10-05 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007214340A (ja) * 2006-02-09 2007-08-23 Hitachi Ltd 金属超微粒子使用接合材及びそれを用いた半導体装置
JP2014503936A (ja) * 2010-11-03 2014-02-13 フライズ・メタルズ・インコーポレイテッド 焼結材料およびこれを用いた取付方法
JP2012138470A (ja) * 2010-12-27 2012-07-19 Mitsubishi Electric Corp 半導体素子、半導体装置および半導体装置の製造方法
JP2013098266A (ja) * 2011-10-31 2013-05-20 Hitachi Ltd 半導体装置及びその製造方法
WO2014027418A1 (ja) * 2012-08-17 2014-02-20 富士電機株式会社 電子部品および電子部品の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710705B2 (en) 2018-10-09 2023-07-25 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2022113617A1 (ja) * 2020-11-27 2022-06-02 ローム株式会社 半導体装置
DE112021004922T5 (de) 2020-11-27 2023-07-13 Rohm Co., Ltd. Halbleiterbauelement

Also Published As

Publication number Publication date
JP6466594B2 (ja) 2019-02-06
CN107431019B (zh) 2021-10-08
TWI726629B (zh) 2021-05-01
SG11201704928UA (en) 2017-07-28
EP3234988A4 (en) 2018-09-12
WO2016100470A1 (en) 2016-06-23
TW202030808A (zh) 2020-08-16
CN107431019A (zh) 2017-12-01
KR20170107994A (ko) 2017-09-26
TW201626474A (zh) 2016-07-16
KR102052326B1 (ko) 2019-12-05
TW202030807A (zh) 2020-08-16
EP3234988A1 (en) 2017-10-25
US11289447B2 (en) 2022-03-29
TWI689020B (zh) 2020-03-21
US20180166415A1 (en) 2018-06-14
MY188980A (en) 2022-01-17

Similar Documents

Publication Publication Date Title
JP6466594B2 (ja) ダイとクリップの接着方法
US10008394B2 (en) Method for mounting an electrical component, wherein a hood is used, and hood suitable for use in said method
US20170092611A1 (en) Porous metallic film as die attach and interconnect
JP6044885B2 (ja) 実装方法
US11424170B2 (en) Method for mounting an electrical component in which a hood is used, and a hood that is suitable for use in this method
US8975117B2 (en) Semiconductor device using diffusion soldering
US8980687B2 (en) Semiconductor device and method of manufacturing thereof
TWI254387B (en) Wafer stacking package method
US20160001388A1 (en) Manufacturing method of power-module substrate
JP2014503936A (ja) 焼結材料およびこれを用いた取付方法
CN105336632A (zh) 用于将芯片连接到载体的分批工艺
JP2012099794A5 (ja) パワー半導体モジュールおよびその製造方法
US9362247B2 (en) Systems and methods for bonding semiconductor elements
TWI627684B (zh) 半導體裝置之製造方法及半導體裝置
US11830856B2 (en) Semiconductor package and related methods
US8999758B2 (en) Fixing semiconductor die in dry and pressure supported assembly processes
TW201250923A (en) Pre-cut wafer applied underfill film
TWI839472B (zh) 具有晶粒及夾扣附著之半導體裝置封裝
CN107851632A (zh) 用于制造半导体器件的方法及相应的器件
JP2013012693A (ja) 半導体モジュール実装方法
CN106575632A (zh) 用于制造衬底适配器的方法、衬底适配器及用于接触半导体元件的方法
US11101246B2 (en) Semiconductor device having chips attached to support members through silver sintered bodies with particles
US20180301354A1 (en) Method for manufacturing a circuit carrier
JP7259084B2 (ja) 焼結準備済み銀フィルム
CN112786546A (zh) 半导体封装和用于制造半导体封装的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180820

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190109

R150 Certificate of patent or registration of utility model

Ref document number: 6466594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250