JP2013098266A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013098266A
JP2013098266A JP2011238163A JP2011238163A JP2013098266A JP 2013098266 A JP2013098266 A JP 2013098266A JP 2011238163 A JP2011238163 A JP 2011238163A JP 2011238163 A JP2011238163 A JP 2011238163A JP 2013098266 A JP2013098266 A JP 2013098266A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
pellet
semiconductor pellet
sintered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011238163A
Other languages
English (en)
Other versions
JP5822656B2 (ja
Inventor
Ryoichi Kajiwara
良一 梶原
Narihisa Motowaki
成久 元脇
Satoshi Matsuyoshi
聡 松吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2011238163A priority Critical patent/JP5822656B2/ja
Publication of JP2013098266A publication Critical patent/JP2013098266A/ja
Application granted granted Critical
Publication of JP5822656B2 publication Critical patent/JP5822656B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】上下電極の短絡を防止し、かつ高温環境下であっても優れた接合信頼性を確保した半導体装置を提供する。
【解決手段】半導体ペレットと、前記半導体ペレット１の一方の面に接合される絶縁シート７と、前記半導体ペレットの他方の面と接合される金属板１３と、を備える半導体装置３００であって、前記絶縁シートは、前記半導体ペレットにおける外周部よりも突出しており、前記半導体素子の他方の面と、前記金属板とは焼結銀層１７を介して接続され、当該焼結銀層は、前記半導体ペレットの他方の面及び側面部を覆って接合されていることを特徴とする。
【選択図】図２

Description

本発明は、自動車、鉄道等に用いられる高耐熱・高信頼な鉛フリーの半導体装置にかかる。
従来、半導体装置において、半導体素子は鉛系はんだを用いて固定部材上に固定されていた。しかし、近年環境への影響が考慮され、はんだの鉛フリー対応が迫られている。
そこで、高温はんだの代替材料となるナノＡｇ粒子等を用いた半導体装置及び半導体装置の接合方法が提案されている（特許文献１）。
特許文献１では、半導体チップと絶縁基板との接合信頼性を高めるために、接合層に金属コアを用いることによって、ペーストが含有する揮発性有機成分を蒸散させる蒸散経路を確保することによって、接合面全域で未接合部の無い接合が達成されることが開示されている。
特開２００８−１０７０３号公報
しかし、上述した構成では、焼結Ａｇペーストの回り込みによる上下電極の短絡を防止することができない。さらに、上述した構成では、半導体チップと絶縁基板との間に金属コア材を挟んでいるため、温度サイクルの繰り返しによって、クラックが入る可能性がある。さらに、半導体装置が高温環境下で使用される場合、高温下と常温下での温度変化が大きいため、特にクラックが入る可能性が大きくなる。
本発明の目的は、上下電極の短絡を防止し、かつ高温環境下であっても優れた接合信頼性を確保した半導体装置を提供することである。
本発明における半導体装置は、半導体ペレットと、前記半導体ペレットの一方の面に接合される絶縁シートと、前記半導体ペレットの他方の面と接合される金属板と、を備える半導体装置であって、前記絶縁シートは、前記半導体ペレットにおける外周部よりも突出しており、前記半導体素子の他方の面と、前記金属板とは焼結銀層を介して接続され、当該焼結銀層は、前記半導体ペレットの他方の面及び側面部を覆って接合されていることを特徴とする。
本発明によると、上下電極の短絡を防止し、かつ高温環境下であっても優れた接合信頼性を確保した半導体装置を提供することが可能となる。
（ａ）第一の実施形態に係る半導体素子２００の上面図を示したものである。（ｂ）は（ａ）におけるＡ−Ａの断面図である。 第一の実施例に係る半導体装置の断面図である。 （ａ）〜（ｈ）は、第一の実施形態に係る半導体装置の製造方法を示した図である。 第二の実施形態に係る半導体装置の断面図である。 第三の実施形態に係る半導体装置の断面図である。 第四の実施形態に係る半導体素子２０２の上面図を示したものである。（ｂ）は（ａ）におけるＢ−Ｂの断面図である。 図６の半導体装置２０２を実装した半導体装置の断面図である。 第五の実施形態に係る半導体装置の上面図を示したものである。（ｂ）は（ａ）におけるＣ−Ｃの断面図である。 第六の実施形態に係る半導体装置の断面図である。 第七の実施形態に係る半導体装置の断面図である。 第八の実施形態に係る半導体装置の断面図である。
以下、本発明の実施例を図面を用いて詳細に説明する。
《第一の実施形態》
図１は、第一の実施形態にかかる半導体素子２００の平面及び断面構造を示すものである。
ｎ型の半導体基板２の上部には、ＳｉＯ2膜６をマスクとしてホウ素を拡散したＰ型半導体領域５が形成され、最表面が貴金属で構成された金属電極４が形成され、半導体基板２の裏面全面に最表面が貴金属で構成された金属電極３が形成され、半導体ペレット１が構成されている。半導体ペレット１の上面には、パターニングされた金属電極４のサイズより小さい開口部８が形成され、外形が辺の中央領域でペレットサイズより大きく加工されたポリイミドまたはフッ素樹脂の有機絶縁シート７が、アクリル系またはシリコーン系の粘着剤９によって接着されている。有機絶縁シート７のコーナー部は切断されてペレットのコーナーと同サイズの形状となっている。なお、有機絶縁シート７のコーナー部は切断されていなくてもよい。しかし、後述するように、金属電極４に塗布された焼結Ａｇペーストは、圧力がかかることによって同心円状に広がっていくので、絶縁シート７のコーナー部を切断した方が、本発明の効果を維持でき、かつコストを低減することができるので望ましい。
図２は、図１の半導体素子２００を用いて組み立てたダイオードパッケージ３００の断面構造を示したものである。図では、半導体素子２００の詳細を省略して描いている。図において、Ｃｕのベース電極部材１３とリード電極部材１５には、全面に約５μｍ厚のＡｇめっきを施している。ベース電極部材１３の台座１４は逆台形に加工されており、リード電極部材１５先端の接合用ヘッド１６は、有機絶縁シート１２の開口部の中に納まるサイズに加工されている。なお、ここで言う逆台形形状とは、例えば、搭載面と平行に台座１４を切断したときの面の面積よりも、半導体ペレット１を搭載する面の面積の方が、大きくなるような形状のことを言う。また、実施形態ではベース電極部材１３の周辺部が台座１４と同じ高さになっているが、ベース電極部材１３の周辺部の高さは、台座１４の根元の高さと同じでも問題ない。半導体ペレット１の裏面は、下側のポーラスな焼結Ａｇ１７を介してベース電極部材の台座に金属接合されている。焼結Ａｇ１７は、半導体ペレット１の側面まで回り込み、有機絶縁シート７で高さが抑えられている。
当該半導体ペレット１に設けられた有機絶縁シート７によって、焼結Ａｇペースト１７０が半導体ペレット１の上面に回り込むことなくダイオードパッケージ３００を作成することが可能になる。そのため、半導体ペレット１の上下面が短絡することを防ぐことができる。さらに、有機絶縁シート７によって、半導体ペレット１の裏面部だけでなく側面部についても焼結Ａｇ１７で覆うことが可能になり、接合強度が向上するので、高温状況下においても接合信頼性が向上する。
半導体ペレット１の上面は上側のポーラスな焼結Ａｇ１８によってリード電極部材１５の接合用ヘッド１６と金属接合されている。焼結Ａｇ１８は、有機絶縁シート７の開口部からはみ出して有機絶縁シート７上に拡がっているが、シートサイズより拡がってはいない。ベース電極部材１３及びリード電極部材１５の一部と、半導体ペレット１を含む接合部はシリカフィラーを混錬したエポキシ樹脂２０で封止されている。エポキシ樹脂２０とダイオード構成部材の界面のうち面積比率５０％以上の領域には金属と接着性に優れるイミド系またはアミドイミド系の有機皮膜１９が形成されている。
図３（ａ）〜（ｈ）は、本発明によるダイオードパッケージ３００の製造方法を説明する図である。図３（ａ）において、まずプレーナ型半導体ペレット１の上面に、電極サイズより一回り小さい開口部を有し外形が辺の部分でペレットサイズより大きい有機絶縁シート７を接着する。
次に図３（ｂ）に示すように、Ａｇめつきしたベース電極部材１３の台座部１４で半導体ペレット１を接合する領域に、焼結Ａｇペースト１７０を、中央部が盛り上がった状態にして供給する。なお、焼結Ａｇペースト１７０、及び後述する焼結Ａｇペースト１８０は、粒子径が０.２〜３μｍのマイクロＡｇ粒子を７０〜９４.５ｗｔ％含み、合計の金属成分含有量が９２〜９５ｗｔ％で残りが揮発性の有機溶剤と１.０ｗｔ％以下の低分子系樹脂から成る焼結Ａｇペーストであって粘度が６０〜１５０Ｐａ・ｓに調整されている。
また、図３（ｃ）に示すように、半導体ペレット１の上面の絶縁シート開口部の電極上に、焼結Ａｇペースト１８０を中央部が盛り上がった状態にして供給する。
続いて、図３（ｄ）に示すように、半導体ペレット１を、ペレットコーナー部の２〜４か所で保持し、ベース電極部材１３の焼結Ａｇペースト１７０上に位置合わせして搭載し、所定荷重を加えて停止するところまで押し込む。
次に、図３（ｅ）に示すように、Ａｇめっきしたリード電極部材１５を半導体素子２００の焼結Ａｇペースト１８０上に位置合わせして搭載し、所定荷重を加えて停止するところまで押し込む。このとき、焼結Ａｇペースト１８０はペレット下から押し出されてペレット周辺で盛り上がりつつ周辺に流れ出し、リード電極部材１５の接合用ヘッド１６下から押し出された焼結Ａｇペースト１７０も同様にヘッド周辺で盛り上がりつつ周辺に流れ出す。押し出される焼結Ａｇペーストの量が多い位置は各辺の中央部付近で、コーナー部から押し出される焼結Ａｇペーストの量は少ない。これは、粘性のある流動体の拡がり方が同心円状となるためである。また、固形の金属粒子比率が高いと、所定荷重で押し込んだときに金属粒子が互いに接触した状態になって流動性が低下し、それ以上は押し込めない状態になる。
この組立て部材を大気雰囲気中で無加圧かつ２００〜３００℃／０.２〜３.０ｈの条件で加熱処理を加え、焼結接合して一体化する。すると、図３（ｆ）に示すような状態になる。
次に、図３（ｇ）に示すように、ベース電極部材１３とリード電極部材１５の一部を含む接合用ヘッド１６全体に、金属と接着性に優れるイミド系、アミド系、アミドイミド系樹脂いずれかを有機溶剤で低粘度化した液状樹脂を薄く塗布し、加熱硬化処理して有機皮膜１９として固着させる。有機皮膜１９で半導体ペレット１や、当該半導体ペレット１と接合している接合用ヘッド１６、台座１４及び焼結Ａｇの剥離を防止することが可能となる。さらにこのとき、硬化レベルは１００％ではなく５０〜９０％程度の硬化状態とすることによって、後述するトランスファーモールドをする際に、有機皮膜１９とエポキシ樹脂２０の接合をより高められるため、半導体ペレット１と接合用ヘッド１６、半導体ペレット１と台座１４との接合信頼性が向上する。
図３（ｈ）は、有機皮膜１９を形成した状態で、当該有機皮膜１９を覆った状態でフィラー含有のエポキシ封止樹脂２０をトランスファーモールドした様子を示したものである。このとき、エポキシ樹脂２０を加熱して硬化処理が、この加熱の際に、有機皮膜１９の未硬化分が完全に硬化する。なお、製造工程中、エポキシ樹脂２０が硬化するとき、焼結Ａｇ１７、１８にクラックが入ったり、剥離したりする危険性が最も高い。しかし、本実施例に示すようにベース電極部材１３に設けられた台座１４を逆台形形状にすることにより、エポキシ樹脂２０が硬化する際の圧縮応力が、ダイオードパッケージ３００の中心部方向にかけることができる。したがって、本来剥離やクラックを生じさせる原因となる樹脂が硬化する際の応力を、締め付け応力として利用することができるため、接合信頼性の高いダイオードパッケージ３００を作成することが可能となる。
本実施形態によれば、半導体ペレット１のパターン形成面に電極サイズより小さい開口部を有し外形が辺の領域でペレットサイズより大きい有機絶縁シート７を接着して空間遮蔽物を形成したことにより、半導体ペレット１の上下電極を上下の電極部材に焼結Ａｇペーストで接合する場合に、接合層を厚くするため多量の焼結Ａｇペーストを供給して接合する場合においても、上下電極間が焼結Ａｇで短絡して電気特性不良を発生するということが少なくなり、組立歩留まりの高い鉛フリーの半導体装置とその製造方法を提供できる。
また本実施形態によれば、逆台形形状の台座１４に半導体ペレット１を搭載し、半導体ペレット１を上下の電極部材に焼結Ａｇペースト１７０、１８０で接合した構造体に対して、焼結Ａｇ接合部１７、１８周辺の領域に金属と接着性に優れる有機皮膜１９を形成し、その上から熱硬化性の封止樹脂をモールドした構造としたことにより、封止樹脂の圧縮応力をうまく利用できるため、高湿度環境や高温環境に繰り返し曝されても封止樹脂と下地の構造体とが剥離することが無くなる。また、封止樹脂によって長期に渡って焼結Ａｇ接合部に圧縮力を加え続けられるので、焼結Ａｇ接合部に部材の熱膨張差に起因した熱応力が加わってもクラック等の劣化が生じることが少なくなり、接合信頼性の高い鉛フリーの半導体装置を提供することができる。
《第二の実施形態》
図４は、本発明にかかる第二の実施形態によるダイオードパッケージ４００の断面構造を示したものである。なお、第一の実施形態で使用しているものと同じものには、第一の実施形態と同じ図面番号を用いている。
図４において、Ｃｕのベース電極部材１３とリード電極部材１５には、全面に約５μｍ厚のＡｇめっきを施している。ベース電極部材１３の台座１４は逆台形に加工されており、リード電極部材１５先端の接合用ヘッド１６は、半導体ペレット１の上側の電極より小さいサイズに加工されている。半導体ペレット１の裏面は下側のポーラスな焼結Ａｇ１７を介してベース電極部材１３の台座１４に金属接合されている。焼結Ａｇ１７は、半導体ペレットの側面まで回り込んでいるが、半導体ペレットの上面の高さを超えてはいない。半導体ペレットの上側の電極はポーラスな焼結Ａｇ１７によってリード電極部材１５の接合用ヘッド１６と金属接合されている。焼結Ａｇ１８は、上側中空では電極サイズより横に拡がっている箇所があるが、半導体ペレット１と接しているのは電極領域内に限られている。
第一の実施形態と異なる点は、図１と同様の有機絶縁シート１２を半導体ペレット１に接着した状態で接合し、接合後に半導体ペレット１から有機絶縁シート１２を除去して、有機皮膜１９を形成している点である。
本実施形態のように、接合後に半導体ペレット１から有機絶縁シート１２を除去することによって、第一の実施形態で記載した効果のほかに、有機絶縁シート１２の張り出しによる封止樹脂の切り欠け形状を無くすことができる。そのため上下方向の引張に対する封止樹脂の変形が小さくなりかつ破断荷重が増加するため、焼結Ａｇ１７、１８接合部により高い圧縮力を付与することができてダイオードパッケージ４００の熱疲労寿命を延ばすことが可能となる。
《第三の実施形態》
図５は、本発明にかかる第三の実施形態によるダイオードパッケージ５００の断面構造を示したものである。なお、第一の実施形態で使用しているものと同じものには、第一の実施形態と同じ図面番号を用いている。
図５において、Ｃｕのベース電極部材１３とリード電極部材１５には、全面に約３μｍ厚のＡｇめっきを施している。また、ベース電極部材１３の台座１４は逆台形に加工されている。
第一の実施形態と異なる第一の点は、半導体ペレット１と同等サイズで厚さの厚い絶縁遮蔽体１１２が、半導体ペレット１に形成されている点である。絶縁遮蔽体１１２は、表面を熱酸化したＳｉまたはコストの安いアルミナセラミックから成る。接着は２００℃以上の耐熱性がある粘着剤で行っている。
本実施形態の絶縁遮蔽体１１２の高さを高くするという構成によって、上下の焼結Ａｇ１７、１８の短絡を防止しながら、焼結Ａｇ接合層の厚さをより高くすることが可能となり、接合部に発生する熱応力を低減して熱疲労寿命を大幅に延ばすことができる。
《第四の実施形態》
図６（ａ）及び（ｂ）は、本発明にかかる半導体ペレット２０１の平面及び断面構造を示したものである。図６（ａ）において、半導体基板２１の上部にはトランジスター素子が形成されており、ＳｉＯ2の絶縁膜２５とポリイミドのパッシベーション膜２８によって遮断された主電極と制御電極の２つの電極が形成されている。主電極は素子とオーミックコンタクトを取るためのＡｌ電極膜２３と、その上に形成された焼結Ａｇの接合性を良くするＮｉ／Ａｕ電極膜２６から成り、制御電極も同様にＡｌ電極膜２４とＮｉ／Ａｕ電極膜２７から成る。半導体ペレットの上面には、主電極及び制御電極のサイズより小さい開口部４８、４９を有し、外形がペレットサイズより大きく加工されたポリイミドやポリアミドイミドの絶縁シート２９がアクリル系またはシリコーン系の粘着剤３０によって接着されている。
図７は、図６に示した、絶縁シート２９を張り付けた半導体ペレット２０１を用いて組み立てた本発明によるトランジスターパッケージ６００の一実施例を示す。図において、Ｃｕのダイパッド３８上のペレット接合領域には約５μｍ厚さのＡｇめっき膜３９が形成され、その上に半導体基板２１の裏面電極２２がポーラスな焼結Ａｇ４３によって接合されている。Ｃｕの主電極リード４０には主電極３３と接合する領域に約５μｍ厚のＡｇめっき膜４１が施されてポーラスな焼結Ａｇ４４によって接合されている。半導体ペレット２０１の上面に接着された絶縁シート２９は、ダイパッド側の焼結Ａｇがペレット上面に回り込む現象を防ぎ、同時に主電極上の焼結Ａｇが流れ出して制御電極と短絡する現象を防いでいる。さらに、当該絶縁シート２９を有することによって、半導体ペレット２０１の側面部まで焼結Ａｇで覆うことが可能になるため、半導体素子２０２とダイパッド３８との接合強度を十分確保できるため、接合信頼性が向上した半導体装置を提供することが可能となる。
Ｃｕの制御電極リード４２は、Ａｌワイヤ４５で半導体基板２１上の制御電極３４と電気的に接続されている。ダイパッド３８や主電極リード４０を含めて焼結Ａｇで接合した領域には金属と接着性に優れた有機皮膜４６が形成されており、半導体素子２０２と焼結Ａｇ接合部とＡｌワイヤ４５の全体及びダイパッド３８と主電極リードと制御電極リード４２の一部を覆うようにシリカフィラーを混入した熱硬化性のエポキシ樹脂４７で封止している。
本実施例によれば、半導体ペレット２０１の裏面電極２１と主電極を流動性があり樹脂やＳｉにも濡れる焼結Ａｇペーストを使ってダイパッド３８やリード部材と接合しているが、絶縁シート２９を使って焼結Ａｇによる電極間の短絡現象を防ぐことができ、焼結Ａｇの電気及び熱伝導特性が錫や鉛を主体とする半田材料より優れていることから、組立歩留まりが高くかつ電力損失が小さく、高温や高湿度や繰返し温度変動する環境に強い高信頼な鉛フリーの半導体装置を提供できる。また、上述したように、当該絶縁シート２９によって、半導体ペレット２０１の側面部まで焼結Ａｇで覆うことが可能になるため、高温環境下においても、接合信頼性を十分に確保した半導体装置を提供することが可能となる。
《第五の実施形態》
図８（ａ）及び（ｂ）は、上述した実施形態で説明した半導体素子を実装した半導体装置の一実施形態を示す。図８（ａ）及び（ｂ）において、トランジスター基板５１には裏面電極５２と主電極５４と制御電極５３が形成され、半導体基板５１における主電極５４が形成された面側には、主電極５４と制御電極５３を囲うように絶縁層５５が形成され、トランジスターペレット３０１が構成されている。また、主電極側の半導体基板面には、主電極５３及び制御電極５４部にそれらサイズより小さい開口部が形成され、外形の少なくとも辺の領域が半導体基板サイズより大きい絶縁性のポリイミドからなる絶縁シート５６が接着されている。また、ダイオード基板５７には全面に金属膜が形成された裏面電極５８と周囲に絶縁領域６０を形成したパターン電極５９が形成されてダイオードペレット４０１が構成されており、パターン電極５９側の半導体基板面にはパターン電極５９のサイズより小さい開口部を有し、外形の少なくとも辺の領域が半導体基板サイズより大きい絶縁性のポリイミドからなる絶縁シート６１が接着されている。セラミック基板６２の裏面にはセラミック基板サイズより一回り小さいＣｕパターン６６が形成され、上面には制御電極用と主電極用とベース電極用の３つのＣｕパターン６３、６４、６５が形成され、セラミック配線基板が構成されている。セラミック配線基板の各Ｃｕパターン表面には、無電解Ｎｉ／フラッシュＡｕめっきが施されている。ベース電極用Ｃｕパターン６３、６４、６５にはトランジスターペレット３０１とダイオードペレット４０１がポーラス構造を有する焼結Ａｇ７１、７３で金属接合され、ペレット側面の焼結Ａｇペーストの這い上がりはポリイミドからなる絶縁シート５６、６１で各ペレット上面の高さ以下となるように抑えられている。
トランジスターペレット３０１の主電極５４及び、ダイオードペレット４０１のパターン電極５９は、上側に配置されたＡｇめっきリード７０に焼結Ａｇ７２、７４で金属的に接合され、Ａｇめっきリード７０はセラミック配線基板の主電極Ｃｕパターン６４に焼結Ａｇで接合されている。トランジスターペレット３０１の制御電極５３とセラミック配線基板の制御電極Ｃｕパターン６５は、Ａｌボンディングワイヤ７６で接続されている。セラミック配線基板の上面の３つのＣｕパターンには、外部導出用のＣｕリード６７、６８、６９が超音波接合されており、各Ｃｕリード及びセラミック配線基板の一部を除いて全体を熱硬化性の封止樹脂７６でモールドしている。セラミック配線基板の熱膨張率は各板厚を最適化して５〜１０ppmの範囲になるよう調整しており、封止樹脂の熱膨張率は低熱膨張率のフィラーを混ぜて１０〜１７ppmの範囲で調整している。Ａｇめっきリード７０は、低熱膨張の金属繊維あるいは炭素繊維を複合化して面内方向の熱膨張率を１０ppm以下に小さくしたＣｕ板で構成している。焼結Ａｇ接合部は、直径０.５〜２.０μｍのＡｇ粒子を９２.５〜９４.３ｗｔ％含有する焼結Ａｇペーストを無加圧条件で２５０℃に加熱・焼結して形成した組織で、空孔率が３０〜５０vol％の網目状構造となっており、弾性率が１０ＭＰａ以下の物性となっている。また、絶縁シート５６、６１の構成により、トランジスターパッケージ３０１及びダイオードパッケージ４０１の側面部は、上面電極と短絡することなく、それぞれを焼結Ａｇ７１、７３で覆うことが可能となる。そのため、接合信頼性が向上することが可能となる。
以上、本実施形態によれば、トランジスターやダイオードの主電流が流れる電極と配線部材をポーラスな焼結Ａｇによって広い面積で金属接合しているため、接合信頼性向上という効果に加え、モジュール実装部の電力損失を最小限まで小さくすることが可能となり、高効率な半導体装置を提供できる。
《第六の実施形態》
図９は、実施形態１に記載した半導体素子を、ゲルを用いて封止した半導体装置の一実施形態を示す。図９において、熱膨張率を１０ppm以下に下げた放熱板９４と、内部にＮｉめっきＣｕリード９６、９７を埋設した熱可塑性樹脂の筐体９５が接着されてモジュールケースが構成されている。セラミック絶縁基板８４の上下に形成されたＣｕパターン８５、８６、８７から成るセラミック配線基板は、Ｃｕパターン８７を下側として、放熱板９４にＳｎ、Ａｇ、Ｃｕを主要構成元素とする鉛フリーはんだ８１で接合されている。セラミック配線基板のベース電極用Ｃｕパターン８５には、ポリアミドイミドから成る絶縁シート８３が接着された半導体ペレット８１が空孔率２０〜４０vol％のポーラスな焼結Ａｇ８９でダイボンディングされ、半導体ペレット８１の上側の主電極８２と金属リード８８及び金属リード８８と主電極用Ｃｕパターン８６が焼結Ａｇ９０、９２で金属的に接合されている。主電極用Ｃｕパターン８６とＮｉめっきＣｕリード９７はＣｕボンディングワイヤ９９で接続され、ベース電極用Ｃｕパターン８５とＮｉめっきＣｕリード９６はＣｕボンディングワイヤ９８で接続されている。焼結Ａｇで接合した領域は、熱硬化性のエポキシ樹脂９１、９３で部分的にポッティングで封止し、モジュールケース内全体を覆うようにシリコーンゲル１００で覆っている。最終的にはモジュールケースの上部に樹脂製の蓋を被せて、モジュールが完成する。
以上、本実施形態によれば、樹脂のモジュールケースを使い、主にゲルで封止した従来構造のパワーモジュールであっても、接続信頼性が高く、かつ鉛フリーのパワーモジュールを作製でき、低コストで環境に優しい半導体装置を提供できる。
《第七の実施形態》
図１０は、本実施形態による半導体装置の他の実施例を示す。図１０において、Ｃｕのベース電極部材１２６とリード電極部材１２８には、全面に約３μｍ厚のＡｇめっきを施している。ベース電極部材１２８の台座１２７は逆台形に加工されており、リード電極部材１２８先端の接合用ヘッド１２９は、有機絶縁シート１２５の開口部の中に納まるサイズに加工されている。ダイオードチップ１２１の下面に形成された裏面電極１２２は、下側のポーラスな焼結Ａｇ１３０を介してベース電極部材１２６の台座に金属接合されている。ポーラスな焼結Ａｇ１３０は、ダイオードペレット１２４の側面を這い上がって有機絶縁シート１２５まで達しているが、有機絶縁シート１２５によって、ダイオードペレット１２４の上面電極への焼結Ａｇの回り込みが抑えられている。そのため、半導体装置作成時における上下電極の短絡を、確実に防止することが可能となる。ダイオードペレット１２４の上面のパターン電極１２３は上側のポーラスな焼結Ａｇ１３２によってリード電極部材１２８と金属接合されている。焼結Ａｇ１３２は、有機絶縁シート１２５の開口部からはみ出して有機絶縁シート１２５上に拡がっているが、シート面内から漏れ出すことは無い。
ベース電極部材１２６及びリード電極部材１２８の一部と、ダイオードペレット１２４を含む接合部には金属と接着性に優れるポリイミド樹脂を塗布・硬化処理して有機皮膜１３４を形成している。また、有機皮膜を形成した領域を覆うようにシリカフィラーを混錬した低熱膨張のエポキシ樹脂１３５がモールドされ硬化処理されている。
本実施形態が第一の実施形態と異なる点は、上下の焼結Ａｇ１３０、１３２中には、Ｃｕ粒子に約３μｍ厚のＡｇめっきを施した大径サイズの導電性粒子１３１、１３３を１０〜５０ｗｔ％ほど混在させている点である。当該構成によって、接合信頼性を確保しつつ、高価なＡｇペーストの使用量を抑えることが可能となる。
本実施形態によれば、焼結Ａｇの中に貴金属でない導電性粒子を混入した構造としたため、高価なＡｇの使用量を少なくして厚い接合層で実装することが可能となり、接合信頼性を確保しつつも、半導体装置の実装コストを低減できる効果がある。
《第八の実施形態》
図１１は、本発明による半導体装置の他の実施例を示す。なお、本実施形態の説明において、第七の実施形態と同じ構成については同様の図面番号を用いている。
図１０において、Ｃｕのベース電極部材１２６とリード電極部材１２８には、全面に約５μｍ厚のＡｇめっきを施している。
第七の実施形態と異なる点は、半導体ペレット１２４とベース電極部材１２６の台座１２７との間には、熱膨張率が５〜１１ppmの範囲の材料で中央付近に開口部を有する貴金属めっきされた応力緩衝板１４９が配置されている点である。また、応力緩衝板１４９の中央開口部には、接合材のポーラスな焼結Ａｇ１３０が充填されている。
以上、本実施形態によれば、半導体ペレットとベース電極部材の間に低熱膨張部材を挿入して焼結Ａｇの接合厚さを薄くし、低熱膨張部材の内部は電気及び熱伝導性に優れる焼結Ａｇで埋めているので、焼結Ａｇ接合部に発生する熱応力を低減できしかも電気・熱伝導性を高く維持できるので、接合信頼性を確保しつつも電力損失の少ないダイオードパッケージを提供できる。同時に、接合材の融点が高いことから高温信頼性も高くできる。
１ 半導体ペレット
７ 有機絶縁シート
１３ ベース電極部材
１４ 台座
１５ リード電極部材
１６ 接合用ヘッド
１７、１８ 焼結Ａｇ
１９ 有機皮膜
２０ エポキシ樹脂
３００ ダイオードパッケージ

Claims (10)

  1. 半導体ペレットと、
    前記半導体ペレットの一方の面に接着される絶縁シートと、
    前記半導体ペレットの他方の面と接合される金属板と、を備える半導体装置であって、
    前記絶縁シートは、前記半導体ペレットにおける外周部よりも突出しており、かつ、前記半導体ペレットにおける電極面が露出するように形成され、
    前記半導体ペレットの他方の面と、前記金属板とは焼結銀層を介して接続され、
    当該焼結銀層は、前記半導体素子の他方の面及び側面部を覆っていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記半導体ペレット、前記絶縁シート、及び前記焼結銀層は、有機皮膜に覆われていることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記金属板は、前記半導体ペレットを搭載する台座部を有し、
    前記台座部は、前記半導体ペレットを搭載する上面部を有し、
    前記上面部の面積は、前記台座部を前記上面部と平行に切断した面の面積よりも大きくなるように構成され、
    前記半導体ペレット、前記絶縁シート、前記焼結銀層、及び前記台座部は樹脂で覆われていることを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記電極面は、焼結銀を介してリード電極と接続され、
    当該リード電極の一部は、前記有機皮膜で覆われた有機皮膜被覆部を有し、かつ当該有機皮膜被覆部を介して前記樹脂に覆われていることを特徴とする半導体装置。
  5. 請求項１乃至４のいずれかに記載の半導体装置において、
    前記焼結銀層は、導電性粒子を含有することを特徴とする半導体装置。
  6. 請求項１乃至４のいずれかに記載の半導体装置において、
    前記焼結銀層は、応力緩衝板を含有することを特徴とする半導体装置。
  7. 半導体ペレットと、
    前記半導体ペレットにおける外周部よりも突出した絶縁シートと、
    前記半導体ペレットを搭載する金属板と、を有する半導体装置の製造方法において、
    前記半導体ペレットと前記絶縁シートとを接着する第一の工程と、
    前記金属板に焼結銀ペーストを塗布する第二の工程と、
    前記第一及び第二の工程の後に、加圧して、前記半導体ペレットを前記金属板に搭載する第三の工程を有することを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記金属板は、前記半導体ペレットを搭載する台座部を有し、
    前記台座部は、前記半導体ペレットを搭載する上面部を有し、
    前記上面部の面積は、前記台座部を前記上面部と平行に切断した面の面積よりも大きくなるように構成されていることを特徴とする半導体装置の製造方法。
  9. 請求項７または８に記載の半導体装置の製造方法において、
    前記第三の工程の後に、液状樹脂を塗布し、当該液状樹脂を５０〜９０％の硬化状態として有機皮膜を作製する第四の工程を有することを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記第四の工程の後に、前記有機皮膜を覆う封止樹脂でトランスファーモールドする第五の工程を有することを特徴とする半導体装置の製造方法。
JP2011238163A 2011-10-31 2011-10-31 半導体装置及びその製造方法 Expired - Fee Related JP5822656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011238163A JP5822656B2 (ja) 2011-10-31 2011-10-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011238163A JP5822656B2 (ja) 2011-10-31 2011-10-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013098266A true JP2013098266A (ja) 2013-05-20
JP5822656B2 JP5822656B2 (ja) 2015-11-24

Family

ID=48619936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011238163A Expired - Fee Related JP5822656B2 (ja) 2011-10-31 2011-10-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5822656B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056550A (ja) * 2013-09-12 2015-03-23 三菱電機株式会社 電力用半導体装置の製造方法および電力用半導体装置
JP2016111083A (ja) * 2014-12-03 2016-06-20 三菱電機株式会社 パワーモジュール及びその製造方法
WO2017175426A1 (ja) * 2016-04-06 2017-10-12 三菱電機株式会社 電力用半導体装置
JP2018504788A (ja) * 2014-12-17 2018-02-15 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドＡｌｐｈａ Ａｓｓｅｍｂｌｙ Ｓｏｌｕｔｉｏｎｓ Ｉｎｃ． ダイとクリップの接着方法
JP2018085480A (ja) * 2016-11-25 2018-05-31 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2021052068A (ja) * 2019-09-24 2021-04-01 株式会社東芝 パワーモジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840848A (ja) * 1981-09-04 1983-03-09 Hitachi Ltd 絶縁型半導体装置
JPS6364049U (ja) * 1986-10-14 1988-04-27
JPH05218454A (ja) * 1992-01-20 1993-08-27 Nec Corp 半導体装置
JP2006269682A (ja) * 2005-03-23 2006-10-05 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2006278441A (ja) * 2005-03-28 2006-10-12 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2009267374A (ja) * 2008-03-31 2009-11-12 Hitachi Ltd 半導体装置及び接合材料
JP2010056354A (ja) * 2008-08-29 2010-03-11 Hitachi Ltd 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840848A (ja) * 1981-09-04 1983-03-09 Hitachi Ltd 絶縁型半導体装置
JPS6364049U (ja) * 1986-10-14 1988-04-27
JPH05218454A (ja) * 1992-01-20 1993-08-27 Nec Corp 半導体装置
JP2006269682A (ja) * 2005-03-23 2006-10-05 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2006278441A (ja) * 2005-03-28 2006-10-12 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2009267374A (ja) * 2008-03-31 2009-11-12 Hitachi Ltd 半導体装置及び接合材料
JP2010056354A (ja) * 2008-08-29 2010-03-11 Hitachi Ltd 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056550A (ja) * 2013-09-12 2015-03-23 三菱電機株式会社 電力用半導体装置の製造方法および電力用半導体装置
JP2016111083A (ja) * 2014-12-03 2016-06-20 三菱電機株式会社 パワーモジュール及びその製造方法
JP2018504788A (ja) * 2014-12-17 2018-02-15 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドＡｌｐｈａ Ａｓｓｅｍｂｌｙ Ｓｏｌｕｔｉｏｎｓ Ｉｎｃ． ダイとクリップの接着方法
WO2017175426A1 (ja) * 2016-04-06 2017-10-12 三菱電機株式会社 電力用半導体装置
JPWO2017175426A1 (ja) * 2016-04-06 2018-08-09 三菱電機株式会社 電力用半導体装置
US10559659B2 (en) 2016-04-06 2020-02-11 Mitsubishi Electric Corporation Power semiconductor device
JP2018085480A (ja) * 2016-11-25 2018-05-31 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108109927A (zh) * 2016-11-25 2018-06-01 瑞萨电子株式会社 半导体器件及其制造方法
CN108109927B (zh) * 2016-11-25 2023-01-06 瑞萨电子株式会社 半导体器件及其制造方法
JP2021052068A (ja) * 2019-09-24 2021-04-01 株式会社東芝 パワーモジュール
JP7280789B2 (ja) 2019-09-24 2023-05-24 株式会社東芝 パワーモジュール

Also Published As

Publication number Publication date
JP5822656B2 (ja) 2015-11-24

Similar Documents

Publication Publication Date Title
JP5975911B2 (ja) 半導体装置
JP5340583B2 (ja) 半導体発光装置
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
JP5822656B2 (ja) 半導体装置及びその製造方法
JP4651359B2 (ja) 半導体装置およびその製造方法
TW201501248A (zh) 功率覆蓋結構及其製造方法
JPWO2011121756A1 (ja) 半導体装置およびその製造方法
KR101293685B1 (ko) 반도체 디바이스용 높은 접착 라인 두께
JP2017174837A (ja) 半導体装置および半導体装置の製造方法
JP2019186326A (ja) 半導体装置およびその製造方法
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP2015130457A (ja) 半導体装置
JP5732880B2 (ja) 半導体装置及びその製造方法
TWI631677B (zh) 封裝結構及其製造方法
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
JP2009147123A (ja) 半導体装置及びその製造方法
JP5414622B2 (ja) 半導体実装基板およびそれを用いた実装構造体
JP4777692B2 (ja) 半導体装置
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
WO1998050950A1 (fr) Dispositif semi-conducteur et production de ce dispositif
WO2017077729A1 (ja) 半導体モジュール及びその製造方法
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP2009021338A (ja) 配線基板およびその製造方法
JP4856821B2 (ja) 半導体装置
JP2001102409A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151006

R150 Certificate of patent or registration of utility model

Ref document number: 5822656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees