JP5414622B2 - 半導体実装基板およびそれを用いた実装構造体 - Google Patents

Description

本発明は、半導体実装基板およびそれを用いた実装構造体に関する。

半導体素子などの電子部品を、セラミックやポリイミド等の基板上に実装する方法として、金属ナノ粒子を接合材料として用いた方法が注目されている。金属ナノ粒子とはＡｕ、Ａｇ、Ｃｕ、Ｓｎ等の１００ｎｍ未満のサイズの金属粒子である。この金属ナノ粒子は、微細化により、表面活性度が高く且つ融点が低くなっており、低温（例えば１５０〜３５０℃）での焼結が可能である。

また、金属ナノ粒子は、互いに結合してサイズが大きくなると、厚みがミリメートル単位以上である通常サイズの金属材料と同等の高い融点を有する。このため、金属ナノ粒子を用いた接合は、電子部品の実装時の熱ストレスの低減および実装後の耐熱温度の向上が要求される幅広い製品への適用に好適である。また、樹脂製導電ペースト（例えば、エポキシ系導電性接着剤）を使用して接合する場合と比較して、金属ナノ粒子を使用しての接合は、樹脂ではなく金属を溶融して接合が行われる。したがって、抵抗率が低く、接合強度の大きい、より優れた接合が実現される。

金属ナノ粒子のペースト（以下「ナノ粒子ペースト」とも呼ぶ）を塗布する方法としてインクジェット法が挙げられる。インクジェット法は、スクリーン印刷等のように印刷に供されないペーストが生じてペーストを大量に消費するという問題がないため、ペーストの消費量が少ないという点で優れている。

しかしながら、インクジェット法では、着弾したインクジェットの液滴が、射出されたインク粒子径よりも濡れ広がって大きくなるため、微細なパターンを高精度に形成することができないという問題があった。

このような問題を解決する、インクジェット法によるパターン形成方法も、既に提案されている（例えば、特許文献１参照）。図８（ａ）は、特許文献１に記載された従来の基板の平面図を示し、図８（ｂ）は図８（ａ）のＡ−Ａ断面図を示す。

特許文献１に記載の方法では、インクジェット法によるペーストの塗布に先立って、基材上に表面粗さの大きい高濡れ性領域２００ａと、表面粗さの小さい低濡れ性領域２００ｂを形成する。着弾したインクは、濡れ性の差によって高濡れ性領域に引き込まれ、低濡れ性領域への濡れ広がりが抑えられる。そのため、高精度でパターニングを行うことが可能となる。

特開２００９−７１０３７号公報

上記の従来の方法は、基板側で電極を形成しようとする部分の濡れ性を高めるとともに、電極を形成しない部分の濡れ性を低くし、必要な部分以外へのペーストの広がりを抑制しようとする技術思想による。

しかしながら、この従来方法は、電極上に微細なバンプのパターンを形成して半導体素子を接合し、さらに封止材料で封止する場合には以下の課題を有する。つまり、電極上にバンプを形成する場合に前記従来の方法を適用すると、バンプを形成する部分の表面粗さを大きくし、バンプを形成しない部分の表面粗さを小さくすることとなる。すなわち、電極上でバンプを形成していない領域の表面粗さは小さい。

このため、半導体素子の保護およびバンプの補強のために、半導体素子と電極基板を接合後に封止を行うと、封止材料と電極との間の接着性が低くなる。なぜなら、表面粗さの小さい領域と封止材料の濡れ性が低いからである。結果、電極と封止材料との間で十分な機械的締結力が得られないという課題を有している。

一方、電極上の表面粗さを大きくし、濡れ性を高めると、ペーストの濡れ広がりにより微細なバンプのパターンを形成するのが困難となるだけでなく、封止材料が半導体素子と基板の間に入り込む。封止材料も電極上に濡れ広がるからである。結果、熱による封止材料の膨張・収縮によって、電極と半導体素子の間の導電性の信頼性が低下するという課題を有する。

本発明は、上記問題点に鑑みてなされたものであり、微細なバンプを形成でき、なおかつ封止材料の強固な接着性を達成することができる半導体実装基板およびそれを用いた実装構造体を提供することを目的とする。

上記目的を達成するために、本発明は、表面粗さが大きい周縁部と、表面粗さが小さい中央部の少なくとも二つの表面粗さの異なる領域を持つ電極を有した半導体実装基板を提供する。

より具体的には、本発明の半導体実装基板は、
基材と、
前記基材上の電極と、を含む半導体実装基板であって、
半導体素子が実装される前記電極の中央部と、
前記電極の中央部の周囲を囲む、前記電極の周縁部とがあり、
前記電極の周縁部の表面粗さが、前記電極の中央部の表面粗さより大きく、
前記電極の周縁部は、前記電極の中央部より、前記基材からの高さが高く形成されている半導体実装基板を提供する。

本発明の好ましい形態の半導体実装基板においては、同一の前記電極面で、最も表面粗さの大きい領域の算術平均粗さ（Ｒａ）が、最も表面粗さの小さい領域の算術平均粗さ（Ｒａ）よりも５０ｎｍ以上大きい。

本発明の別の好ましい形態の半導体実装基板においては、前記中央部は半導体素子が実装される領域であり、前記周縁部は中央部の周囲を囲む領域である。

本発明の別の好ましい形態の半導体実装基板においては、前記電極がＡｕ、またはＡｕ合金、或いはＡｇ、またはＡｇ合金、或いはＣｕ、またはＣｕ合金から構成されている。

本発明の別の好ましい形態の半導体実装基板においては、基材がアルミナまたは窒化アルミニウムから構成されている。

また、本発明は、表面粗さが大きい周縁部と、表面粗さが小さい中央部の少なくとも二つの表面粗さの異なる領域を持つ電極を有した半導体実装基板を用いた実装構造体を提供する。

本発明の好ましい形態の実装構造体においては、前記半導体実装基板の電極と前記半導体素子とを電気的に接合するバンプがペーストで形成され、前記半導体素子が封止材料により封止されている。

本発明の別の好ましい形態の実装構造体においては、前記半導体実装基板の電極の中央部と前記半導体素子との間に、前記封止材料が存在しない領域を持つ。

本発明の別の好ましい形態の実装構造体においては、前記半導体実装基板の電極の周縁部の略全面が前記封止材料に覆われている。

本発明の好ましい形態の実装構造体においては、前記ペーストがＡｕ、またはＡｕ合金、或いはＡｇ、またはＡｇ合金、或いはＣｕ、またはＣｕ合金の金属粒子を含む。

本発明の別の好ましい形態の実装構造体においては、前記ペーストが金属ナノ粒子のペーストである。

本発明の別の好ましい形態の実装構造体においては、前記半導体素子はＬＥＤ素子である。

本発明の半導体実装基板によれば、基板電極中のバンプを形成する領域の表面粗さが小さいため、ペーストが電極に着弾した際の濡れ広がりを抑えられるので、微細なバンプを高精度で形成できる。また、基板電極と封止材料が接する領域の表面粗さは大きいため、基板電極と封止材料との間で強固な機械的締結力、すなわち接着性を達成することができる。

また、封止の際に、封止材料は表面粗さの大きい領域には濡れ広がりやすく、バンプが形成された表面粗さの小さい領域には濡れ広がりにくい。これにより、半導体素子と基板との間への封止材料の入り込みを抑制することができ、封止材料の膨張収縮に伴うバンプの変形による電気的接続の信頼性低下を防ぐことができる。

本発明の実施の形態に係る半導体実装基板の概略構成を示す平面図。 上記実施の形態のより好ましい形態に係る半導体実装基板の概略構成を示す平面図。 上記実施の形態の別のより好ましい形態に係る半導体実装基板の概略構成を示す平面図。 本発明の半導体実装基板の製造方法の手順を示す断面図。 本発明の半導体実装基板の別の製造方法の手順を示す断面図。 本発明の実施の形態に係る実装構造体の概略構成を示す断面図。 本発明の実施の形態に係る実装構造体の製造方法を示す断面図。 特許文献１に記載された従来の基板の概略構成を示す図。

以下本発明の実施の形態について、図面を参照しながら説明する。図１は、本発明の実施の形態に係る半導体実装基板１００の概略構成を示す図であり、図１（ａ）は半導体実装基板１００の平面図、図１（ｂ）は図１（ａ）の半導体実装基板１００にペーストを塗布しバンプ８を形成した状態を示す平面図、図１（ｃ）は図１（ｂ）のＡ−Ａ断面図である。なお、ここでは、半導体実装基板１００上にはＬＥＤ素子が搭載されるとして説明する。また、半導体実装基板１００は単に基板１００とも呼ぶ。

基板１００の基材１は、例えばアルミナ基板や窒化アルミニウム基板等の放熱性のよい素材が好適に用いられる。その他、メタルコア基板、およびメタルベース基板のような高放熱基板を用いることもできる。基板１００の基材１上には、電極２（２ｐと２ｎ）が形成される。なお、以後電極２ｐ、２ｎを合わせて示す場合は単に「電極２」という。

ＬＥＤ素子は、Ｐ型電極とＮ型電極の２つの電極を持ち、光の取り出し効率を高めるために、Ｐ型電極の面積が、Ｎ型電極の面積よりも大きく構成される。そのため、基板に実装する半導体素子がＬＥＤ素子であるときには、図１に示すように、１つのＬＥＤ素子に対して、基板１００の基材１上に２つの面積の異なる電極２を形成する。

電極２は、例えばＡｕ（金）、Ａｇ（銀）、Ｃｕ（銅）もしくはＡｌ（アルミニウム）、またはそれらの合金から形成することができる。ただし、後に電極２上に形成するバンプ８との接合性を考慮するならば、電極２は、酸化しにくいＡｕもしくはＡｕ合金から形成されるか、または表面をＡｕまたはＡｕ合金によりコーティングした金属とするのが好ましい。電極２は、例えばめっき法、蒸着法等により形成することができる。

図１（ａ）を参照して、Ｐ型電極が接続される電極２ｐは、表面粗さの大きい周縁部２ｐａと、表面粗さの小さい中央部２ｐｂから構成されている。Ｎ型電極が接続される電極２ｎについても同様に周縁部２ｎａと中央部２ｎｂから構成される。なお、以後Ｐ型電極とＮ型電極を区別せず周縁部と中央部を表す場合は、単に周縁部２ａ、中央部２ｂと呼ぶ。中央部２ｂは、バンプが形成され、半導体素子が実装される領域であり、周縁部２ａは中央部２ｂの周囲を囲む領域である。表面粗さの小さい中央部２ａの周囲には、表面粗さの大きい周縁部２ｂが形成される。また、電極２ｐと電極２ｎの間には絶縁領域２ｉが形成されている。

次に表面粗さの効果について詳説する。表面粗さが濡れ性に及ぼす影響は、次のＷｅｎｚｅｌの式で表される。
ｃｏｓθ’＝ｒｃｏｓθ
ここで、θは平滑面、θ’は微小な凹凸を持つ固体表面の接触角の値である。また、ｒは見かけの表面積に対する実際の表面積の割合であり、粗さなどによる微小な凹凸がある面では、平滑面の場合に比べて実質的な表面積が大きいためｒ≧１である。この式は、滑らかな表面に対してθの接触角を有する液体は、微小な凹凸がある面上では、角度θ’で接触すると教えている。そして、ｒ≧１であるので、明らかにθ’＜θである。

つまり、この式によると、表面の化学組成が同じ場合、ある液体と滑らかな表面との接触角が９０°以下ならば、微小な凹凸がある面の方が滑らかな表面よりも該液体に濡れ易いことを教える。すなわち、ある固体表面に濡れ易い液体は、固体表面の粗さが大きいほど、より濡れ易くなる。逆に言うと、固体表面の粗さが小さければ広がりにくいということである。

したがって、電極の表面粗さの小さい領域２ｂにペーストを塗布することで、塗布した際のペーストの濡れ広がりを防ぐことができ、ストライプ状、ドット状といった微細なパターンを形成することができる。また、電極周縁部の表面粗さを大きくすることにより、封止材料と基板電極との機械的締結力が強まり、封止材料の強固な接着性を達成することができる。

また、周縁部２ａの表面粗さを大きくすることにより、封止時に封止材料が表面粗さの大きい周縁部２ａには濡れ広がる。しかし封止材料は、表面粗さの小さい中央部２ｂには濡れ広がりにくくなる。これにより、半導体素子と基板の間への封止材料の入り込みを抑制することができ、封止樹脂の膨張および収縮による電気的接続の信頼性低下を防ぐことができる。

なお、封止時の半導体素子と基板の間への封止材料の入り込みを抑制するには、周縁部の表面粗さと、中央部の表面粗さの差は大きくすることが好ましい。具体的には、周縁部の算術平均粗さ（Ｒａ）が、中央部の算術平均粗さ（Ｒａ）よりも５０ｎｍ以上大きいことが好ましい。

次に電極２の構成について詳説する。再び図１を参照して、表面粗さの小さい領域（中央部２ｂ）の広さは、半導体素子電極領域より広いことが好ましい。ここで「半導体素子電極領域」とは、半導体素子の電極に接続されるバンプの全てを含む外縁で囲まれた領域を意味する。例えば、中央部２ｐｂはＬＥＤ素子側のＰ型電極に接続されるバンプ８の全てを含む外縁で囲まれた領域より広い。また、中央部２ｎｂはＬＥＤ素子側のＮ型電極に接続されるバンプの全てを含む外縁で囲まれた領域より広い。

このように、中央部２ｂを半導体素子電極領域より広くすることで、バンプ８の面積を大きくすることができ、電極と半導体素子の間で十分な接合強度を確保することができる。また、中央部２ｂを半導体素子電極領域より広くすれば、周縁部２ａに配設される封止材料が半導体素子と電極２ｂの間に濡れ広がりにくくなる。

また、中央部２ｂは決められた広さの基材１上で、周縁部２ａが十分広く確保できる程度には狭いことが好ましい。電極（周縁部２ａ）と封止材料の間の接着面積を広くし、接合強度を確保するためである。結果、半導体素子使用時の信頼性が向上する。

なお、周縁部２ａはすべて封止材料で覆われる必要はなく、封止材料で封止された外側に周縁部２ａが露出していてもよい。封止されていない周縁部２ａを外部の通電路として利用する場合もあるからである。

図２を参照して、中央部２ｂと周縁部２ａの他の形態について説明する。図２では、Ｐ型電極が接合する中央部２ｐｂとＮ型電極が接合する中央部２ｎｂの一部に周縁部２ａがない部分が存在する。これはＰ型電極とＮ型電極の間には、絶縁領域２ｉが存在するためである。絶縁領域２ｉは基材１もしくは絶縁材料が露出しているので、表面の化学組成が電極表面とは異なるためペーストの濡れ性は著しく異なる。つまり、ペーストのはみ出しによる電極間のショートは防止される。図２の実施形態では、絶縁材料（表面の化学組成が電極と異なるもの）の存在が、周縁部２ａの代わりを果たしているとも言える。

以上の実施形態から、中央部２ｂは表面の化学組成が電極と異なるものが隣接する場合は、周縁部２ａで囲まれていない部分があっても、周縁部２ａで囲まれていると言える。これは、半導体の電極に接続されるバンプの全てを含む外縁で囲まれた領域は、極性の異なる電極毎を意味するだけでなく、極性の異なる電極に接続されるバンプの全てを含む外縁で囲まれた領域を意味しても良いとも言い換えることができる。また、このように言い換えても、図１の実施形態となんらの矛盾も起こさない。

次に図３を参照して、他の実施形態について説明する。図３（ａ）、（ｂ）では、中央部２ｐｂおよび２ｎｂに、形成するバンプと同じパターンの表面粗さの大きい領域３が形成されている。なお、Ｐ型電極のためのバンプを形成する部分を領域３ｐとし、Ｎ型電極のためのバンプを形成する部分を領域３ｎとよぶ。また、領域３ｐと３ｎをまとめて表現する場合は単に領域３と呼ぶ。

バンプを形成する部分の表面粗さを大きくすることで、この部分でのペーストの濡れ性が高まるとともに、周囲の表面粗さの小さい部分に阻まれてバンプパターン以外への濡れ広がりは抑制される。結果パターン通りのバンプを形成することができる。

このように、中央部２ｂの内部には、表面粗さの大きな部分があってもよい。また、中央部２ｂの内部に形成される領域３は、その周囲を表面粗さの小さい電極で囲まれている必要がある。周縁部２ａからの封止材料の広がりを防止するためである。ただし、図２で説明したように、絶縁領域２ｉに隣接する場合は、表面粗さの小さい領域に隣接していなくてもよい。

次に電極に表面粗さの異なる領域を形成する方法について説明する。基板電極に粗さの異なる領域を形成するには、粗さが大きい電極に、粗さの小さい領域を形成してもよいし、粗さの小さい電極に粗さの大きい領域を形成してもよい。

粗さの小さい電極に粗さの大きい領域を形成する方法としては、例えば、紫外線の照射、プラズマやコロナ放電による処理、図４（ａ）〜（ｃ）に示すようにジグ４ａを押し付ける加工等が挙げられる。

図４（ａ）を参照して、基材１上に予め蒸着やスパッタ法、若しくはめっき法などで表面粗さの小さな電極地２０ｂを形成しておく。そして、周縁部２ａに対応し、表面が所定の粗さに加工されたジグ４ａを用意する。

図４（ｂ）を参照して、電極地２０ｂ上からジグ４ａを押し当て加圧する。すると、ジグ４ａの表面が電極地２０ｂ上に転写され、表面粗さの大きな部分が周縁部２ａとして形成される。ジグ４ａが押し当てられなかった部分は中央部２ｂとして残る。

また、粗さの大きい電極に粗さの小さい領域を形成する方法としては、例えば、切削や研磨、図５（ａ）〜（ｃ）に示すようにジグ４ｂを押し付ける加工等が挙げられる。

図５（ａ）を参照して、基材１には予め表面粗さの大きな電極地２０ａを形成しておく。具体的には、基材１の表面粗さを大きく形成しておき、そこに蒸着法やスパッタ法、あるいはめっき法などで電極を形成することで実現できる。

次に、中央部に対応するジグ４ｂを用意する。ジグ４ｂは、中央部を形成するためのジグであるからその表面粗さは十分に小さいものとする。そして、ジグ４ｂを電極地２０ａの表面に押し付ける（図５（ｂ））。

ジグ４ｂの表面が転写された電極地２０ａ上では、ジグ４ｂが押し付けられた部分が中央部２ｂとして形成され、ジグ４ｂが押し付けられなかった部分が周縁部２ａとして残る。

なお、粗さの大きい電極に粗さの小さい領域を形成すると、図５（ｃ）に示すように、ペーストを塗布する領域である中央部２ｂの領域の高さが、粗さの大きい周縁部２ａの領域の高さよりも低くなる。その結果、図４で示した表面粗さの小さい領域上に表面粗さの大きな領域を形成する場合と比較して、周縁部２ａの領域へのペーストの濡れ広がりやはみ出しを防ぐことができる。つまり、粗さの小さい電極に粗さの大きい領域を形成するよりも、粗さの大きい電極に粗さの小さい領域を形成する方が好ましい。

以上のように、１つの電極２は、表面粗さの大きい周縁部２ａと、表面粗さの小さい中央部２ｂから構成されている形態について説明をしたが、本発明の趣旨を逸脱しない範囲において、上記の実施形態に限定されるものではない。例えば例示していないが本発明では１つの電極２が、粗さの異なる３つ以上の領域から構成される場合を含むのは言うまでもない。

次に本発明にかかわる実装構造体について説明する。図６は、本発明の実施の形態に係る実装構造体５の概略構成を示す断面図である。半導体素子６は、端子７が基板１の電極２ａ、２ｂと対向するように配置されており、その状態で電導体からなるバンプ８により端子７と電極の表面粗さの小さい領域（中央部２ｂ）とが接合されている。

端子７は、例えばＡｕ（金）、Ａｇ（銀）、Ｃｕ（銅）もしくはＡｌ（アルミニウム）、またはそれらの合金から形成することができる。ただし、バンプ８との接合性を考慮するならば、端子７は、酸化しにくいＡｕもしくはＡｕ合金から形成されるか、または表面をＡｕまたはＡｕ合金によりコーティングした金属とするのが好ましい。

半導体素子６は、封止材料９によって封止されている。封止材料９は透光性樹脂から構成されており、透過性樹脂中に蛍光体を分散させることができる。透過性樹脂として、例えばシリコーン樹脂やエポキシ樹脂等が挙げられる。なかでも、シリコーン樹脂は耐光性が良好である上、硬化前の流動性が高いため、後述する製造工程において充填を容易に行うことができるため好ましい。なお、より具体的にシリコーン樹脂としては、信越化学工業株式会社製のＬＥＤ用シリコーン材料ＬＰＳ-３４１２（商品名）が好適に用いることができる。

なお、本明細書では、半導体素子６はＬＥＤ素子である場合について説明を行っているが、半導体素子がＬＥＤ素子でない場合は、封止材料は透過性樹脂でなくてもよい。

本発明の実装構造体５は、本発明の半導体実装基板を用いるので、半導体素子６の端子７の中央部で、端子７と基板電極２ｂの間には封止樹脂が存在しない。少なくとも、基板電極２ｂの中央部分には、封止樹脂がなく、周辺部に位置するバンプ８まで封止樹脂が存在してもよい。これにより、封止材料の膨張収縮に伴うバンプの変形による電気的接続の信頼性低下を防ぐことができる。

次に、本実施の形態の実装構造体５の製造方法について説明する。図７（ａ）〜（ｃ）は、本実施の形態の実装構造体５の製造方法を説明するための図である。

図７（ａ）を参照して、基材１上に形成された基板電極２ｂ（中央部２ｂ）上にバンプ８が形成される。バンプ８はペーストを塗布または印刷することにより形成される。ペーストの塗布または印刷の具体的方法を挙げれば、例えば、インクジェット法、及びスクリーン印刷等が挙げられる。インクジェット法では、スクリーン印刷等のように印刷に供されないペーストが生じ、ペーストを大量に消費するという問題がないため、ペーストの消費量が少ないという点でインクジェット法を用いることが好ましい。

上記ペーストはＡｕ、またはＡｕ合金、或いはＡｇ、またはＡｇ合金、或いはＣｕ、またはＣｕ合金の金属粒子を含むナノ粒子ペーストを用いることが好ましい。これにより、電気電導率の高いバンプ８を得ることができる。

また、上記ナノ粒子ペーストは、平均粒径が０．５〜１００ｎｍの金属粒子（金属ナノ粒子）を含むことが好ましい。金属ナノ粒子は、微細化により、表面活性度が高く且つ融点が低くなっているため、基板１を通して、例えば、１５０℃から３００℃に、１５分から６０分加熱することにより、粒子同士が融着する。粒子同士が融着後は、通常サイズの金属材料と同等の高い融点となる。このため、電子部品の実装時の熱ストレスの低減および実装後の耐熱温度の向上が要求される幅広い製品への適用に好適である。そのようなペーストの一例として、金属の粒径が３〜７ｎｍである、ハリマ化成株式会社製のＮＰ Ｓｅｒｉｅｓナノペースト（商品名）がある。

次に、図７（ｂ）に示すように、図示しないフリップチップボンダーの搭載ツール１０により、半導体素子６を、端子７と基板電極２ｂとを対向させるようにして保持する。搭載ツール１０により、半導体素子６の端子７をバンプ８に押し付けるように、半導体素子６を基板１に向かって押圧する。これにより、バンプ８により半導体素子６の端子７と基板電極２ｂとが仮接合される。

次に、基板１を通して加熱することにより、バンプ８中の金属粒子を互いに溶着させてバンプ８を硬化させる。

ここで、バンプ８の硬化は、半導体素子６の端子７とバンプ８とを接合するときに同時に加熱することで行ってもよい。これにより、工程数を削減することができる。

また、バンプ８の硬化は、基板１を通して加熱する方法に限らず、炉等を用いて実装済み基板全体を加熱雰囲気に投入してもよい。また、例えば超音波や、電磁波等のエネルギーをバンプ８に付与することにより、バンプ８を硬化させてもよい。

次に、図７（ｃ）に示すように、半導体素子６を覆うように、封止材料９により封止を行う。封止の方法としては、例えば、型を用いた成型や、ディスペンサーを用いた塗布等が挙げられる。塗布後、加熱処理等により封止材料を硬化させる。なお、ここで封止材料９は、半導体素子６の略全面を覆うようにして封止する。全面を封止材料で覆うことで、接合部の保護と半導体素子全体の基板に対する接着性を確保することができるからである。また、半導体素子の全面を覆うことで、接合部分に水分などの侵入を防止することができ、より信頼性を高くすることができるからである。以上のようにして本実施の形態の実装構造体５を得ることができる。

以下本発明の効果の一例を実施例に基づいて説明する。

（実施例）
電極周縁部の算術平均粗さ（Ｒａ）が３４６ｎｍで、□０．７９ｍｍの電極中央部の算術平均粗さ（Ｒａ）が２９６ｎｍの基板（粗さの差＝５０ｎｍ）に、□０．８ｍｍの半導体素子を、半導体素子の電極と基板の電極中央部とが向かい合うように、バンプで接合した。その後、半導体素子を覆うように封止材料を塗布したところ、封止樹脂は、電極周縁部上には大きなボイドも無く濡れ広がり、半導体素子と基板の間には半導体素子の縁から最大１０５μｍまで入り込んでいた。バンプは、半導体素子の縁から１１０μｍ以内には存在しないので、バンプの周囲に封止材料が入り込まないことを確認できた。

（比較例）
一方、算術平均粗さ（Ｒａ）の差を設けない場合や、電極周縁部の算術平均粗さ（Ｒａ）が３４３ｎｍ、電極中央部の算術平均粗さ（Ｒａ）が３０５ｎｍの基板を用いた場合（粗さの差＝３８ｎｍ）には、半導体素子と基板の間の、バンプ周囲にも封止材料の入り込みが確認でき、封止材料の膨張収縮に伴うバンプの変形による電気的接続の信頼性低下が懸念された。

以上のように、本発明の半導体実装基板によれば、封止材料が半導体素子と基板の間に入り込むことがなく、信頼性の高い実装構造体を得ることができた。

本発明の半導体実装基板、およびそれを用いた実装構造体によれば、微細なバンプを高精度で形成、及び信頼性の高い封止が達成される。したがって、半導体素子の実装への適用に有効である。

１ 基板の基材
２ 電極
２ａ 周縁部（表面粗さの大きい領域）
２ｂ 中央部（表面粗さの小さい領域）
２ｉ 絶縁領域
２ｐ Ｐ型電極
２ｎ Ｎ型電極
３ 表面粗さの小さい領域に囲まれた表面粗さの大きい領域
４ａ ジグ
４ｂ ジグ
５ 実装構造体
６ 半導体素子
７ 端子
８ バンプ
９ 封止材料
１０ 搭載ツール
２０ａ 表面粗さの大きな電極地
２０ｂ 表面粗さの小さな電極地
１００ 半導体実装基板（基板）

Claims (12)

1. 基材と、
   前記基材上の電極と、を含む半導体実装基板であって、
   半導体素子が実装される前記電極の中央部と、
   前記電極の中央部の周囲を囲む、前記電極の周縁部とがあり、
   前記電極の周縁部の表面粗さが、前記電極の中央部の表面粗さより大きく、
   前記電極の周縁部は、前記電極の中央部より、前記基材からの高さが高く形成されている半導体実装基板。
2. 前記電極の中央部の表面は、平坦でなく、粗されている請求項１に記載の半導体実装基板。
3. 前記電極の周縁部の表面粗さが、前記電極の中央部の表面粗さより、５０ｎｍ以上大きいことを特徴とする請求項１または２のいずれかに記載の半導体実装基板。
4. 前記電極の中央部と前記電極の周縁部とがＡｕ、またはＡｕ合金、
   或いはＡｇ、またはＡｇ合金、
   或いはＣｕ、またはＣｕ合金から構成されていることを特徴とする
   請求項１から３のいずれか１項に記載の半導体実装基板。
5. 前記基材がアルミナまたは窒化アルミニウムから構成された
   請求項１から４のいずれか１項に記載の半導体実装基板。
6. 請求項１から５のいずれか１項に示した半導体実装基板の前記電極の中央部上に
   半導体素子を搭載してなることを特徴とする実装構造体。
7. 前記半導体実装基板の電極と前記半導体素子とを電気的に接合するバンプがペーストで形成され、
   前記半導体素子が封止材料により封止された
   請求項６に記載の実装構造体。
8. 前記半導体実装基板の電極の中央部と前記半導体素子との間に
   前記封止材料が存在しない領域を持つ
   請求項６または７に記載の実装構造体。
9. 前記半導体実装基板の電極の周縁部の全面が
   前記封止材料に覆われている
   請求項７または８に記載の実装構造体。
10. 前記ペーストが
    Ａｕ、またはＡｕ合金、
    或いはＡｇ、またはＡｇ合金、
    或いはＣｕ、またはＣｕ合金の金属粒子を含むことを特徴とする
    請求項７から９のいずれか１項に記載の実装構造体。
11. 前記ペーストが
    金属ナノ粒子のペーストであることを特徴とする
    請求項７から１０のいずれか１項に記載の実装構造体。
12. 前記半導体素子はＬＥＤ素子であることを特徴とする
    請求項７から１１のいずれか１項に記載の実装構造体。