JP6379799B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6379799B2
JP6379799B2 JP2014152193A JP2014152193A JP6379799B2 JP 6379799 B2 JP6379799 B2 JP 6379799B2 JP 2014152193 A JP2014152193 A JP 2014152193A JP 2014152193 A JP2014152193 A JP 2014152193A JP 6379799 B2 JP6379799 B2 JP 6379799B2
Authority
JP
Japan
Prior art keywords
electrode pad
conductive post
bonding material
resin layer
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014152193A
Other languages
English (en)
Other versions
JP2015138970A (ja
Inventor
光利 澤野
光利 澤野
慎司 多田
慎司 多田
齋藤 隆
隆 齋藤
典弘 梨子田
典弘 梨子田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2014/000371 external-priority patent/WO2014115561A1/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014152193A priority Critical patent/JP6379799B2/ja
Publication of JP2015138970A publication Critical patent/JP2015138970A/ja
Application granted granted Critical
Publication of JP6379799B2 publication Critical patent/JP6379799B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、絶縁基板に配置された半導体チップの電極パッドを導電性ポストを介してプリント基板へ電気的且つ機械的に接合する半導体装置に関する。
電力変換装置、無停電電源装置、工作機械、産業用ロボット等では、IGBT(Insulated Gate Bipolar Transistor)やパワーFET(Field Effect Transistor)等のパワー半導体素子を搭載した半導体装置が使用されている。
特許文献1には、この半導体装置として、銅パターン付絶縁基板の表裏に銅ブロックを配置し、おもて側の銅ブロックにIGBTチップ及びダイオードチップを配置し、IGBTチップ及びダイオードチップとプリント基板との間を複数のインプラントピン(以下、導電性ポストと称す)で接続するようにした半導体装置が記載されている。
特許文献2には、半導体チップのおもて面電極とポスト電極との接合面の少なくとも一方に、有機被膜で保護された金属粒子を塗布し、半導体チップのおもて面電極とポスト電極との間を加圧するとともに加熱して、有機被膜を破壊して金属粒子を露出させてこの金属粒子を活性接合させて、おもて面電極とポスト電極とを接合する半導体装置の製造方法が記載されている。
特開2011−142124号公報 特開2012−74433号公報
しかしながら、上記特許文献1に記載された従来例にあっては、半導体チップとプリント基板との間を接続する導電性ポストの半導体チップへの接続を半田によって固着するようにしている。
このように、導電性ポストを半田によって接合する場合には、リフロー処理等の接合プロセスにおいて、半田が溶融したときに、半田が濡れ広がり、流動するため、隣接する導電性ポスト間で半田ブリッジが発生し、短絡による接続不良が発生するという未解決の課題がある。
また、特許文献2に記載されている半導体チップと導電性ポストとを接合する接合材としてナノAg等に代表される金属粒子などの固体拡散接合材を用いた場合においても、接合時の加圧等のプロセスにより接合材が水平面へ広がる場合があるため、上記半田と同じく半導体チップのそれぞれの電極パッド上の接合材が接触し、短絡による接続不良が発生する場合もあるという未解決の課題がある。
そこで、本発明は、上述した従来例の未解決の課題に着目してなされたものであり、半導体チップと導電性ポストとの接合を、隣接する導電性ポスト間の短絡による接続不良を防止することができる半導体装置を提供することを目的としている。
上記目的を達成するために、本発明に係る半導体装置の一態様は、絶縁基板と、この絶縁基板の一方の面に配置された半導体チップと、この半導体チップの絶縁基板とは反対側の面に備えた電極パッドと、この電極パッドに一端が接合材で接合される複数の導電性ポストと、半導体チップの一方の面に対向して配置され、各導電性ポストの他端が接合される電気配線部が形成されたプリント基板とを備えている。そして、電極パッドは、互いに離間する第1導電性ポストが接合される第1電極パッドおよび第2導電性ポストが接合される第2電極パッドで構成され、第1電極パッドおよび第2電極パッドの一方における接合材配置領域の周囲に耐熱性絶縁樹脂層が形成されている。そして、第1導電性ポストに隣接する第2導電性ポストは、第1導電性ポストの接合材と第2導電性ポストの接合材とが結合しない距離の短絡防止領域を避けて配列され、半導体チップの短絡防止領域を含み且つ接合材配置領域を除く領域に耐熱性絶縁樹脂層を形成している。
本発明によれば、半導体チップの一方の面に備えた電極パッドに接合材で接合された複数の導電性ポストを有する場合に、隣接する導電性ポスト間の短絡を導電性ポストの接合材配置領域の周囲に形成した耐熱性絶縁樹脂層によって防止することができる。したがって、半導体チップの実装品質を向上させることができる。
本発明の半導体装置における等価回路の例を示す回路図である。 本発明の第1の実施形態の半導体装置の断面図である。 本発明の第1の実施形態の半導体チップの平面図である。 本発明の第1の実施形態の半導体チップの導電性ポストを接合した状態の平面図である。 半導体チップの拡大断面図である。 インクジェットプリンタを使用する描画処理で耐熱性絶縁樹脂層を形成する場合の工程図である。 フォトリソグラフィ処理で耐熱性絶縁樹脂層を形成する場合の工程図である。 本発明の第1の実施形態の半導体装置の製造方法を説明する図である。 本発明の第1の実施形態の変形例を示す半導体チップの平面図である。 本発明の第2の実施形態を示す半導体チップの導電性ポストを接合した状態の平面図である。 本発明に係る半導体装置としてのパワー半導体モジュールの変形例を示す図2と同様の断面図である。
以下、本発明の実施の形態の一例について図面を参照して説明する。
図1は、本発明の半導体装置における等価回路の例を示す回路図である。この半導体装置は、第1トランジスタQ1、第1ダイオードD1、第2トランジスタQ2、第2ダイオードD2、第1コレクタ端子C1、第1ゲート端子G1、第2ゲート端子G2、中間端子C2/E1、第2エミッタ端子E2を備えている。
第1ゲート端子G1は、第1トランジスタQ1のゲートと電気的に接続されている。第1トランジスタQ1のコレクタと、第1ダイオードD1のカソードとが電気的に接続され、これらは第1コレクタ端子C1に電気的に接続されている。
第2ゲート端子G2は、第2トランジスタQ2のゲートと電気的に接続されている。第2トランジスタQ2のエミッタと、第2ダイオードD2のアノードが電気的に接続され、これらは第2エミッタ端子E2に電気的に接続されている。
第1トランジスタQ1のエミッタと、第1ダイオードD1のアノードと、第2トランジスタQ2のコレクタと、第2ダイオードD2のカソードとが電気的に接続されており、これらは中間端子C2/E1に電気的に接続している。
本実施形態の半導体装置は、第1トランジスタQ1と第2トランジスタQ2として、例えばIGBTやパワーMOSFETなどのスイッチングデバイスが用いられる。第1ダイオードD1と第2ダイオードD2は、フリー・ホイーリング・ダイオードとして用いられている。
図2は、本発明の第1の実施形態の半導体装置の断面図である。定格電流の大きなパワー半導体装置用のトランジスタでは、定格電流の小さな半導体チップを並列に用いて全体として定格電流を大きくすることが行なわれる。図2は、図1の破線で示した第1トランジスタおよび第1コレクタ端子C1の部分を表したものであり、2つの半導体チップ11A,11Bおよび2つの外部接続用のピン状導電体20でそれぞれ並列に形成したものを示している。
絶縁基板12は、伝熱性の良いアルミナ等のセラミックス基板15と、このセラミックス基板15の表裏面に個別に貼り付けられた銅板16a及び16bとで構成されている。
絶縁基板12のおもて面側の銅板16aには、銅板16a上に配置された複数のパワーデバイスの間を接続するための所定の配線パターンが形成されている。
図3に示すように、半導体チップ11A及び11Bのおもて面には、第1電極パッド11aと、第2電極パッド11bとがそれぞれ形成されている。第1電極パッド11aは、主電極パッドとなるエミッタ電極パッドを構成する。第2電極パッド11bは、制御電極パッドとなるゲート電極パッドを構成する。
図2に示すように、半導体チップ11A及び11Bの裏面には、第3電極パッド11cがそれぞれ形成されている。第3電極パッド11cは、主電極パッドとなるコレクタ電極パッドを構成する。
そして、絶縁基板12の銅板16aは、半導体チップ11A及び11Bの裏面にある各第3電極パッド11cと半田17を介して電気的に接続されている。半導体チップ11A及び11Bは、シリコン基板で形成したものでもよいし、SiC基板で形成したものでもよい。
ピン状導電体20(第1コレクタ端子C1)は、図示しない半田を伴って、絶縁基板12の銅板16aに電気的に接続されている。
半導体チップ11A及び11Bの上方には、電気配線部を有するプリント基板14が半導体チップ11A及び11Bの上面から所定距離離間して備えられている。
図4に示すように、複数の第1導電性ポスト18aは、第1電極パッド11aとプリント基板14の配線回路とを半田19を介してそれぞれ電気的且つ機械的に接続している。
第2導電性ポスト18bは、第2電極パッド11bとプリント基板14の電気配線部とを半田19を介して電気的且つ機械的に接続している。
図2から図4で示したように、樹脂封止材24は、ピン状導電体20(第1コレクタ端子C1)の一端と、絶縁基板12の裏面の銅板16bの下面を外部に露出した状態で、絶縁基板12、半導体チップ11A及び11B、第1電極パッド11a、第2電極パッド11b、ピン状導電体20(第1コレクタ端子C1)、第1導電性ポスト18a、第2導電性ポスト18b、およびプリント基板14等を封止している。
図2では、絶縁基板12の銅板16a上で、第1トランジスタQ1を構成する半導体チップ11A及び11Bと、その背後に第1ダイオードD1を構成する半導体チップ(図示せず)とが前後方向に配置された状態を示している。すなわち、第1トランジスタQ1と第1ダイオードD1は、絶縁基板12の銅板16aとプリント基板14とによって、逆並列に接続されている。
上述のように、プリント基板14には、一方の面となる裏面から下方に延長して複数本の第1導電性ポスト18aと一本の第2導電性ポスト18bが配設されている。ピン状導電体20(第1コレクタ端子C1)は、絶縁基板12に上方へ向かって配置され、プリント基板14を貫通して外部に導出される。
なお、図2のように半導体チップ11A及び11Bを絶縁基板12の銅板16a上で左右方向に配置せずに、前後方向に並べて配置することもできる。
図3に示すように、半導体チップ11A及び11Bは、おもて面側には、中央部に比較的大きな面積を有する第1電極パッド11aが形成され、この第1電極パッド11aに所定幅の絶縁距離を開けて比較的小さな面積を有する第2電極パッド11bが形成されている。ここで、図5に拡大図示するように、第1電極パッド11a及び第2電極パッド11bは、第1導電性ポスト18aおよび第2導電性ポスト18bを半田付けで接合するために、半導体チップ11A,11Bのおもて面に形成された例えばアルミニウム(Al)等の電極膜11d上にメッキ処理又は蒸着処理によって銅(Au)や銀(Ag)の半田の濡れ性を高める金属膜11eが形成されている。
図4に、第1電極パッド11a上の第1導電性ポスト18aと、第2電極パッド11b上の第2導電性ポスト18bの配置を例示した。図4では、第1導電性ポスト18aを4本、第2導電性ポスト18bを1本用いている。第1電極パッド11aは、プリント基板14を介して図示しない外部接続用端子(エミッタ端子E1)を構成するピン状導電体(ピン端子)へ電気的に接続されている。
図4に示すように、第1電極パッド11a上には、複数の第1導電性ポスト18aの周囲に接合材としての半田を配置する例えば方形の接合材配置領域30が形成され、この接合材配置領域の周囲に半田の濡れ広がりを抑制可能な高さ及び幅で耐熱性絶縁樹脂層31が形成されている。ここで、図5に示すように、耐熱性絶縁樹脂層31は、前述した半田の濡れ性を高める金属膜11eの周縁部では、この周縁部を跨いでオーバーコートするように比較的幅広に形成され、隣接する接合材配置領域30間では例えば100μm程度の幅で側面が垂直面に対して約15度傾斜し、高さが5μm程度の山形に形成されている。
この耐熱性絶縁樹脂層31は、ポリイミド樹脂(PI)を、インクジェットプリンタを使用した描画処理によって半導体チップ11A及び11Bのおもて面に形成する。
図6に示すように、インクジェットプリンタを使用する描画処理で耐熱性絶縁樹脂層31を形成するには、先ず、半導体チップ11A,11Bのウェハおもて面を洗浄した後乾燥させるウェハ表面処理を行う(ステップS1)。次いで、インクジェットプリンタを使用してポリイミド樹脂を接合材配置領域30の周囲に描画する(ステップS2)。次いで、プレベークし(ステップS3)、最後に、ファイナルキュアして耐熱性絶縁樹脂層31を形成する(ステップS4)。この描画処理では、耐熱性絶縁樹脂層31を形成するために要する時間が約10時間で済み、耐熱性絶縁樹脂層31の形成時間を短縮することが可能となる。
このインクジェットプリンタを使用した描画処理によれば、山形の耐熱性絶縁樹脂層31を容易確実に短時間で形成することができる。
なお、耐熱性絶縁樹脂層31を形成するには、図6のインクジェットプリンタを使用した描画処理に限定されるものではなく、耐熱性絶縁樹脂層31を形成するために必要な時間が長くなるが、図7に示すフォトリソグラフィ処理で耐熱性絶縁樹脂層31を形成するようにしてもよい。
すなわち、フォトリソグラフィ処理では、先ず、半導体チップ11A,11Bのウェハおもて面を洗浄した後乾燥させる(ステップS11)。次いで、半導体チップ11A,11Bのウェハおもて面の全域にポリイミド樹脂を塗布してからプリベークする(ステップS12)。次いで、プリベークしたポリイミド樹脂上にレジストを塗布した後プリベークする(ステップS13)。次いで、プリベークしたレジストに露光する(ステップS14)。次いで、露光したレジストを現像して不要なポリイミド樹脂層を除去してからプリベークする(ステップS15)。次いで、ポストベークし(ステップS16)、次いで、レジストを剥離し(ステップS17)、最後に、ファイナルキュアを行って耐熱性絶縁樹脂層31を形成する(ステップS18)。このフォトリソグラフィ処理では、耐熱性絶縁樹脂層31を形成するために要する時間が約19時間掛かる。
このようにして半導体チップ11A及び11Bの第1電極パッド11aにおける導電性ポスト18aを接合する接合材配置領域30の周囲に耐熱性絶縁樹脂層31を形成した後に、接合材配置領域30に接合材としての例えば鉛フリー半田を塗布し、この鉛フリー半田上に第1導電性ポスト18aを立てた状態とする。同様に第2電極パッド11bにおける導電性ポスト18bを接合する接合材配置領域32にも接合材としての例えば鉛フリー半田を塗布し、この鉛フリー半田上に第2導電性ポストを立てた状態とする。
この状態で、例えば280℃程度でリフロー処理することにより、導電性ポスト18aおよび18bを第1電極パッド11aおよび第2電極パッド11bに接合できる。
そして、パワー半導体モジュール10の各構成要素は、例えば熱硬化性樹脂のエポキシ樹脂材料による樹脂封止材24によってモールド成型され、保護される。その結果、パワー半導体モジュール10の外形は、全体として平面視で矩形形状をなす直方体状のモールド成形体25として形成されている。このとき、絶縁基板12の裏面側の銅板16bは、その下面がモールド成形体25の底面と面一か底面より僅かに突出している。
次に、上記構成を有する本実施形態のパワー半導体モジュールの製造方法について図8を伴って説明する。なお、第1電極パッド11a及び第2電極パッド11bは、図8中で図示していないが、下記文章で説明している。
先ず、図8(a)に示すように、絶縁基板12の銅板16a上に半田等の接合材17によって半導体チップ11A及び11Bを実装する。
次いで、図8(b)に示すように、絶縁基板12に実装された半導体チップ11A及び11Bにおいて、第1電極パッド11aにおける耐熱性絶縁樹脂層31で囲まれる接合材配置領域30に接合材21を塗布するとともに、第2電極パッド11bの接合材配置領域32に接合材21を塗布する。
例えば、接合材21として液相接合するペースト状半田(接合材)21を使用する場合、ディスペンサー等を用いてペースト状半田(接合材)21を部分的に塗布する。ペースト状半田21の塗布量は、第1導電性ポスト18a及び第2導電性ポスト18bが第1電極パッド11a及び第2電極パッド11b上に、それぞれ接合後の所定の半田厚さに対応する体積となるように塗布する。
ワイドバンドギャップ(WBG)デバイスを用いられた半導体装置の製造に使用する半田としては、ワイドバンドギャップ(WBG)デバイスの高温動作に対応するため高温鉛フリー半田を用いる。具体的には、SnAgCuNiGe系半田、Sn3.5%Ag半田等のSnAg系半田、Sn5%Sb半田等のSnSb系半田、SnAgCu系半田、SnAgBi系半田、SnCuBi系半田、SnCu系半田、SnAu系半田、AuSi系半田、AgSi系半田、AgGe系半田等が該当する。
これらの高温鉛フリー半田の特徴として、濡れ性の低下が懸念されるが、耐熱性絶縁樹脂層31で囲まれた接合材配置領域30に配置することにより、耐熱性絶縁樹脂層31を越える濡れ広がりを防止することができる。
次いで、図8(c)に示すように、絶縁基板12の銅板16aに形成した嵌合孔22内に外部接続用端子(コレクタ端子C1)としてのピン状導電体(ピン端子)20を嵌合させる。次いで、ピン状導電体20をプリント基板14に形成した貫通孔14aに挿通させ、ピン状導電体20を案内としてプリント基板14を半導体チップ11A及び11Bの上方から下降させる。
そして、プリント基板14に固定された第1導電性ポスト18a及び第2導電性ポスト18bは、ペースト状半田21に接触した状態で、リフロー炉へ導入してリフロー処理する。これにより、第1導電性ポスト18a及び第2導電性ポスト18bは、第1電極パッド11a及び第2電極パッド11bにそれぞれ接合される。
このとき、リフロー処理により、半田が溶融することになるが、半田の回りが耐熱性絶縁樹脂層31によって囲まれているので、溶融した半田が耐熱性絶縁樹脂層31を越えて隣接する接合材配置領域30及び32間で移動することが確実に防止される。このため、第1電極パッド11aに接合される第1導電性ポスト18aと、第1導電性ポスト18aに隣接する第2導電性ポスト18bとの間に、半田付け時の濡れ上がりによって発生するフィレットが互いに連結することを防止できる。したがって、第1導電性ポスト18aに形成されるフィレットとこれに一番近い第2導電性ポスト18bに形成されるフィレットとがブリッジ状態となることを確実に防止することができ、第1電極パッド11a及び第2電極パッド11b間の短絡を確実に防止することができる。
その後、接合された絶縁基板12と、半導体チップ11A及び11Bと、プリント基板14とを熱硬化性樹脂のエポキシ樹脂材料による樹脂封止材24よってモールド成型して半導体装置としてのパワー半導体モジュール10が形成される。
このように、上記第1の実施形態によると、半導体チップ11A及び11Bの一面に複数の電極パッド11a,11bが形成されている場合に、多くの第1導電性ポスト18aが接合される第1電極パッド11aの周囲に形成された接合材を配置する接合材配置領域30の周囲に耐熱性絶縁樹脂層31が形成されている。このため、耐熱性絶縁樹脂層31で囲まれる接合材配置領域30に半田でなる接合材を塗布し、この接合材中に第1導電性ポスト18aを配置した状態でリフロー処理を行った場合に、溶融した接合材が耐熱性絶縁樹脂層31を越えて濡れ広がることを確実に抑制することができる。したがって、第1導電性ポスト18a及び第2導電性ポスト18b間で半田のフィレットがブリッジ状態となることを確実に防止することができる。
また、第1電極パッド11aを形成するおもて面側の金属膜11eの周縁部では、耐熱性絶縁樹脂層31を、金属膜11eの周縁を乗り越えてオーバーコートするので、電極膜11dに対する密着性が不安定な金属膜11eの周縁部の剥がれやクラックの発生を防止することができる。
したがって、第1導電性ポスト18aと第2導電性ポスト18bとの間にフィレットが結合してブリッジ状態が生じることを確実に防止することができ、電極パッド11aと電極パッド11bとの間の短絡を確実に防止することができ、接続不良の発生を回避することができる。これにより、パワー半導体モジュール10の半導体チップ個々の実装品質を向上させることができ、パワー半導体モジュール10の信頼性を確保することができる。
なお、上記第1の実施形態においては、第1電極パッド11aにおける導電性ポスト18aを接合する接合材配置領域30の周囲を囲むように耐熱性絶縁樹脂層31を形成する場合について説明したが、これに限定されるものではなく、第2電極パッド11bにおける第2導電性ポスト18bと接合する接合材配置領域32の周囲を囲むように耐熱性絶縁樹脂層31を配置するようにしてもよい。
なお、上記第1の実施形態では、半導体チップ11A及び11Bの電極パッド11a及び11bと、プリント基板14に固定した第1導電性ポスト18a及び第2導電性ポスト18bとをそれぞれ半田付けする場合について説明したがこれに限定されるものはない。すなわち、接合材として半田に代えてナノAgに代表される金属粒子を用いた固相拡散接合材を適用することができる。
このように、接合材として固相拡散接合材を適用する場合には、図9に示すように、半導体チップ11A及び11Bの第1導電性ポスト18a及び第2導電性ポスト18bを接合する例えば円形の接合材配置領域30及び32の周囲に耐熱性絶縁樹脂層31を形成し、耐熱性絶縁樹脂層31で囲まれる接合材配置領域30及び32に固相拡散接合材を部分的にディスペンサー等により塗布する。そして、固相拡散接合材上にプリント基板14に固定された第1導電性ポスト18a及び第2導電性ポスト18bを接触させた状態で、加熱・加圧することにより、第1導電性ポスト18a及び第2導電性ポスト18bは、固相拡散接合材を介して電極パッド11a及び11bとそれぞれ電気的且つ機械的に接合される。
このように、固相拡散接合材を用いたパワー半導体モジュール10の製造方法においても、半導体チップ11A及び11Bに耐熱性絶縁樹脂層31が形成されている。このため、加圧加熱接合等のプロセスにより固相拡散接合材が水平面に拡がる場合に、それぞれの半導体チップ11A及び11B上の異なる電極パッド上に塗布された固相拡散接合材が接触することがなく、接合材の短絡による接続不良を回避することができる。
次に、本発明の第2の実施形態について図10を伴って説明する。
この第2の実施形態は、複数の第1導電性ポスト18aを接合する第1電極パッド11aに第2導電性ポスト18bとの間の接合材同士の短絡を防止する短絡防止領域を形成するようにしたものである。
すなわち、第2の実施形態では、図10に示すように、各半導体チップ11A及び11Bの第1電極パッド11aには、第2電極パッド11bに接合される第2導電性ポスト18bの近傍領域に、例えば第2導電性ポスト18bが第2電極パッド11bの中心に接合された状態における第2導電性ポスト18bの中心を中心とする半円形の導電性ポストの接合を禁止する短絡防止領域Asが設定されている。
この短絡防止領域Asは、接合材としての例えば半田による第1導電性ポスト18a及び第2導電性ポスト18bの接合時に、隣接する第1導電性ポスト18aと第2導電性ポスト18bに個別にフィレットが形成される際に、両者のフィレットが互いに結合してブリッジが形成されることを防止できる程度の半径以上の半径を有する半円状に設定されている。好ましくは、絶縁基板12の銅板16a上の半導体チップ11A及び11Bの設置位置と、第1導電性ポスト18a及び第2導電性ポスト18bを有するプリント基板14の設置位置との水平面内の相対位置ズレが許容最大値であるときに、第2導電性ポスト18bと、この第2導電性ポスト18bに一番近い第1導電性ポスト18aとにそれぞれ形成されるフィレットが互いに結合しない半径に設定されている。
したがって、プリント基板14に固定された各第1導電性ポスト18aは、第1電極パッド11aの半導体チップ11A及び11Bの短絡防止領域Asの外側で且つ第1電極パッド11aの周縁部に沿って配列されるようにプリント基板14に位置決めして例えば半田等の接合部材によって固定されている。
すなわち、第1電極パッド11aへの第1導電性ポスト18aの接合形態が、図10に示すように、中央部と第2電極パッド11b側を開けた状態となるように第1導電性ポスト18aがプリント基板14に平面から見て例えば逆U状に配列されて位置決め固定されている。
そして、各第1導電性ポスト18aの接合材配置領域30及び第2導電性ポスト18bの接合材配置領域32を除く半導体チップ11A,11Bのおもて面全面に耐熱性絶縁樹脂層31が形成されている。
この第2の実施形態によると、第1導電性ポスト18a及び第2導電性ポスト18bの周囲の接合材配置領域30及び32を除いて半導体チップ11A,11Bのおもて面の全面が耐熱性絶縁樹脂層31で覆われているので、上述した第1の実施形態と同様の短絡防止効果を得ることができる。
さらに、第2の実施形態では、第1電極パッド11aに短絡防止領域Asが設定されて、この短絡防止領域Asには第1導電性ポスト18aを配置しないようにしている。このため、電極パッド11a及び11bに第1導電性ポスト18a及び第2導電性ポスト18bを半田付けする際に、第1導電性ポスト18aとこれに隣接する第2導電性ポスト18bとの間に半田付けの際に形成される各フィレットが結合することがない十分な間隔を確保することができる。
したがって、第1電極パッド11aの第1導電性ポスト18aのうち第2電極パッド11bの第2導電性ポスト18bに一番近い第1導電性ポスト18a及び第2導電性ポスト18bの周囲に形成される耐熱性絶縁樹脂層31で囲まれる接合材配置領域30及び32に配置された接合材が耐熱性絶縁樹脂層31を乗り越えた場合でも第1導電性ポスト18aと第2導電性ポスト18bとの間でフィレットが互いに結合してブリッジ状態が生じることを確実に防止することができる。このため、第1電極パッド11aと第2電極パッド11bとの間の短絡を確実に防止することができ、接続不良の発生を回避することができる。これにより、パワー半導体モジュール10の半導体チップ個々の実装品質を向上させることができ、パワー半導体モジュール10の信頼性を確保することができる。
しかも、中央部の第2導電性ポスト数に対して周辺部の第2導電性ポスト18bの数が多く設定されているので、パワーサイクル信頼性試験において熱の影響を受け易い半導体チップの中央部でのクラック等による劣化を回避することができ、寿命の長いパワー半導体モジュールを提供することができる。
なお、上記第2の実施形態では、第1導電性ポスト18aをU字状に配置した場合について説明したが、これに限定されるものではなく、短絡防止領域Asを避ける外側であれば第1導電性ポスト18aを任意に配列させることができる。
また、上記第1の実施形態及び第2の実施形態においては、導電性ポストの周囲に形成する接合材配置領域30及び32を方形又は円形とした場合について説明したが、これらに限定されるものではなく、接合材配置領域は三角形、五角形以上の多角形や楕円形等の任意の形状に形成することができる。
また、上記第1及び第2の実施形態では、半導体チップ11A,11Bを搭載した絶縁基板12及びプリント基板14を樹脂封止材24でモールド成型する場合について説明した。しかしながら、本発明は、上記構成に限定されるものではなく、図11に示す構成を有するパワー半導体モジュール44にも適用することができる。
すなわち、パワー半導体モジュール44は、金属性の放熱ベース41上に半導体チップ11A,11Bを搭載した絶縁基板12を配置し、半導体チップ11A,11Bとプリント基板14に形成した第1導電性ポスト18a及び第2導電性ポスト18bとを半田19によって電気的に接合されている。この接合状態で、外側を囲う樹脂ケース42で覆い、この樹脂ケース42内にゲル状絶縁封止材43を充填することによりパワー半導体モジュール44を形成する。
10…パワー半導体モジュール
11A,11B…半導体チップ
11a…第1電極パッド
11b…第2電極パッド
11c…第3電極パッド
12…絶縁基板
14…プリント基板
14a…貫通孔
15…セラミックス基板
16a,16b…銅板
17…半田(接合材)
18a…第1導電性ポスト
18b…第2導電性ポスト
19…半田(接合材)
20…ピン状導電体
21…ペースト状半田(接合材)
22…嵌合孔
24…樹脂封止材
25…モールド成形体
30,32…接合材配置領域
31…耐熱性絶縁樹脂層
41…放熱ベース
42…樹脂ケース
43…ゲル状絶縁封止材
44…パワー半導体モジュール
As…短絡防止領域
Q1…第1トランジスタ
D1…第1ダイオード
Q2…第2トランジスタ
D2…第2ダイオード
C1…第1コレクタ端子
G1…第1ゲート端子
G2…第2ゲート端子
C2/E1…中間端子
E2…第2エミッタ端子

Claims (4)

  1. 絶縁基板と、
    前記絶縁基板の一方の面に配置された半導体チップと、
    前記半導体チップの前記絶縁基板とは反対側の面に備えた電極パッドと、
    前記電極パッドに一端が接合材で接合される複数の導電性ポストと、
    前記半導体チップの一方の面に対向して配置され、前記各導電性ポストの他端が接合される電気配線部が形成されたプリント基板とを備え、
    前記電極パッドは、互いに離間する第1導電性ポストが接合される第1電極パッドおよび第2導電性ポストが接合される第2電極パッドで構成され、
    前記第1電極パッドおよび第2電極パッドの一方における前記接合材配置領域の周囲に耐熱性絶縁樹脂層が形成され、
    前記第1導電性ポストに隣接する前記第2導電性ポストは、前記第1導電性ポストの前記接合材と前記第2導電性ポストの前記接合材とが結合しない距離の短絡防止領域を避けて配列され、前記半導体チップの前記短絡防止領域を含み且つ前記接合材配置領域を除く領域に前記耐熱性絶縁樹脂層を形成したことを特徴とする半導体装置。
  2. 前記耐熱性絶縁樹脂層は、ポリイミド樹脂で形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記耐熱性絶縁樹脂層は、ポリイミド樹脂をフォトリソグラフィ処理で形成されていることを特徴とする請求項に記載の半導体装置。
  4. 前記耐熱性絶縁樹脂層は、ポリイミド樹脂をインクジェットプリンタで接合材配置領域の周囲に印刷し、プレベークした後にファイナルキュアして形成されていることを特徴とする請求項に記載の半導体装置。
JP2014152193A 2014-01-24 2014-07-25 半導体装置 Expired - Fee Related JP6379799B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014152193A JP6379799B2 (ja) 2014-01-24 2014-07-25 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2014/000371 WO2014115561A1 (ja) 2013-01-25 2014-01-24 半導体装置
WOPCT/JP2014/000371 2014-01-24
JP2014152193A JP6379799B2 (ja) 2014-01-24 2014-07-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2015138970A JP2015138970A (ja) 2015-07-30
JP6379799B2 true JP6379799B2 (ja) 2018-08-29

Family

ID=53769746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014152193A Expired - Fee Related JP6379799B2 (ja) 2014-01-24 2014-07-25 半導体装置

Country Status (1)

Country Link
JP (1) JP6379799B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367669B2 (en) 2016-11-21 2022-06-21 Rohm Co., Ltd. Power module and fabrication method of the same, graphite plate, and power supply equipment
JP7025181B2 (ja) * 2016-11-21 2022-02-24 ローム株式会社 パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119773A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体装置及びその製造方法
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
JP5691475B2 (ja) * 2010-12-15 2015-04-01 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2015138970A (ja) 2015-07-30

Similar Documents

Publication Publication Date Title
JP6032294B2 (ja) 半導体装置
US8580620B2 (en) Method of manufacturing semiconductor device
WO2009116517A1 (ja) 電子装置及びその製造方法
US11444054B2 (en) Semiconductor element mounting structure, and combination of semiconductor element and substrate
TW201530706A (zh) 具阻隔結構之敷銅基板及其製造方法
TW201322392A (zh) 先進四方扁平無引腳封裝的表面黏著技術製程及其使用的模板
JP4557804B2 (ja) 半導体装置及びその製造方法
JP2012199416A (ja) 発光装置、その製造方法、導電パターン付き基板、および、電子回路装置
JP2015144216A (ja) 半導体装置及びその製造方法
WO2013021726A1 (ja) 半導体装置および半導体装置の製造方法
TWI680518B (zh) 具有用於安裝半導體晶粒減少夾子移動之導體夾子的導線架
JP6379799B2 (ja) 半導体装置
JP2004281540A (ja) 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器
JP6381489B2 (ja) 半導体装置の製造方法
JP4305424B2 (ja) 半導体装置及びその製造方法
JP2004363220A (ja) 実装構造体の製造方法及び接続体
JP5414622B2 (ja) 半導体実装基板およびそれを用いた実装構造体
JP5418654B2 (ja) 半導体装置
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法
JP4047572B2 (ja) 電力用半導体装置
WO2021240944A1 (ja) 半導体装置
JP7322467B2 (ja) 半導体装置
JP2024066991A (ja) 電子モジュール、電子機器、及び電子モジュールの製造方法
US20170323801A1 (en) Method of generating a power semiconductor module
JP5151837B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180716

R150 Certificate of patent or registration of utility model

Ref document number: 6379799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees