JP6379799B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6379799B2 JP6379799B2 JP2014152193A JP2014152193A JP6379799B2 JP 6379799 B2 JP6379799 B2 JP 6379799B2 JP 2014152193 A JP2014152193 A JP 2014152193A JP 2014152193 A JP2014152193 A JP 2014152193A JP 6379799 B2 JP6379799 B2 JP 6379799B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- conductive post
- bonding material
- resin layer
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
特許文献1には、この半導体装置として、銅パターン付絶縁基板の表裏に銅ブロックを配置し、おもて側の銅ブロックにIGBTチップ及びダイオードチップを配置し、IGBTチップ及びダイオードチップとプリント基板との間を複数のインプラントピン(以下、導電性ポストと称す)で接続するようにした半導体装置が記載されている。
このように、導電性ポストを半田によって接合する場合には、リフロー処理等の接合プロセスにおいて、半田が溶融したときに、半田が濡れ広がり、流動するため、隣接する導電性ポスト間で半田ブリッジが発生し、短絡による接続不良が発生するという未解決の課題がある。
そこで、本発明は、上述した従来例の未解決の課題に着目してなされたものであり、半導体チップと導電性ポストとの接合を、隣接する導電性ポスト間の短絡による接続不良を防止することができる半導体装置を提供することを目的としている。
図1は、本発明の半導体装置における等価回路の例を示す回路図である。この半導体装置は、第1トランジスタQ1、第1ダイオードD1、第2トランジスタQ2、第2ダイオードD2、第1コレクタ端子C1、第1ゲート端子G1、第2ゲート端子G2、中間端子C2/E1、第2エミッタ端子E2を備えている。
第2ゲート端子G2は、第2トランジスタQ2のゲートと電気的に接続されている。第2トランジスタQ2のエミッタと、第2ダイオードD2のアノードが電気的に接続され、これらは第2エミッタ端子E2に電気的に接続されている。
本実施形態の半導体装置は、第1トランジスタQ1と第2トランジスタQ2として、例えばIGBTやパワーMOSFETなどのスイッチングデバイスが用いられる。第1ダイオードD1と第2ダイオードD2は、フリー・ホイーリング・ダイオードとして用いられている。
絶縁基板12は、伝熱性の良いアルミナ等のセラミックス基板15と、このセラミックス基板15の表裏面に個別に貼り付けられた銅板16a及び16bとで構成されている。
絶縁基板12のおもて面側の銅板16aには、銅板16a上に配置された複数のパワーデバイスの間を接続するための所定の配線パターンが形成されている。
図2に示すように、半導体チップ11A及び11Bの裏面には、第3電極パッド11cがそれぞれ形成されている。第3電極パッド11cは、主電極パッドとなるコレクタ電極パッドを構成する。
ピン状導電体20(第1コレクタ端子C1)は、図示しない半田を伴って、絶縁基板12の銅板16aに電気的に接続されている。
半導体チップ11A及び11Bの上方には、電気配線部を有するプリント基板14が半導体チップ11A及び11Bの上面から所定距離離間して備えられている。
第2導電性ポスト18bは、第2電極パッド11bとプリント基板14の電気配線部とを半田19を介して電気的且つ機械的に接続している。
図2から図4で示したように、樹脂封止材24は、ピン状導電体20(第1コレクタ端子C1)の一端と、絶縁基板12の裏面の銅板16bの下面を外部に露出した状態で、絶縁基板12、半導体チップ11A及び11B、第1電極パッド11a、第2電極パッド11b、ピン状導電体20(第1コレクタ端子C1)、第1導電性ポスト18a、第2導電性ポスト18b、およびプリント基板14等を封止している。
なお、図2のように半導体チップ11A及び11Bを絶縁基板12の銅板16a上で左右方向に配置せずに、前後方向に並べて配置することもできる。
この耐熱性絶縁樹脂層31は、ポリイミド樹脂(PI)を、インクジェットプリンタを使用した描画処理によって半導体チップ11A及び11Bのおもて面に形成する。
なお、耐熱性絶縁樹脂層31を形成するには、図6のインクジェットプリンタを使用した描画処理に限定されるものではなく、耐熱性絶縁樹脂層31を形成するために必要な時間が長くなるが、図7に示すフォトリソグラフィ処理で耐熱性絶縁樹脂層31を形成するようにしてもよい。
この状態で、例えば280℃程度でリフロー処理することにより、導電性ポスト18aおよび18bを第1電極パッド11aおよび第2電極パッド11bに接合できる。
先ず、図8(a)に示すように、絶縁基板12の銅板16a上に半田等の接合材17によって半導体チップ11A及び11Bを実装する。
例えば、接合材21として液相接合するペースト状半田(接合材)21を使用する場合、ディスペンサー等を用いてペースト状半田(接合材)21を部分的に塗布する。ペースト状半田21の塗布量は、第1導電性ポスト18a及び第2導電性ポスト18bが第1電極パッド11a及び第2電極パッド11b上に、それぞれ接合後の所定の半田厚さに対応する体積となるように塗布する。
これらの高温鉛フリー半田の特徴として、濡れ性の低下が懸念されるが、耐熱性絶縁樹脂層31で囲まれた接合材配置領域30に配置することにより、耐熱性絶縁樹脂層31を越える濡れ広がりを防止することができる。
そして、プリント基板14に固定された第1導電性ポスト18a及び第2導電性ポスト18bは、ペースト状半田21に接触した状態で、リフロー炉へ導入してリフロー処理する。これにより、第1導電性ポスト18a及び第2導電性ポスト18bは、第1電極パッド11a及び第2電極パッド11bにそれぞれ接合される。
その後、接合された絶縁基板12と、半導体チップ11A及び11Bと、プリント基板14とを熱硬化性樹脂のエポキシ樹脂材料による樹脂封止材24よってモールド成型して半導体装置としてのパワー半導体モジュール10が形成される。
また、第1電極パッド11aを形成するおもて面側の金属膜11eの周縁部では、耐熱性絶縁樹脂層31を、金属膜11eの周縁を乗り越えてオーバーコートするので、電極膜11dに対する密着性が不安定な金属膜11eの周縁部の剥がれやクラックの発生を防止することができる。
なお、上記第1の実施形態においては、第1電極パッド11aにおける導電性ポスト18aを接合する接合材配置領域30の周囲を囲むように耐熱性絶縁樹脂層31を形成する場合について説明したが、これに限定されるものではなく、第2電極パッド11bにおける第2導電性ポスト18bと接合する接合材配置領域32の周囲を囲むように耐熱性絶縁樹脂層31を配置するようにしてもよい。
この第2の実施形態は、複数の第1導電性ポスト18aを接合する第1電極パッド11aに第2導電性ポスト18bとの間の接合材同士の短絡を防止する短絡防止領域を形成するようにしたものである。
すなわち、第2の実施形態では、図10に示すように、各半導体チップ11A及び11Bの第1電極パッド11aには、第2電極パッド11bに接合される第2導電性ポスト18bの近傍領域に、例えば第2導電性ポスト18bが第2電極パッド11bの中心に接合された状態における第2導電性ポスト18bの中心を中心とする半円形の導電性ポストの接合を禁止する短絡防止領域Asが設定されている。
すなわち、第1電極パッド11aへの第1導電性ポスト18aの接合形態が、図10に示すように、中央部と第2電極パッド11b側を開けた状態となるように第1導電性ポスト18aがプリント基板14に平面から見て例えば逆U状に配列されて位置決め固定されている。
この第2の実施形態によると、第1導電性ポスト18a及び第2導電性ポスト18bの周囲の接合材配置領域30及び32を除いて半導体チップ11A,11Bのおもて面の全面が耐熱性絶縁樹脂層31で覆われているので、上述した第1の実施形態と同様の短絡防止効果を得ることができる。
なお、上記第2の実施形態では、第1導電性ポスト18aをU字状に配置した場合について説明したが、これに限定されるものではなく、短絡防止領域Asを避ける外側であれば第1導電性ポスト18aを任意に配列させることができる。
また、上記第1及び第2の実施形態では、半導体チップ11A,11Bを搭載した絶縁基板12及びプリント基板14を樹脂封止材24でモールド成型する場合について説明した。しかしながら、本発明は、上記構成に限定されるものではなく、図11に示す構成を有するパワー半導体モジュール44にも適用することができる。
11A,11B…半導体チップ
11a…第1電極パッド
11b…第2電極パッド
11c…第3電極パッド
12…絶縁基板
14…プリント基板
14a…貫通孔
15…セラミックス基板
16a,16b…銅板
17…半田(接合材)
18a…第1導電性ポスト
18b…第2導電性ポスト
19…半田(接合材)
20…ピン状導電体
21…ペースト状半田(接合材)
22…嵌合孔
24…樹脂封止材
25…モールド成形体
30,32…接合材配置領域
31…耐熱性絶縁樹脂層
41…放熱ベース
42…樹脂ケース
43…ゲル状絶縁封止材
44…パワー半導体モジュール
As…短絡防止領域
Q1…第1トランジスタ
D1…第1ダイオード
Q2…第2トランジスタ
D2…第2ダイオード
C1…第1コレクタ端子
G1…第1ゲート端子
G2…第2ゲート端子
C2/E1…中間端子
E2…第2エミッタ端子
Claims (4)
- 絶縁基板と、
前記絶縁基板の一方の面に配置された半導体チップと、
前記半導体チップの前記絶縁基板とは反対側の面に備えた電極パッドと、
前記電極パッドに一端が接合材で接合される複数の導電性ポストと、
前記半導体チップの一方の面に対向して配置され、前記各導電性ポストの他端が接合される電気配線部が形成されたプリント基板とを備え、
前記電極パッドは、互いに離間する第1導電性ポストが接合される第1電極パッドおよび第2導電性ポストが接合される第2電極パッドで構成され、
前記第1電極パッドおよび第2電極パッドの一方における前記接合材配置領域の周囲に耐熱性絶縁樹脂層が形成され、
前記第1導電性ポストに隣接する前記第2導電性ポストは、前記第1導電性ポストの前記接合材と前記第2導電性ポストの前記接合材とが結合しない距離の短絡防止領域を避けて配列され、前記半導体チップの前記短絡防止領域を含み且つ前記接合材配置領域を除く領域に前記耐熱性絶縁樹脂層を形成したことを特徴とする半導体装置。 - 前記耐熱性絶縁樹脂層は、ポリイミド樹脂で形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記耐熱性絶縁樹脂層は、ポリイミド樹脂をフォトリソグラフィ処理で形成されていることを特徴とする請求項2に記載の半導体装置。
- 前記耐熱性絶縁樹脂層は、ポリイミド樹脂をインクジェットプリンタで接合材配置領域の周囲に印刷し、プレベークした後にファイナルキュアして形成されていることを特徴とする請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014152193A JP6379799B2 (ja) | 2014-01-24 | 2014-07-25 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/000371 WO2014115561A1 (ja) | 2013-01-25 | 2014-01-24 | 半導体装置 |
WOPCT/JP2014/000371 | 2014-01-24 | ||
JP2014152193A JP6379799B2 (ja) | 2014-01-24 | 2014-07-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015138970A JP2015138970A (ja) | 2015-07-30 |
JP6379799B2 true JP6379799B2 (ja) | 2018-08-29 |
Family
ID=53769746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014152193A Expired - Fee Related JP6379799B2 (ja) | 2014-01-24 | 2014-07-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6379799B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11367669B2 (en) | 2016-11-21 | 2022-06-21 | Rohm Co., Ltd. | Power module and fabrication method of the same, graphite plate, and power supply equipment |
JP7025181B2 (ja) * | 2016-11-21 | 2022-02-24 | ローム株式会社 | パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004119773A (ja) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5245485B2 (ja) * | 2008-03-25 | 2013-07-24 | 富士電機株式会社 | 半導体装置の製造方法 |
KR101481577B1 (ko) * | 2008-09-29 | 2015-01-13 | 삼성전자주식회사 | 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법 |
JP5691475B2 (ja) * | 2010-12-15 | 2015-04-01 | 富士電機株式会社 | 半導体装置およびその製造方法 |
-
2014
- 2014-07-25 JP JP2014152193A patent/JP6379799B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015138970A (ja) | 2015-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6032294B2 (ja) | 半導体装置 | |
US8580620B2 (en) | Method of manufacturing semiconductor device | |
WO2009116517A1 (ja) | 電子装置及びその製造方法 | |
US11444054B2 (en) | Semiconductor element mounting structure, and combination of semiconductor element and substrate | |
TW201530706A (zh) | 具阻隔結構之敷銅基板及其製造方法 | |
TW201322392A (zh) | 先進四方扁平無引腳封裝的表面黏著技術製程及其使用的模板 | |
JP4557804B2 (ja) | 半導体装置及びその製造方法 | |
JP2012199416A (ja) | 発光装置、その製造方法、導電パターン付き基板、および、電子回路装置 | |
JP2015144216A (ja) | 半導体装置及びその製造方法 | |
WO2013021726A1 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI680518B (zh) | 具有用於安裝半導體晶粒減少夾子移動之導體夾子的導線架 | |
JP6379799B2 (ja) | 半導体装置 | |
JP2004281540A (ja) | 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器 | |
JP6381489B2 (ja) | 半導体装置の製造方法 | |
JP4305424B2 (ja) | 半導体装置及びその製造方法 | |
JP2004363220A (ja) | 実装構造体の製造方法及び接続体 | |
JP5414622B2 (ja) | 半導体実装基板およびそれを用いた実装構造体 | |
JP5418654B2 (ja) | 半導体装置 | |
JP6274986B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
JP4047572B2 (ja) | 電力用半導体装置 | |
WO2021240944A1 (ja) | 半導体装置 | |
JP7322467B2 (ja) | 半導体装置 | |
JP2024066991A (ja) | 電子モジュール、電子機器、及び電子モジュールの製造方法 | |
US20170323801A1 (en) | Method of generating a power semiconductor module | |
JP5151837B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6379799 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |