JP2003086620A - 突起電極を有する半導体装置及びその製造方法 - Google Patents
突起電極を有する半導体装置及びその製造方法Info
- Publication number
- JP2003086620A JP2003086620A JP2002199714A JP2002199714A JP2003086620A JP 2003086620 A JP2003086620 A JP 2003086620A JP 2002199714 A JP2002199714 A JP 2002199714A JP 2002199714 A JP2002199714 A JP 2002199714A JP 2003086620 A JP2003086620 A JP 2003086620A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- semiconductor
- protruding
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83874—Ultraviolet [UV] curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Abstract
(57)【要約】
【課題】 小型化に適した半導体装置を提供すること。
【解決手段】 半導体素子の能動層を被覆して保護層が
形成され、保護層には半導体素子の能動面に設けられた
素子電極を臨ませた開口部が形成されている。開口部の
内部には素子電極を被覆するバリア層と、バリア層を被
覆した拡散防止層と、拡散防止層上に設けられた突起電
極が形成される。突起電極は好ましくはバリア層、素子
電極よりも硬度の低い材料が用いられる。
形成され、保護層には半導体素子の能動面に設けられた
素子電極を臨ませた開口部が形成されている。開口部の
内部には素子電極を被覆するバリア層と、バリア層を被
覆した拡散防止層と、拡散防止層上に設けられた突起電
極が形成される。突起電極は好ましくはバリア層、素子
電極よりも硬度の低い材料が用いられる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置に関
し、特に他の半導体装置あるいは配線基板の基板電極と
接続される突起電極を有する半導体装置に関する。また
この発明はさらにこれら半導体装置の製造方法に関す
る。
し、特に他の半導体装置あるいは配線基板の基板電極と
接続される突起電極を有する半導体装置に関する。また
この発明はさらにこれら半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】近年、ＴＡＢ方式あるいはフリップチッ
プ方式と呼ばれる方法によって、一対の半導体装置、あ
るいは半導体装置と配線基板とを接続する方法が知られ
ている。ここで言う配線基板とは、例えば絶縁性基板に
導電性の基板電極を配置したプリント基板の他、ＴＦ
Ｔ、圧電素子等の電気素子等、半導体装置と電気的結合
がなされる電気素子全般を指すものである。
プ方式と呼ばれる方法によって、一対の半導体装置、あ
るいは半導体装置と配線基板とを接続する方法が知られ
ている。ここで言う配線基板とは、例えば絶縁性基板に
導電性の基板電極を配置したプリント基板の他、ＴＦ
Ｔ、圧電素子等の電気素子等、半導体装置と電気的結合
がなされる電気素子全般を指すものである。
【０００３】このうちフリップチップ方式においては、
実装される半導体装置に半田（すずと鉛の合金）からな
る突起電極が設けられており、この突起電極を他の半導
体装置あるいは配線基板の電極に接続する。図１８は、
かかる半導体装置の一例の概略を示す断面図であり、半
導体素子１１はトランジスタや配線、コンタクトなどが
形成された能動層１６及び素子電極１３を有する。素子
電極１３は、半導体素子１１の能動面１６を被覆した低
融点ガラスやシリコン窒化膜などからなる保護層１２に
形成された開口部から露出している。開口部の内外に
は、ＴｉＷ／Ａｕ等からなるバリア層１４が形成されて
おり、バリア層１４の上に突起電極１５が電解めっき法
や蒸着法により形成される。かかる突起電極１５は接続
されるべき他の半導体装置あるいは配線基板に接続され
る。
実装される半導体装置に半田（すずと鉛の合金）からな
る突起電極が設けられており、この突起電極を他の半導
体装置あるいは配線基板の電極に接続する。図１８は、
かかる半導体装置の一例の概略を示す断面図であり、半
導体素子１１はトランジスタや配線、コンタクトなどが
形成された能動層１６及び素子電極１３を有する。素子
電極１３は、半導体素子１１の能動面１６を被覆した低
融点ガラスやシリコン窒化膜などからなる保護層１２に
形成された開口部から露出している。開口部の内外に
は、ＴｉＷ／Ａｕ等からなるバリア層１４が形成されて
おり、バリア層１４の上に突起電極１５が電解めっき法
や蒸着法により形成される。かかる突起電極１５は接続
されるべき他の半導体装置あるいは配線基板に接続され
る。
【０００４】また図１９は、他の半導体装置の組み合わ
せの一例の概略を示す断面図であり、半導体素子２４に
は、表面がＡｕからなる突起電極２６が設けられてお
り、この突起電極２６は接続されるべき配線基板２５に
形成されたＡｌからなる基板電極２７に接続されてい
る。突起電極２６と基板電極２７の周辺にはＡｕ−Ａｌ
合金層２８が形成される。
せの一例の概略を示す断面図であり、半導体素子２４に
は、表面がＡｕからなる突起電極２６が設けられてお
り、この突起電極２６は接続されるべき配線基板２５に
形成されたＡｌからなる基板電極２７に接続されてい
る。突起電極２６と基板電極２７の周辺にはＡｕ−Ａｌ
合金層２８が形成される。
【０００５】
【発明が解決しようとする課題】図１８を参照して説明
した従来の半導体装置は、次のような問題点を有する。
まず、バリア層１４は予め半導体ウエハの全面に亘って
形成され、その後、突起電極１５を除く不要部分がエッ
チングにより除去される。従ってオーバーエッチングを
防止する都合上、バリア層１４は開口部の周辺部まで広
がった形状となる。このような複雑な工程が必要とされ
るばかりでなく、突起電極１５同士のピッチを細かくす
ることが難しく、もっては半導体素子１１の小型化に限
界が生じている。図１８に示した実施例の場合、隣り合
う開口部のピッチは２０μｍ、開口部径は１００μｍ、
突起電極の高さは１００μｍ程度である。
した従来の半導体装置は、次のような問題点を有する。
まず、バリア層１４は予め半導体ウエハの全面に亘って
形成され、その後、突起電極１５を除く不要部分がエッ
チングにより除去される。従ってオーバーエッチングを
防止する都合上、バリア層１４は開口部の周辺部まで広
がった形状となる。このような複雑な工程が必要とされ
るばかりでなく、突起電極１５同士のピッチを細かくす
ることが難しく、もっては半導体素子１１の小型化に限
界が生じている。図１８に示した実施例の場合、隣り合
う開口部のピッチは２０μｍ、開口部径は１００μｍ、
突起電極の高さは１００μｍ程度である。
【０００６】また図１９を参照して説明した従来の半導
体装置は次のような問題点を有する。先に述べたよう
に、半導体素子２４と基板電極２７との接続工程にあっ
ては、高温加熱や高荷重が半導体素子２４に加えられ
る。このため、半導体素子２４の破壊や信頼性の劣化を
招く可能性があり、完成品の歩留まりが悪くなる恐れが
ある。
体装置は次のような問題点を有する。先に述べたよう
に、半導体素子２４と基板電極２７との接続工程にあっ
ては、高温加熱や高荷重が半導体素子２４に加えられ
る。このため、半導体素子２４の破壊や信頼性の劣化を
招く可能性があり、完成品の歩留まりが悪くなる恐れが
ある。
【０００７】本発明は、小型化に適した半導体装置及び
その製造方法を提供することを目的とする。本発明はさ
らに、機械的ストレスに強い半導体装置及びその製造方
法を提供することを目的とする。
その製造方法を提供することを目的とする。本発明はさ
らに、機械的ストレスに強い半導体装置及びその製造方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の問題点を解決する
ため、本発明にかかる半導体装置は、半導体素子の能動
面に設けられ、素子電極を臨ませた開口部を有する保護
層の内部に、バリア層、拡散防止層及び突起電極が形成
され、好ましくは突起電極の硬度は、素子電極及びバリ
ア層よりも低いものとされている。このような構成を有
することでバリア層が開口部の外側に広がることなく、
小型化に適し、かつ突起電極に加えられる機械的ストレ
スが素子電極及び能動層に伝達されにくい半導体装置を
提供することが可能になる。
ため、本発明にかかる半導体装置は、半導体素子の能動
面に設けられ、素子電極を臨ませた開口部を有する保護
層の内部に、バリア層、拡散防止層及び突起電極が形成
され、好ましくは突起電極の硬度は、素子電極及びバリ
ア層よりも低いものとされている。このような構成を有
することでバリア層が開口部の外側に広がることなく、
小型化に適し、かつ突起電極に加えられる機械的ストレ
スが素子電極及び能動層に伝達されにくい半導体装置を
提供することが可能になる。
【０００９】また、本発明にかかる半導体装置は、第一
の突起電極を有する半導体装置と、第一の突起電極より
も硬度の低い第二の突起電極を有する配線基板あるいは
第二の半導体装置とを備え、第一の突起電極の少なくと
も一部が第二の突起電極に埋没すされている。このよう
な構成を有することで、機械的ストレスが第二の突起電
極によって吸収される。
の突起電極を有する半導体装置と、第一の突起電極より
も硬度の低い第二の突起電極を有する配線基板あるいは
第二の半導体装置とを備え、第一の突起電極の少なくと
も一部が第二の突起電極に埋没すされている。このよう
な構成を有することで、機械的ストレスが第二の突起電
極によって吸収される。
【００１０】また、本発明にかかる半導体装置は、第一
の半導体装置及び第二の半導体装置のそれぞれに、開口
部を有する保護層を有し、それぞれの開口部の内部には
バリア層、拡散防止層が形成され、それぞれの拡散防止
層の間を突起電極にて接合した構成からなる。この様な
構成を有することで、バリア層が開口部の外側に広がる
ことなく、小型化に適した半導体装置を提供することが
可能となる。
の半導体装置及び第二の半導体装置のそれぞれに、開口
部を有する保護層を有し、それぞれの開口部の内部には
バリア層、拡散防止層が形成され、それぞれの拡散防止
層の間を突起電極にて接合した構成からなる。この様な
構成を有することで、バリア層が開口部の外側に広がる
ことなく、小型化に適した半導体装置を提供することが
可能となる。
【００１１】また、本発明にかかる半導体装置の製造方
法は、半導体素子の能動面を被覆して形成された保護層
の開口部から露出した素子電極上にバリア層及び拡散防
止層形成用膜を無電解めっき法によって形成し、拡散防
止層形成用膜上に突起電極を形成すると共に、突起電極
と拡散防止層形成用膜との相互拡散により拡散防止層を
形成するものである。このようにすることで、バリア層
が開口部の外部に広がることなく、小型化に適した半導
体装置を製造することが可能になる。
法は、半導体素子の能動面を被覆して形成された保護層
の開口部から露出した素子電極上にバリア層及び拡散防
止層形成用膜を無電解めっき法によって形成し、拡散防
止層形成用膜上に突起電極を形成すると共に、突起電極
と拡散防止層形成用膜との相互拡散により拡散防止層を
形成するものである。このようにすることで、バリア層
が開口部の外部に広がることなく、小型化に適した半導
体装置を製造することが可能になる。
【００１２】また本発明の半導体装置の製造方法は、第
一の半導体装置に形成された突起電極と、及び第二の半
導体装置または配線基板に形成された拡散防止層形成用
膜とをそれぞれ接触させて、突起電極と拡散防止層形成
用膜との相互拡散により拡散防止層を形成し、かつ第一
の半導体装置及び第二の半導体装置又は配線基板とを突
起電極により接合するものである。このようにすること
で、第一の半導体装置及び第二の半導体装置又は配線基
板が、突起電極を介して接続される。
一の半導体装置に形成された突起電極と、及び第二の半
導体装置または配線基板に形成された拡散防止層形成用
膜とをそれぞれ接触させて、突起電極と拡散防止層形成
用膜との相互拡散により拡散防止層を形成し、かつ第一
の半導体装置及び第二の半導体装置又は配線基板とを突
起電極により接合するものである。このようにすること
で、第一の半導体装置及び第二の半導体装置又は配線基
板が、突起電極を介して接続される。
【００１３】また本発明の半導体装置の製造方法は、そ
れぞれ硬度の異なる第一及び第二の突起電極を、それぞ
れ第一の半導体素子及び第二の半導体素子または配線基
板上に形成し、これら第一及び第二の突起電極を位置あ
わせして、硬度の高い突起電極の少なくとも一部を他方
の突起電極に埋没するように接続するものである。この
様にすることで、機械的ストレスが硬度の低い突起電極
により吸収される。
れぞれ硬度の異なる第一及び第二の突起電極を、それぞ
れ第一の半導体素子及び第二の半導体素子または配線基
板上に形成し、これら第一及び第二の突起電極を位置あ
わせして、硬度の高い突起電極の少なくとも一部を他方
の突起電極に埋没するように接続するものである。この
様にすることで、機械的ストレスが硬度の低い突起電極
により吸収される。
【００１４】また本発明の半導体装置の製造方法は、突
起電極を基板電極に接触させるにあたり、還元剤が混入
された絶縁性樹脂を塗布する工程を含むものである。こ
うすることにより、突起電極と基板電極との間で還元剤
が破砕され、突起電極及び基板電極の表面に付着する酸
化物が還元剤により除去される。
起電極を基板電極に接触させるにあたり、還元剤が混入
された絶縁性樹脂を塗布する工程を含むものである。こ
うすることにより、突起電極と基板電極との間で還元剤
が破砕され、突起電極及び基板電極の表面に付着する酸
化物が還元剤により除去される。
【００１５】
【発明の実施の形態】本発明の請求項１に記載の半導体
装置は、半導体素子の能動面を被覆して形成され、半導
体素子の能動面に設けられた素子電極を臨ませた開口部
を有する保護層と、開口部の内部において素子電極を被
覆するバリア層と、バリア層を被覆した拡散防止層と、
拡散防止層上に設けられた突起電極とを有することを特
徴とするものであり、バリア層を開口部の内部に形成し
たことで小型化に適した半導体装置を提供することがで
きるものである。
装置は、半導体素子の能動面を被覆して形成され、半導
体素子の能動面に設けられた素子電極を臨ませた開口部
を有する保護層と、開口部の内部において素子電極を被
覆するバリア層と、バリア層を被覆した拡散防止層と、
拡散防止層上に設けられた突起電極とを有することを特
徴とするものであり、バリア層を開口部の内部に形成し
たことで小型化に適した半導体装置を提供することがで
きるものである。
【００１６】本発明の請求項２に記載の半導体装置は、
請求項１に記載された半導体装置において、突起電極は
素子電極及びバリア層よりも硬度の低い材料で形成され
ていることを特徴とするものであり、機械的ストレスが
素子電極により吸収される。本発明の請求項３に記載の
半導体装置は、請求項１に記載された半導体装置におい
て、バリア層及び拡散防止層の厚みの合計は、保護層の
厚みとほぼ等しいことを特徴とするものであり、半導体
装置同士の接合、または半導体装置と配線基板との接合
における接合状態が規制されて安定する。
請求項１に記載された半導体装置において、突起電極は
素子電極及びバリア層よりも硬度の低い材料で形成され
ていることを特徴とするものであり、機械的ストレスが
素子電極により吸収される。本発明の請求項３に記載の
半導体装置は、請求項１に記載された半導体装置におい
て、バリア層及び拡散防止層の厚みの合計は、保護層の
厚みとほぼ等しいことを特徴とするものであり、半導体
装置同士の接合、または半導体装置と配線基板との接合
における接合状態が規制されて安定する。
【００１７】本発明の請求項４に記載の半導体装置は、
第一の突起電極を有する第一の半導体装置と、第一の突
起電極よりも硬度の低い第二の突起電極を有する配線基
板あるいは第二の半導体装置とを備え、第一の突起電極
の少なくとも一部が前記第二の突起電極に埋没した構造
を有することを特徴とするものであり、第一の突起電極
の少なくとも一部が第二の突起電極に埋没することで、
加えられる機械的ストレスが吸収される。
第一の突起電極を有する第一の半導体装置と、第一の突
起電極よりも硬度の低い第二の突起電極を有する配線基
板あるいは第二の半導体装置とを備え、第一の突起電極
の少なくとも一部が前記第二の突起電極に埋没した構造
を有することを特徴とするものであり、第一の突起電極
の少なくとも一部が第二の突起電極に埋没することで、
加えられる機械的ストレスが吸収される。
【００１８】本発明の請求項５に記載の半導体装置は、
請求項４に記載の半導体装置において、第一の半導体装
置と、第二の半導体装置あるいは配線基板との間に介在
する絶縁性樹脂をさらに備えることを特徴とするもので
あり、絶縁性樹脂は隣接する突起電極同士を絶縁する作
用を有すると共に、第一の半導体装置と第二の半導体装
置あるいは配線基板との接続をより強化する作用を有す
る。
請求項４に記載の半導体装置において、第一の半導体装
置と、第二の半導体装置あるいは配線基板との間に介在
する絶縁性樹脂をさらに備えることを特徴とするもので
あり、絶縁性樹脂は隣接する突起電極同士を絶縁する作
用を有すると共に、第一の半導体装置と第二の半導体装
置あるいは配線基板との接続をより強化する作用を有す
る。
【００１９】本発明の請求項６に記載の半導体装置は、
請求項４に記載の半導体装置において、第一及び／又は
第二の半導体装置は、半導体素子の能動面を被覆して形
成され、半導体素子の能動面に設けられた素子電極を臨
ませた開口部を有する保護層と、開口部の内部において
前記素子電極を被覆するバリア層と、バリア層を被覆し
た拡散防止層とを備えることを特徴とするものであり、
一対の半導体装置のうち、少なくとも一方は、保護層の
開口部内にバリア層と拡散防止層を形成したので、小型
化に適した半導体装置を提供することが可能となる。
請求項４に記載の半導体装置において、第一及び／又は
第二の半導体装置は、半導体素子の能動面を被覆して形
成され、半導体素子の能動面に設けられた素子電極を臨
ませた開口部を有する保護層と、開口部の内部において
前記素子電極を被覆するバリア層と、バリア層を被覆し
た拡散防止層とを備えることを特徴とするものであり、
一対の半導体装置のうち、少なくとも一方は、保護層の
開口部内にバリア層と拡散防止層を形成したので、小型
化に適した半導体装置を提供することが可能となる。
【００２０】本発明の請求項７に記載の半導体装置は、
請求項４に記載の半導体装置において、第一の突起電極
は金、パラジウム、白金、銅及びこれらを主成分とする
合金のうちのいずれかであることを特徴とするものであ
り、これら硬度の高い金属を使用することで、少なくと
も第一の突起電極の一部が第二の突起電極に、埋没でき
るようにした。
請求項４に記載の半導体装置において、第一の突起電極
は金、パラジウム、白金、銅及びこれらを主成分とする
合金のうちのいずれかであることを特徴とするものであ
り、これら硬度の高い金属を使用することで、少なくと
も第一の突起電極の一部が第二の突起電極に、埋没でき
るようにした。
【００２１】本発明の請求項８に記載の半導体装置は、
請求項４に記載の半導体装置において、第二の突起電極
は、インジウム、インジウムを主成分とする合金、鉛、
鉛を主成分とする合金のうちのいずれかであること特徴
とするものであり、これら硬度の低い金属を使用するこ
とで、機械的ストレスが吸収され得るようにしたもので
ある。
請求項４に記載の半導体装置において、第二の突起電極
は、インジウム、インジウムを主成分とする合金、鉛、
鉛を主成分とする合金のうちのいずれかであること特徴
とするものであり、これら硬度の低い金属を使用するこ
とで、機械的ストレスが吸収され得るようにしたもので
ある。
【００２２】本発明の請求項９に記載の半導体装置は、
第一及び第二の半導体装置を備え、第一及び第二の半導
体装置のそれぞれは、半導体素子の能動面を被覆して形
成され、半導体素子の能動面に設けられた素子電極を臨
ませた開口部を有する保護層と、開口部の内部において
素子電極を被覆するバリア層と、バリア層を被覆した拡
散防止層とを備えると共に、第一の半導体装置の拡散防
止層と、第二の半導体装置の拡散防止層との間を、突起
電極にて接合したことを特徴とするものであり、第一及
び第二の半導体装置は突起電極を介して互いに接合され
る。
第一及び第二の半導体装置を備え、第一及び第二の半導
体装置のそれぞれは、半導体素子の能動面を被覆して形
成され、半導体素子の能動面に設けられた素子電極を臨
ませた開口部を有する保護層と、開口部の内部において
素子電極を被覆するバリア層と、バリア層を被覆した拡
散防止層とを備えると共に、第一の半導体装置の拡散防
止層と、第二の半導体装置の拡散防止層との間を、突起
電極にて接合したことを特徴とするものであり、第一及
び第二の半導体装置は突起電極を介して互いに接合され
る。
【００２３】本発明の請求項１０に記載の半導体装置
は、請求項９に記載の半導体装置において、突起電極は
素子電極及びバリア層よりも硬度の低い材料で形成され
ていることを特徴とするものであり、機械的ストレスが
硬度の低い突起電極により吸収され得ることになる。本
発明の請求項１１に記載の半導体装置は、請求項９に記
載の半導体装置において、第一及び第二の半導体装置と
の間に介在する絶縁材をさらに備えることを特徴とする
ものであり、絶縁材は第一と第二の半導体装置の接合を
さらに強化する。
は、請求項９に記載の半導体装置において、突起電極は
素子電極及びバリア層よりも硬度の低い材料で形成され
ていることを特徴とするものであり、機械的ストレスが
硬度の低い突起電極により吸収され得ることになる。本
発明の請求項１１に記載の半導体装置は、請求項９に記
載の半導体装置において、第一及び第二の半導体装置と
の間に介在する絶縁材をさらに備えることを特徴とする
ものであり、絶縁材は第一と第二の半導体装置の接合を
さらに強化する。
【００２４】本発明の請求項１２に記載の半導体装置
は、請求項１１に記載の半導体装置において、絶縁材
は、還元剤が混入された熱硬化性の絶縁性樹脂であるこ
とを特徴とするものであり、還元剤による酸化物の除去
作用を期待することが可能となる。本発明の請求項１３
に記載の半導体装置は、請求項１２に記載の半導体装置
において、還元剤の絶縁性樹脂に対する配合比率は４０
〜８０体積％であることを特徴とするものであり、還元
剤による酸化物の除去作用を確実に期待することが可能
となるばかりでなく、還元剤の混入過多による絶縁作用
の阻害を招来することがない。
は、請求項１１に記載の半導体装置において、絶縁材
は、還元剤が混入された熱硬化性の絶縁性樹脂であるこ
とを特徴とするものであり、還元剤による酸化物の除去
作用を期待することが可能となる。本発明の請求項１３
に記載の半導体装置は、請求項１２に記載の半導体装置
において、還元剤の絶縁性樹脂に対する配合比率は４０
〜８０体積％であることを特徴とするものであり、還元
剤による酸化物の除去作用を確実に期待することが可能
となるばかりでなく、還元剤の混入過多による絶縁作用
の阻害を招来することがない。
【００２５】本発明の請求項１４に記載の半導体装置の
製造方法は、半導体素子の能動面を被覆して形成された
保護層の開口部から露出した素子電極上にバリア層及び
拡散防止層形成用膜を無電解めっき法によって形成する
工程と、拡散防止層形成用膜上に突起電極を形成すると
共に、突起電極と前記拡散防止層形成用膜との相互拡散
によって拡散防止層を形成する工程とを含むことを特徴
とするものであり、無電解めっき法によりバリア層及び
拡散防止層形成用膜が保護層の内部にのみ形成されるの
で、小型化に適した半導体装置を製造することができ
る。
製造方法は、半導体素子の能動面を被覆して形成された
保護層の開口部から露出した素子電極上にバリア層及び
拡散防止層形成用膜を無電解めっき法によって形成する
工程と、拡散防止層形成用膜上に突起電極を形成すると
共に、突起電極と前記拡散防止層形成用膜との相互拡散
によって拡散防止層を形成する工程とを含むことを特徴
とするものであり、無電解めっき法によりバリア層及び
拡散防止層形成用膜が保護層の内部にのみ形成されるの
で、小型化に適した半導体装置を製造することができ
る。
【００２６】本発明の請求項１５に記載の半導体装置の
製造方法は、突起電極の形成された第一の半導体装置
と、拡散防止層形成用膜を備えた第二の半導体装置また
は配線基板とを接合する方法であって、突起電極及び拡
散防止層形成用膜とを接触させる工程と、突起電極と拡
散防止層形成用膜との相互拡散によって拡散防止層を形
成し、かつ第一の半導体装置と、第二の半導体装置又は
配線基板とを突起電極により接合する工程とを含むこと
を特徴とするものであり、拡散防止層は突起電極と拡散
防止層形成用膜との相互拡散により自動的に生成され
る。
製造方法は、突起電極の形成された第一の半導体装置
と、拡散防止層形成用膜を備えた第二の半導体装置また
は配線基板とを接合する方法であって、突起電極及び拡
散防止層形成用膜とを接触させる工程と、突起電極と拡
散防止層形成用膜との相互拡散によって拡散防止層を形
成し、かつ第一の半導体装置と、第二の半導体装置又は
配線基板とを突起電極により接合する工程とを含むこと
を特徴とするものであり、拡散防止層は突起電極と拡散
防止層形成用膜との相互拡散により自動的に生成され
る。
【００２７】本発明の請求項１６に記載の半導体装置の
製造方法は、第一の半導体素子及び第二の半導体素子又
は配線基板上に硬度が異なる第一と第二の突起電極をそ
れぞれ形成する工程と、第一の突起電極と、第二の突起
電極とを位置あわせする工程と、第一と第二の突起電極
のうち硬度が高い突起電極の少なくとも一部を他の突起
電極に埋設するように接続する工程とを含むことを特徴
とするものであり、硬度の高い突起電極が硬度の低い突
起電極に埋没することで、機械的ストレスが吸収され得
る。
製造方法は、第一の半導体素子及び第二の半導体素子又
は配線基板上に硬度が異なる第一と第二の突起電極をそ
れぞれ形成する工程と、第一の突起電極と、第二の突起
電極とを位置あわせする工程と、第一と第二の突起電極
のうち硬度が高い突起電極の少なくとも一部を他の突起
電極に埋設するように接続する工程とを含むことを特徴
とするものであり、硬度の高い突起電極が硬度の低い突
起電極に埋没することで、機械的ストレスが吸収され得
る。
【００２８】本発明の請求項１７に記載の半導体装置の
製造方法は、第一の半導体素子及び第二の半導体素子又
は配線基板上に硬度が異なる第一と第二の突起電極をそ
れぞれ形成する工程と、第一の突起電極と、第二の突起
電極とを位置あわせする工程と、第一と第二の突起電極
のうち硬度が高い突起電極の少なくとも一部を他の突起
電極に埋設するように接続する工程と、第一及び第二の
突起電極の周囲に絶縁材を充填する工程を含むことを特
徴とするものであり、絶縁材は第一及び第二の突起電極
の接続をより強化する。
製造方法は、第一の半導体素子及び第二の半導体素子又
は配線基板上に硬度が異なる第一と第二の突起電極をそ
れぞれ形成する工程と、第一の突起電極と、第二の突起
電極とを位置あわせする工程と、第一と第二の突起電極
のうち硬度が高い突起電極の少なくとも一部を他の突起
電極に埋設するように接続する工程と、第一及び第二の
突起電極の周囲に絶縁材を充填する工程を含むことを特
徴とするものであり、絶縁材は第一及び第二の突起電極
の接続をより強化する。
【００２９】本発明の請求項１８に記載の半導体装置の
製造方法は、第一の半導体素子と第二の半導体素子又は
配線基板上に、硬度が異なる第一と第二の突起電極をそ
れぞれ形成する工程と、第一の突起電極と、第二の突起
電極とを位置あわせする工程と、第一及び／又は第二の
突起電極の周囲に絶縁性樹脂を塗布する工程と、第一と
第二の突起電極のうち硬度が高い突起電極の少なくとも
一部を他の突起電極に埋設するように接続する工程と、
絶縁性樹脂を硬化させる工程とを含むことを特徴とする
ものであり、絶縁性樹脂を塗布した後に絶縁性樹脂を効
果させることにより、第一と第二の突起電極同士の接続
がより強化される。
製造方法は、第一の半導体素子と第二の半導体素子又は
配線基板上に、硬度が異なる第一と第二の突起電極をそ
れぞれ形成する工程と、第一の突起電極と、第二の突起
電極とを位置あわせする工程と、第一及び／又は第二の
突起電極の周囲に絶縁性樹脂を塗布する工程と、第一と
第二の突起電極のうち硬度が高い突起電極の少なくとも
一部を他の突起電極に埋設するように接続する工程と、
絶縁性樹脂を硬化させる工程とを含むことを特徴とする
ものであり、絶縁性樹脂を塗布した後に絶縁性樹脂を効
果させることにより、第一と第二の突起電極同士の接続
がより強化される。
【００３０】本発明の請求項１９に記載の半導体装置の
製造方法は、第一の半導体素子と第二の半導体素子又は
配線基板上に、硬度が異なる第一と第二の突起電極をそ
れぞれ形成する工程と、第一の突起電極と、第二の突起
電極とを位置あわせする工程と、第一及び／又は第二の
突起電極上に還元剤を含む絶縁性樹脂を塗布する工程
と、第一と第二の突起電極のうち硬度が高い突起電極の
少なくとも一部を他の突起電極に埋設するように接続す
る工程と、絶縁性樹脂を硬化させる工程とを含むことを
特徴とするものであり、絶縁性樹脂に含まれる還元剤が
第一及び第二の突起電極の接合により破砕され、これに
より第一及び第二の突起電極の表面に付着する酸化物を
除去する作用を期待することができる。
製造方法は、第一の半導体素子と第二の半導体素子又は
配線基板上に、硬度が異なる第一と第二の突起電極をそ
れぞれ形成する工程と、第一の突起電極と、第二の突起
電極とを位置あわせする工程と、第一及び／又は第二の
突起電極上に還元剤を含む絶縁性樹脂を塗布する工程
と、第一と第二の突起電極のうち硬度が高い突起電極の
少なくとも一部を他の突起電極に埋設するように接続す
る工程と、絶縁性樹脂を硬化させる工程とを含むことを
特徴とするものであり、絶縁性樹脂に含まれる還元剤が
第一及び第二の突起電極の接合により破砕され、これに
より第一及び第二の突起電極の表面に付着する酸化物を
除去する作用を期待することができる。
【００３１】本発明の請求項２０に記載の半導体装置の
製造方法は、第一の半導体装置の突起電極と、第二の半
導体装置又は配線基板上の基板電極を接触させる工程
と、還元剤が混入された絶縁性樹脂を第一の半導体装置
の突起電極及び／または第二の半導体装置または配線基
板の基板電極に塗布する工程と、絶縁性樹脂を硬化する
工程を含むことを特徴とするものであり、絶縁性樹脂に
含まれる還元剤がそれぞれの突起電極により破砕され、
それぞれの突起電極の表面に付着する酸化物が除去され
る作用を有する。
製造方法は、第一の半導体装置の突起電極と、第二の半
導体装置又は配線基板上の基板電極を接触させる工程
と、還元剤が混入された絶縁性樹脂を第一の半導体装置
の突起電極及び／または第二の半導体装置または配線基
板の基板電極に塗布する工程と、絶縁性樹脂を硬化する
工程を含むことを特徴とするものであり、絶縁性樹脂に
含まれる還元剤がそれぞれの突起電極により破砕され、
それぞれの突起電極の表面に付着する酸化物が除去され
る作用を有する。
【００３２】本発明の請求項２１に記載の半導体装置
は、互いの素子電極が電気的に接合されてなる第一及び
第二の半導体装置又は配線基板と、第一の半導体装置
と、第二の半導体装置又は配線基板の間に充填され、酸
化物を除去する還元剤を含む絶縁性樹脂層とを備えるこ
とを特徴とするものであり、互いの素子電極に付着する
酸化物が還元剤により除去された半導体装置を提供する
ことが可能となる。
は、互いの素子電極が電気的に接合されてなる第一及び
第二の半導体装置又は配線基板と、第一の半導体装置
と、第二の半導体装置又は配線基板の間に充填され、酸
化物を除去する還元剤を含む絶縁性樹脂層とを備えるこ
とを特徴とするものであり、互いの素子電極に付着する
酸化物が還元剤により除去された半導体装置を提供する
ことが可能となる。
【００３３】本発明の請求項２２に記載の半導体装置
は、半導体素子の能動面を被覆して形成され、半導体素
子の能動面に設けられた素子電極を臨ませた開口部を有
する保護層と、開口部の内部において素子電極を被覆す
るバリア層と、バリア層を被覆した拡散防止層と、拡散
防止層上に設けられ、素子電極及び前記バリア層よりも
硬度が低い突起電極とを備えた第一の半導体装置と、突
起電極と結合された電極を備えた第二の半導体装置と、
突起電極と電極との近傍に充填され、還元剤が混入され
てなる絶縁性樹脂とを備えることを特徴とするものであ
り、バリア層は保護層に形成された開口部内部のみに形
成されるため小型化に適した半導体装置を提供すること
ができるとともに、突起電極によって機械的ストレスは
吸収され、かつ還元剤により突起電極の表面に付着した
酸化物が除去された半導体装置を提供することが可能と
なる。
は、半導体素子の能動面を被覆して形成され、半導体素
子の能動面に設けられた素子電極を臨ませた開口部を有
する保護層と、開口部の内部において素子電極を被覆す
るバリア層と、バリア層を被覆した拡散防止層と、拡散
防止層上に設けられ、素子電極及び前記バリア層よりも
硬度が低い突起電極とを備えた第一の半導体装置と、突
起電極と結合された電極を備えた第二の半導体装置と、
突起電極と電極との近傍に充填され、還元剤が混入され
てなる絶縁性樹脂とを備えることを特徴とするものであ
り、バリア層は保護層に形成された開口部内部のみに形
成されるため小型化に適した半導体装置を提供すること
ができるとともに、突起電極によって機械的ストレスは
吸収され、かつ還元剤により突起電極の表面に付着した
酸化物が除去された半導体装置を提供することが可能と
なる。
【００３４】（実施例）図１は本発明の半導体装置の好
適な一実施例の断面図を示す。半導体素子３１の内部に
はトランジスタや配線、コンタクトなどの能動層３２が
設けられる。またこの半導体素子３１の能動面上にはＡ
ｌ電極などのような素子電極３３が３０μｍ程度の間隔
で形成されている。ここでの素子電極３３はＡｌ中に
０．５％のＣｕを混合させた材料からなり、０．６μｍ
程度の厚みを有するものである。しかしながら素子電極
３３の材料はＡｌを主成分とする電極のみに限られるこ
とはなく、Ｃｕを主成分とする電極などであっても差し
支えない。
適な一実施例の断面図を示す。半導体素子３１の内部に
はトランジスタや配線、コンタクトなどの能動層３２が
設けられる。またこの半導体素子３１の能動面上にはＡ
ｌ電極などのような素子電極３３が３０μｍ程度の間隔
で形成されている。ここでの素子電極３３はＡｌ中に
０．５％のＣｕを混合させた材料からなり、０．６μｍ
程度の厚みを有するものである。しかしながら素子電極
３３の材料はＡｌを主成分とする電極のみに限られるこ
とはなく、Ｃｕを主成分とする電極などであっても差し
支えない。
【００３５】また、この半導体素子３１の能動面上には
０．８μｍ程度の厚みのＳｉ窒化膜である保護層３４が
形成されている。さらに保護層３４には、１５μｍ程度
の内径を有し、かつ半導体素子３１の素子電極３３を露
出させる開口部が互いに離間して形成されている。この
保護層３４は低融点ガラスを用いたものを用いても差し
支えない。さらにそれぞれの開口部の内部には厚みが
０．３μｍ程度のＮｉめっき層がバリア層３５として素
子電極３３を被覆するように設けられている。さらに
０．５μｍ程度の厚みを有する拡散防止層３６がバリア
層３５を被覆するように設けられている。さらにこの拡
散防止層３６上には高さ１０μｍ程度の突起電極３７が
形成されている。
０．８μｍ程度の厚みのＳｉ窒化膜である保護層３４が
形成されている。さらに保護層３４には、１５μｍ程度
の内径を有し、かつ半導体素子３１の素子電極３３を露
出させる開口部が互いに離間して形成されている。この
保護層３４は低融点ガラスを用いたものを用いても差し
支えない。さらにそれぞれの開口部の内部には厚みが
０．３μｍ程度のＮｉめっき層がバリア層３５として素
子電極３３を被覆するように設けられている。さらに
０．５μｍ程度の厚みを有する拡散防止層３６がバリア
層３５を被覆するように設けられている。さらにこの拡
散防止層３６上には高さ１０μｍ程度の突起電極３７が
形成されている。
【００３６】ところで、この好適な実施例においては、
バリア層３５と拡散防止層３６との厚みの合計が保護層
３４の厚みとほぼ合致するようにしているが、バリア層
３５および拡散防止層３６が保護層３４の開口部内にの
み形成されていればよいので、バリア層３５及び拡散防
止層３６の厚みの合計が保護層３４の厚みよりも小とな
るようにしても差し支えない。しかしながら、バリア層
３５及び拡散防止層３６の厚みの合計が、保護層３４の
厚みとほぼ合致していると、配線基板への実装、あるい
は半導体装置同士の接合の場合に、接合状態が規制され
ることになって安定することが期待される。またさらに
バリア層３５、拡散防止層３６及び突起電極３７は、開
口部の内径と実質的に同じ径を有するように構成される
ことが好ましい。
バリア層３５と拡散防止層３６との厚みの合計が保護層
３４の厚みとほぼ合致するようにしているが、バリア層
３５および拡散防止層３６が保護層３４の開口部内にの
み形成されていればよいので、バリア層３５及び拡散防
止層３６の厚みの合計が保護層３４の厚みよりも小とな
るようにしても差し支えない。しかしながら、バリア層
３５及び拡散防止層３６の厚みの合計が、保護層３４の
厚みとほぼ合致していると、配線基板への実装、あるい
は半導体装置同士の接合の場合に、接合状態が規制され
ることになって安定することが期待される。またさらに
バリア層３５、拡散防止層３６及び突起電極３７は、開
口部の内径と実質的に同じ径を有するように構成される
ことが好ましい。
【００３７】このとき、突起電極３７はＡｌやＮｉより
も硬度の低い材料であるＩｎ等により形成されている。
このようにすると、後述するように、半導体装置を他の
電極に押圧した時に、バリア層や素子電極を介して能動
層に伝達される機械的ストレスが突起電極により吸収さ
れる。例えばＮｉのビッカース硬度は４５０〜５００Ｈ
ｖ程度、Ｉｎのビッカース硬度は１〜４Ｈｖ程度である
ので、Ｉｎよりなる突起電極３７が主として塑性変形
し、バリア層３５、素子電極３３を介して能動層３２に
伝達される機械的ストレスが減少される。
も硬度の低い材料であるＩｎ等により形成されている。
このようにすると、後述するように、半導体装置を他の
電極に押圧した時に、バリア層や素子電極を介して能動
層に伝達される機械的ストレスが突起電極により吸収さ
れる。例えばＮｉのビッカース硬度は４５０〜５００Ｈ
ｖ程度、Ｉｎのビッカース硬度は１〜４Ｈｖ程度である
ので、Ｉｎよりなる突起電極３７が主として塑性変形
し、バリア層３５、素子電極３３を介して能動層３２に
伝達される機械的ストレスが減少される。
【００３８】ここで拡散防止層３６は次のようにして形
成される。まずバリア層３５を構成するＮｉめっき膜上
に、図２に示すように０．１μｍ程度の厚みのＡｕのフ
ラッシュめっき膜である拡散防止層形成用膜３８を形成
する。Ａｕのビッカース硬度は３０〜４０Ｈｖ程度であ
る。この拡散防止層形成用膜３８上にＩｎからなる突起
電極３７を接続すると、ＡｕおよびＩｎの相互拡散によ
って厚みが０．５μｍ程度まで増大した金属間化合物で
あるＡｕＩｎ2が形成され、これが拡散防止層３６とな
る。
成される。まずバリア層３５を構成するＮｉめっき膜上
に、図２に示すように０．１μｍ程度の厚みのＡｕのフ
ラッシュめっき膜である拡散防止層形成用膜３８を形成
する。Ａｕのビッカース硬度は３０〜４０Ｈｖ程度であ
る。この拡散防止層形成用膜３８上にＩｎからなる突起
電極３７を接続すると、ＡｕおよびＩｎの相互拡散によ
って厚みが０．５μｍ程度まで増大した金属間化合物で
あるＡｕＩｎ2が形成され、これが拡散防止層３６とな
る。
【００３９】この拡散防止層３６は、Ｎｉ及びＩｎの相
互拡散を防止し、かつ、バリア層３５と突起電極３７と
の密着状態を確保するために形成されたものである。さ
らに、突起電極３７の材料はＩｎのみに限定されるもの
ではなく、素子電極３３及びバリア層３６よりも硬度が
低いものであればよく、また拡散防止層形成用膜３８は
Ａｕのみに限定されず、例えばＰｄやＩｎとＰｂの合金
等であってもよい。
互拡散を防止し、かつ、バリア層３５と突起電極３７と
の密着状態を確保するために形成されたものである。さ
らに、突起電極３７の材料はＩｎのみに限定されるもの
ではなく、素子電極３３及びバリア層３６よりも硬度が
低いものであればよく、また拡散防止層形成用膜３８は
Ａｕのみに限定されず、例えばＰｄやＩｎとＰｂの合金
等であってもよい。
【００４０】すなわち、本発明の好適な実施例による半
導体装置においては、バリア層３５及び拡散防止層３６
が保護層３４の開口部内にのみ形成されており、かつ突
起電極３７が拡散防止層３６を介した上でバリア層３５
に形成されている。このため、開口部の外側まで広がっ
たバリア層をエッチングによって形成する必要がなくな
り、突起電極３７のサイズ、並びに離間スペースを微細
化することが可能となる。本実施例の場合、開口部径は
１５μｍ、隣接する開口部同士の距離は３０μｍ程度と
することが可能である。また突起電極３７の硬度が素子
電極３３及びバリア層３５の硬度よりも低くなっている
ため、配線基板等に対する半導体装置の実装において、
突起電極３７を介した機械的ストレスが吸収され、能動
層３２まで伝達される可能性が減じられる。
導体装置においては、バリア層３５及び拡散防止層３６
が保護層３４の開口部内にのみ形成されており、かつ突
起電極３７が拡散防止層３６を介した上でバリア層３５
に形成されている。このため、開口部の外側まで広がっ
たバリア層をエッチングによって形成する必要がなくな
り、突起電極３７のサイズ、並びに離間スペースを微細
化することが可能となる。本実施例の場合、開口部径は
１５μｍ、隣接する開口部同士の距離は３０μｍ程度と
することが可能である。また突起電極３７の硬度が素子
電極３３及びバリア層３５の硬度よりも低くなっている
ため、配線基板等に対する半導体装置の実装において、
突起電極３７を介した機械的ストレスが吸収され、能動
層３２まで伝達される可能性が減じられる。
【００４１】次にかかる半導体装置の製造方法は図２の
側面図を参照して下記のように説明される。まず、スパ
ッタ法を利用してＡｌ等からなる素子電極３３のそれぞ
れが半導体素子３１の能動面３２上に離間した状態で形
成される。またＣＶＤ法を用いて半導体素子３１の能動
面３２上にＳｉ窒化膜の保護層３４が形成される。この
後、保護層３４の所定位置毎に素子電極３３を露出させ
る開口部が形成される。続いてこの開口部から露出した
素子電極３３上にバリア層３５として機能するＮｉめっ
き膜が無電解めっき法によって形成される。さらに、拡
散防止層３６を形成するための拡散防止層形成用膜３８
となるＡｕのフラッシュめっき膜が無電解めっき法によ
りバリア層３５上に形成され、この拡散防止層形成用膜
３８上にＩｎからなる突起電極３７が形成される。この
Ｉｎからなる突起電極３７を半導体素子に転写する工程
が図３（ａ）〜（ｃ）を参照しながら以下に説明され
る。
側面図を参照して下記のように説明される。まず、スパ
ッタ法を利用してＡｌ等からなる素子電極３３のそれぞ
れが半導体素子３１の能動面３２上に離間した状態で形
成される。またＣＶＤ法を用いて半導体素子３１の能動
面３２上にＳｉ窒化膜の保護層３４が形成される。この
後、保護層３４の所定位置毎に素子電極３３を露出させ
る開口部が形成される。続いてこの開口部から露出した
素子電極３３上にバリア層３５として機能するＮｉめっ
き膜が無電解めっき法によって形成される。さらに、拡
散防止層３６を形成するための拡散防止層形成用膜３８
となるＡｕのフラッシュめっき膜が無電解めっき法によ
りバリア層３５上に形成され、この拡散防止層形成用膜
３８上にＩｎからなる突起電極３７が形成される。この
Ｉｎからなる突起電極３７を半導体素子に転写する工程
が図３（ａ）〜（ｃ）を参照しながら以下に説明され
る。
【００４２】図３（ａ）に示されるように、加圧治具４
０は第一の半導体素子３１を把持する。半導体素子３１
にはバリア層３５として機能するＮｉめっき膜と、その
表面に加工された拡散防止層形成用膜３８として機能す
るＡｕのフラッシュめっき膜が形成されている。一方、
ＳｉＯ2基板５０上に形成されたＩＴＯ基板５１上に、
Ｉｎ塊５２が接着されている。さらにＩＴＯ基板５１上
には還元剤５３がＩｎ塊５２を被覆するように塗布され
る。
０は第一の半導体素子３１を把持する。半導体素子３１
にはバリア層３５として機能するＮｉめっき膜と、その
表面に加工された拡散防止層形成用膜３８として機能す
るＡｕのフラッシュめっき膜が形成されている。一方、
ＳｉＯ2基板５０上に形成されたＩＴＯ基板５１上に、
Ｉｎ塊５２が接着されている。さらにＩＴＯ基板５１上
には還元剤５３がＩｎ塊５２を被覆するように塗布され
る。
【００４３】Ｉｎ塊５３と拡散防止層形成用膜３８とが
位置あわせされたのち、半導体素子３１が加圧治具４０
によってＳｉＯ2基板５０に向けて押圧される。Ｉｎ塊
５２のＩＴＯ基板５１に対する密着性はあまり高くない
ので、Ｉｎ塊５２は容易に半導体素子３１に転写され
る。また、Ｉｎの硬度は低いので、図３（ｂ）に示すご
とく、その形状は歪んだものとなる。さらに還元剤５３
の一部も半導体素子３１に転写される。
位置あわせされたのち、半導体素子３１が加圧治具４０
によってＳｉＯ2基板５０に向けて押圧される。Ｉｎ塊
５２のＩＴＯ基板５１に対する密着性はあまり高くない
ので、Ｉｎ塊５２は容易に半導体素子３１に転写され
る。また、Ｉｎの硬度は低いので、図３（ｂ）に示すご
とく、その形状は歪んだものとなる。さらに還元剤５３
の一部も半導体素子３１に転写される。
【００４４】こうして転写されたＩｎ塊５２は、加圧治
具４０によって加熱され、図３（ｃ）に図示されるよう
に半球状の突起となり、これが突起電極３７となる。そ
して、拡散防止層形成用膜３８とＩｎ塊５２が相互拡散
して、拡散防止層３６が形成される。このとき拡散防止
層形成用膜３８はＩｎ塊５２の全体に拡散することはな
い。従って突起電極３７の硬度はＩｎの硬度とほぼ変わ
りないと考えて良い。このため、突起電極３７の高さが
低くとも、突起電極３７の変形性能は損なわれることは
ない。
具４０によって加熱され、図３（ｃ）に図示されるよう
に半球状の突起となり、これが突起電極３７となる。そ
して、拡散防止層形成用膜３８とＩｎ塊５２が相互拡散
して、拡散防止層３６が形成される。このとき拡散防止
層形成用膜３８はＩｎ塊５２の全体に拡散することはな
い。従って突起電極３７の硬度はＩｎの硬度とほぼ変わ
りないと考えて良い。このため、突起電極３７の高さが
低くとも、突起電極３７の変形性能は損なわれることは
ない。
【００４５】このように還元剤５３を予め塗布した状態
でＩｎ塊５２を半導体装置３１に転写することにより、
Ｉｎ塊５２と拡散防止層形成用膜３８として作用するＡ
ｕフラッシュめっき層との間の酸化物が除去されて、Ｉ
ｎ塊５２とＡｕフラッシュめっき層との間の接続の信頼
性が向上する。また、成形された突起電極の表面を被膜
する酸化物が、還元剤を塗布しない場合に比べて、格段
に除去されているので、例えば突起電極と他の電極との
接続においても接続の信頼性が向上する。
でＩｎ塊５２を半導体装置３１に転写することにより、
Ｉｎ塊５２と拡散防止層形成用膜３８として作用するＡ
ｕフラッシュめっき層との間の酸化物が除去されて、Ｉ
ｎ塊５２とＡｕフラッシュめっき層との間の接続の信頼
性が向上する。また、成形された突起電極の表面を被膜
する酸化物が、還元剤を塗布しない場合に比べて、格段
に除去されているので、例えば突起電極と他の電極との
接続においても接続の信頼性が向上する。
【００４６】次に図１に示す半導体装置を用いて、一対
の半導体装置を接合することも可能であり、この場合同
一機能を有する単体の半導体装置よりも小型化され、か
つ専有面積が小さい半導体装置の組み合わせを得ること
が可能である。一対の半導体装置を接合する場合には、
これらの半導体装置が外圧によって互いに押圧される。
この時の圧力が素子電極３３、バリア層３５等を介して
半導体素子３１の能動面３２に伝達されることになる。
ところが、本発明の半導体装置では開口部の径が直径１
５μｍ程度と非常に小さいため、従来の半導体装置に比
べて、能動面３２に単位面積当たりに加わる圧力が大き
くなり、その機械的ストレスによる影響が懸念される。
の半導体装置を接合することも可能であり、この場合同
一機能を有する単体の半導体装置よりも小型化され、か
つ専有面積が小さい半導体装置の組み合わせを得ること
が可能である。一対の半導体装置を接合する場合には、
これらの半導体装置が外圧によって互いに押圧される。
この時の圧力が素子電極３３、バリア層３５等を介して
半導体素子３１の能動面３２に伝達されることになる。
ところが、本発明の半導体装置では開口部の径が直径１
５μｍ程度と非常に小さいため、従来の半導体装置に比
べて、能動面３２に単位面積当たりに加わる圧力が大き
くなり、その機械的ストレスによる影響が懸念される。
【００４７】図４にはかかる問題点をも克服した半導体
装置の組み合わせの構成が示されている。図４において
は、一対の半導体装置が図示されているが、各々の半導
体装置の構造は図１に示した半導体装置と同一の構造を
有するので、図１に示す実施例と同等の部分には同じ番
号を付与し、その説明は適宜省略する。図４に示す半導
体装置の組み合わせは、一対の半導体装置のそれぞれの
突起電極３７同士が互いに接続されている。一対の半導
体装置のそれぞれの保護層３７間には絶縁性樹脂３９が
充填される。
装置の組み合わせの構成が示されている。図４において
は、一対の半導体装置が図示されているが、各々の半導
体装置の構造は図１に示した半導体装置と同一の構造を
有するので、図１に示す実施例と同等の部分には同じ番
号を付与し、その説明は適宜省略する。図４に示す半導
体装置の組み合わせは、一対の半導体装置のそれぞれの
突起電極３７同士が互いに接続されている。一対の半導
体装置のそれぞれの保護層３７間には絶縁性樹脂３９が
充填される。
【００４８】すなわち、かかる半導体装置の組み合わせ
において、各々の半導体装置は保護層３４に形成された
開口部、及び開口部内に設けられたバリア層３５及び拡
散防止層３６を有している。そして各々の半導体装置は
素子電極３３及びバリア層３５よりも硬度が低い突起電
極３７を共有して、相互に接続されている。かかる半導
体装置の組み合わせは以下の示す製造方法に従って作製
される。
において、各々の半導体装置は保護層３４に形成された
開口部、及び開口部内に設けられたバリア層３５及び拡
散防止層３６を有している。そして各々の半導体装置は
素子電極３３及びバリア層３５よりも硬度が低い突起電
極３７を共有して、相互に接続されている。かかる半導
体装置の組み合わせは以下の示す製造方法に従って作製
される。
【００４９】まず、図１に示される半導体装置が１組準
備される。そして各々の半導体装置の突起電極３７同士
が互いに位置合わせされ、すくなくともいずれか一方の
半導体装置の保護層３４上にエポキシ樹脂などの絶縁性
樹脂３９が所要量塗布される。その後一方の半導体装置
が他方に対して押圧され、かつ加熱されることによって
突起電極３７同士が固着されるとともに、絶縁性樹脂３
９が硬化される。このプロセスにより主として突起電極
３７が塑性変形し、加えられる外圧がバリア層３５や素
子電極３３を介して能動層３２に伝わる影響が減じられ
る。またそれぞれの半導体装置の反りや、それぞれの突
起電極３７の高さのばらつきも吸収される。
備される。そして各々の半導体装置の突起電極３７同士
が互いに位置合わせされ、すくなくともいずれか一方の
半導体装置の保護層３４上にエポキシ樹脂などの絶縁性
樹脂３９が所要量塗布される。その後一方の半導体装置
が他方に対して押圧され、かつ加熱されることによって
突起電極３７同士が固着されるとともに、絶縁性樹脂３
９が硬化される。このプロセスにより主として突起電極
３７が塑性変形し、加えられる外圧がバリア層３５や素
子電極３３を介して能動層３２に伝わる影響が減じられ
る。またそれぞれの半導体装置の反りや、それぞれの突
起電極３７の高さのばらつきも吸収される。
【００５０】この実施例においては、一対の半導体装置
の一方を配線基板に置き換えることも可能である。すな
わち、配線基板上の基板電極と半導体装置とが半導体装
置に形成された突起電極により接合される。図５は半導
体装置の組み合わせの他の製造方法を示す。図５の実施
例においては、図１の実施例に示す半導体装置（これを
ｘとする）と、図１の実施例に示す半導体装置のうち拡
散防止層３６及び突起電極３７を除いた構成を有するサ
ブ半導体装置（これをｙとする）が準備される。ただし
サブ半導体装置ｙのバリア層３５上には拡散防止層形成
用膜３８が形成されているものとする。このような半導
体装置ｘの突起電極３７とサブ半導体装置ｙの拡散防止
層形成用膜３８とが位置あわせされる。次いで半導体装
置ｘあるいはサブ半導体装置ｙの少なくともいずれか一
方の保護層３４上に絶縁性樹脂３９が塗布される。この
実施例においては、サブ半導体装置ｙの保護層３４上に
絶縁性樹脂３９が塗布される。
の一方を配線基板に置き換えることも可能である。すな
わち、配線基板上の基板電極と半導体装置とが半導体装
置に形成された突起電極により接合される。図５は半導
体装置の組み合わせの他の製造方法を示す。図５の実施
例においては、図１の実施例に示す半導体装置（これを
ｘとする）と、図１の実施例に示す半導体装置のうち拡
散防止層３６及び突起電極３７を除いた構成を有するサ
ブ半導体装置（これをｙとする）が準備される。ただし
サブ半導体装置ｙのバリア層３５上には拡散防止層形成
用膜３８が形成されているものとする。このような半導
体装置ｘの突起電極３７とサブ半導体装置ｙの拡散防止
層形成用膜３８とが位置あわせされる。次いで半導体装
置ｘあるいはサブ半導体装置ｙの少なくともいずれか一
方の保護層３４上に絶縁性樹脂３９が塗布される。この
実施例においては、サブ半導体装置ｙの保護層３４上に
絶縁性樹脂３９が塗布される。
【００５１】引き続いて半導体装置ｘあるいはサブ半導
体装置ｙの少なくともいずれか一方が他方に対して加圧
され、かつ加熱される。するとサブ半導体装置ｙの拡散
防止層形成用膜３８と半導体装置ｘの突起電極３７とが
相互拡散し、厚みの増加した拡散防止層３６がサブ半導
体装置ｙのバリア層３５上に形成される。そして半導体
装置ｘ及びサブ半導体装置ｙは突起電極３７によって互
いに固着され、さらに絶縁性樹脂３９が硬化されること
によって、半導体装置ｘおよびサブ半導体装置ｙが一体
化される。
体装置ｙの少なくともいずれか一方が他方に対して加圧
され、かつ加熱される。するとサブ半導体装置ｙの拡散
防止層形成用膜３８と半導体装置ｘの突起電極３７とが
相互拡散し、厚みの増加した拡散防止層３６がサブ半導
体装置ｙのバリア層３５上に形成される。そして半導体
装置ｘ及びサブ半導体装置ｙは突起電極３７によって互
いに固着され、さらに絶縁性樹脂３９が硬化されること
によって、半導体装置ｘおよびサブ半導体装置ｙが一体
化される。
【００５２】なお、サブ半導体装置ｙに代えて、拡散防
止層形成用膜３８が施された電極を有する他の電気装
置、例えば配線基板なども上記実施例に適用され得る。
次に、半導体装置の組み合わせのさらに他の一実施例の
構造が以下に説明される。図６においては説明の簡略化
の都合上、使用される半導体装置の構成として、半導体
素子３１、素子電極３３及び突起電極３７のみが図示さ
れるが、図１に図示される半導体装置の構成を適用する
ことも可能である。
止層形成用膜３８が施された電極を有する他の電気装
置、例えば配線基板なども上記実施例に適用され得る。
次に、半導体装置の組み合わせのさらに他の一実施例の
構造が以下に説明される。図６においては説明の簡略化
の都合上、使用される半導体装置の構成として、半導体
素子３１、素子電極３３及び突起電極３７のみが図示さ
れるが、図１に図示される半導体装置の構成を適用する
ことも可能である。
【００５３】まず、第一の半導体素子３１ａの表面には
第一の突起電極３７ａが形成され、一方第二の半導体素
子３１ｂの表面には第二の突起電極３７ｂが形成されて
いる。これら第一の突起電極３７ａ及び第二の突起電極
３７ｂはそれぞれ電気的に接続されている。さらに第一
の半導体素子３１ａと第二の半導体素子３１ｂとの間に
は絶縁性樹脂３９が充填されている。ここで第二の突起
電極３７ｂは第一の突起電極３７ａよりも硬度が低く、
さらに好ましくは面積が大きく形成されている。例えば
第一の突起電極３７ａはＮｉにＡｕ層を形成したものが
用いられ、第二の突起電極３７ｂはＮｉにＡｕ層を形成
した後、さらにＩｎを形成したものが用いられる。Ｉｎ
のビッカース硬度は１〜４Ｈｖ程度と非常に低いため、
第一の突起電極３７ａと第二の突起電極３７ｂを当接さ
せると、第一の突起電極３７ａの少なくとも一部、例え
ば先端部が第二の突起電極３７ｂに埋没する。このよう
に第一の突起電極３７ａが第二の突起電極３７ｂに埋没
するためには、第二の突起電極３７ｂのビッカース硬度
が１〜２０Ｈｖ程度であればよく、このためには第二の
突起電極３７ｂとしてＩｎのみならずＩｎを主成分とし
た合金や、Ｐｂ及びＰｂを主成分とする合金が適してい
る。また第一の突起電極３７ａの材料としてはＡｕ，Ｐ
ｄ，Ｐｔ，Ｃｕ及びこれらを主成分とする合金が適して
いる。
第一の突起電極３７ａが形成され、一方第二の半導体素
子３１ｂの表面には第二の突起電極３７ｂが形成されて
いる。これら第一の突起電極３７ａ及び第二の突起電極
３７ｂはそれぞれ電気的に接続されている。さらに第一
の半導体素子３１ａと第二の半導体素子３１ｂとの間に
は絶縁性樹脂３９が充填されている。ここで第二の突起
電極３７ｂは第一の突起電極３７ａよりも硬度が低く、
さらに好ましくは面積が大きく形成されている。例えば
第一の突起電極３７ａはＮｉにＡｕ層を形成したものが
用いられ、第二の突起電極３７ｂはＮｉにＡｕ層を形成
した後、さらにＩｎを形成したものが用いられる。Ｉｎ
のビッカース硬度は１〜４Ｈｖ程度と非常に低いため、
第一の突起電極３７ａと第二の突起電極３７ｂを当接さ
せると、第一の突起電極３７ａの少なくとも一部、例え
ば先端部が第二の突起電極３７ｂに埋没する。このよう
に第一の突起電極３７ａが第二の突起電極３７ｂに埋没
するためには、第二の突起電極３７ｂのビッカース硬度
が１〜２０Ｈｖ程度であればよく、このためには第二の
突起電極３７ｂとしてＩｎのみならずＩｎを主成分とし
た合金や、Ｐｂ及びＰｂを主成分とする合金が適してい
る。また第一の突起電極３７ａの材料としてはＡｕ，Ｐ
ｄ，Ｐｔ，Ｃｕ及びこれらを主成分とする合金が適して
いる。
【００５４】次に上記の半導体装置の組み合わせの製造
方法が以下に説明される。図７は第一及び第二の突起電
極３７ａ、３７ｂ同士の位置あわせ工程を示す側面図で
ある。この実施例においては第一の突起電極３７ａとし
て、寸法径が５〜２０μｍの電極上に無電解めっき法に
よりＮｉを３〜５μｍ、Ａｕを０．２〜２μｍ形成した
ものが用いられ、一方第二の突起電極３７ｂとして、寸
法径が２０〜１００μｍの電極上に無電解めっき法によ
りＮｉを２μｍ、Ａｕを０．２μｍ形成した後、Ｉｎを
転写やディッピングによって３〜５μｍ形成したものが
用いられる。加圧治具４０は第一の半導体素子３１ａを
吸着する吸着装置（図示せず）を有し、この吸着装置は
第一の半導体素子３１ａを吸着する。加圧治具４０はこ
うして第一の半導体素子３１ａを吸着したまま第一の半
導体素子３１ａを搬送し、第一の突起電極３７ａと第二
の突起電極３７ｂを位置あわせする。
方法が以下に説明される。図７は第一及び第二の突起電
極３７ａ、３７ｂ同士の位置あわせ工程を示す側面図で
ある。この実施例においては第一の突起電極３７ａとし
て、寸法径が５〜２０μｍの電極上に無電解めっき法に
よりＮｉを３〜５μｍ、Ａｕを０．２〜２μｍ形成した
ものが用いられ、一方第二の突起電極３７ｂとして、寸
法径が２０〜１００μｍの電極上に無電解めっき法によ
りＮｉを２μｍ、Ａｕを０．２μｍ形成した後、Ｉｎを
転写やディッピングによって３〜５μｍ形成したものが
用いられる。加圧治具４０は第一の半導体素子３１ａを
吸着する吸着装置（図示せず）を有し、この吸着装置は
第一の半導体素子３１ａを吸着する。加圧治具４０はこ
うして第一の半導体素子３１ａを吸着したまま第一の半
導体素子３１ａを搬送し、第一の突起電極３７ａと第二
の突起電極３７ｂを位置あわせする。
【００５５】図８は第一及び第二の突起電極３７ａ、３
７ｂの接続工程を示す側面図である。加圧治具４０を用
いて、一つの突起電極あたり５ｇ以下の荷重で第一の突
起電極３７ａ及び／又は第二の突起電極３７ｂが加圧さ
れ、接続される。このとき第二の突起電極３７ｂの主た
る成分であるＩｎはビッカース硬度は１〜４Ｈｖ程度と
非常に柔らかく、一方第一の突起電極３７ａを構成する
Ｎｉのビッカース硬度は４５０〜５００Ｈｖ、Ａｕのビ
ッカース硬度は４０〜５０Ｈｖと硬いため、第一の突起
電極３７ａの少なくとも一部、例えば先端部は容易に第
二の突起電極３７ｂに埋没され、電気的な接続が得られ
る。このとき、好ましくは第一の突起電極３７ａは第二
の突起電極３７ｂに２〜４μｍ埋没する。
７ｂの接続工程を示す側面図である。加圧治具４０を用
いて、一つの突起電極あたり５ｇ以下の荷重で第一の突
起電極３７ａ及び／又は第二の突起電極３７ｂが加圧さ
れ、接続される。このとき第二の突起電極３７ｂの主た
る成分であるＩｎはビッカース硬度は１〜４Ｈｖ程度と
非常に柔らかく、一方第一の突起電極３７ａを構成する
Ｎｉのビッカース硬度は４５０〜５００Ｈｖ、Ａｕのビ
ッカース硬度は４０〜５０Ｈｖと硬いため、第一の突起
電極３７ａの少なくとも一部、例えば先端部は容易に第
二の突起電極３７ｂに埋没され、電気的な接続が得られ
る。このとき、好ましくは第一の突起電極３７ａは第二
の突起電極３７ｂに２〜４μｍ埋没する。
【００５６】図９は第一の半導体素子３１ａと第二の半
導体素子３１ｂとの間に絶縁性樹脂３９を充填する工程
を示す側面図である。この工程では第一の半導体素子３
１ａと第二の半導体素子３１ｂとの間に作用する毛細管
現象を利用して絶縁性樹脂３９が充填される。
導体素子３１ｂとの間に絶縁性樹脂３９を充填する工程
を示す側面図である。この工程では第一の半導体素子３
１ａと第二の半導体素子３１ｂとの間に作用する毛細管
現象を利用して絶縁性樹脂３９が充填される。
【００５７】図１０は絶縁性樹脂３９を硬化させる工程
を示す側面図である。接続した第一の半導体素子３１ａ
及び第二の半導体素子３１ｂの好ましくは斜め上方よ
り、紫外線ランプ４１により紫外線が照射される。図１
１は加圧治具４０による加圧、及び紫外線ランプ４１に
よる紫外線の照射を除去する工程を示す側面図である。
加圧及び紫外線の照射が除去されると、図６に示した一
対の半導体素子の組み合わせが形成される。
を示す側面図である。接続した第一の半導体素子３１ａ
及び第二の半導体素子３１ｂの好ましくは斜め上方よ
り、紫外線ランプ４１により紫外線が照射される。図１
１は加圧治具４０による加圧、及び紫外線ランプ４１に
よる紫外線の照射を除去する工程を示す側面図である。
加圧及び紫外線の照射が除去されると、図６に示した一
対の半導体素子の組み合わせが形成される。
【００５８】この好適な実施例によれば、第二の突起電
極３７ｂが第一の突起電極３７ａより面積が大きく、か
つ硬度が低いので、第一の突起電極３７ａの先端部が第
二の突起電極３７ｂに埋没され、低温、低荷重での接続
が可能となる。このため、従来行われていた高温、高荷
重による一対の半導体素子の接合方法を用いた場合に懸
念される、それぞれの半導体素子の特性劣化を招く恐れ
が少なくなり、信頼性の高い半導体素子の組み合わせを
提供することが可能となる。また第一の突起電極３７ａ
が第二の突起電極３７ｂに埋没されて接続されるので、
安定した接続が期待できる。
極３７ｂが第一の突起電極３７ａより面積が大きく、か
つ硬度が低いので、第一の突起電極３７ａの先端部が第
二の突起電極３７ｂに埋没され、低温、低荷重での接続
が可能となる。このため、従来行われていた高温、高荷
重による一対の半導体素子の接合方法を用いた場合に懸
念される、それぞれの半導体素子の特性劣化を招く恐れ
が少なくなり、信頼性の高い半導体素子の組み合わせを
提供することが可能となる。また第一の突起電極３７ａ
が第二の突起電極３７ｂに埋没されて接続されるので、
安定した接続が期待できる。
【００５９】次にさらなる半導体装置の組み合わせの製
造方法が以下に記述される。この実施例における第一の
突起電極３７ａはＮｉを形成したものが使用され、第二
の突起電極３７ｂはＮｉおよびＡｕを形成したあと、Ｉ
ｎ−Ｓｎ合金を形成したものが使用される。より詳しく
は、第一の突起電極３７ａは無電解めっき法によりＮｉ
を３μｍ形成したものが、また第二の突起電極３７ｂは
無電解めっき法によりＮｉを１μｍ、Ａｕを０．２μｍ
形成した後、Ｉｎ−Ｓｎ合金を転写やディッピングによ
り３〜５μｍ形成したものが用いられる。また第一の突
起電極３７ａの寸法径は５〜２０μｍ、第二の突起電極
３７ｂの寸法径は２０〜１００μｍ程度である。その他
の構成については図６に示した半導体装置の組み合わせ
と同じ構成が用いられる。
造方法が以下に記述される。この実施例における第一の
突起電極３７ａはＮｉを形成したものが使用され、第二
の突起電極３７ｂはＮｉおよびＡｕを形成したあと、Ｉ
ｎ−Ｓｎ合金を形成したものが使用される。より詳しく
は、第一の突起電極３７ａは無電解めっき法によりＮｉ
を３μｍ形成したものが、また第二の突起電極３７ｂは
無電解めっき法によりＮｉを１μｍ、Ａｕを０．２μｍ
形成した後、Ｉｎ−Ｓｎ合金を転写やディッピングによ
り３〜５μｍ形成したものが用いられる。また第一の突
起電極３７ａの寸法径は５〜２０μｍ、第二の突起電極
３７ｂの寸法径は２０〜１００μｍ程度である。その他
の構成については図６に示した半導体装置の組み合わせ
と同じ構成が用いられる。
【００６０】図１２に示されるように、第一の半導体素
子３１ａと第二の半導体素子３１ｂのそれぞれの突起電
極３７ａ及び３７ｂは加圧治具４０によって接触され
る。図１３は第一及び第二の半導体素子の少なくともい
ずれか一方、例えば第二の半導体素子３１ａ上に紫外線
硬化型の絶縁性樹脂３９を塗布する工程を示す側面図で
ある。すなわちこの工程においては第一の半導体素子３
１ａおよび第二の半導体素子３１ｂを接続する前に絶縁
性樹脂３９が少なくとも一方の半導体素子上に塗布され
る。図１４は第一の突起電極３７ａ及び第二の突起電極
３７ｂの接続及び紫外線を照射する工程を示す側面図で
ある。すなわち加圧治具４０を用いて一つの突起電極あ
たり５ｇ以下の荷重で第一及び第二の突起電極が加圧さ
れることにより第一の突起電極３７ａの先端部は第二の
突起電極３７ｂに２μｍ程度埋没する。その後紫外線ラ
ンプ４１によって紫外線が照射され、絶縁性樹脂３９が
硬化される。図１５は加圧治具４０と紫外線ランプ４１
を除去する工程を説明するための側面図である。以上の
工程により第一の半導体素子３１ａと第二の半導体素子
３１ｂは相互に接続される。
子３１ａと第二の半導体素子３１ｂのそれぞれの突起電
極３７ａ及び３７ｂは加圧治具４０によって接触され
る。図１３は第一及び第二の半導体素子の少なくともい
ずれか一方、例えば第二の半導体素子３１ａ上に紫外線
硬化型の絶縁性樹脂３９を塗布する工程を示す側面図で
ある。すなわちこの工程においては第一の半導体素子３
１ａおよび第二の半導体素子３１ｂを接続する前に絶縁
性樹脂３９が少なくとも一方の半導体素子上に塗布され
る。図１４は第一の突起電極３７ａ及び第二の突起電極
３７ｂの接続及び紫外線を照射する工程を示す側面図で
ある。すなわち加圧治具４０を用いて一つの突起電極あ
たり５ｇ以下の荷重で第一及び第二の突起電極が加圧さ
れることにより第一の突起電極３７ａの先端部は第二の
突起電極３７ｂに２μｍ程度埋没する。その後紫外線ラ
ンプ４１によって紫外線が照射され、絶縁性樹脂３９が
硬化される。図１５は加圧治具４０と紫外線ランプ４１
を除去する工程を説明するための側面図である。以上の
工程により第一の半導体素子３１ａと第二の半導体素子
３１ｂは相互に接続される。
【００６１】この好適な実施例によれば、第一の突起電
極３７ａと第二の突起電極３７ｂとを接続するより前に
絶縁性樹脂３９が塗布され、接続後に紫外線によって絶
縁性樹脂３９が硬化される。従って、絶縁性樹脂３９を
第一の半導体素子３１ａと第二の半導体素子３１ｂとの
間に容易に介在させることが可能となる。以上の様に一
対の半導体素子を積層して得られる半導体素子の組み合
わせにおいては、突起電極の表面に付着した酸化物を除
去するため、還元剤としての還元剤、例えばアビエチン
酸を主成分とする還元剤を用いて、予め突起電極の表面
を被覆する酸化物を除去することが好ましい。
極３７ａと第二の突起電極３７ｂとを接続するより前に
絶縁性樹脂３９が塗布され、接続後に紫外線によって絶
縁性樹脂３９が硬化される。従って、絶縁性樹脂３９を
第一の半導体素子３１ａと第二の半導体素子３１ｂとの
間に容易に介在させることが可能となる。以上の様に一
対の半導体素子を積層して得られる半導体素子の組み合
わせにおいては、突起電極の表面に付着した酸化物を除
去するため、還元剤としての還元剤、例えばアビエチン
酸を主成分とする還元剤を用いて、予め突起電極の表面
を被覆する酸化物を除去することが好ましい。
【００６２】酸化物を除去するために使用される還元剤
は、半導体装置の組み合わせ工程を完了した後で洗浄さ
れるか、あるいは加熱によって揮発する還元剤を排出す
る必要がある。ところが本発明によって実装効率を高め
られた半導体装置においては、突起電極の高さやピッチ
が小さくなり、こうした還元剤の洗浄工程や排出工程を
十分に行うために、比較的長い時間を要していた。
は、半導体装置の組み合わせ工程を完了した後で洗浄さ
れるか、あるいは加熱によって揮発する還元剤を排出す
る必要がある。ところが本発明によって実装効率を高め
られた半導体装置においては、突起電極の高さやピッチ
が小さくなり、こうした還元剤の洗浄工程や排出工程を
十分に行うために、比較的長い時間を要していた。
【００６３】このため本発明では、一対の半導体装置の
接続に当たって使用される絶縁性樹脂として、還元剤が
混入された絶縁性樹脂を用いることでこうした欠点を克
服することが可能となる。図１６は例えば図３で示した
本発明にかかる半導体装置を配線基板２５にフェイスダ
ウンボンディング法で実装した構成を示す側面図であ
る。なおここでの突起電極３７はＳｎ−Ｐｂ系半田など
の低融点金属からなるものとし、１０μｍ以下の高さを
有するものであり、素子電極３３上に電解メッキや蒸着
などの方法で形成されているものとする。
接続に当たって使用される絶縁性樹脂として、還元剤が
混入された絶縁性樹脂を用いることでこうした欠点を克
服することが可能となる。図１６は例えば図３で示した
本発明にかかる半導体装置を配線基板２５にフェイスダ
ウンボンディング法で実装した構成を示す側面図であ
る。なおここでの突起電極３７はＳｎ−Ｐｂ系半田など
の低融点金属からなるものとし、１０μｍ以下の高さを
有するものであり、素子電極３３上に電解メッキや蒸着
などの方法で形成されているものとする。
【００６４】一方配線基板２５はガラスセラミック基板
などであり、配線基板２５の表面には基板電極２７が形
成されている。ここでは基板電極２７はＣｕやＮｉから
なる金属膜の表面上を、数μｍ程度の膜厚のＳｎ−Ｐｂ
系半田で被覆したものが用いられる。半導体装置３１の
保護層３４と、配線基板２５との間には絶縁性樹脂３９
が充填されている。この絶縁性樹脂３９は１５００ｃ．
ｐ．ｓ．程度の粘度を有するエポキシ樹脂のような熱硬
化性樹脂であるとともに、その内部に酸化物を除去する
ための還元剤であるところの、例えばアビエチン酸を主
成分とする還元剤４２が混入されている。そして突起電
極３７と基板電極２７とが互いに導通接続されている。
この時、突起電極３７と基板電極２７によって還元剤４
２が破砕され、突起電極３７あるいは基板電極２７の表
面を被覆していた酸化物は、還元剤４２の破砕、分散に
伴って除去される。
などであり、配線基板２５の表面には基板電極２７が形
成されている。ここでは基板電極２７はＣｕやＮｉから
なる金属膜の表面上を、数μｍ程度の膜厚のＳｎ−Ｐｂ
系半田で被覆したものが用いられる。半導体装置３１の
保護層３４と、配線基板２５との間には絶縁性樹脂３９
が充填されている。この絶縁性樹脂３９は１５００ｃ．
ｐ．ｓ．程度の粘度を有するエポキシ樹脂のような熱硬
化性樹脂であるとともに、その内部に酸化物を除去する
ための還元剤であるところの、例えばアビエチン酸を主
成分とする還元剤４２が混入されている。そして突起電
極３７と基板電極２７とが互いに導通接続されている。
この時、突起電極３７と基板電極２７によって還元剤４
２が破砕され、突起電極３７あるいは基板電極２７の表
面を被覆していた酸化物は、還元剤４２の破砕、分散に
伴って除去される。
【００６５】この還元剤４２は市販されている無洗浄タ
イプの還元剤を２００℃程度の温度に保たれた活性雰囲
気中に噴霧した上で急冷することによって少なくとも外
表面を硬化した塊状となったものでる。あるいは塊状と
なった還元剤４２の外表面をエポキシ樹脂などの絶縁樹
脂や、ポリイミドなどの熱可塑性樹脂で被覆したもの、
あるいは、粉末状や液体状とされた還元剤４２を絶縁樹
脂や熱可塑性樹脂からなるカプセル中に封入したものな
どが還元剤４２として適用できる。そして還元剤４２の
外表面を絶縁性樹脂３９と同質の絶縁性樹脂で被覆して
おいたり、絶縁性樹脂３９と同質のカプセル中に還元剤
４２を封入しておけば、還元剤４２と絶縁性樹脂３９と
の間の密着性が高まり、半導体装置を配線基板に実装す
る場合に加えられる加圧力が少なくてすむ。
イプの還元剤を２００℃程度の温度に保たれた活性雰囲
気中に噴霧した上で急冷することによって少なくとも外
表面を硬化した塊状となったものでる。あるいは塊状と
なった還元剤４２の外表面をエポキシ樹脂などの絶縁樹
脂や、ポリイミドなどの熱可塑性樹脂で被覆したもの、
あるいは、粉末状や液体状とされた還元剤４２を絶縁樹
脂や熱可塑性樹脂からなるカプセル中に封入したものな
どが還元剤４２として適用できる。そして還元剤４２の
外表面を絶縁性樹脂３９と同質の絶縁性樹脂で被覆して
おいたり、絶縁性樹脂３９と同質のカプセル中に還元剤
４２を封入しておけば、還元剤４２と絶縁性樹脂３９と
の間の密着性が高まり、半導体装置を配線基板に実装す
る場合に加えられる加圧力が少なくてすむ。
【００６６】また絶縁性樹脂３９に混入される還元剤４
２の配合比率は４０〜８０体積％の範囲とされる。これ
はこの範囲内であれば、互いに当接しあう突起電極３７
と基板電極２７との間に還元剤４２が存在する確率が極
めて高くなるからである。一方、配合比率が４０体積％
未満である場合には還元剤４２が少量過ぎて酸化物の十
分な除去効果が期待できず、また配合比率が８０体積％
を越える場合には絶縁性樹脂３９による十分な保護効果
が得られないことが予測される。
２の配合比率は４０〜８０体積％の範囲とされる。これ
はこの範囲内であれば、互いに当接しあう突起電極３７
と基板電極２７との間に還元剤４２が存在する確率が極
めて高くなるからである。一方、配合比率が４０体積％
未満である場合には還元剤４２が少量過ぎて酸化物の十
分な除去効果が期待できず、また配合比率が８０体積％
を越える場合には絶縁性樹脂３９による十分な保護効果
が得られないことが予測される。
【００６７】図１７（ａ）及び図１７（ｂ）はそれぞれ
半導体装置を配線基板に実装する工程を示すための側面
図である。図１７（ａ）に図示されるように、半導体素
子３１と配線基板２５とが互いに対向して配置され、さ
らに突起電極３７と基板電極２７とが位置あわせされ
る。そして塊状などの還元剤４２が混入された熱硬化性
の絶縁樹脂３９が滴下等の方法で配線基板２５上に塗布
される。引き続き図１７（ｂ）に示されるように、半導
体素子３１が加圧されて配線基板２５に押しつけられ、
突起電極３７と基板電極２７とが当接される。このとき
絶縁樹脂３９に混入された塊状の還元剤４２は突起電極
３７と基板電極２７によって挟み込まれ、破砕される。
破砕された還元剤４２は突起電極３７や基板電極２７の
表面上に分散し、酸化物を除去することが可能となる。
半導体装置を配線基板に実装する工程を示すための側面
図である。図１７（ａ）に図示されるように、半導体素
子３１と配線基板２５とが互いに対向して配置され、さ
らに突起電極３７と基板電極２７とが位置あわせされ
る。そして塊状などの還元剤４２が混入された熱硬化性
の絶縁樹脂３９が滴下等の方法で配線基板２５上に塗布
される。引き続き図１７（ｂ）に示されるように、半導
体素子３１が加圧されて配線基板２５に押しつけられ、
突起電極３７と基板電極２７とが当接される。このとき
絶縁樹脂３９に混入された塊状の還元剤４２は突起電極
３７と基板電極２７によって挟み込まれ、破砕される。
破砕された還元剤４２は突起電極３７や基板電極２７の
表面上に分散し、酸化物を除去することが可能となる。
【００６８】さらに突起電極３７と基板電極２７とを互
いに当接させながら半導体素子３１を加熱すると、突起
電極３７と基板電極２７とは金属拡散によって物理的か
つ電気的に接続される。また突起電極３７と基板電極２
７との間に塗布された絶縁性樹脂３９も同時に硬化させ
られる。なお、この製造方法においては、半導体素子３
１に圧力が加えられた状態で加熱されるようにしている
が、予め絶縁性樹脂３９の粘度や粘着性を高めておけ
ば、半導体素子３１への加圧を続ける必要はなく、また
半導体素子３１のみならず配線基板２５を同時に加熱し
てもよい。また絶縁性樹脂３９に混入される還元剤とし
ての還元剤４２は塊状である必要はなく、絶縁性樹脂や
熱可塑性樹脂製のカプセル中に粉末状や液体状にされた
還元剤を混入したものであってもかまわない。
いに当接させながら半導体素子３１を加熱すると、突起
電極３７と基板電極２７とは金属拡散によって物理的か
つ電気的に接続される。また突起電極３７と基板電極２
７との間に塗布された絶縁性樹脂３９も同時に硬化させ
られる。なお、この製造方法においては、半導体素子３
１に圧力が加えられた状態で加熱されるようにしている
が、予め絶縁性樹脂３９の粘度や粘着性を高めておけ
ば、半導体素子３１への加圧を続ける必要はなく、また
半導体素子３１のみならず配線基板２５を同時に加熱し
てもよい。また絶縁性樹脂３９に混入される還元剤とし
ての還元剤４２は塊状である必要はなく、絶縁性樹脂や
熱可塑性樹脂製のカプセル中に粉末状や液体状にされた
還元剤を混入したものであってもかまわない。
【００６９】このようにすると、従来では配線基板の表
面上に塗布した還元剤を洗浄あるいは揮発させた後で絶
縁性樹脂が充填されていたのに対し、上記した好適な実
施例においては、還元剤の洗浄あるいは揮発作業工程が
不要になる。また、洗浄にともなう機械的ストレスが突
起電極に加わることもなく、さらに揮発成分を排出する
排出用の間隙を設ける必要もなくなり、小型化された半
導体装置にとって特に有益である。
面上に塗布した還元剤を洗浄あるいは揮発させた後で絶
縁性樹脂が充填されていたのに対し、上記した好適な実
施例においては、還元剤の洗浄あるいは揮発作業工程が
不要になる。また、洗浄にともなう機械的ストレスが突
起電極に加わることもなく、さらに揮発成分を排出する
排出用の間隙を設ける必要もなくなり、小型化された半
導体装置にとって特に有益である。
【００７０】尚、以上説明した各実施例においては、発
明の趣旨を逸脱しない範囲で種々の応用が可能である。
明の趣旨を逸脱しない範囲で種々の応用が可能である。
【００７１】
【発明の効果】以上説明したように、本発明にかかる半
導体装置は、保護層の開口部内のみにバリア層及び拡散
防止層が形成されているので、突起電極のサイズ及びピ
ッチを微細化することが可能となる。また好ましくは突
起電極は素子電極及びバリア層よりも硬度が低いので、
かかる半導体装置の実装にあたって加えられる圧力によ
る機械的ストレスが半導体素子の能動層に伝達される危
険性が少なくなる。
導体装置は、保護層の開口部内のみにバリア層及び拡散
防止層が形成されているので、突起電極のサイズ及びピ
ッチを微細化することが可能となる。また好ましくは突
起電極は素子電極及びバリア層よりも硬度が低いので、
かかる半導体装置の実装にあたって加えられる圧力によ
る機械的ストレスが半導体素子の能動層に伝達される危
険性が少なくなる。
【００７２】また一対の半導体装置の組み合わせた構造
において、一方の突起電極が他方の突起電極に埋没され
得るよう硬度を異ならせているので、一対の半導体装置
の実装時の機械的ストレスが半導体素子の能動層に伝達
される危険性が少なくなる。さらに、半導体装置同士の
組み合わせ、あるいは半導体装置の配線基板への実装時
に用いられる絶縁性樹脂には、還元剤を混入させたの
で、還元剤の洗浄作業、あるいは揮発する還元剤の排出
過程を必要としないで半導体装置の組み合わせを提供す
ることが可能となる。
において、一方の突起電極が他方の突起電極に埋没され
得るよう硬度を異ならせているので、一対の半導体装置
の実装時の機械的ストレスが半導体素子の能動層に伝達
される危険性が少なくなる。さらに、半導体装置同士の
組み合わせ、あるいは半導体装置の配線基板への実装時
に用いられる絶縁性樹脂には、還元剤を混入させたの
で、還元剤の洗浄作業、あるいは揮発する還元剤の排出
過程を必要としないで半導体装置の組み合わせを提供す
ることが可能となる。
【図１】本発明にかかる半導体装置の一実施例の構成を
示す断面図
示す断面図
【図２】本発明にかかる半導体装置の製造工程の一実施
例を示す工程図
例を示す工程図
【図３】本発明にかかる半導体装置に突起電極を転写す
る工程を示す工程図
る工程を示す工程図
【図４】本発明にかかる半導体装置を用いた半導体装置
の組み合わせの一実施例を示す断面図
の組み合わせの一実施例を示す断面図
【図５】本発明にかかる、一対の半導体装置を接続する
工程の一実施例を示す工程図
工程の一実施例を示す工程図
【図６】さらに本発明にかかる、一対の半導体装置の組
み合わせの一実施例を示す断面図
み合わせの一実施例を示す断面図
【図７】本発明にかかる、一対の半導体装置の組み合わ
せを製造する工程の一実施例を示す工程図
せを製造する工程の一実施例を示す工程図
【図８】本発明にかかる、一対の半導体装置の組み合わ
せを製造する工程の一実施例を示す工程図
せを製造する工程の一実施例を示す工程図
【図９】本発明にかかる、一対の半導体装置の組み合わ
せを製造する工程の一実施例を示す工程図
せを製造する工程の一実施例を示す工程図
【図１０】本発明にかかる、一対の半導体装置の組み合
わせを製造する工程の一実施例を示す工程図
わせを製造する工程の一実施例を示す工程図
【図１１】本発明にかかる、一対の半導体装置の組み合
わせを製造する工程の一実施例を示す工程図
わせを製造する工程の一実施例を示す工程図
【図１２】本発明にかかる、一対の半導体装置の組み合
わせを製造する工程の他の一実施例を示す工程図
わせを製造する工程の他の一実施例を示す工程図
【図１３】本発明にかかる、一対の半導体装置の組み合
わせを製造する工程の他の一実施例を示す工程図
わせを製造する工程の他の一実施例を示す工程図
【図１４】本発明にかかる、一対の半導体装置の組み合
わせを製造する工程の他の一実施例を示す工程図
わせを製造する工程の他の一実施例を示す工程図
【図１５】本発明にかかる、一対の半導体装置の組み合
わせを製造する工程の他の一実施例を示す工程図
わせを製造する工程の他の一実施例を示す工程図
【図１６】本発明にかかる半導体装置と配線基板との接
続の一実施例を示す断面図
続の一実施例を示す断面図
【図１７】本発明にかかる半導体装置と配線基板との接
続工程の一実施例を示す工程図
続工程の一実施例を示す工程図
【図１８】従来の半導体装置の一例を示す断面図
【図１９】他の従来の半導体装置の一例を示す断面図
３１ 半導体素子
３２ 能動層
３３ 素子電極
３４ 保護層
３５ バリア層
３６ 拡散防止層
３７ 突起電極
３８ 拡散防止層形成用膜
３９ 絶縁性樹脂
４２ 還元剤
フロントページの続き
(72)発明者 河北 哲郎
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 藤本 博昭
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5F044 KK02 KK05 KK13 KK18 LL11
Claims (22)
- 【請求項１】 半導体素子の能動面を被覆して形成さ
れ、前記半導体素子の能動面に設けられた素子電極を臨
ませた開口部を有する保護層と、前記開口部の内部にお
いて前記素子電極を被覆するバリア層と、前記バリア層
を被覆した拡散防止層と、前記拡散防止層上に設けられ
た突起電極とを有することを特徴とする半導体装置。 - 【請求項２】 前記突起電極は前記素子電極及び前記バ
リア層よりも硬度の低い材料で形成されていることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 前記バリア層及び拡散防止層の厚みの合
計は、前記保護層の厚みとほぼ等しいことを特徴とする
請求項１記載の半導体装置。 - 【請求項４】 第一の突起電極を有する第一の半導体装
置と、前記第一の突起電極よりも硬度の低い第二の突起
電極を有する配線基板あるいは第二の半導体装置とを備
え、前記第一の突起電極の少なくとも一部が前記第二の
突起電極に埋没した構造を有することを特徴とする半導
体装置。 - 【請求項５】 前記第一の半導体装置と、前記第二の半
導体装置あるいは配線基板との間に介在する絶縁性樹脂
をさらに備えることを特徴とする請求項４記載の半導体
装置。 - 【請求項６】 前記第一及び／又は第二の半導体装置
は、半導体素子の能動面を被覆して形成され、前記半導
体素子の能動面に設けられた素子電極を臨ませた開口部
を有する保護層と、前記開口部の内部において前記素子
電極を被覆するバリア層と、前記バリア層を被覆した拡
散防止層とを備えることを特徴とする請求項４記載の半
導体装置。 - 【請求項７】 前記第一の突起電極は金、パラジウム、
白金、銅及びこれらを主成分とする合金のうちのいずれ
かであることを特徴とする請求項４記載の半導体装置。 - 【請求項８】 前記第二の突起電極は、インジウム、イ
ンジウムを主成分とする合金、鉛、鉛を主成分とする合
金のうちのいずれかであること特徴とする請求項４記載
の半導体装置。 - 【請求項９】 第一及び第二の半導体装置を備え、前記
第一及び第二の半導体装置のそれぞれは、半導体素子の
能動面を被覆して形成され、前記半導体素子の能動面に
設けられた素子電極を臨ませた開口部を有する保護層
と、前記開口部の内部において前記素子電極を被覆する
バリア層と、前記バリア層を被覆した拡散防止層とを備
えると共に、前記第一の半導体装置の拡散防止層と、前
記第二の半導体装置の拡散防止層との間を、突起電極に
て接合したことを特徴とする半導体装置。 - 【請求項１０】 前記突起電極は前記素子電極及び前記
バリア層よりも硬度の低い材料で形成されていることを
特徴とする請求項９記載の半導体装置。 - 【請求項１１】 前記第一及び第二の半導体装置との間
に介在する絶縁材をさらに備えることを特徴とする請求
項９記載の半導体装置。 - 【請求項１２】 前記絶縁材は、還元剤が混入された熱
硬化性の絶縁性樹脂であることを特徴とする請求項１１
記載の半導体装置。 - 【請求項１３】 前記還元剤の前記絶縁性樹脂に対する
配合比率は４０〜８０体積％であることを特徴とする請
求項１２記載の半導体装置。 - 【請求項１４】 半導体素子の能動面を被覆して形成さ
れた保護層の開口部から露出した素子電極上にバリア層
及び拡散防止層形成用膜を無電解めっき法によって形成
する工程と、前記拡散防止層形成用膜上に突起電極を形
成すると共に、前記突起電極と前記拡散防止層形成用膜
との相互拡散によって拡散防止層を形成する工程と、を
含むことを特徴とする半導体装置の製造方法。 - 【請求項１５】 突起電極の形成された第一の半導体装
置と、拡散防止層形成用膜を備えた第二の半導体装置ま
たは配線基板とを接合する方法であって、前記突起電極
及び前記拡散防止層形成用膜とを接触させる工程と、前
記突起電極と前記拡散防止層形成用膜との相互拡散によ
って拡散防止層を形成し、かつ前記第一の半導体装置
と、第二の半導体装置又は前記配線基板とを前記突起電
極により接合する工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項１６】 第一の半導体素子及び第二の半導体素
子又は配線基板上に硬度が異なる第一と第二の突起電極
をそれぞれ形成する工程と、前記第一の突起電極と、前
記第二の突起電極とを位置あわせする工程と、前記第一
と第二の突起電極のうち硬度が高い突起電極の少なくと
も一部を他の突起電極に埋設するように接続する工程と
を含むことを特徴とする半導体装置の製造方法。 - 【請求項１７】 第一の半導体素子及び第二の半導体素
子又は配線基板上に硬度が異なる第一と第二の突起電極
をそれぞれ形成する工程と、前記第一の突起電極と、前
記第二の突起電極とを位置あわせする工程と、前記第一
と第二の突起電極のうち硬度が高い突起電極の少なくと
も一部を他の突起電極に埋設するように接続する工程と
前記第一及び第二の突起電極の周囲に絶縁材を充填する
工程を含むことを特徴とする半導体装置の製造方法。 - 【請求項１８】 第一の半導体素子と第二の半導体素子
又は配線基板上に、硬度が異なる第一と第二の突起電極
をそれぞれ形成する工程と、前記第一の突起電極と、前
記第二の突起電極とを位置あわせする工程と、前記第一
及び／又は第二の突起電極の周囲に絶縁性樹脂を塗布す
る工程と、前記第一と第二の突起電極のうち硬度が高い
突起電極の少なくとも一部を他の突起電極に埋設するよ
うに接続する工程と、前記絶縁性樹脂を硬化させる工程
とを含むことを特徴とする半導体装置の製造方法。 - 【請求項１９】 第一の半導体素子と第二の半導体素子
又は配線基板上に、硬度が異なる第一と第二の突起電極
をそれぞれ形成する工程と、前記第一の突起電極と、前
記第二の突起電極とを位置あわせする工程と、前記第一
及び／又は第二の突起電極上に還元剤を含む絶縁性樹脂
を塗布する工程と、前記第一と第二の突起電極のうち硬
度が高い突起電極の少なくとも一部を他の突起電極に埋
設するように接続する工程と、前記絶縁性樹脂を硬化さ
せる工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２０】 第一の半導体装置の突起電極と、第二
の半導体装置又は配線基板上の基板電極を接触させる工
程と、還元剤が混入された絶縁性樹脂を第一の半導体装
置の突起電極及び／または第二の半導体装置または配線
基板の基板電極に塗布する工程と、絶縁性樹脂を硬化す
る工程を含むことを特徴とする半導体装置の製造方法。 - 【請求項２１】 互いの素子電極が電気的に接合されて
なる第一及び第二の半導体装置又は配線基板と、前記第
一の半導体装置と、前記第二の半導体装置又は前記配線
基板の間に充填され、酸化物を除去する還元剤を含む絶
縁性樹脂層とを備えることを特徴とする半導体装置。 - 【請求項２２】 半導体素子の能動面を被覆して形成さ
れ、前記半導体素子の能動面に設けられた素子電極を臨
ませた開口部を有する保護層と、前記開口部の内部にお
いて前記素子電極を被覆するバリア層と、前記バリア層
を被覆した拡散防止層と、前記拡散防止層上に設けら
れ、前記素子電極及び前記バリア層よりも硬度が低い突
起電極とを備えた第一の半導体装置と、前記突起電極と
結合された電極を備えた第二の半導体装置と、前記突起
電極と前記電極との近傍に充填され、還元剤が混入され
てなる絶縁性樹脂とを備えることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002199714A JP3931749B2 (ja) | 1996-02-23 | 2002-07-09 | 突起電極を有する半導体装置の製造方法 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3642996 | 1996-02-23 | ||
| JP8-36429 | 1996-02-23 | ||
| JP11608396 | 1996-05-10 | ||
| JP8-116084 | 1996-05-10 | ||
| JP8-116083 | 1996-05-10 | ||
| JP11608496 | 1996-05-10 | ||
| JP2002199714A JP3931749B2 (ja) | 1996-02-23 | 2002-07-09 | 突起電極を有する半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9016103A Division JPH1027824A (ja) | 1996-02-23 | 1997-01-30 | 突起電極を有する半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003086620A true JP2003086620A (ja) | 2003-03-20 |
| JP2003086620A5 JP2003086620A5 (ja) | 2004-12-02 |
| JP3931749B2 JP3931749B2 (ja) | 2007-06-20 |
Family
ID=27460261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002199714A Expired - Fee Related JP3931749B2 (ja) | 1996-02-23 | 2002-07-09 | 突起電極を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3931749B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007012418A (ja) * | 2005-06-30 | 2007-01-18 | Toyota Motor Corp | 燃料電池システム |
| US7514790B2 (en) | 2005-06-02 | 2009-04-07 | Seiko Epson Corporation | Semiconductor device and method of manufacturing a semiconductor device |
| JP2013093626A (ja) * | 2011-08-10 | 2013-05-16 | Shinko Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| CN103208501A (zh) * | 2012-01-17 | 2013-07-17 | 奥林巴斯株式会社 | 固体摄像装置及其制造方法、摄像装置、基板、半导体装置 |
| JP2013211475A (ja) * | 2012-03-30 | 2013-10-10 | Olympus Corp | 基板および半導体装置 |
| US9564364B2 (en) | 2011-08-10 | 2017-02-07 | Shinko Electric Industries Co., Ltd. | Semiconductor device, semiconductor package, method for manufacturing semiconductor device, and method for manufacturing semiconductor package |
| KR20190024633A (ko) * | 2017-08-29 | 2019-03-08 | 한국전자통신연구원 | 반도체 패키지의 제조 방법 |
-
2002
- 2002-07-09 JP JP2002199714A patent/JP3931749B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514790B2 (en) | 2005-06-02 | 2009-04-07 | Seiko Epson Corporation | Semiconductor device and method of manufacturing a semiconductor device |
| JP2007012418A (ja) * | 2005-06-30 | 2007-01-18 | Toyota Motor Corp | 燃料電池システム |
| JP2013093626A (ja) * | 2011-08-10 | 2013-05-16 | Shinko Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US9564364B2 (en) | 2011-08-10 | 2017-02-07 | Shinko Electric Industries Co., Ltd. | Semiconductor device, semiconductor package, method for manufacturing semiconductor device, and method for manufacturing semiconductor package |
| CN103208501A (zh) * | 2012-01-17 | 2013-07-17 | 奥林巴斯株式会社 | 固体摄像装置及其制造方法、摄像装置、基板、半导体装置 |
| US9478520B2 (en) | 2012-01-17 | 2016-10-25 | Olympus Corporation | Solid-state imaging device, imaging apparatus, substrate, semiconductor device and method of manufacturing the solid-state imaging device |
| JP2013211475A (ja) * | 2012-03-30 | 2013-10-10 | Olympus Corp | 基板および半導体装置 |
| KR20190024633A (ko) * | 2017-08-29 | 2019-03-08 | 한국전자통신연구원 | 반도체 패키지의 제조 방법 |
| KR102397018B1 (ko) * | 2017-08-29 | 2022-05-17 | 한국전자통신연구원 | 반도체 패키지의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3931749B2 (ja) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100324075B1 (ko) | 돌기전극을가진반도체장치및그제조방법 | |
| JP3829325B2 (ja) | 半導体素子およびその製造方法並びに半導体装置の製造方法 | |
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| US6787903B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| JP2007043065A (ja) | 半導体装置 | |
| JP2006279062A (ja) | 半導体素子および半導体装置 | |
| JP2001127095A (ja) | 半導体装置及びその製造方法 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003086620A (ja) | 突起電極を有する半導体装置及びその製造方法 | |
| JP2003017531A (ja) | 半導体装置 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JPH1027824A (ja) | 突起電極を有する半導体装置及びその製造方法 | |
| JP2004014854A (ja) | 半導体装置 | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| JP2001118968A (ja) | 半導体装置 | |
| JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4454454B2 (ja) | 半導体素子及びこの半導体素子を実装した半導体素子実装基板 | |
| JP3658156B2 (ja) | 実装体及びその製造方法 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JP2002222898A (ja) | 半導体装置及びその製造方法 | |
| JPH09148720A (ja) | マルチチップモジュールの製造方法 | |
| JP2000315704A (ja) | 半導体装置の製造方法 | |
| JPH08279533A (ja) | 半導体装置及び半導体素子搭載用フィルム | |
| JP2004200552A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140323 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |