KR102397018B1 - 반도체 패키지의 제조 방법 - Google Patents
반도체 패키지의 제조 방법 Download PDFInfo
- Publication number
- KR102397018B1 KR102397018B1 KR1020180069201A KR20180069201A KR102397018B1 KR 102397018 B1 KR102397018 B1 KR 102397018B1 KR 1020180069201 A KR1020180069201 A KR 1020180069201A KR 20180069201 A KR20180069201 A KR 20180069201A KR 102397018 B1 KR102397018 B1 KR 102397018B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- layer
- chip
- substrate
- semiconductor chip
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 238000005538 encapsulation Methods 0.000 claims abstract description 51
- 229910000679 solder Inorganic materials 0.000 claims abstract description 44
- 239000003638 chemical reducing agent Substances 0.000 claims abstract description 42
- 229920005989 resin Polymers 0.000 claims abstract description 32
- 239000011347 resin Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000001678 irradiating effect Effects 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 33
- 229910044991 metal oxide Inorganic materials 0.000 claims description 30
- 150000004706 metal oxides Chemical class 0.000 claims description 30
- 239000008187 granular material Substances 0.000 claims description 27
- 239000003795 chemical substances by application Substances 0.000 claims description 20
- 239000000843 powder Substances 0.000 claims description 16
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 10
- 239000004696 Poly ether ether ketone Substances 0.000 claims description 8
- 239000004734 Polyphenylene sulfide Substances 0.000 claims description 8
- 229920002530 polyetherether ketone Polymers 0.000 claims description 8
- 229920000069 polyphenylene sulfide Polymers 0.000 claims description 8
- 150000001732 carboxylic acid derivatives Chemical class 0.000 claims description 7
- 239000004848 polyfunctional curative Substances 0.000 claims description 7
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 claims description 6
- 150000001412 amines Chemical class 0.000 claims description 4
- 150000008064 anhydrides Chemical class 0.000 claims description 4
- 150000004982 aromatic amines Chemical class 0.000 claims description 4
- ZBCBWPMODOFKDW-UHFFFAOYSA-N diethanolamine Chemical compound OCCNCCO ZBCBWPMODOFKDW-UHFFFAOYSA-N 0.000 claims description 4
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 4
- 229920002647 polyamide Polymers 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 2
- 239000008393 encapsulating agent Substances 0.000 claims 3
- 239000002245 particle Substances 0.000 description 12
- 239000002775 capsule Substances 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000004693 Polybenzimidazole Substances 0.000 description 4
- 229920000491 Polyphenylsulfone Polymers 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920002492 poly(sulfone) Polymers 0.000 description 4
- 229920002480 polybenzimidazole Polymers 0.000 description 4
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910007637 SnAg Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920002312 polyamide-imide Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- 239000004640 Melamine resin Substances 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- XSQUKJJJFZCRTK-UHFFFAOYSA-N Urea Chemical compound NC(N)=O XSQUKJJJFZCRTK-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000004202 carbamide Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000004643 cyanate ester Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- SLGWESQGEUXWJQ-UHFFFAOYSA-N formaldehyde;phenol Chemical compound O=C.OC1=CC=CC=C1 SLGWESQGEUXWJQ-UHFFFAOYSA-N 0.000 description 1
- CPBQJMYROZQQJC-UHFFFAOYSA-N helium neon Chemical compound [He].[Ne] CPBQJMYROZQQJC-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 125000000951 phenoxy group Chemical group [H]C1=C([H])C([H])=C(O*)C([H])=C1[H] 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 150000003457 sulfones Chemical class 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229920006305 unsaturated polyester Polymers 0.000 description 1
- 239000004636 vulcanized rubber Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
- H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
- H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
- H01L2021/60105—Applying energy, e.g. for the soldering or alloying process using electromagnetic radiation
- H01L2021/60112—Coherent radiation, i.e. laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60292—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of an electron or laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 패키지의 제조 방법을 개시한다. 그의 방법은, 기판 패드를 갖는 패키지 기판을 준비하는 단계와, 상기 기판 패드 상에 반도체 칩을 실장하는 단계를 포함한다. 상기 반도체 칩을 실장하는 단계는 상기 반도체 칩의 칩 패드와 상기 기판 패드 사이에 솔더와, 제 1 캡슐 층을 갖는 환원제 알갱이를 포함하는 수지 층을 형성하는 단계와, 상기 반도체 칩에 레이저를 조사하여 상기 기판 패드에 상기 칩 패드를 본딩하는 단계를 포함한다.
Description
본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 신뢰성이 보다 향상된 반도체 패키지의 제조 방법을 제공하는데 있다.
최근 정보 기술의 발달에 힘입어 다양한 종류의 반도체 패키지들이 개발되고 있다. 상기 반도체 패키지들은 주로 패키지 기판 상에 실장될 수 있다. 상기 패키지 기판은 하드 기판과, 유연 기판을 포함할 수 있다. 상기 하드 기판은 PET, PEN, 폴리이미드, 글래스, 실리콘, 또는 사파이어를 포함할 수 있다. 상기 유연 기판은 주로 고분자(Polymer)를 포함할 수 있다. 상기 유연 기판은 패키지 공정 중에 열에 취약할 수 있다.
본 발명이 해결하고자 하는 과제는 본딩 공정 시에 기판의 변형을 감소시킬 수 있는 반도체 패키지의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 반도체 패키지의 제조 방법을 개시한다. 그의 방법은, 기판 패드를 갖는 패키지 기판을 준비하는 단계; 상기 기판 패드 상에 반도체 칩을 실장하는 단계를 포함한다. 여기서, 상기 반도체 칩을 실장하는 단계는: 상기 반도체 칩의 칩 패드와 상기 기판 패드 사이에 솔더와, 제 1 캡슐 층을 갖는 환원제 알갱이를 포함하는 수지 층을 형성하는 단계; 및 상기 반도체 칩에 레이저를 조사하여 상기 기판 패드에 상기 칩 패드를 본딩하는 단계를 포함할 수 있다. 상기 기판 패드에 상기 칩 패드를 본딩하는 단계는: 상기 레이저에 의해 생성된 열로 상기 제 1 캡슐 층을 제거하는 단계; 상기 환원제 알갱이를 이용하여 상기 기판 패드, 상기 솔더, 및 상기 칩 패드 상의 제 1 내지 제 3 금속 산화막들을 제거하는 단계; 그리고 상기 기판 패드에 상기 칩 패드를 연결하는 단계를 포함할 수 있다.
일 예에 따르면, 상기 환원제 알갱이는 상기 제 1 캡슐 층 내의 제 2 캡슐 층; 및 상기 제 2 캡슐 층 내의 경화제 알갱이를 더 포함할 수 있다.
일 예에 따르면, 상기 제 2 캡슐 층은 상기 제 1 캡슐 층의 융점보다 높은 융점을 가질 수 있다.
일 예에 따르면, 상기 제 1 캡슐 층이 polyphenylene sulfide를 포함할 때, 상기 제 2 캡슐 층은 Polyether ether ketone을 포함할 수 있다.
일 예에 따르면, 상기 수지 층은 베이스 물질 층 더 포함할 수 있다.
일 예에 따르면, 상기 레이저에 의해 생성된 열을 이용하여 상기 제 2 캡슐 층을 제거하는 단계; 및 상기 경화제 알갱이를 이용하여 상기 베이스 물질 층을 경화시키는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 경화제 알갱이는 aliphatic amine, aromatic amine, cycloaliphatic amine, phenalkamine, imidazole, carboxylic acid, anhydride, polyamide-based hardners, phenolic curing agents, 또는 waterborne curing agents를 포함하는 포함할 수 있다.
일 예에 따르면, 상기 환원제 알갱이는 벌키 그룹이 치환된 하이드록실, 카르복실 산을 포함할 수 있다.
일 예에 따르면, 상기 솔더는 솔더 파우더를 포함할 수 있다. 상기 반도체 칩을 상기 수지 층 상에 제공하는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 솔더는 솔더 볼을 포함할 수 있다. 상기 솔더 볼을 상기 기판 패드 상에 형성하는 단계; 및 상기 솔더 볼 상에 상기 반도체 칩을 제공하는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 수지 층은: 베이스 물질 층; 및 상기 베이스 물질 층 내에 혼합되어 상기 레이저 광의 열에 의해 상기 베이스 물질 층을 경화시키는 경화제를 더 포함할 수 있다.
일 예에 따르면, 상기 기판 패드에 상기 칩 패드를 본딩하는 단계는 투명 블록을 사용하여 상기 반도체 칩을 가압하는 단계를 더 포함할 수 있다.
본 발명의 반도체 패키지의 제조 방법은 레이저 광에 의해 생생된 열을 이용하여 반도체 칩을 기판에 본딩시키는 단계를 포함할 수 있다. 상기 레이저 광은 상기 반도체 칩 및 상기 기판 사이의 수지 층과 상기 반도체 칩을 국부적으로 가열시켜 상기 기판의 변형을 감소시킬 수 있다.
도 1은 본 발명의 개념에 따른 반도체 패키지의 제조방법을 보여주는 플로우 챠트이다.
도 2 내지 도 6은 도 1의 반도체 패키지의 제조방법을 보여주는 공정 단면도들이다.
도 7은 도 1의 반도체 칩을 실장하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 8은 도 3의 솔더 파우더의 일 예를 보여주는 단면도이다.
도 9는 도 3의 수지 층 내의 환원제 알갱이를 보여주는 단면도이다.
도 10은 도 7의 기판 패드에 칩 패드를 본딩하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 11은 도 3의 환원제 알갱이의 일 예를 보여주는 단면도이다.
도 12는 도 7의 기판 패드에 칩 패드를 본딩하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 13은 도 1의 반도체 칩을 실장하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 14 내지 도 17은 도 13의 반도체 칩을 실장하는 단계를 보여주는 공정 단면도들이다.
도 18은 도 13의 칩 패드를 기판 패드에 본딩하는 단계의 일 예를 보여주는 공정 단면도이다.
도 2 내지 도 6은 도 1의 반도체 패키지의 제조방법을 보여주는 공정 단면도들이다.
도 7은 도 1의 반도체 칩을 실장하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 8은 도 3의 솔더 파우더의 일 예를 보여주는 단면도이다.
도 9는 도 3의 수지 층 내의 환원제 알갱이를 보여주는 단면도이다.
도 10은 도 7의 기판 패드에 칩 패드를 본딩하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 11은 도 3의 환원제 알갱이의 일 예를 보여주는 단면도이다.
도 12는 도 7의 기판 패드에 칩 패드를 본딩하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 13은 도 1의 반도체 칩을 실장하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 14 내지 도 17은 도 13의 반도체 칩을 실장하는 단계를 보여주는 공정 단면도들이다.
도 18은 도 13의 칩 패드를 기판 패드에 본딩하는 단계의 일 예를 보여주는 공정 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 개념에 따른 반도체 패키지의 제조방법을 보여준다.
도 1을 참조하면, 본 발명의 반도체 패키지의 제조방법은 패키지 기판을 준비하는 단계(S10) 및 반도체 칩을 실장(mount)하는 단계(S20)를 포함할 수 있다.
도 2 내지 도 6은 도 1의 반도체 패키지의 제조방법을 보여주는 공정 단면도들이다.
도 1 및 도 2를 참조하면, 패키지 기판(10)을 준비한다(S10). 예를 들어, 상기 패키지 기판(10)은 인쇄회로기판(Printed Circuit Board), 실리콘 기판 또는 인터포저 기판일 수 있다. 일 예에 따르면, 상기 패키지 기판(10)은 기판 패드들(12)을 가질 수 있다. 상기 기판 패드들(12)은 상기 패키지 기판(10)의 상부 면으로부터 노출될 수 있다. 상기 기판 패드들(12)은 구리 또는 알루미늄의 도전성 금속을 포함할 수 있다. 상기 기판 패드들(12)의 각각은 제 1 금속 산화막(14)을 가질 수 있다. 상기 제 1 금속 산화막(14)은 상기 기판 패드들(12)의 상부 면 상에 형성될 수 있다. 상기 제 1 금속 산화막(14)은 약 10nm 이하의 두께를 가질 수 있다. 상기 제 1 금속 산화막(14)은 자연 산화막(native oxide layer)일 수 있다.
도 1 및 도 3 내지 도 6을 참조하면, 패키지 기판(10) 상에 반도체 칩(30)을 실장한다(S20). 상기 반도체 칩(30)은 AP(Application Processor) 칩, 메모리 칩, 그래픽 칩, 표시소자 칩, 또는 조명 칩을 포함할 수 있다.
도 7은 도 1의 반도체 칩(30)을 실장하는 단계(S20)의 일 예를 보여준다.
도 7을 참조하면, 반도체 칩(30)을 실장하는 단계(S20)는 수지 층을 형성하는 단계(S22), 반도체 칩을 제공하는 단계(S24), 및 기판 패드들(12)에 칩 패드들을 본딩하는 단계(S26)를 포함할 수 있다.
도 3 및 도 7을 참조하면, 기판 패드들(12) 상에 수지 층(20)을 형성한다(S22). 상기 수지 층(20)은 프린팅 방법 또는 적하 방법으로 기판 패드들(12) 상에 도포될 수 있다. 상기 수지 층(20)은 NCF(Non Conductive Film) 또는 NCP(Non Conductive Paste)일 수 있다. 상기 수지 층(20)은 약 2μm 내지 약 100μm의 두께를 갖도록 형성될 수 있다. 일 예에 따르면, 상기 수지 층(20)은 베이스 물질 층(22), 솔더 파우더(24), 및 환원제 알갱이들(26)을 포함할 수 있다.
상기 베이스 물질 층(22)은 열 경화성 수지를 포함할 수 있다. 예를 들어, 상기 베이스 물질 층(22)은 epoxy, phenoxy, bismaleimide, unsaturated polyester, urethane, urea, phenol-formaldehyde, vulcanized rubber, melamine resin, polyimide, epoxy novolac resin, 또는 cyanate ester를 포함할 수 있다.
상기 솔더 파우더(24)는 상기 베이스 물질 층(22) 내에 제공될 수 있다. 예를 들어, 상기 솔더 파우더(24)는 Sn, In, SnBi, SnAgCu, SnAg, Sn, In, AuSn, InSn, BiInSn 또는 InSn을 포함할 수 있다. 상기 솔더 파우더(24)는 약 1㎛ 내지 약 100㎛의 직경을 가질 수 있다.
도 8은 도 3의 솔더 파우더(24)의 일 예를 보여준다.
도 8을 참조하면, 상기 솔더 파우더(24)는 제 2 금속 산화막(23)을 가질 수 있다. 상기 제 2 금속 산화막(23)은 상기 솔더 파우더(24)를 둘러쌀 수 있다. 상기 제 2 금속 산화막(23)은 약 10nm 이하의 두께를 가질 수 있다. 상기 제 2 금속 산화막(23)은 자연 산화막일 수 있다.
도 3을 참조하면, 상기 환원제 알갱이들(26)은 상기 베이스 물질 층(22) 내의 상기 솔더 파우더(24)와 혼합될 수 있다. 상기 환원제 알갱이들(26)은 상기 솔더 파우더들(24)의 직경과 유사한 직경을 가질 수 있다. 예를 들어, 상기 환원제 알갱이들(26)은 약 1㎛ 내지 약 1mm의 직경을 가질 수 있다.
도 9는 도 3의 수지 층(20) 내의 환원제 알갱이(26)를 보여준다.
도 9를 참조하면, 상기 환원제 알갱이들(26)의 각각은 제 1 캡슐 층(25)을 가질 수 있다. 상기 제 1 캡슐 층(25)은 상기 환원제 알갱이들(26)의 각각을 둘러쌀 수 있다. 상기 제 1 캡슐 층(25)은 열 가소성 수지를 포함할 수 있다. 일 예에 따르면, 상기 제 1 캡슐 층(25)은 약 80℃ 이상의 문턱온도의 용융점을 가질 수 있다.
예를 들어, 상기 제 1 캡슐 층(25)은 Polyether ether ketone (PEEK), polyphenylene sulfide (PPS), liquid crystalline polymers, polytetrafluoroethylene (PTFE), polysulfone (PSU), polyether sulfone (PES), polyphenyl sulfone (PPSU), polybenzimidazole (PBI), polyimide (PI), polyamideimide (PAI), 또는 PMMA를 포함할 수 있다.
상기 환원제 알갱이(26)는 상기 제 1 캡슐 층(25)에 의해 외부로부터 보호될 수 있다. 상기 환원제 알갱이(26)는 bulky 그룹 (phenyl, phenol, sulfone, sulfide 등)이 치환된 하이드록실, 카르복실 산을 포함할 수 있다. 예를 들어, 상기 환원제 알갱이(26)은 carboxylic hydrate, hydroxyl hydrate, 또는 phenolic hydrate의 수화합물 또는 산화막 제거 기능이 있는 화학물 중 고온에서 녹는 점을 가진 화합물을 포함할 수 있다.
도 4 및 도 7을 참조하면, 상기 수지 층(20) 상에 반도체 칩(30)을 제공한다(S24). 상기 반도체 칩(30)은 칩 본딩 장치의 피커에 의해 상기 수지 층(20) 상에 제공될 수 있다. 상기 반도체 칩(30)은 약 5μm 내지 약 1mm의 두께를 가질 수 있다.
도 5 내지 도 7을 참조하면, 상기 반도체 칩(30)에 레이저 광(40)을 제공하여 상기 기판 패드들(12)에 칩 패드들(32)을 본딩한다(S26). 상기 반도체 칩(30)은 상기 레이저 광(40)의 열에 의해 상기 기판 패드(12) 상에 본딩될 수 있다. 상기 레이저 광(40)은 상기 반도체 칩(30) 및 상기 반도체 칩(30)아래의 상기 수지 층(20)을 국부적으로 가열하여 상기 기판(10)의 변형을 감소시킬 수 있다.
도 10은 도 7의 기판 패드(12)에 칩 패드(32)를 본딩하는 단계(S26)의 일 예를 보여준다.
도 10을 참조하면, 기판 패드(12)에 칩 패드(32)를 본딩하는 단계(S26)는 상기 제 1 캡슐 층(25)을 제거하는 단계(S27), 상기 제 1 내지 제 3 금속 산화물들(14, 23, 34)을 제거하는 단계(S28)와, 상기 기판 패드(12)에 상기 칩 패드(32)에 연결하는 단계(S29)를 포함할 수 있다.
도 5, 도 9 및 도 10을 참조하면, 상기 레이저 광(40)의 열을 이용하여 상기 제 1 캡슐 층(25)을 제거한다(S27). 상기 레이저 광(40)이 상기 반도체 칩(30)에 제공되면, 상기 반도체 칩(30) 및 상기 수지 층(20)은 상기 레이저 광(40)의 열에 의해 가열될 수 있다. 상기 레이저 광(40)에 의해 발생된 열은 상기 반도체 칩(30) 및 상기 수지 층(20)을 약 230°C 내지 약 370°C 온도로 가열시킬 수 있다. 온도는 레이저 광(40)의 조사 양 및/또는 레이저 광(40)의 조사 강도에 따라 달라질 수 있다. 상기 레이저 광(40)은 예를 들어, helium-neon 레이저 광, Argon 레이저 광, UV 레이저 광, IR 레이저 광, 또는 Excimer 레이저 광일 수 있다. 레이저 광(40)은 500nm 내지 2μm의 파장을 가질 수 있다. 상기 수지 층(20)이 가열되면, 상기 환원제 알갱이들(26) 외곽의 제 1 캡슐 층(25)은 용융 및/또는 제거될 수 있다. 용융된 상기 제 1 캡슐 층(25)은 베이스 물질 층(22) 내에 미립자(particles) 형태로 잔존할 수 있다.
상기 제 1 캡슐 층(25)이 제거되면, 상기 환원제 알갱이들(26)은 상기 제 1 내지 제 3 금속 산화막들(14, 23, 34)을 제거시킨다(S28). 상기 제 1 내지 제 3 금속 산화막들(14, 23, 34)의 각각은 상기 환원제 알갱이들(26)의 산화 반응에 의해 금속으로 환원될 수 있다. 상기 레이저 광(40)에 의해 발생된 열에 의해, 상기 환원제 알갱이들(26)은 산화될 수 있고, 상기 제 1 내지 제 3 금속 산화막들(14, 23, 34)은 환원될 수 있다. 산화된 상기 환원제 알갱이들(26)은 베이스 물질 층(22) 내에 용해되거나 미립자(particles) 형태로 잔존할 수 있다. 이와 달리, 상기 제 1 금속 산화막(14)은 상기 기판 패드(12) 상에서 제거될 수 있다. 상기 제 2 금속 산화막(23)은 상기 솔더 파우더들 상에서 제거될 수 있다. 상기 제 3 금속 산화막(34)은 상기 칩 패드(32) 상에서 제거될 수 있다.
도 6 및 도 10 참조하면, 상기 기판 패드(12)에 상기 칩 패드(32)를 연결한다(S29). 상기 솔더 파우더(24)는 상기 레이저 광(40)의 열에 의해 용융될 수 있다. 용융된 상기 솔더 파우더(24)는 표면 장력에 의해 서로 결합 및/또는 응집되어 상기 본딩 접합 층(28)으로 형성될 수 있다. 상기 본딩 접합 층(28)은 상기 칩 패드(32)를 상기 기판 패드(12)에 연결시킬 수 있다.
도시되지는 않았지만, 상기 수지 층(20)은 경화제를 포함할 수 있다. 상기 경화제는 상기 베이스 물질 층(22) 내에 제공될 수 있다. 상기 경화제는 상기 레이저 광(40)의 열에 의해 상기 베이스 물질 층(22)을 경화시킬 수 있다. 상기 경화제는 aliphatic amine, aromatic amine, cycloaliphatic amine, phenalkamine, imidazole, carboxylic acid, anhydride, polyamide-based hardners, phenolic curing agents, 또는 waterborne curing agents를 포함할 수 있다. 경화된 상기 베이스 물질 층(22)은 상기 본딩 접합 층(28)의 외곽을 둘러쌀 수 있다. 상기 본딩 접합 층(28)은 상기 베이스 물질 층(22)에 의해 보호될 수 있다.
도 11은 도 3의 환원제 알갱이(26)의 일 예를 보여준다.
도 11을 참조하면, 상기 환원제 알갱이(26)는 제 1 및 제 2 캡슐 층들(25, 27) 및 경화제 알갱이(29)를 가질 수 있다.
상기 제 1 캡슐 층(25)은 상기 환원제 알갱이(26)를 둘러쌀 수 있다. 상기 제 1 캡슐 층(25)은 상기 환원제 알갱이(26)를 보호할 수 있다.
상기 제 2 캡슐 층(27)은 상기 환원제 알갱이(26) 내에 형성될 수 있다. 상기 환원제 알갱이(26)는 상기 제 2 캡슐 층(27)을 둘러쌀 수 있다. 상기 제 2 캡슐 층(27)은 Polyether ether ketone (PEEK), polyphenylene sulfide (PPS), liquid crystalline polymers, polytetrafluoroethylene (PTFE), polysulfone (PSU), polyether sulfone (PES), polyphenyl sulfone (PPSU), polybenzimidazole (PBI), polyimide (PI), polyamideimide (PAI), 또는 PMMA를 포함할 수 있다. 상기 제 2 캡슐 층(27)은 상기 제 1 캡슐 층(25)의 융점보다 높은 융점을 가질 수 있다. 예를 들어, 상기 제 1 캡슐 층(25)이 약 280℃ 융점의 polyphenylene sulfide (PPS)일 경우, 상기 제 2 캡슐 층(27)은 약 330℃ 융점의 Polyether ether ketone (PEEK)일 수 있다.
상기 경화제 알갱이(29)는 상기 제 2 캡슐 층(27) 내에 형성될 수 있다. 상기 제 2 캡슐 층(27) 상기 경화제 알갱이(29)를 둘러쌀 수 있다. 상기 경화제 알갱이(29)는 aliphatic amine, aromatic amine, cycloaliphatic amine, phenalkamine, imidazole, carboxylic acid, anhydride, polyamide-based hardners, phenolic curing agents, waterborne curing agents를 포함할 수 있다. 상기 경화제 알갱이(29)는 상온(ex, 20℃에서 액체 상태를 가질 수 있으며, 상기 상온보다 낮은 온도에서 고체 상태를 가질 수 있다.
도 12는 도 7의 기판 패드(12)에 칩 패드(32)를 본딩하는 단계(S26)의 일 예를 보여준다.
도 12를 참조하면, 상기 기판 패드(12)에 상기 칩 패드(32)를 본딩하는 단계(S26)는, 상기 제 1 캡슐 층(25)을 제거하는 단계(S27), 상기 제 1 내지 제 3 금속 산화물들(14, 23, 34)을 제거하는 단계(S28), 상기 칩 패드(32)을 상기 기판 패드(12)에 연결하는 단계(S29), 제 2 캡슐 층(27)을 제거하는 단계(S31), 및 베이스 물질 층(22)을 경화시키는 단계(S31)를 포함할 수 있다.
도 5, 도 11 및 도 12를 참조하면, 상기 레이저 광(40)을 상기 반도체 칩(30) 상에 제공하여 상기 레이저 광(40)의 열로 상기 제 1 캡슐 층(25)을 제거한다(S27). 상기 제 1 캡슐 층(25)은 상기 제 2 캡슐 층(27)의 용융 점보다 낮은 온도에서 용융 및/또는 제거될 수 있다. 용융된 상기 제 1 캡슐 층(25)은 베이스 물질 층(22) 내에 미립자(particles) 형태로 잔존할 수 있다. 상기 제 1 캡슐 층(25)이 제거되면, 상기 환원제 알갱이들(26)은 외부로 노출될 수 있다.
다음, 상기 환원제 알갱이들(26)은 상기 제 1 내지 제 3 금속 산화막들(14, 23, 34)을 제거시킨다(S28). 상기 환원제 알갱이들(26)은 상기 제 1 내지 제 3 금속 산화막들(14, 23, 34)과의 산화 반응에 의해 소진 및/또는 제거될 수 있다. 상기 환원제 알갱이들(26)은 베이스 물질 층(22) 내에 용해되거나 미립자(particles) 형태로 잔존할 수 있다. 상기 제 1 내지 제 3 금속 산화막들(14, 23, 34)의 각각은 금속으로 환원되거나 제거될 수 있다.
상기 제 2 금속 산화막(23)이 제거되면, 상기 솔더 파우더(24)는 표면 장력에 의해 서로 결합 및/또는 응집되어 상기 본딩 접합 층(28)으로 형성될 수 있다. 상기 본딩 접합 층(28)은 상기 칩 패드(32)를 상기 기판 패드(12)에 연결시킬 수 있다(S29). 상기 환원제 알갱이들(26)이 소진 및/또는 제거되면, 상기 제 2 캡슐 층(27)은 외부로 노출될 수 있다.
그 다음, 상기 레이저 광(40)을 반도체 칩(30) 상에 추가적으로 제공하여 상기 레이저 광(40)의 열로 상기 제 2 캡슐 층(27)을 제거한다(S30). 상기 제 2 캡슐 층(27)은 상기 레이저 광(40)의 열에 의해 용융 및/또는 제거될 수 있다. 용융된 상기 제 2 캡슐 층(27)은 베이스 물질 층(22) 내에 미립자 형태로 잔존할 수 있다.
그리고, 상기 경화제 알갱이(29)는 상기 베이스 물질 층(22)을 경화시킨다(S31). 경화된 상기 베이스 물질 층(22)은 상기 본딩 접합 층(28)를 둘러쌀 수 있다. 상기 베이스 물질 층(22)은 상기 본딩 접합 층(28), 상기 기판 패드(12) 및 상기 칩 패드(32)를 보호할 수 있다.
도 13은 도 1의 반도체 칩(30)을 실장하는 단계(S20)의 일 예를 보여준다.
도 13을 참조하면, 상기 반도체 칩(30)을 실장하는 단계(S20)는 솔더 볼을 형성하는 단계(S23), 반도체 칩을 제공하는 단계(S24), 언더 필 수지 층을 제공하는 단계(S25) 및 칩 패드를 기판 패드에 본딩하는 단계(S26)를 포함할 수 있다.
도 14 내지 도 17은 도 13의 반도체 칩(30)을 실장하는 단계(S20)를 보여주는 공정 단면도들이다.
도 13 및 도 14를 참조하면, 기판 패드(12) 상에 솔더 볼(21)을 형성한다(S23). 상기 기판 패드(12)는 제 1 금속 산화막(14)을 가질 수 있다. 상기 솔더 볼(21)은 Sn, In, SnBi, SnAgCu, SnAg, Sn, In, AuSn, InSn, BiInSn 또는 InSn을 포함할 수 있다. 상기 솔더 볼(21)은 약 1μm 내지 약 300μm의 크기를 가질 수 있다. 상기 솔더 볼(21)은 제 2 금속 산화막(23)을 가질 수 있다. 상기 제 1 금속 산화막(14)은 상기 기판 패드(12)의 상부 면 상에 형성될 수 있다. 상기 제 2 금속 산화막(23)은 상기 솔더 볼(21)의 외주면 상에 형성될 수 있다.
도 13 및 도 15를 참조하면, 상기 솔더 볼(21) 상에 반도체 칩(30)을 제공한다(S24). 상기 칩 패드(32)는 상기 솔더 볼(21) 상에 제공될 수 있다. 상기 칩 패드(32)는 제 3 금속 산화막(34)을 가질 수 있다. 상기 제 3 금속 산화막(34)은 상기 칩 패드(32)의 하부 면 상에 형성될 수 있다. 상기 솔더 볼(21)은 상기 기판 패드(12)와 상기 칩 패드(32) 사이에 형성될 수 있다. 이와 달리, 상기 솔더 볼(21)이 상기 칩 패드(32) 상에 형성된 후, 상기 반도체 칩(30)은 상기 기판(10) 상에 제공될 수 있다.
도 9, 도 13 및 도 16을 참조하면, 상기 반도체 칩(30)과 상기 기판(10) 사이에 언더 필 수지 층(50)을 형성한다(S25). 상기 언더 필 수지 층(50)은 NCF(Non Conductive Film) 또는 NCP(Non Conductive Paste)일 수 있다. 상기 언더 필 수지 층(50)은 약 2μm 내지 약 100μm의 두께를 갖도록 형성될 수 있다. 일 예에 따르면, 상기 언더 필 수지 층(50)은 베이스 물질 층(22)과 환원제 알갱이들(26)을 포함할 수 있다. 상기 환원제 알갱이들(26)은 제 1 캡슐 층(25)을 가질 수 있다. 상기 제 1 캡슐 층(25)은 상기 환원제 알갱이들(26)의 각각을 둘러쌀 수 있다. 상기 환원제 알갱이들(26)은 상기 제 1 캡슐 층(25)에 의해 보호될 수 있다.
도 13 및 도 17을 참조하면, 상기 반도체 칩(30) 상에 레이저 광(40)을 조사하여 상기 칩 패드(32)를 상기 기판 패드(12)에 본딩한다(S26). 상기 레이저 광(40)이 상기 반도체 칩(30) 및 상기 언더 필 수지 층(50)을 가열시키면, 상기 제 1 캡슐 층(25)은 상기 레이저 광(40)의 열에 의해 용융 및/또는 제거될 수 있다. 용융된 상기 제 1 캡슐 층(25)은 상기 베이스 물질 층(22) 내에 미립자 형태로 잔존할 수 있다.
상기 제 1 캡슐 층(25)이 용융 및/또는 제거되면, 상기 환원제 알갱이들(26)은 상기 제 1 내지 제 3 금속 산화막들(14, 23, 34)을 금속으로 환원 시키거나 제거할 수 있다. 상기 제 1 내지 제 3 금속 산화막들(14, 23, 34)이 제거되면, 상기 솔더 볼(21)은 상기 칩 패드(32)를 상기 기판 패드(12)에 연결시킬 수 있다.
상기 베이스 물질 층(22)은 경화제에 의해 경화될 수 있다. 경화된 상기 베이스 물질 층(22)은 상기 솔더 볼(21)의 외곽을 둘러쌀 수 있다. 상기 기판 패드(12), 상기 솔더 볼(21) 및 상기 칩 패드(32)는 상기 베이스 물질 층(22)에 의해 보호될 수 있다.
도 18은 도 13의 칩 패드(32)를 기판 패드(12)에 본딩하는 단계(S26)의 일 예를 보여주는 공정 단면도이다.
도 18을 참조하면, 상기 레이저 광(40)이 상기 반도체 칩(30)에 제공될 때, 투명 기판(60)은 상기 반도체 칩(30)을 상기 기판(10)으로 압착시킬 수 있다. 상기 투명 기판(60)은 반도체 칩(30)의 휩 불량(warpage defect)을 방지할 수 있다. 상기 투명 기판(60)은 퀄츠 또는 글래스를 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
Claims (12)
- 기판 패드를 갖는 패키지 기판을 준비하는 단계;
상기 기판 패드 상에 반도체 칩을 실장하는 단계를 포함하되,
상기 반도체 칩을 실장하는 단계는:
상기 반도체 칩의 칩 패드와 상기 기판 패드 사이에 솔더와, 제 1 캡슐 층을 갖는 환원제 알갱이를 포함하는 수지 층을 형성하는 단계; 및
상기 반도체 칩에 레이저를 조사하여 상기 기판 패드에 상기 칩 패드를 본딩하는 단계를 포함하되,
상기 기판 패드에 상기 칩 패드를 본딩하는 단계는:
상기 레이저에 의해 생성된 열로 상기 제 1 캡슐 층을 제거하는 단계;
상기 환원제 알갱이를 이용하여 상기 기판 패드, 상기 솔더, 및 상기 칩 패드 상의 제 1 내지 제 3 금속 산화막들을 제거하는 단계; 그리고
상기 기판 패드에 상기 칩 패드를 연결하는 단계를 포함하되,
상기 환원제 알갱이는:
상기 제 1 캡슐 층 내의 제 2 캡슐 층; 및
상기 제 2 캡슐 층 내의 경화제 알갱이를 더 포함하는 반도체 패키지의 제조방법.
- 삭제
- 제 1 항에 있어서,
상기 제 2 캡슐 층은 상기 제 1 캡슐 층의 융점보다 높은 융점을 갖는 반도체 패키지의 제조방법.
- 제 1 항에 있어서,
상기 제 1 캡슐 층이 polyphenylene sulfide를 포함할 때, 상기 제 2 캡슐 층은 Polyether ether ketone을 포함하는 반도체 패키지의 제조방법.
- 제 1 항에 있어서,
상기 수지 층은 베이스 물질 층 더 포함하는 반도체 패키지의 제조방법.
- 제 5 항에 있어서,
상기 레이저에 의해 생성된 열을 이용하여 상기 제 2 캡슐 층을 제거하는 단계; 및
상기 경화제 알갱이를 이용하여 상기 베이스 물질 층을 경화시키는 단계를 더 포함하는 반도체 패키지의 제조방법.
- 제 1 항에 있어서,
상기 경화제 알갱이는 aliphatic amine, aromatic amine, cycloaliphatic amine, phenalkamine, imidazole, carboxylic acid, anhydride, polyamide-based hardners, phenolic curing agents, 또는 waterborne curing agents를 포함하는 반도체 패키지의 제조방법. - 제 1 항에 있어서,
상기 환원제 알갱이는 벌키 그룹이 치환된 하이드록실, 카르복실 산을 포함하는 반도체 패키지의 제조방법.
- 제 1 항에 있어서,
상기 솔더는 솔더 파우더를 포함하되,
상기 반도체 칩을 상기 수지 층 상에 제공하는 단계를 더 포함하는 반도체 패키지의 제조방법.
- 제 1 항에 있어서,
상기 솔더는 솔더 볼을 포함하되,
상기 솔더 볼을 상기 기판 패드 상에 형성하는 단계; 및
상기 솔더 볼 상에 상기 반도체 칩을 제공하는 단계를 더 포함하는 반도체 패키지의 제조방법.
- 제 1 항에 있어서,
상기 수지 층은:
베이스 물질 층; 및
상기 베이스 물질 층 내에 혼합되어 상기 레이저 광의 열에 의해 상기 베이스 물질 층을 경화시키는 경화제를 더 포함하는 반도체 패키지의 제조방법.
- 제 1 항에 있어서,
상기 기판 패드에 상기 칩 패드를 본딩하는 단계는 투명 블록을 사용하여 상기 반도체 칩을 가압하는 단계를 더 포함하는 반도체 패키지의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/115,060 US10636761B2 (en) | 2017-08-29 | 2018-08-28 | Method of fabricating a semiconductor package |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170109723 | 2017-08-29 | ||
| KR20170109723 | 2017-08-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190024633A KR20190024633A (ko) | 2019-03-08 |
| KR102397018B1 true KR102397018B1 (ko) | 2022-05-17 |
Family
ID=65801054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180069201A KR102397018B1 (ko) | 2017-08-29 | 2018-06-15 | 반도체 패키지의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102397018B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11488841B2 (en) | 2019-02-20 | 2022-11-01 | Electronics And Telecommunications Research Institute | Method for manufacturing semiconductor package |
| US11677060B2 (en) * | 2020-04-13 | 2023-06-13 | Electronics and Teleocmmunications Research Institute | Method for transferring and bonding of devices |
| KR102519953B1 (ko) * | 2020-04-13 | 2023-04-11 | 한국전자통신연구원 | 소자의 전사 및 접합 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086620A (ja) * | 1996-02-23 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 突起電極を有する半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014045142A (ja) * | 2012-08-28 | 2014-03-13 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JP2015220396A (ja) * | 2014-05-20 | 2015-12-07 | 三菱マテリアル株式会社 | はんだバンプの形成方法及びはんだボール固定用はんだペースト |
| KR102246076B1 (ko) * | 2015-11-17 | 2021-05-03 | 한국전자통신연구원 | 반도체 패키지의 제조 방법 |
-
2018
- 2018-06-15 KR KR1020180069201A patent/KR102397018B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086620A (ja) * | 1996-02-23 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 突起電極を有する半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190024633A (ko) | 2019-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10636761B2 (en) | Method of fabricating a semiconductor package | |
| KR102246076B1 (ko) | 반도체 패키지의 제조 방법 | |
| KR102397018B1 (ko) | 반도체 패키지의 제조 방법 | |
| US8039761B2 (en) | Printed circuit board with solder bump on solder pad and flow preventing dam | |
| US9190381B2 (en) | Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same | |
| JP5890960B2 (ja) | フリップチップ実装方法 | |
| US9425171B1 (en) | Removable substrate for controlling warpage of an integrated circuit package | |
| JP2007300101A (ja) | 接着剤の水分吸湿を防止するフリップチップ用ウエハーレベルパッケージの製造方法 | |
| US9006037B2 (en) | Methods of forming bump and semiconductor device with the same | |
| US20210252620A1 (en) | Transfer and bonding method using laser | |
| JP4596034B2 (ja) | 電子部品モジュールの製造方法 | |
| US9330946B1 (en) | Method and structure of die stacking using pre-applied underfill | |
| JP4998360B2 (ja) | 電子部品モジュールの製造方法 | |
| KR101988890B1 (ko) | 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법 | |
| US20220102603A1 (en) | Method of fabricating semiconductor package | |
| US20110207262A1 (en) | Method For Manufacturing A Semiconductor Structure | |
| JP2016111275A (ja) | 配線基板及びラミネート装置 | |
| US20210305148A1 (en) | Electronic package, supporting structure and fabrication method thereof | |
| US11508598B2 (en) | Frame jig for manufacturing semiconductor package, apparatus including same, and method using same | |
| KR102536941B1 (ko) | 반도체 패키지의 제조 방법 | |
| JP3910852B2 (ja) | プリント配線基板の加工方法及びプリント配線基板 | |
| JP2009260213A (ja) | 半導体装置の製造方法 | |
| JP2003297977A (ja) | 電子部品の製造方法 | |
| JP2006049695A (ja) | 半導体装置およびその実装方法 | |
| US20110018137A1 (en) | Method of manufacturing semiconductor device, semiconductor device thus manufactured, and semiconductor manufacturing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |