KR102536941B1 - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR102536941B1
KR102536941B1 KR1020210077893A KR20210077893A KR102536941B1 KR 102536941 B1 KR102536941 B1 KR 102536941B1 KR 1020210077893 A KR1020210077893 A KR 1020210077893A KR 20210077893 A KR20210077893 A KR 20210077893A KR 102536941 B1 KR102536941 B1 KR 102536941B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor package
manufacturing
substrate
electrode
Prior art date
Application number
KR1020210077893A
Other languages
English (en)
Other versions
KR20220043007A (ko
Inventor
최광성
엄용성
주지호
최광문
문석환
이찬미
장기석
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US17/399,754 priority Critical patent/US20220102603A1/en
Publication of KR20220043007A publication Critical patent/KR20220043007A/ko
Application granted granted Critical
Publication of KR102536941B1 publication Critical patent/KR102536941B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/20—Bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지의 제조 방법을 개시한다. 그의 방법은, 하부 기판, 하부 전극, 하부 범프 층, 및 환원제 층을 포함하는 하부 소자를 준비하는 단계와, 상부 기판, 상부 전극, 및 상부 범프 층을 포함하는 상부 소자를 제공하는 단계와, 상기 상부 기판 상에 가압 부재를 제공하여 상기 상부 기판을 상기 하부 기판에 압착하는 단계와, 상기 가압 부재를 투과하는 레이저 빔을 제공하여 상기 상부 소자를 상기 하부 소자에 접합하는 단계를 포함한다.

Description

반도체 패키지의 제조 방법{Method of fabricating semiconductor package}
본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 레이저 빔의 접합 공정을 포함하는 반도체 패키지의 제조방법을 제공하는데 있다.
최근 정보 기술의 발달에 힘입어 다양한 종류의 반도체 패키지들이 개발되고 있다. 반도체 패키지는 실리콘/화합물 소자, MEMS/센서, RF/아날로그 소자, 전력 반도체 소자들, LED/디스플레이 소자를 포함할 수 있다. 일반적인 반도체 패키지의 제조 방법은 가열 압착 공정을 포함할 수 있다. 그러나, 일반적인 가열 압착 공정은 하부 소자와 상부 소자의 열팽창 계수의 차이에 의한 열 응력을 증가시키는 단점을 가질 수 있었다.
본 발명이 해결하고자 하는 과제는 열 응력(thermal stress)을 최소화하는 반도체 패키지의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 반도체 패키지의 제조 방법을 개시한다. 그의 방법은, 하부 기판, 상기 하부 기판 상의 하부 전극, 상기 하부 전극 상의 하부 범프 층, 및 상기 하부 범프 층 상의 환원제 층을 포함하는 하부 소자를 준비하는 단계; 상부 기판, 상기 상부 기판 상의 상부 전극, 및 상기 상부 전극 상의 상부 범프 층을 포함하는 상부 소자를 제공하는 단계; 상기 상부 기판 상에 가압 부재를 제공하여 상기 상부 기판을 상기 하부 기판에 압착하는 단계; 및 상기 가압 부재를 투과하는 레이저 빔을 상기 상부 기판에 제공하여 상기 상부 기판 및 상기 상부 전극의 전도 열을 이용하여 상기 하부 범프 층, 상기 환원제 층, 및 상기 상부 범프 층을 금속간 화합물 층으로 형성시키는 단계를 포함한다.
일 예에 따르면, 상기 하부 소자는: 상기 하부 범프 층과 상기 환원제 층 사이의 경화제 층; 및 상기 경화제 층과 상기 환원제 층 사이의 베이스 물질 층을 더 포함할 수 있다.
일 예에 따르면, 상기 경화제 및 상기 베이스 물질 층은 상기 금속간 화합물 층 둘레의 보호 층으로 형성될 수 있다.
일 예에 따르면, 상기 레이저 빔을 투과하는 DI 워터 내에 상기 하부 소자와 상기 상부 소자를 침지하는 단계를 더 포함할 수 있다. 상기 DI 워터는 상기 보호 층을 상기 하부 전극 및 상기 상부 전극의 둘레에 상기 보호 층을 형성시킬 수 있다.
일 예에 따르면, 상기 DI 워터를 버블링시키는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 DI 워터를 제거하여 상기 하부 소자 및 상기 상부 소자를 건조하는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 경화제는 알리파틱 아민을 포함하고, 상기 베이스 물질 층은 에폭시를 포함할 수 있다.
일 예에 따르면, 상기 하부 소자는 상기 하부 범프 층과 상기 환원제 층 사이의 흡수 층을 더 포함할 수 있다.
일 예에 따르면, 상기 흡수 층은: 판상 흡수체; 및 상기 판상 흡수체에 결합되는 금속 파우더를 포함할 수 있다.
일 예에 따르면, 상기 판상 흡수체는 그래핀을 포함할 수 있다.
일 예에 따르면, 상기 금속 파우더는 니켈 또는 구리를 포함할 수 있다.
일 예에 따르면, 상기 하부 기판은 상기 상부 소자 외곽의 격벽들을 더 포함할 수 있다.
일 예에 따르면, 상기 가압 부재와 상기 격벽들 사이 및 상기 가압 부재와 상기 상부 기판 사이의 폴리머 필름을 제공하는 단계 더 포함할 수 있다.
일 예에 따르면, 상기 폴리머 필름은 투명할 수 있다.
일 예에 따르면, 상기 폴리머 필름은 PMMA, 폴리아크릴레이트, 또는 폴리이미드를 포함할 수 있다.
일 예에 따르면, 상기 가압 부재와 상기 격벽들 사이 및 상기 가압 부재와 상기 상부 기판 사이의 탄성 부재를 제공하는 단계를 더 포함할 수 있다. 상기 탄성 부재는 PDMA, 실리콘 또는 실리카를 포함할 수 있다.
일 예에 따르면, 상기 하부 범프 층은 니켈, 구리, 및 니켈 구리 합금을 포함할 수 있다.
일 예에 따르면, 상기 환원제 층은 카르복실 하이드레이트, 하이드록실 하이드레이트, 및 패놀릭 하이드레이트의 수화물을 포함할 수 있다.
일 예에 따르면, 상기 상부 범프 층은 주석, 인듐, 주석 비스무스, 주석 은 구리, 주석 은, 금 주석, 인듐 주석, 및 비스무스 인듐 주석의 솔더를 포함할 수 있다.
일 예에 따르면, 상기 하부 기판은 발광 소자를 포함하고, 상기 상부 기판은 리드를 포함할 수 있다.
본 발명의 반도체 패키지의 제조 방법은 레이저 빔에 노출된 상부 기판 및 상부 전극의 전도 열을 이용하여 하부 범프 층 및 솔더 범프 층을 금속간 화합물 층으로 형성하고, 하부 소자 및 상부 소자의 열팽창 계수의 차이에 따른 열 응력을 최소화시킬 수 있다.
도 1은 본 발명의 개념에 따른 패키지의 제조방법을 보여주는 플로우 챠트이다.
도 2 내지 도 4는 도 1의 패키지의 제조방법을 보여주는 공정 단면도들이다.
도 5는 및 도 6은 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도들이다.
도 7은 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도이다.
도 8a 및 도 8b는 도 7의 흡수체 층 내의 판상 흡수체들 및 금속 파우더를 보여주는 도면이다.
도 9 및 도 10은 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도들이다.
도 11 및 도 12는 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도들이다.
도 13은 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도이다.
도 14는 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도이다.
도 15는 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도이다.
도 16은 본 발명의 반도체 패키지의 제조 방법을 보여주는 플로우 챠트이다.
도 17 및 도 18은 도 16의 반도체 패키지의 제조 방법을 보여주는 공정 단면도들이다.
도 19는 본 발명의 반도체 패키지의 제조 방법을 보여주는 플로우 챠트이다.
도 20은 도 19의 반도체 패키지의 제조 방법을 보여주는 공정 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 접합(bonding), 노출(exposure), 및 화합물은 반도체 분야에서 널리 공개된 기술들일 수 있다 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 개념에 따른 반도체 패키지의 제조방법을 보여준다.
도 2 내지 도 4는 도 1의 반도체 패키지의 제조방법을 보여주는 공정 단면도들이다.
도 1 및 도 2를 참조하면, 하부 소자(10)를 제공한다(S10). 하부 소자(10)는 하부 기판(12), 하부 전극(14), 하부 범프 층(Under Bump Metallurgy layer, 16), 및 환원제 층(18)을 포함할 수 있다. 하부 기판(12)은 반도체 칩 또는 인쇄회로기판을 포함할 수 있다. 하부 전극(14)은 하부 기판(12) 상에 제공될 수 있다. 예를 들어, 하부 전극(14)은 금(Au), 구리(Cu), 알루미늄(Al), 및 텅스텐(W) 중 적어도 어느 하나의 금속을 포함할 수 있다. 하부 범프 층(16)은 하부 전극(14) 상에 제공될 수 있다. 하부 범프 층(16)은 크롬(Cr), 구리(Cu), 및 크롬 구리(Cr-Cu)의 합금을 포함할 수 있다. 이와 달리, 하부 범프 층(16)은 니켈(Ni), 구리(Cu), 니켈 구리(Ni-Cu)의 합금을 포함할 수 있으며, 본 발명은 이에 한정되지 않는다. 환원제 층(18)은 하부 범프 층(16) 상에 제공될 수 있다. 환원제 층(18)은 bulky 그룹 (phenyl, phenol, sulfone, sulfide 등)이 치환된 하이드록실, 카르복실 산을 포함할 수 있다. 예를 들어, 환원제 층(18)은 카르복실 하이드레이트(carboxylic hydrate), 하이드록실 하이드레이트(hydroxyl hydrate), 및 패놀릭 하이드레이트(phenolic hydrate)의 수화물을 포함할 수 있다.
다음, 상부 소자(20)를 하부 소자(10) 상에 제공한다(S20). 상부 소자(20)는 상부 기판(22), 상부 전극(24), 및 상부 범프 층(solder bump layer, 26)을 포함할 수 있다. 상부 기판(22)은 반도체 칩 또는 인쇄회로기판을 포함할 수 있으며, 본 발명은 이에 한정되지 않는다. 상부 전극(24)은 상부 기판(22)의 하부 면 상에 제공될 수 있다. 상부 전극(24)은 하부 전극(14)에 대응하여 제공될 수 있다. 상부 전극(24)은 하부 전극(14)의 재질과 동일한 재질을 포함할 수 있다. 예를 들어, 상부 전극(24)은 금(Au), 구리(Cu), 알루미늄(Al), 및 텅스텐(W) 중 적어도 어느 하나의 금속을 포함할 수 있다. 상부 범프 층(26)은 하부 전극(14), 하부 범프 층(16), 및 환원제 층(18) 상에 제공될 수 있다. 예를 들어, 상부 범프 층(26)은 주석(Sn), 인듐(In), 주석 비스무스(SnBi), 주석 은 구리(SnAgCu), 주석 은(SnAg), 금 주석(AuSn), 인듐 주석(InSn), 및 비스무스 인듐 주석(BiInSn)의 솔더를 포함할 수 있으며, 본 발명은 이에 한정되지 않는다. 상부 범프 층(26)은 환원제 층(18) 상에 제공될 수 있다.
도 1 및 도 3을 참조하면, 가압 부재(30)를 상부 기판(22) 상에 제공하여 상부 기판(22)을 압착한다(S30). 가압 부재(30)는 퀄츠 또는 글래스의 투명 블록을 포함할 수 있다. 가압 부재(30)는 상부 기판(22)을 하부 기판(12)에 압착할 수 있다.
도 1, 도 3 및 도 4를 참조하면, 상부 기판(22)에 레이저 빔(40)을 제공하여 상부 소자(20)를 하부 소자(10)에 접합한다(S40). 레이저 빔(40)은 가압 부재(30)에 투과할 수 있다. 레이저 빔(40)은 예를 들어, helium-neon 레이저 빔, Argon 레이저 빔, UV 레이저 빔, IR 레이저 빔, 또는 Excimer 레이저 빔일 수 있다. 레이저 빔(40)은 약 500nm 내지 약 2μm의 파장을 가질 수 있다. 레이저 빔(40)은 상부 소자(20)에 흡수되어 상기 상부 소자(20)를 가열할 수 있다. 레이저 빔(40)은 상부 소자(20)를 가열하여 상기 상부 소자(20)를 하부 소자(10)에 접합할 수 있다. 레이저 빔(40)은 상부 기판(22)을 약 230°C 내지 약 370°C 온도로 가열시킬 수 있다. 상부 기판(22)의 온도는 레이저 빔(40)의 조사 양 및/또는 레이저 빔(40)의 조사 강도에 따라 달라질 수 있다. 상부 기판(22) 및 상부 전극(24)은 레이저 빔(40)을 흡수하여 전도 열을 상부 전극(24), 상부 범프 층(26), 환원제 층(18), 및 하부 범프 층(16)에 전달할 수 있다. 상부 범프 층(26), 환원제 층(18) 및 하부 범프 층(16)은 전도 열에 용융되어 금속간 화합물 층(intermetallic compound, 19)으로 형성될 수 있다. 금속간 화합물 층(19)은 상부 전극(24)을 하부 전극(14)에 접합할 수 있다. 환원제 층(18)은 하부 전극(14), 하부 범프 층(16), 상부 범프 층(26) 및 상부 전극(24)의 자연 산화막을 제거할 수 있다. 따라서, 하부 범프 층(16) 및 상부 범프 층(26)은 전도 열에 의해 용융되어 금속간 화합물 층(19)으로 형성되고, 하부 소자(10)와 상부 소자(20)의 열팽창 계수의 차이에 따른 열 응력(thermal stress)을 최소화시킬 수 있다.
도시되지는 않았지만, 하부 전극(14), 금속간 화합물 층(19) 및 상부 전극(24) 외곽의 하부 기판(12), 그리고 상부 기판(22) 사이에 언더필 수지 층(underfill resin)이 형성될 수 있다. 언더필 수지 층은 NCF(Non Conductive Film) 또는 NCP(Non Conductive Paste)를 포함할 수 있다.
도 5는 및 도 6은 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도들이다.
도 5를 참조하면, 하부 소자(10)는 경화제 층(11) 및 베이스 물질 층(13)을 더 포함할 수 있다. 경화제 층(11) 및 베이스 물질 층(13)은 하부 범프 층(16) 및 환원제 층(18) 사이에 제공될 수 있다. 경화제 층(11)은 하부 범프 층(16)과 베이스 물질 층(13) 사이에 제공될 수 있다. 경화제 층(11)은 알리파틱 아민(aliphatic amine), 아로마틱 아민(aromatic amine), 사이클로아리파틱 아민(cycloaliphatic amine), 페날카민(phenalkamine), 이미다졸(imidazole), 카르복실 산(carboxylic acid), 안하이드라이드(anhydride), 폴리아미드- 베이스드 하드너스(polyamide-based hardners), 페놀릭 큐어링 에이전트(phenolic curing agents), 또는 워터본 큐어링 에이전트(waterborne curing agents)를 포함할 수 있다. 베이스 물질 층(13)은 경화제 층(11)과 환원제 층(18) 사이에 제공될 수 있다. 베이스 물질 층(13)은 열 경화성 수지를 포함할 수 있다. 예를 들어, 상기 베이스 물질 층(13)은 에폭시(epoxy), 페녹시(phenoxy), 비스말이미드(bismaleimide), 불포화된 폴리에스테르(unsaturated polyester), 우레탄(urethane), 우레아(urea), 페놀-포말디하이드(phenol-formaldehyde), 불카나이즈드 러버(vulcanized rubber), 멜아민 수지(melamine resin), 폴리이미드(polyimide), 에폭시 노볼락 수지(epoxy novolac resin), 또는 시아네이트 에스테르(cyanate ester)를 포함할 수 있다.
도 6을 참조하면, 레이저 빔(40)이 상부 기판(22)에 제공되면(S40), 경화제 층(11) 및 베이스 물질 층(13)은 레이저 빔(40)의 열에 의해 보호 층(15)으로 형성될 수 있다. 보호 층(15)은 하부 전극(14), 금속간 화합물 층(19), 및 상부 전극(24)의 측벽 상에 형성될 수 있다. 보호 층(15)은 하부 전극(14), 금속간 화합물 층(19), 및 상부 전극(24)의 측벽을 둘러싸고 상기 하부 전극(14), 상기 금속간 화합물 층(19), 및 상기 상부 전극(24)을 보호할 수 있다. 보호 층(15)은 전도 열에 의해 경화될 수 있다.
하부 기판(12), 하부 전극(14), 상부 전극(24), 상부 범프 층(26), 및 가압 부재(30)는 도 3 및 도 4와 동일하게 구성될 될 수 있다.
도 7은 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도이다. 도 8a 및 도 8b는 도 7의 흡수체 층(17) 내의 판상 흡수체들(172) 및 금속 파우더(174)를 보여준다.
도 7을 참조하면, 하부 소자(10)는 흡수체 층(17)을 더 포함할 수 있다. 흡수체 층(17)은 하부 범프 층(16)과 환원제 층(18) 사이에 제공될 수 있다. 흡수체 층(17)은 전도 열 및/또는 레이저 빔(40)의 복사 열의 흡수율을 증가시킬 수 있다. 흡수체 층(17)은 탄소 성분과, 금속 파우더를 포함할 수 있다. 레이저 빔(40)이 조사되면, 하부 범프 층(16), 흡수체 층(17), 환원제 층(18), 및 상부 범프 층(26)은 도 4의 금속간 화합물 층(19)으로 형성될 수 있다. 하부 기판(12), 상부 기판(22), 상부 전극(24), 상부 범프 층(26), 및 가압 부재(30)는 도 3과 동일하게 구성될 수 있다.
도 8a를 참조하면, 흡수체 층(17)은 판상 흡수체(172)를 포함할 수 있다. 판상 흡수체(172)는 카본 블랙(carbon black), 탄소나노튜브(CNT), 및 그래핀을 포함할 수 있다.
도 8b를 참조하면, 흡수체 층(17)은 판상 흡수체(172)에 결합(coupled)되는 금속 파우더(174)를 더 포함할 수 있다. 금속 파우더(174)는 판상 흡수체(172)에 이온 결합될 수 있다. 금속 파우더(174)는 니켈(Ni), 또는 구리(Cu)를 포함할 수 있으며, 본 발명은 이에 한정되지 않는다.
도 9 및 도 10은 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도들이다.
도 9 및 도 10을 참조하면, 본 발명의 반도체 패키지는 MEMS/센서 패키지를 포함할 수 있다. 하부 소자(10)는 MEMS/센서 소자이고, 상부 소자(20)는 리드일 수 있다.
하부 기판(12)은 실리콘, 화합물 반도체, 알루미늄 나이트라이드(AlN), 알루미나, 세라믹, 인쇄회로기판을 포함할 수 있으며, 본 발명은 이에 한정되지 않는다. 복수개의 하부 전극들(14)은 하부 기판(12)의 가장자리들 상에 제공될 수 있다. 하부 범프 층(16)은 하부 전극들(14)에 제공되고, 환원제 층(18)은 상기 하부 범프 층(16) 상에 제공될 수 있다. 상부 범프 층(26)은 환원제 층(18) 상에 제공되고, 상부 전극들(24)은 상기 상부 범프 층(26) 상에 제공될 수 있다. 일 예로, 하부 범프 층(16)과 상부 범프 층(26)의 재질은 서로 바뀔 수 있다. 예를 들어, 하부 범프 층(16)은 주석(Sn), 인듐(In), 주석 비스무스(SnBi), 주석 은 구리(SnAgCu), 주석 은(SnAg), 금 주석(AuSn), 인듐 주석(InSn), 및 비스무스 인듐 주석(BiInSn)의 솔더를 포함할 수 있다. 상부 범프 층(26)은 크롬(Cr), 구리(Cu), 및 크롬 구리(Cr-Cu)의 합금을 포함할 수 있다. 상부 기판(22)은 상부 전극들(24) 상에 제공될 수 있다.
가압 부재(30)와 상부 기판(22)은 레이저 빔(40)을 투과할 수 있다. 상부 기판(22)은 글래스 또는 실리콘을 포함할 수 있다. 레이저 빔(40)은 상부 기판(22)에 흡수되지 않고, 레이저 빔(40)은 상부 범프 층(26), 환원제 층(18), 및 하부 범프 층(16)을 선택적으로 가열하여 금속간 화합물 층(19)의 열 응력을 최소화시키고, 기계적인 신뢰성을 증가시킬 수 있다.
도 11 및 도 12는 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도들이다.
도 11 및 도 12를 참조하면, 상부 기판(22)은 발광 소자(LED)일 수 있다. 또한, 상부 기판(22)은 마이크로 발광 소자, 및 나노 발광 소자일 수 있으며, 본 발명은 이에 한정되지 않는다. 하부 범프 층(16)은 Ni/Au의 합금을 포함할 수 있다. 상부 범프 층(26)은 주석(Sn), 인듐(In), 및 아연(Zn) 중 적어도 하나를 포함하는 솔더를 포함할 수 있다.
하부 기판(12), 하부 전극(14), 하부 범프 층(16), 환원제 층(18), 금속간 화합물 층(19), 상부 기판(22), 상부 전극(24), 상부 범프 층(26), 가압 부재(30) 및 레이저 빔(40)은 도 3 및 도 4와 동일하게 구성될 수 있다.
도 13은 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도이다.
도 13을 참조하면, 상부 소자(20)의 상부 기판(22)은 로드 모양의 발광 소자일 수 있다. 상부 범프 층(26)은 상부 기판(22)의 마주보는 양측 측벽들에 제공될 수 있다. 도시되지는 않았지만, 상부 소자(20)의 양측 측벽들 내에 상부 전극이 제공될 수 있다. 이와 달리, 상부 전극은 상부 기판(22)의 양측 측벽들과 상부 범프 층(26) 사이에 제공될 수 있으며, 본 발명은 이에 한정되지 않는다. 레이저 빔(40)은 상부 범프 층(26), 환원제 층(18), 및 하부 범프 층(16)을 가열하여 금속간 화합물 층(도 4의 19)을 형성시킬 수 있다.
하부 전극들(14)은 ITO, IZO, 또는 알루미늄을 포함할 수 있다. 하부 범프 층(16)은 니켈(Ni), 구리(Cu), 금(Au), 은(Ag), 백금(Pt), 또는 팔라듐(Pd) 중 적어도 하나의 금속을 포함할 수 있다. 상부 범프 층(26)은 주석(Sn), 인듐(In), 및 아연(Zn) 중 적어도 하나의 솔더를 포함할 수 있다. 이와 달리, 하부 범프 층(16)과 상부 범프 층(26)의 재질은 서로 바뀔 수 있으며 본 발명은 이에 한정되지 않는다.
하부 기판(12), 환원제 층(18), 금속간 화합물 층(19), 상부 전극(24), 가압 부재(30) 및 레이저 빔(40)은 도 3 및 도 4와 동일하게 구성될 수 있다.
도 14는 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도이다.
도 14를 참조하면, 하부 소자(10)의 하부 기판(12)은 격벽들(partition walls, 50)을 가질 수 있다. 격벽들(50)은 상부 소자(20) 외곽에 제공될 수 있다. 상부 소자(20)는 격벽들(50) 사이에 제공될 수 있다. 격벽들(50)은 PMMA(Polymethylmethacrylate), 폴리카보네이트(Polycarbonate), 또는 폴리이미드 중 적어도 하나의 폴리머를 포함할 수 있다. 격벽들(50)은 레이저 빔(40)에 의해 형성될 수 있다. 격벽들(50)은 상부 소자(20) 외곽의 하부 기판(12)의 부푼 영역(rise region)일 수 있다. 격벽들(50)은 상부 소자(20)의 높이보다 낮은 높이를 가질 수 있다. 격벽들(50)과 가압 부재(30) 사이 그리고 상부 기판(22)과 가압 부재(30) 사이에 폴리머 필름(32)이 제공될 수 있다. 폴리머 필름(32)은 투명할 수 있다. 폴리머 필름(32)은 레이저 빔(40)을 상부 범프 층(26)에 투과시킬 수 있다. 폴리머 필름(32)은 아래 방향으로 볼록한 모양을 가질 수 있다. 폴리머 필름(32)은 상부 범프 층(26)을 환원제 층(18) 및 하부 범프 층(16)에 압착할 수 있다. 폴리머 필름(32)은 PMMA(polymethylmethacrylate), 폴리카보네이트(polycarbonate), 및 폴리이미드 중 어느 하나를 포함할 수 있다.
하부 소자(10)의 하부 전극(14), 하부 범프 층(16), 및 환원제 층(18)은 도 11과 동일하게 구성될 수 있다.
도 15는 본 발명의 반도체 패키지의 제조 방법의 일 예를 보여주는 공정 단면도이다.
도 15를 참조하면, 가압 부재(30)와 격벽들(50) 사이 및 가압 부재(30)와 상부 기판(22) 사이의 탄성 부재(34)를 이용하여 상기 상부 기판(22)을 하부 소자(10)에 접합시킬 수 있다. 탄성 부재(34)는 가압 부재(30)와 격벽들(50)의 충돌을 방지하고, 상부 기판(22)을 하부 소자(10)에 압착시킬 수 있다. 탄성 부재(34)는 투명할 수 있다. 예를 들어, 탄성 부재(34)는 PDMS, 실리콘, 또는 실리카를 포함할 수 있다.
하부 소자(10) 및 상부 소자(20)는 도 13 및 도 14와 동일하게 구성될 수 있다.
도 16은 본 발명의 반도체 패키지의 제조 방법을 보여준다. 도 17 및 도 18은 도 16의 반도체 패키지의 제조 방법을 보여주는 공정 단면도들이다.
도 16 및 도 17을 참조하면, 하부 소자(10) 및 상부 소자(20)를 DI 워터(62) 내에 침지한다(S22). 이에 앞서, 하부 소자(10)를 준비하는 단계(S10) 및 상부 소자(20)를 제공하는 단계(S20)는 도 1과 동일하게 구성될 수 있다. DI 워터(62)는 배스(60) 내에 저장될 수 있다. 이와 달리, DI 워터(62)는 노즐(미도시)에 의해 하부 소자(10) 및 상부 소자(20) 사이에 제공될 수 있으며, 본 발명은 이에 한정되지 않는다.
다음, 상부 소자(20)의 상부 기판(22) 상에 가압 부재(30)를 제공하여 상부 기판(22)을 압착한다(S30). 가압 부재(30)는 DI 워터(62) 내에 제공될 수 있다. 가압 부재(30)는 상부 기판(22)을 압착할 수 있다.
그 다음, 레이저 빔(40)을 상부 소자(20) 및 하부 소자(10)에 제공하여 상부 소자(20)를 하부 소자(10)에 접합한다(S40). 레이저 빔(40)은 DI 워터(62) 및 가압 부재(30)에 투과하여 상부 소자(20)를 제공될 수 있다. 레이저 빔(40)은 상부 소자(20)의 상부 기판(22) 및/또는 상부 전극(24)을 가열하여 상기 상부 소자(20)를 하부 소자(10)에 접합시킬 수 있다. 레이저 빔(40)은 상부 기판(22)에 투과되고 상부 전극(24)에 흡수될 수 있다.
도 18을 참조하면, 상부 전극(24)은 전도 열을 이용하여 상부 범프 층(26), 환원제 층(18) 및 하부 범프 층(16)을 금속간 화합물 층(19)으로 형성시킬 수 있다. 금속간 화합물 층(19)은 상부 전극(24)을 하부 전극(14)에 접합 및/또는 연결할 수 있다.
하부 소자(10)의 경화제 층(11) 및 베이스 물질 층(13)은 금속간 화합물 층(19)의 둘레에 보호 층(15)으로 형성될 수 있다. DI 워터(62)는 보호 층(15)을 하부 전극(14) 및 상부 전극(24)의 둘레에 형성시킬 수 있다. 보호 층(15)은 DI 워터(62)의 표면 장력에 의해 금속간 화합물 층(19), 하부 전극(14) 및 상부 전극(24)의 측벽에 밀착시킬 수 있다. 즉, DI 워터(62)는 보호 층(15)을 금속간 화합물 층(19), 하부 전극(14) 및 상부 전극(24)의 측벽에 균일하게 코팅시킬 수 있다.
그리고, DI 워터(62)를 제거하여 하부 소자(10) 및 상부 소자(20)를 건조한다(S50). 예를 들어, DI 워터(62)는 열풍(heat wind)에 의해 제거될 수 있다. 또한, DI 워터(62)는 유기 용매에 의해 제거되거나 초임계 유체에 의해 제거될 수 있으며, 본 발명은 이에 한정되지 않는다.
도 19는 본 발명의 반도체 패키지의 제조 방법을 보여준다. 도 20은 도 19의 반도체 패키지의 제조 방법을 보여주는 공정 단면도이다.
도 19 및 도 20을 참조하면, 본 발명의 반도체 패키지의 제조 방법은 DI 워터(62)를 버블링하는 단계(S42)를 더 포함할 수 있다. DI 워터(62)를 버블링하는 단계(S42)는 DI 워터(62)를 끊는 점까지 가열하는 단계를 포함할 수 있다. 이와 달리, DI 워터(62) 내에 질소 가스를 제공하는 단계를 포함할 수 있으며, 본 발명은 이에 한정되지 않는다. DI 워터(62)는 버블들(64)을 가질 수 있다. 버블들(64)은 금속간 화합물 층(19) 및 보호 층(15)을 열적으로 안정화시키고 열 응력을 감소시킬 수 있다.
하부 소자(10)를 준비하는 단계(S10), 상부 소자(20)를 제공하는 단계(S20), 하부 소자(10) 및 상부 소자(20)를 침지하는 단계(S22), 상부 기판(22)을 압착하는 단계(S30), 레이저 빔(40)을 제공하는 단계(S40), 그리고, 하부 소자(10) 및 상부 소자(20)를 건조하는 단계(S50)는 도 16과 동일하게 구성될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 하부 기판, 상기 하부 기판 상의 하부 전극, 상기 하부 전극 상의 하부 범프 층, 및 상기 하부 범프 층 상의 환원제 층을 포함하는 하부 소자를 준비하는 단계;
    상부 기판, 상기 상부 기판 상의 상부 전극, 및 상기 상부 전극 상의 상부 범프 층을 포함하는 상부 소자를 제공하는 단계;
    상기 상부 기판 상에 가압 부재를 제공하여 상기 상부 기판을 상기 하부 기판에 압착하는 단계; 및
    상기 가압 부재를 투과하는 레이저 빔을 상기 상부 기판에 제공하여 상기 상부 기판 및 상기 상부 전극의 전도 열을 이용하여 상기 하부 범프 층, 상기 환원제 층, 및 상기 상부 범프 층을 금속간 화합물 층으로 형성시키는 단계를 포함하고,
    상기 하부 기판은 상기 상부 소자 외곽의 격벽들을 더 포함하고,
    상기 가압 부재와 상기 격벽들 사이 및 상기 가압 부재와 상기 상부 기판 사이의 폴리머 필름을 제공하는 단계 더 포함하는 반도체 패키지의 제조방법.
  2. 제 1 항에 있어서,
    상기 하부 소자는:
    상기 하부 범프 층과 상기 환원제 층 사이의 경화제 층; 및
    상기 경화제 층과 상기 환원제 층 사이의 베이스 물질 층을 더 포함하는 반도체 패키지의 제조방법.
  3. 제 2 항에 있어서,
    상기 경화제 및 상기 베이스 물질 층은 상기 금속간 화합물 층 둘레의 보호 층으로 형성되는 반도체 패키지의 제조 방법.
  4. 제 3 항에 있어서,
    상기 레이저 빔을 투과하는 DI 워터 내에 상기 하부 소자와 상기 상부 소자를 침지하는 단계를 더 포함하되,
    상기 DI 워터는 상기 보호 층을 상기 하부 전극 및 상기 상부 전극의 둘레에 상기 보호 층을 형성시키는 반도체 패키지의 제조방법.
  5. 제 4 항에 있어서,
    상기 DI 워터를 버블링시키는 단계를 더 포함하는 반도체 패키지의 제조방법.
  6. 제 4 항에 있어서,
    상기 DI 워터를 제거하여 상기 하부 소자 및 상기 상부 소자를 건조하는 단계를 더 포함하는 반도체 패키지의 제조방법.
  7. 제 2 항에 있어서,
    상기 경화제는 알리파틱 아민을 포함하되,
    상기 베이스 물질 층은 에폭시를 포함하는 반도체 패키지의 제조방법.
  8. 제 1 항에 있어서,
    상기 하부 소자는 상기 하부 범프 층과 상기 환원제 층 사이의 흡수 층을 더 포함하는 반도체 패키지의 제조방법.
  9. 제 8 항에 있어서,
    상기 흡수 층은:
    판상 흡수체; 및
    상기 판상 흡수체에 결합되는 금속 파우더를 포함하는 반도체 패키지의 제조방법.
  10. 제 9 항에 있어서,
    상기 판상 흡수체는 그래핀을 포함하는 반도체 패키지의 제조방법.
  11. 제 9 항에 있어서,
    상기 금속 파우더는 니켈 또는 구리를 포함하는 반도체 패키지의 제조방법.
  12. 삭제
  13. 삭제
  14. 제 1 항에 있어서,
    상기 폴리머 필름은 투명하고 아래로 볼록한 모양을 갖는 반도체 패키지의 제조방법.
  15. 제 1 항에 있어서,
    상기 폴리머 필름은 PMMA, 폴리아크릴레이트, 또는 폴리이미드를 포함하는 반도체 패키지의 제조방법.
  16. 제 1 항에 있어서,
    상기 가압 부재와 상기 격벽들 사이 및 상기 가압 부재와 상기 상부 기판 사이의 탄성 부재를 제공하는 단계를 더 포함하되,
    상기 탄성 부재는 PDMA, 실리콘 또는 실리카를 포함하는 반도체 패키지의 제조방법.
  17. 제 1 항에 있어서,
    상기 하부 범프 층은 니켈, 구리, 및 니켈 구리 합금을 포함하는 반도체 패키지의 제조방법.
  18. 제 1 항에 있어서,
    상기 환원제 층은 카르복실 하이드레이트, 하이드록실 하이드레이트, 및 패놀릭 하이드레이트의 수화물을 포함하는 반도체 패키지의 제조방법.
  19. 제 1 항에 있어서,
    상기 상부 범프 층은 주석, 인듐, 주석 비스무스, 주석 은 구리, 주석 은, 금 주석, 인듐 주석, 및 비스무스 인듐 주석의 솔더를 포함하는 반도체 패키지의 제조방법.
  20. 제 1 항에 있어서,
    상기 하부 기판은 발광 소자를 포함하되,
    상기 상부 기판은 리드를 포함하는 반도체 패키지의 제조방법.
KR1020210077893A 2020-09-28 2021-06-16 반도체 패키지의 제조 방법 KR102536941B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/399,754 US20220102603A1 (en) 2020-09-28 2021-08-11 Method of fabricating semiconductor package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200126348 2020-09-28
KR1020200126348 2020-09-28

Publications (2)

Publication Number Publication Date
KR20220043007A KR20220043007A (ko) 2022-04-05
KR102536941B1 true KR102536941B1 (ko) 2023-05-26

Family

ID=81181750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210077893A KR102536941B1 (ko) 2020-09-28 2021-06-16 반도체 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR102536941B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9402233A (nl) * 1994-12-29 1996-08-01 3P Licensing Bv Werkwijze voor het omhullen van een elektronische component, een aldus omhulde elektronische component en daarvoor bestemd kunststofmateriaal.
KR101234597B1 (ko) * 2009-10-15 2013-02-22 한국전자통신연구원 플립 칩 본딩 방법 및 그의 구조
KR102535108B1 (ko) * 2018-09-03 2023-05-24 한국전자통신연구원 레이저 접합 방법

Also Published As

Publication number Publication date
KR20220043007A (ko) 2022-04-05

Similar Documents

Publication Publication Date Title
KR102246076B1 (ko) 반도체 패키지의 제조 방법
US5861678A (en) Method and system for attaching semiconductor dice to substrates
US9960325B2 (en) Lead, wiring member, package part, metal part provided with resin and resin-sealed semiconductor device, and methods for producing same
KR101995141B1 (ko) 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
US20070269930A1 (en) Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA)
US8802557B2 (en) Micro bump and method for forming the same
US20220102603A1 (en) Method of fabricating semiconductor package
US20210351098A1 (en) Packaged Semiconductor Device With Multilayer Stress Buffer
US11374149B2 (en) Method of manufacturing display device and source substrate structure
WO2007037221A1 (ja) 機能素子パッケージ及びその製造方法
KR102536941B1 (ko) 반도체 패키지의 제조 방법
US8835219B2 (en) Device contact, electric device package and method of manufacturing an electric device package
WO2010134230A1 (ja) 半導体装置及びその製造方法
KR20190024633A (ko) 반도체 패키지의 제조 방법
US20190279955A1 (en) Nanoparticle backside die adhesion layer
US20100159644A1 (en) Low-cost flip-chip interconnect with an integrated wafer-applied photo-sensitive adhesive and metal-loaded epoxy paste system
US9330946B1 (en) Method and structure of die stacking using pre-applied underfill
JP6490328B2 (ja) 発光装置及びその製造方法
JP2022020377A (ja) 半導体装置及び半導体装置の製造方法
US20210257332A1 (en) Semiconductor device and manufacturing method thereof
Lee et al. Advanced bonding/joining techniques
US20210043597A1 (en) Selective Soldering with Photonic Soldering Technology
KR20210102817A (ko) 레이저 본딩 방법
JP6365187B2 (ja) 発光装置
US6574860B1 (en) Ball grid array module

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant