JP2022020377A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2022020377A
JP2022020377A JP2020123839A JP2020123839A JP2022020377A JP 2022020377 A JP2022020377 A JP 2022020377A JP 2020123839 A JP2020123839 A JP 2020123839A JP 2020123839 A JP2020123839 A JP 2020123839A JP 2022020377 A JP2022020377 A JP 2022020377A
Authority
JP
Japan
Prior art keywords
metal bump
light
semiconductor chip
pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020123839A
Other languages
English (en)
Inventor
荘一 本間
Soichi Honma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020123839A priority Critical patent/JP2022020377A/ja
Priority to TW110103763A priority patent/TWI776382B/zh
Priority to CN202110212254.XA priority patent/CN113964045A/zh
Priority to US17/189,228 priority patent/US11476230B2/en
Publication of JP2022020377A publication Critical patent/JP2022020377A/ja
Priority to US17/944,018 priority patent/US20230005879A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

【課題】信頼性が高い半導体装置を実現すること。【解決手段】半導体装置の製造方法は、第１面及び前記第１面とは反対側の第２面を有する半導体チップの前記第１面側に金属バンプを形成し、配線基板に設けられたパッドの上に前記金属バンプを配置し、前記半導体チップの前記第２面側から、前記金属バンプを溶融する第１光を照射し、その後前記第１光の照射を止めるもしくは弱めて、溶融した前記金属バンプを凝固点以下にし、前記半導体チップを前記配線基板の方向に加圧しながら、前記半導体チップの前記第２面側から、前記金属バンプを溶融する第２光を照射し、その後前記第２光の照射を止めるもしくは弱めて、溶融した前記金属バンプを凝固点以下にする。【選択図】図１５

Description

本開示の実施形態は半導体装置及び半導体装置の製造方法に関する。
半導体装置としてのＮＡＮＤ型フラッシュメモリを用いた半導体パッケージが知られている。このような半導体パッケージの一例として、配線基板に設けられたパッドに対してフリップチップボンディングによってＩＣチップ（半導体チップ）を実装しているものがある。
米国特許出願公開第２０１９／０２７９９５８号明細書 米国特許第１０４９７６６５号明細書 特開２００４－２７６０９８号公報
信頼性が高い半導体装置を実現すること。又は、位置精度が高い高価な装置を用いることなく、フリップチップボンディングの高精度な位置合わせを行うことができ、さらにＩＣチップの反りによる影響を抑制することができるＩＣチップの実装方法を提供すること。
一実施形態に係る半導体装置の製造方法は、第１面及び前記第１面とは反対側の第２面を有する半導体チップの前記第１面側に金属バンプを形成し、配線基板に設けられたパッドの上に前記金属バンプを配置し、前記半導体チップの前記第２面側から、前記金属バンプを溶融する第１光を照射し、その後前記第１光の照射を止めるもしくは弱めて、溶融した前記金属バンプを凝固点以下にし、前記半導体チップを前記配線基板の方向に加圧しながら、前記半導体チップの前記第２面側から、前記金属バンプを溶融する第２光を照射し、その後前記第２光の照射を止めるもしくは弱めて、溶融した前記金属バンプを凝固点以下にする。
一実施形態に係る半導体装置は、第１金属バンプ及び前記第１金属バンプよりも平面視において外側に設けられた第２金属バンプが設けられた半導体チップと、前記第１金属バンプに接続された第１パッド及び前記第２金属バンプに接続された第２パッドを備えた配線基板と、を有し、前記第１金属バンプと前記第１パッドとの間には、前記第１金属バンプの材料及び前記第１パッドの材料を含む第１化合物層が存在し、前記第２金属バンプと前記第２パッドとの間には、前記第２金属バンプの材料及び前記第２パッドの材料を含む第２化合物層が存在し、前記第１化合物層の厚さと前記第２化合物層の厚さは異なる。
一実施形態に係る半導体装置の全体構成を示す断面図である。 一実施形態に係る半導体装置の全体構成を示す平面図である。 一実施形態に係る半導体装置の半導体チップ及び配線基板の構成を示す断面図である。 一実施形態に係る半導体装置の半導体チップと配線基板との接続構造を示す部分拡大断面図である。 一実施形態に係る半導体装置の配線基板を示す断面図である。 一実施形態に係る半導体装置の半導体チップを示す断面図である。 一実施形態に係る半導体装置の製造方法を示す断面図である。 一実施形態に係る半導体装置の製造方法を示す断面図である。 一実施形態に係る半導体装置の製造方法を示す断面図である。 一実施形態に係る半導体装置の製造方法を示す断面図である。 一実施形態に係る半導体装置の製造方法を示す断面図である。 一実施形態に係る半導体装置の製造方法を示す断面図である。 一実施形態に係る半導体装置の製造方法を示す断面図である。 一実施形態に係る半導体装置の製造方法を示す断面図である。 一実施形態に係る半導体装置の製造方法を示す断面図である。 一実施形態に係る半導体装置の製造方法において、光照射によって金属バンプとパッドとを接続する方法を示すタイミングチャートである。 一実施形態に係る半導体装置の製造方法において、光照射によって金属バンプとパッドとを接続する方法を示すタイミングチャートである。 一実施形態に係る半導体装置の製造方法において、光照射によって金属バンプとパッドとを接続する方法を示すタイミングチャートである。 一実施形態に係る半導体装置の製造方法において、光照射によって金属バンプとパッドとを接続する方法を示すタイミングチャートである。 一実施形態に係る半導体装置の製造方法を示す断面図である。 一実施形態に係る半導体装置の製造方法を示す断面図である。 一実施形態に係る半導体装置の製造方法を示す断面図である。
以下、本実施形態に係る半導体装置を図面を参照して具体的に説明する。以下の説明において、略同一の機能及び構成を有する要素について、同一符号又は同一符号の後にアルファベットが追加された符号が付されており、必要な場合にのみ重複して説明する。以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示する。実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定されない。実施形態の技術的思想は、特許請求の範囲に対して、種々の変更を加えたものであってもよい。
本発明の各実施の形態において、配線基板から半導体チップに向かう方向を上方という。逆に、半導体チップから配線基板に向かう方向を下方という。このように、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、配線基板と半導体チップとの上下関係が図示と逆になるように配置されてもよい。また、以下の説明で、例えば配線基板上の半導体チップという表現は、上記のように配線基板と半導体チップとの上下関係を説明しているに過ぎず、配線基板と半導体チップとの間に他の部材が配置されていてもよい。
本明細書において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
〈第１実施形態〉
［半導体装置１０の構成］
図１は、一実施形態に係る半導体装置の全体構成を示す断面図である。図２は、一実施形態に係る半導体装置の全体構成を示す平面図である。本実施形態による半導体装置１０として、ＮＡＮＤ型フラッシュメモリを用いた半導体パッケージの一例を説明するが、この構成に限定されない。本実施形態は、半導体チップを配線基板上にフリップチップ接続によって実装される装置に適用することができる。半導体装置１０は、半導体チップ１００、配線基板２００、スペーサ３００、積層メモリチップ４００、ボンディングワイヤ５００、及び樹脂層６００を有する。半導体チップ１００及び配線基板２００の詳細な構成は後述する。
スペーサ３００は、絶縁層３０１を介して配線基板２００の上に接着されている。図２に示すように、スペーサ３００は、半導体チップ１００の外周に、半導体チップ１００を囲むように設けられている。図１に示すように、スペーサ３００の上面は半導体チップ１００の上面とほぼ同じ高さに位置している。スペーサ３００として、シリコン、ガラス、セラミック、絶縁基板、金属板等の材料が用いられる。絶縁層３０１として、例えばＤＡＦ（Die Attach Film）が用いられる。スペーサ３００上に、スペーサ３００と積層メモリチップ４００との密着性を向上させるために、有機膜が形成されていてもよい。当該有機膜や絶縁層３０１として、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、ＰＢＯ（Poly Benz Oxazole）樹脂、ベンゾシクロブテン樹脂などの単体、複合、積層の有機膜が用いられる。
積層メモリチップ４００は、半導体チップ１００及びスペーサ３００の各々の上に固定されている。積層メモリチップ４００は、絶縁層４１０、４３０及びメモリセル４２０を有する。半導体チップ１００及びスペーサ３００の上に絶縁層４１０が設けられ、絶縁層４１０の上にメモリセル４２０及び絶縁層４３０が交互に積層されている。つまり、積層メモリチップ４００は、複数のメモリセル４２０が３次元配置された立体型メモリセルアレイである。なお、各メモリセル４２０は、上部のメモリセル４２０が下部のメモリセル４２０の一部を露出するように位置をずらしながら積層される。絶縁層４１０、４３０として、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、ＰＢＯ（Poly Benz Oxazole）樹脂、ベンゾシクロブテン樹脂などの単体、複合、積層の有機膜が用いられる。積層メモリチップ４００は、貫通電極（TSV；Through Silicon Via）を備えたメモリセル４２０やインターポーザを複数垂直に積層したものであってもよい。
ボンディングワイヤ５００は、積層メモリチップ４００の上面に設けられた接続パッド（図示せず）と配線基板２００の接続パッド２０１とを電気的に接続し、積層メモリチップ４００の上面に設けられた接続パッド同士を接続する。樹脂層６００は、半導体チップ１００、積層メモリチップ４００、及びボンディングワイヤ５００等の配線基板２００上に設けられた構造体を被覆し保護する。樹脂層６００として、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、ＰＢＯ（Poly Benz Oxazole）樹脂、ベンゾシクロブテン樹脂などの単体、複合、積層の有機材料が用いられる。図１ではスペーサを介して積層メモリチップ４００が配線基板２００上に搭載された構造を例示したが、半導体装置１０は、フリップチップされたチップを樹脂で覆うＦＯＤ(Film on Device)構造を用いて、その構造の上にメモリセル４２０を積層した構造であってもよい。
図３は、一実施形態に係る半導体装置の半導体チップ及び配線基板の構成を示す断面図である。図４は、一実施形態に係る半導体装置の半導体チップと配線基板との接続構造を示す部分拡大断面図である。
図３及び図４に示すように、半導体チップ１００は第１面１０１及び第２面１０２を有する。半導体チップ１００は、半導体基板１１０、パッド１２０、及び金属バンプ１３０を有する。パッド１２０及び金属バンプ１３０は半導体チップ１００の第１面１０１側に設けられている。半導体基板１１０の第１面１０１側にはトランジスタ、容量、及び抵抗などの機能素子が設けられている。これらの機能素子は、配線によって互いに接続されている。配線は複数の導電層と複数の絶縁層を含み、各層の厚さ方向に隣接する導電層はそれらの間の絶縁層によって離隔されている。絶縁層には開口が設けられており、当該開口において、厚さ方向に隣接する導電層が接続される。
半導体基板１１０の厚さの一例としては、１０μｍ以上１００μｍ以下、又は２０μｍ以上７０μｍ以下である。半導体基板１１０の第１面１０１側に露出された配線上にパッド１２０が設けられている。パッド１２０上に金属バンプ１３０が設けられている。パッド１２０は金属バンプ１３０を介して後述するパッド２４０に接続されている。金属バンプ１３０によって両パッド間の電気的な接続、及び両パッド間の相対的な位置関係が確保される。
半導体基板１１０として、シリコン基板、ガリウム砒素（ＧａＡｓ）基板、及び炭化シリコン（ＳｉＣ）基板等が用いられる。パッド１２０として、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、錫（Ｓｎ）、銀（Ａｇ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、窒化チタン（ＴｉＮ）、窒化クロム（ＣｒＮ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の導電性材料が用いられる。パッド１２０は、上記の材料の単層、積層、又は合金層である。金属バンプ１３０として、はんだ（錫を主成分とした合金）等の導電性材料が用いられる。例えば、Ｓｎ、Ａｇ、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄ、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、ゲルマニウム（Ｇｅ）、コバルト（Ｃｏ）の単層、積層、合金である。ただし、これらの材料は一例であり、上記の材料に限定されない。
配線基板２００は、コア材２１０、配線層２２０、絶縁層２３０、及びパッド２４０を有する。配線基板２００の厚さは一例として、３０μｍ以上１０００μｍ以下、又は５０μｍ以上２００μｍ以下である。配線層２２０はコア材２１０の上方及び下方に設けられている。絶縁層２３０は配線層２２０の上方に設けられている。配線層２２０は複数の導電層２２１と複数の絶縁層２２３を含む。各層の厚さ方向に隣接する導電層２２１はそれらの間の絶縁層２２３によって離隔されている。絶縁層２２３には開口２２５が設けられており、当該開口２２５において、厚さ方向に隣接する導電層２２１が接続される。配線層２２０に含まれる複数の導電層２２１のうち、最も半導体チップ１００に近い導電層２２１にパッド２４０が接続されている。また、半導体チップ１００と配線基板２００との間にはアンダーフィル２５０が設けられている。図示されていないが、配線基板の２００の下方にさらに絶縁層２３０が形成されていてもよい。配線基板２００の下にパッド２４０が形成されていてもよい。
コア材２１０として、ガラスエポキシ樹脂又はセラミック（アルミナ系、ＡｌＮ系）等の絶縁材料が用いられる。導電層２２１として、Ｃｕ、Ａｌ、Ｔｉ、Ｗ、Ｔａ、Ａｇ、Ａｕ、Ｍｏ等の導電性材料が用いられる。導電層２２１は、上記の材料の単層、積層、又は合金層である。絶縁層２２３、２３０として、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）等の無機絶縁層、又は、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂、フェノール樹脂、ＰＢＯ（Poly Benz Oxazole）樹脂、ベンゾシクロブテン樹脂等の有機絶縁層が用いられる。絶縁層２２３、２３０は、上記の材料の単層、複合、積層である。なお、絶縁層２３０をソルダレジストという場合がある。パッド２４０として、Ｃｕ、Ｎｉ、Ａｕ、Ｓｎ、Ａｇ、Ｐｄ、Ｔｉ、Ｃｒ、Ｍｏ、ＴｉＮ、ＣｒＮ等の導電性材料が用いられる。パッド２４０は、上記の材料の単層、積層、又は合金層である。ただし、これらの材料は一例であり、上記の材料に限定されない。また、コア材２１０として、インターポーザのように、シリコンやガラスをベースにした基板が用いられてもよい。
［半導体装置１０の製造方法］
図５～図１５を用いて半導体装置１０の製造方法について説明する。なお、以下の説明において、説明の便宜上、配線基板２００の導電層２２１及び絶縁層２２３を省略して図示した。図５に示すように、配線基板２００を準備する。コア材２１０の上方にはパッド２４０及び絶縁層２３０が設けられている。図６に示すように、半導体チップ１００を準備する。半導体チップ１００の下面側（第１面１０１側）にはパッド１２０及び金属バンプ１３０が設けられている。金属バンプ１３０の先端（下端）にはフラックス１４０が形成されている。半導体チップ１００は実装装置のハンドリング部材７００に固定される。なお、フラックス１４０はパッド２４０上に形成されていてもよい。
図７に示すように、金属バンプ１３０がパッド２４０に接するように、又は、金属バンプ１３０上のフラックス１４０がパッド２４０に接するように半導体チップ１００を配線基板２００上に配置する。図７において、少なくともパッド２４０と金属バンプ１３０とが接している、又はパッド２４０と金属バンプ１３０上のフラックス１４０とが接していればよいため、半導体チップ１００を配線基板２００上に配置する際は、相対的に精度の低いアライメント装置及びアライメント方法を用いることができる。
図８に示すように、半導体チップ１００の上面側（第２面１０２側）から、金属バンプ１３０を溶融するための第１光１５０を照射する。なお、第１光１５０（又は後述する第２光１６０）は、半導体基板１１０を透過し、パッド１２０及び金属バンプ１３０の両方に照射される場合と、パッド１２０には照射されるが、主にパッド１２０によって吸収されて金属バンプ１３０に照射されない場合とがあるが、説明の便宜上、第１光１５０（又は第２光１６０）をパッド１２０及び金属バンプ１３０に照射する、と表現する。
第１光１５０の照射条件は、第１光１５０の照射による加熱によって金属バンプ１３０の温度が金属バンプ１３０の融点を超えるような条件である。第１光１５０を照射する際には、半導体チップ１００の第２面１０２側には、半導体チップ１００の動きを制限する他の部材は設けられていない。本実施形態では、第１光１５０としてレーザ光が用いられる。当該レーザ光の波長は、６００ｎｍ以上１３００ｎｍ以下、７５０ｎｍ以上１２００ｎｍ以下、又は８５０ｎｍ以上１１００ｎｍ以下である。６００ｎｍ未満では半導体チップ内での光の吸収が大きくなり、半導体チップへのダメージが懸念される。１３００ｎｍ超える波長では、実効的なエネルギーが小さくなるため、接続部の温度が上がりにくくなる。また、当該レーザ光の照射時間は０．１秒以上６０秒以下、０．５秒以上３０秒以下、又は１秒以上１５秒以下である。０．１秒未満では温度が上がりにくく、６０秒を超える時間ではスループットが長くなる問題がある。上記の波長のレーザ光を第１光１５０として用いることで、レーザ光のエネルギーが半導体基板１１０に吸収されることを抑制することができ、当該レーザ光のエネルギーを金属バンプ１３０の加熱に効率よく利用することができる。
なお、第１光１５０の照射によって金属バンプ１３０が溶融すればよいため、第１光１５０として上記のレーザ光以外の光を用いることができる。例えば、第１光１５０としてランプ光を用いてもよい。また、第１光１５０として用いられるレーザ光の波長は上記の波長に限定されない。
上記のように、第１光１５０によって金属バンプ１３０が溶融すると、金属バンプ１３０は流動性を示すため、溶融した金属バンプ１３０の表面張力によって半導体チップ１００が適正な位置に移動する。具体的には、半導体チップ１００は、半導体チップ１００のパッド１２０が配線基板２００のパッド２４０に対面する位置に移動する。このように、第１光１５０によって金属バンプ１３０を溶融することで、自己整合的な位置合わせ（セルフアライン）が行われる。なお、第１光１５０の照射によって、半導体チップ１００に設けられた複数の金属バンプ１３０の全てが溶融する必要はなく、少なくとも複数の金属バンプ１３０のうち２つ以上の金属バンプ１３０が溶融すればよい。なお、第１光１５０の照射によってフラックス１４０の一部は揮発する。
上記のセルフアラインが行われた後に、図９に示すように、第１光１５０の照射が止められるもしくは弱められる。第１光１５０の照射停止もしくは弱めることにより、金属バンプ１３０が放熱し、少なくとも溶融した金属バンプ１３０の温度が金属バンプ１３０の凝固点以下になるまで続く。金属バンプ１３０の温度が凝固点以下になることで、溶融していた金属バンプ１３０は固化し、上記のようにセルフアラインによって移動した位置で半導体チップ１００の位置が固定される。なお、第１光１５０の照射を止めるもしくは弱める場合、光源の出力を調整してもよく、第１光１５０の光路上に遮蔽板もしくは減衰器等を設けてもよい。
図１０に示すように、半導体チップ１００の第２面１０２側に支持部材３１０が配置される。支持部材３１０は透光性を有する部材である。具体的には、支持部材３１０は、少なくとも後述する第２光１６０を透過する部材である。例えば、支持部材３１０として、ガラス、石英、耐熱性のプラスティックなどを用いることができる。なお、第２光１６０の波長に対する支持部材３１０の透過率は８０％以上、９０％以上、又は９５％以上である。８０％未満では効率よく、温度を上げることができない。支持部材３１０は、半導体チップ１００の第２面１０２に接し、半導体チップ１００を配線基板２００方向に加圧する。
図１１に示すように、支持部材３１０によって半導体チップ１００が加圧された状態で、半導体チップ１００の上面側（第２面１０２側）、つまり支持部材３１０の上方から、金属バンプ１３０を溶融するための第２光１６０を照射する。第２光１６０の照射条件は、第２光１６０の照射による加熱によって金属バンプ１３０の温度が金属バンプ１３０の融点を超えるような条件である。本実施形態では、第２光１６０としてレーザ光が用いられる。当該レーザ光の波長は、６００ｎｍ以上１３００ｎｍ以下、７５０ｎｍ以上１２００ｎｍ以下、又は８５０ｎｍ以上１１００ｎｍ以下である。６００ｎｍ未満では半導体チップ内での光の吸収が大きくなり、半導体チップへのダメージが懸念される。１３００ｎｍ超える波長では、実効的なエネルギーが小さくなるため、接続部の温度が上がりにくくなる。また、当該レーザ光の照射時間は０．１秒以上６０秒以下、０．５秒以上３０秒以下、又は１秒以上１５秒以下である。０．１秒未満では温度が上がりにくく、６０秒を超える時間ではスループットが長くなる問題がある。上記の波長のレーザ光を第２光１６０として用いることで、レーザ光のエネルギーが半導体基板１１０に吸収されることを抑制することができ、当該レーザ光のエネルギーを金属バンプ１３０の加熱に効率よく利用することができる。なお、第２光１６０の照射エネルギー（強度）は第１光１５０の照射エネルギー（強度）よりも大きくてもよい。
なお、第２光１６０の照射によって金属バンプ１３０が溶融すればよいため、第２光１６０として上記のレーザ光以外の光を用いることができる。例えば、第２光１６０としてランプ光を用いてもよい。また、第２光１６０として用いられるレーザ光の波長は上記の波長に限定されない。
図８及び図９に示すように、セルフアライン目的でパッド１２０及び金属バンプ１３０に対して第１光１５０を照射する場合、例えば上記のように半導体基板１１０が薄いと半導体チップ１００が反ってしまうことがある。半導体チップ１００が反った状態で、図８の方法を用いて第１光１５０を照射した場合、パッド２４０と金属バンプ１３０（又はフラックス１４０）とが接触していない箇所があると、第１光１５０によって金属バンプ１３０が溶融しても金属バンプ１３０とパッド２４０とが接続されない。しかし、図１１に示すように、半導体チップ１００の第２面１０２側から支持部材３１０で半導体チップ１００を下方に加圧することで、半導体チップ１００の反りを矯正することができる。したがって、強制的にパッド２４０と金属バンプ１３０とを接触させることができる。この状態で第２光１６０が照射されるため、仮に第１光１５０の照射時に金属バンプ１３０とパッド２４０とが接続されていない箇所があっても、第２光１６０の照射によって金属バンプ１３０とパッド２４０とを接続させることができる。
なお、上記の例では、支持部材３１０が半導体チップ１００の第２面１０２に接した状態で、半導体チップ１００を加圧する構成を例示したが、この構成に限定されない。例えば、半導体チップ１００と支持部材３１０との間に他の部材が設けられていてもよい。例えば、半導体チップ１００の第２面１０２側の構造が破損することを避けるために、半導体チップ１００と支持部材３１０との間に緩衝部材が設けられてもよい。当該緩衝部材として、半導体基板１１０及び支持部材３１０の各々よりも軟らかい（ヤング率が小さい）部材が用いられてもよい。
上記の例では、支持部材３１０だけを介して第１光１５０及び第２光１６０が照射される方法を例示したが、この方法に限定されない。例えば、図１２に示すように、支持部材３１０Ａの上に開口３２１Ａが形成されたマスク３２０Ａが配置された状態で、第２光１６０Ａが照射されてもよい。マスク３２０Ａは第２光１６０Ａを透過しない部材である。又は、マスク３２０Ａは、配線基板２００Ａに対して第２光１６０Ａによる影響が及ばない程度まで第２光１６０Ａを減衰させる部材である。
マスク３２０Ａは、平面視において半導体チップ１００Ａよりも外側の第２光１６０Ａを遮蔽する。つまり、平面視において、マスク３２０Ａに形成された開口３２１Ａは半導体チップ１００Ａと重なる。同様に、平面視において、マスク３２０Ａは配線基板２００Ａのうち半導体チップ１００Ａと重ならない領域を覆う。ただし、平面視において開口３２１Ａは少なくとも金属バンプ１３０Ａと重なればよい。上記の構成によると、平面視において半導体チップ１００Ａから露出された配線基板２００Ａが第２光１６０Ａの照射によって加熱されることを抑制することができる。なお、マスク３２０Ａは、配線基板２００Ａのうち、少なくとも第２光１６０Ａの影響を受けて特性に変化が発生してしまう配線基板２００Ａを覆う。つまり、配線基板２００Ａの一部は、半導体チップ１００Ａ及びマスク３２０Ａの両方から露出されていてもよい。
上記のマスク３２０Ａは、第２光１６０Ａを照射する工程だけでなく、第１光を照射する工程で用いられてもよい。
上記の例では半導体チップ１００Ａ側（半導体チップ１００Ａの第２面１０２Ａ側）にマスク３２０Ａを配置した例を示したが、図１３に示すように、配線基板２００Ａ側（半導体チップ１００Ａの第２面１０２Ａよりも配線基板２００Ａ側）にマスク３２０Ａを配置してもよい。又は、図１２の様に半導体チップ１００Ａ側、及び図１３の様に配線基板２００Ａ側の両方にマスクを配置してもよい。
図１１の例では、半導体チップ１００の第２面１０２の全体が支持部材３１０に接する構成を例示したが、この構成に限定されない。図１４に示すように、開口３１１Ｂが設けられた支持部材３１０Ｂを用いて半導体チップ１００Ｂを加圧してもよい。平面視において開口３１１Ｂは金属バンプ１３０Ｂと重なる。複数の金属バンプ１３０Ｂ毎に複数の開口３１１Ｂが設けられていてもよく、複数の金属バンプ１３０Ｂを一括で開口する１つの開口３１１Ｂが設けられていてもよい。後者の場合、半導体チップ１００Ｂの外周部だけが支持部材３１０Ｂと接する。上記の構成の場合、支持部材３１０Ｂとして第２光１６０を透過しない部材が用いられてもよい。例えば、図１２のマスク３２０Ａのように、支持部材３１０Ｂは、配線基板２００Ｂに対して第２光１６０Ｂによる影響が及ばない程度まで第２光１６０Ｂを減衰させる部材であってもよい。
上記の支持部材３１０Ｂは、第２光１６０Ｂを照射する工程だけでなく、第１光を照射する工程で用いられてもよい。
上記のように第２光１６０の照射によって金属バンプ１３０を溶融した後に、第２光１６０の照射が止められるもしくは弱められる。第２光１６０の照射停止もしくは弱めることにより、金属バンプ１３０が放熱し、少なくとも溶融した金属バンプ１３０の温度が金属バンプ１３０の凝固点以下になるまで続く。金属バンプ１３０の温度が凝固点以下になることで、溶融した金属バンプ１３０は固化し、図１５に示すように金属バンプ１３０とパッド２４０とが接続された構造が得られる。なお、第２光１６０の照射を止めるもしくは弱める場合、光源の出力を調整してもよく、第２光１６０の光路上に遮蔽板もしくは減衰器等を設けてもよい。
第２光１６０の照射によって金属バンプ１３０とパッド２４０とが接続された後、洗浄工程によってフラックス１４０の残渣が除去され、半導体チップ１００と配線基板２００との間にアンダーフィル２５０が形成される。アンダーフィル２５０として、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、ＰＢＯ（Poly Benz Oxazole）樹脂、ベンゾシクロブテン樹脂などの単体、複合、積層の有機材料が用いられる。そして、配線基板２００、半導体チップ１００、及びアンダーフィル２５０を覆う樹脂層６００が形成される。
上記の製造方法では、第１光１５０をパッド１２０及び金属バンプ１３０に照射する際に、第１光１５０が支持部材３１０を介さずにパッド１２０及び金属バンプ１３０に照射される方法を例示したが、この方法に限定されない。例えば、半導体チップ１００の上方において、半導体チップ１００に接しない状態で支持部材３１０を配置し、当該支持部材３１０を透過して第１光１５０がパッド１２０及び金属バンプ１３０に照射されてもよい。上記のように半導体チップ１００と支持部材３１０の間に緩衝部材をおいた場合、支持部材３１０及び当該緩衝部材を透過して第１光１５０がパッド１２０及び金属バンプ１３０に照射されてもよい。
［第１光１５０及び第２光１６０の照射方法］
図１６を用いて、第１光１５０及び第２光１６０の照射方法について説明する。図１６は、一実施形態に係る半導体装置の製造方法において、光照射によって金属バンプとパッドとを接続する方法を示すタイミングチャートである。図１６の横軸は時間を示し、縦軸は光強度、荷重、又は温度を示す。図１６には、第１光１５０及び第２光１６０の強度を示す第１グラフ８１０、支持部材３１０によって半導体チップ１００が配線基板２００に向かって押される圧力を示す第２グラフ８２０、及び金属バンプ１３０の温度を示す第３グラフ８３０が表示されている。
図１６に示すように、時間Ｔ１１で第１光１５０をパッド１２０及び金属バンプ１３０に照射する。金属バンプ１３０が第１光１５０のエネルギーを吸収することで、金属バンプ１３０の温度が上昇し、当該温度が金属バンプ１３０の融点を超えると、金属バンプ１３０が溶融する。この金属バンプ１３０の溶融によって半導体チップ１００のセルフアラインが行われる。当該セルフアラインが行われた後に、時間Ｔ１２で第１光１５０の照射を止めるもしくは弱める。第１光１５０の照射を止めるもしくは弱めると、金属バンプ１３０の放熱によって金属バンプ１３０の温度が徐々に低下する。そして、金属バンプ１３０の温度が金属バンプ１３０の凝固点以下になると、溶融していた金属バンプ１３０が固化し、上記のセルフアラインによって決定された位置で半導体チップ１００が固定される。
続いて、時間Ｔ１３で、支持部材３１０を用いて半導体チップ１００を配線基板２００の方向に加圧する。この加圧によって、金属バンプ１３０とパッド２４０とが強制的に接触させられる。そして、時間Ｔ１４で第２光１６０をパッド１２０及び金属バンプ１３０に照射する。金属バンプ１３０が第２光１６０のエネルギーを吸収することで、金属バンプ１３０の温度が上昇し、当該温度が金属バンプ１３０の融点を超えると、金属バンプ１３０が再度溶融する。その後、時間Ｔ１５で第２光１６０の照射を止めるもしくは弱める。第２光１６０の照射を止めるもしくは弱めると、金属バンプ１３０の放熱によって金属バンプ１３０の温度が徐々に低下し、溶融していた金属バンプ１３０が固化する。なお、本実施形態では時間Ｔ１５で第２光１６０の照射を止めるもしくは弱めるとともに支持部材３１０による半導体チップ１００の加圧も止める。なお、第２光１６０の強度は第１光１５０の強度よりも大きい。
上記のように、仮に半導体チップ１００の半導体基板１１０が反っており、第１光１５０の照射では金属バンプ１３０がパッド２４０に接続されなかった箇所があった場合であっても、第２光１６０の照射の際には半導体チップ１００は支持部材３１０によって加圧されている。そのため、第２光１６０の照射によって、当該箇所の金属バンプ１３０はパッド２４０と接した状態で溶融する。その結果、上記のような箇所であっても、金属バンプ１３０とパッド２４０とを接続することができる。第２光１６０の照射の前に、フラックス１４０を再度半導体チップ１００と配線基板２００との間に塗布してもよい。
［第１光１５０及び第２光１６０の照射方法の変形例］
上記の例では、支持部材３１０によって半導体チップ１００が加圧された後に第２光１６０の照射が行われた例を示したが、図１７に示すように、半導体チップ１００が加圧されるタイミング（Ｔ１３）と第２光１６０の照射のタイミング（Ｔ１４）とが同じであってもよい。図１７に示すようなタイミングで加圧及び第２光１６０の照射を行うことで、処理時間を短縮することができる。
又は、図１８に示すように、半導体チップ１００が加圧（Ｔ１３）された後に第２光１６０の照射が開始（Ｔ１４）され、第２光１６０の照射が停止（Ｔ１５）もしくは弱めた後に半導体チップ１００の加圧が終了（Ｔ１６）してもよい。図１８に示すようなタイミングで加圧及び第２光１６０の照射を行うことで、より確実に金属バンプ１３０をパッド２４０に接続させることができる。
図１６～図１８の例では、支持部材３１０を加圧する力の大きさを制御する構成を例示したが、この構成に限定されない。例えば、図１９に示すように、加圧に伴って動く支持部材３１０及び半導体チップ１００の位置（高さ）を保持する制御を行ってもよい。図１９に示す第４グラフ８４０は、支持部材３１０及び半導体チップ１００の位置（高さ）を示す。図１９に示すように、時間Ｔ１３において半導体チップ１００を支持部材３１０で加圧して配線基板２００の方向（図１９における下方）に移動し、時間Ｔ１６まで支持部材３１０及び半導体チップ１００の位置（高さ）を保持する。その間に第２光１６０の照射をすることで上記と同様の効果が得られる。支持部材３１０とともに半導体チップ１００の位置（高さ）が保持されるため、半導体チップ１００と配線基板２００間のギャップを一定に保持することができる。
以上のように、第１実施形態に係る半導体装置の製造方法によると、位置精度が高い高価な装置を用いることなく、フリップチップボンディングの高精度な位置合わせを行うことができ、さらにＩＣチップの反りによる影響を抑制することができるＩＣチップの実装方法を提供することができる。
〈第２実施形態〉
図２０～図２２を用いて、第２実施形態に係る半導体装置１０Ｃ及びその製造方法について説明する。第２実施形態に係る半導体装置１０Ｃは、第１実施形態に係る半導体装置１０と類似しているが、パッド１２０Ｃ、金属バンプ１３０Ｃ、及びパッド２４０Ｃが、平面視における半導体チップ１００Ｃの内側及び外側の両方に設けられている点において半導体装置１０と相違する。以下の説明において、第１実施形態と同様の構成については説明を省略し、主に第１実施形態と異なる構成について説明する。図２０～図２２は、一実施形態に係る半導体装置の製造方法を示す断面図である。
図２０に示すように、パッド１２０Ｃは第１パッド１２１Ｃ及び第２パッド１２３Ｃを含む。金属バンプ１３０Ｃは、第１金属バンプ１３１Ｃ及び第２金属バンプ１３３Ｃを含む。パッド２４０Ｃは、第１パッド２４１Ｃ及び第２パッド２４３Ｃを含む。第１金属バンプ１３１Ｃは第１パッド１２１Ｃ上に設けられている。第２金属バンプ１３３Ｃは第２パッド１２３Ｃ上に設けられている。第１金属バンプ１３１Ｃは第１パッド２４１Ｃに接続される。第２金属バンプ１３３Ｃは第２パッド２４３Ｃに接続される。半導体チップ１００Ｃの平面視において、第１パッド１２１Ｃ、第１金属バンプ１３１Ｃ、及び第１パッド２４１Ｃは、第２パッド１２３Ｃ、第２金属バンプ１３３Ｃ、及び第２パッド２４３Ｃよりも内側に設けられている。換言すると、第２パッド１２３Ｃ、第２金属バンプ１３３Ｃ、及び第２パッド２４３Ｃは半導体チップ１００Ｃの外周付近に設けられている。例えば、半導体チップ１００Ｃが矩形の場合、第２パッド１２３Ｃ、第２金属バンプ１３３Ｃ、及び第２パッド２４３Ｃは半導体チップ１００Ｃの角部に設けられている。
図２０の工程は、第１実施形態の図８に示す工程と同じ工程である。ただし、図２０では、図８とは異なり、第１光１５０Ｃは半導体チップ１００Ｃから離隔された（半導体チップ１００Ｃと接しない）支持部材３１０Ｃを透過してパッド１２０Ｃ及び金属バンプ１３０Ｃに照射される。半導体チップ１００Ｃは、半導体基板１１０Ｃの上に絶縁層及び導電層が積層された積層構造である。上記のように、半導体基板１１０Ｃの板厚が薄いと半導体基板１１０Ｃの剛性が低下するため、半導体基板１１０Ｃの上に積層された絶縁層及び導電層の合成応力によって半導体チップ１００Ｃが反ってしまう場合がある。本実施形態では、半導体基板１１０Ｃの板厚が１０μｍ以上１００μｍ以下、又は２０μｍ以上７０μｍ以下であり、上記の合成応力によって半導体チップ１００Ｃが反ってしまう例を示した。図２０の例では、上記の合成応力が圧縮応力であり、半導体チップ１００Ｃが下方に向かって凸形状に湾曲した例を示した。
図２０に示すように、本実施形態において第１光１５０Ｃを照射する際に、半導体チップ１００Ｃの反りに起因して、第１金属バンプ１３１Ｃは第１パッド２４１Ｃに接しているが、第２金属バンプ１３３Ｃは第２パッド２４３Ｃに接していない。この状態で、第１光１５０Ｃが照射されると、第１金属バンプ１３１Ｃ及び第２金属バンプ１３３Ｃは第１光１５０Ｃの照射エネルギーによって溶融するが、互いに接触している第１金属バンプ１３１Ｃ及び第１パッド２４１Ｃに基づいてセルフアラインが行われる。当該セルフアラインの後に第１光１５０Ｃの照射を止めるもしくは弱めることで、当該セルフアラインが行われた位置で第１金属バンプ１３１Ｃが固化するため、配線基板２００Ｃに対する半導体チップ１００Ｃの位置が固定される。
図２０の下部に、第１パッド１２１Ｃ、第１金属バンプ１３１Ｃ、及び第１パッド２４１Ｃの部分拡大図を示す。当該部分拡大図は、上記の第１光１５０Ｃの照射によって第１金属バンプ１３１Ｃが溶融し、第１パッド２４１Ｃに接続された状態を示す図である。図２０の部分拡大図に示すように、第１金属バンプ１３１Ｃと第１パッド２４１Ｃとの間に第１化合物層２５１Ｃが形成されている。第１化合物層２５１Ｃは、第１光１５０Ｃの照射によって発生した熱によって第１金属バンプ１３１Ｃと第１パッド２４１Ｃとが合金化することで形成される。つまり、第１化合物層２５１Ｃは、第１金属バンプ１３１Ｃの材料及び第１パッド２４１Ｃの材料を含む層である。具体的には、第１化合物層２５１Ｃは、例えばＮｉ及びＳｎを含む合金、又はＣｕ及びＳｎを含む合金である。
図２１の工程は、第１実施形態の図１０に示す工程と同じ工程である。支持部材３１０Ｃによって半導体チップ１００Ｃが配線基板２００Ｃの方向に加圧されることで、半導体チップ１００Ｃの反りが矯正される。つまり、半導体チップ１００Ｃの外周部が支持部材３１０Ｃによって配線基板２００Ｃの方向に押しつけられる。その結果、第２パッド１２３Ｃ及び第２金属バンプ１３３Ｃが第２パッド２４３Ｃに向かって押しつけられ、図２１に示すように第２金属バンプ１３３Ｃが第２パッド２４３Ｃに接触する。
続いて、図２２に示すように、図２１の状態のまま（支持部材３１０Ｃによって半導体チップ１００Ｃが加圧された状態で）第２光１６０Ｃをパッド１２０Ｃ及び金属バンプ１３０Ｃに照射する。第１金属バンプ１３１Ｃは既に第１パッド２４１Ｃに接続（固定）されており、第２金属バンプ１３３Ｃは支持部材３１０Ｃの加圧によって第２パッド２４３Ｃに接している。したがって、第２光１６０Ｃの照射によって第１金属バンプ１３１Ｃ及び第２金属バンプ１３３Ｃの各々が溶融して、それぞれ第１パッド２４１Ｃ及び第２パッド２４３Ｃと接続される。その後、第２光１６０Ｃの照射を止めるもしくは弱めることで、第１金属バンプ１３１Ｃ及び第２金属バンプ１３３Ｃの各々が固化する。その結果、第１金属バンプ１３１Ｃが第１パッド２４１Ｃに接続され、第２金属バンプ１３３Ｃが第２パッド２４３Ｃに接続される。
図２２の下部に、第１パッド１２１Ｃ、第１金属バンプ１３１Ｃ、及び第１パッド２４１Ｃの第１部分拡大図、及び第２パッド１２３Ｃ、第２金属バンプ１３３Ｃ、及び第２パッド２４３Ｃの第２部分拡大図を示す。第１部分拡大図は、図２０に示す部分拡大図と類似しているが、第２光１６０Ｃの照射によって第１化合物層２５１Ｃの反応がさらに進むため、図２０に比べて第１化合物層２５１Ｃの厚さが大きい。第２部分拡大図は、第２光１６０Ｃの照射によって第２金属バンプ１３３Ｃが溶融し、第２パッド２４３Ｃに接続された状態を示す図である。第２部分拡大図に示すように、第２金属バンプ１３３Ｃと第２パッド２４３Ｃとの間に第２化合物層２５３Ｃが形成されている。第２化合物層２５３Ｃは、第２光１６０Ｃの照射によって発生した熱によって第２金属バンプ１３３Ｃと第２パッド２４３Ｃとが合金化することで形成される。つまり、第２化合物層２５３Ｃは、第２金属バンプ１３３Ｃの材料及び第２パッド２４３Ｃの材料を含む層である。具体的には、第２化合物層２５３Ｃは第１化合物層２５１Ｃと同様に、例えばＮｉ及びＳｎを含む合金、又はＣｕ及びＳｎを含む合金である。
図２２の第１部分拡大図及び第２部分拡大図に示すように、第１化合物層２５１Ｃの厚さは、第２化合物層２５３Ｃの厚さよりも大きい。これは、第１化合物層２５１Ｃが第１光１５０Ｃの照射及び第２光１６０Ｃの照射の２回の光照射によって形成されたことに起因する。なお、上記の化合物層は金属バンプ及びパッドよりも脆弱である場合がある。このような場合、半導体チップ１００Ｃの内側よりも外側の方が化合物層の厚さが小さいことで、当該化合物層に起因する破断を抑制することができる。
上記の例では、半導体チップ１００Ｃが下方に向かって凸形状に湾曲しているため、第１化合物層２５１Ｃの厚さが第２化合物層２５３Ｃの厚さよりも大きいが、この構成に限定されない。
以上、本発明について図面を参照しながら説明したが、本発明は上記の実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、本実施形態の半導体装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。さらに、上述した各実施形態は、相互に矛盾がない限り適宜組み合わせが可能であり、各実施形態に共通する技術事項については、明示の記載がなくても各実施形態に含まれる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０：半導体装置、 １００：半導体チップ、 １０１：第１面、 １０２：第２面、 １１０：半導体基板、 １２０Ｃ：パッド、 １２１Ｃ：第１パッド、 １２３Ｃ：第２パッド、 １３０：金属バンプ、 １３１Ｃ：第１金属バンプ、 １３３Ｃ：第２金属バンプ、 １４０：フラックス、 １５０：第１光、 １６０：第２光、 ２００：配線基板、 ２０１：接続パッド、 ２１０：コア材、 ２２０：配線層、 ２２１：導電層、 ２２３、２３０：絶縁層、 ２２５：開口、 ２４０：パッド、 ２４１Ｃ：第１パッド、 ２４３Ｃ：第２パッド、 ２５０：アンダーフィル、 ２５１Ｃ：第１化合物層、 ２５３Ｃ：第２化合物層、 ３００：スペーサ、 ３０１：絶縁層、 ３１０：支持部材、 ３１１Ｂ：開口、 ３２０Ａ：マスク、 ３２１Ａ：開口、 ４００：積層メモリチップ、 ４１０、４３０：絶縁層、 ４２０：メモリセル、 ５００：ボンディングワイヤ、 ６００：樹脂層、 ７００：ハンドリング部材、 ８１０：第１グラフ、 ８２０：第２グラフ、 ８３０：第３グラフ、 ８４０：第４グラフ

Claims (15)

  1. 第１面及び前記第１面とは反対側の第２面を有する半導体チップの前記第１面側に金属バンプを形成し、
    配線基板に設けられたパッドの上に前記金属バンプを配置し、
    前記半導体チップの前記第２面側から、前記金属バンプを溶融する第１光を照射し、
    その後前記第１光の照射を止めるもしくは弱めて、溶融した前記金属バンプを凝固点以下にし、
    前記半導体チップを前記配線基板の方向に加圧しながら、前記半導体チップの前記第２面側から、前記金属バンプを溶融する第２光を照射し、
    その後前記第２光の照射を止めるもしくは弱めて、溶融した前記金属バンプを凝固点以下にする半導体装置の製造方法。
  2. 前記加圧の後に前記第２光を照射し、前記加圧を止めるとともに前記第２光の照射を止めるもしくは弱める、請求項１に記載の半導体装置の製造方法。
  3. 前記加圧とともに前記第２光を照射し、前記加圧を止めるとともに前記第２光の照射を止めるもしくは弱める、請求項１に記載の半導体装置の製造方法。
  4. 前記加圧の後に前記第２光を照射し、前記第２光の照射を止めたもしくは弱めた後に前記加圧を止める、請求項１に記載の半導体装置の製造方法。
  5. 前記金属バンプを前記パッドの上に配置する前に、少なくとも前記パッド及び前記金属バンプのいずれかの上にフラックスを形成する、請求項１乃至４のいずれか一に記載の半導体装置の製造方法。
  6. 前記第１光の波長は８５０ｎｍ以上１１００ｎｍ以下であり、
    前記第２光の波長は８５０ｎｍ以上１１００ｎｍ以下である、請求項１乃至５のいずれか一に記載の半導体装置の製造方法。
  7. 前記第２光の強度は前記第１光の強度よりも大きい、請求項１乃至６のいずれか一に記載の半導体装置の製造方法。
  8. 平面視において、前記半導体チップと重ならない領域の少なくとも一部の前記配線基板を覆う第１マスクを前記配線基板の前記半導体チップ側に配置し、前記第１マスクを介して前記第１光を照射し、
    平面視において、前記半導体チップと重ならない領域の少なくとも一部の前記配線基板を覆う第２マスクを前記配線基板の前記半導体チップ側に配置し、前記第２マスクを介して前記第２光を照射する、請求項１乃至７のいずれか一に記載の半導体装置の製造方法。
  9. 前記第１マスク及び前記第２マスクは、前記半導体チップの前記第２面側に配置される、請求項８に記載の半導体装置の製造方法。
  10. 前記第１マスク及び前記第２マスクは、前記半導体チップの前記第２面よりも前記配線基板側に配置される、請求項８に記載の半導体装置の製造方法。
  11. 前記半導体チップを前記配線基板の方向に加圧するときに、前記加圧に伴って動く前記半導体チップの位置を保持する、請求項１乃至１０のいずれか一に記載の半導体装置の製造方法。
  12. 第１金属バンプ及び前記第１金属バンプよりも平面視において外側に設けられた第２金属バンプが設けられた半導体チップと、
    前記第１金属バンプに接続された第１パッド及び前記第２金属バンプに接続された第２パッドを備えた配線基板と、
    を有し、
    前記第１金属バンプと前記第１パッドとの間には、前記第１金属バンプの材料及び前記第１パッドの材料を含む第１化合物層が存在し、
    前記第２金属バンプと前記第２パッドとの間には、前記第２金属バンプの材料及び前記第２パッドの材料を含む第２化合物層が存在し、
    前記第１化合物層の厚さと前記第２化合物層の厚さは異なる半導体装置。
  13. 前記第１化合物層の厚さは前記第２化合物層の厚さより大きい、請求項１２に記載の半導体装置。
  14. 前記半導体チップは矩形であり、
    前記第２金属バンプは前記半導体チップの角部に設けられている、請求項１２又は１３に記載の半導体装置。
  15. 前記第１化合物層は、ニッケル及び錫を含む合金又は銅及び錫を含む合金であり、
    前記第２化合物層は、ニッケル及び錫を含む合金又は銅及び錫を含む合金である、請求項１２乃至１４のいずれか一に記載の半導体装置。
JP2020123839A 2020-07-20 2020-07-20 半導体装置及び半導体装置の製造方法 Pending JP2022020377A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020123839A JP2022020377A (ja) 2020-07-20 2020-07-20 半導体装置及び半導体装置の製造方法
TW110103763A TWI776382B (zh) 2020-07-20 2021-02-02 半導體裝置及半導體裝置之製造方法
CN202110212254.XA CN113964045A (zh) 2020-07-20 2021-02-25 半导体装置及半导体装置的制造方法
US17/189,228 US11476230B2 (en) 2020-07-20 2021-03-01 Semiconductor device and method of manufacturing semiconductor device
US17/944,018 US20230005879A1 (en) 2020-07-20 2022-09-13 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020123839A JP2022020377A (ja) 2020-07-20 2020-07-20 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022020377A true JP2022020377A (ja) 2022-02-01

Family

ID=79292787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020123839A Pending JP2022020377A (ja) 2020-07-20 2020-07-20 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (2) US11476230B2 (ja)
JP (1) JP2022020377A (ja)
CN (1) CN113964045A (ja)
TW (1) TWI776382B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117976637A (zh) * 2024-04-01 2024-05-03 甬矽半导体(宁波)有限公司 凸块封装结构和凸块封装结构的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004276098A (ja) 2003-03-18 2004-10-07 Matsushita Electric Ind Co Ltd 加熱方法と加熱装置と半田付け方法と半田付け装置
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US10483196B2 (en) 2017-02-22 2019-11-19 Advanced Semiconductor Engineering, Inc. Embedded trace substrate structure and semiconductor package structure including the same
KR101975103B1 (ko) 2017-06-20 2019-05-03 주식회사 프로텍 플립칩 레이저 본딩 장치 및 플립칩 레이저 본딩 방법
US10622311B2 (en) * 2017-08-10 2020-04-14 International Business Machines Corporation High-density interconnecting adhesive tape
US10748850B2 (en) * 2018-03-15 2020-08-18 Semiconductor Components Industries, Llc Thinned semiconductor package and related methods
KR102410948B1 (ko) * 2017-09-29 2022-06-20 삼성전자주식회사 반도체 칩 접합용 지그, 이러한 지그를 포함하는 반도체 칩의 접합 장치 및 이 장치를 이용한 반도체 칩의 접합 방법
JP2019149507A (ja) * 2018-02-28 2019-09-05 東芝メモリ株式会社 半導体装置及びその製造方法
US10790261B2 (en) 2018-03-12 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding through multi-shot laser reflow
TWI734455B (zh) * 2019-10-09 2021-07-21 財團法人工業技術研究院 多晶片封裝件及其製造方法
US11688706B2 (en) * 2020-09-15 2023-06-27 Micron Technology, Inc. Semiconductor device assembly with embossed solder mask having non-planar features and associated methods and systems
US11545425B2 (en) * 2020-10-08 2023-01-03 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer
US20220122940A1 (en) * 2020-10-19 2022-04-21 Texas Instruments Incorporated Semiconductor device assembly with pre-reflowed solder

Also Published As

Publication number Publication date
TW202205552A (zh) 2022-02-01
CN113964045A (zh) 2022-01-21
TWI776382B (zh) 2022-09-01
US11476230B2 (en) 2022-10-18
US20230005879A1 (en) 2023-01-05
US20220020722A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
US6291264B1 (en) Flip-chip package structure and method of fabricating the same
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
KR102246076B1 (ko) 반도체 패키지의 제조 방법
CN109103117B (zh) 结合半导体芯片的设备和结合半导体芯片的方法
TWI518808B (zh) 半導體裝置及半導體裝置之製造方法
US20070145571A1 (en) Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
JP6130312B2 (ja) 半導体装置及びその製造方法
US7638881B2 (en) Chip package
TWI397978B (zh) 晶片結構及其製程與覆晶封裝結構及其製程
JP2018160522A (ja) 半導体装置およびその製造方法
JP5894092B2 (ja) 半導体装置の実装構造および半導体装置の製造方法
US20230005879A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR102481474B1 (ko) 레이저 본딩 장치, 반도체 장치들의 본딩 방법, 및 반도체 패키지의 제조 방법
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
JP3168260B2 (ja) 光電子デバイスの形成方法
JP2009218233A (ja) 半導体装置及びその製造方法
US6835593B2 (en) Method for manufacturing semiconductor device
JP4718809B2 (ja) 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP2009123941A (ja) 電子部品及びその製造方法
JP2010272609A (ja) 半導体装置及びその製造方法
KR100936781B1 (ko) 플립칩 본딩장치 및 이를 이용한 플립칩 본딩방법
JP2006203096A (ja) 実装体およびその製造方法
US20220148993A1 (en) Semiconductor package and method for manufacturing the same
JP5013681B2 (ja) 半導体実装体、半導体実装体半製品及びその製造方法
JP2003309314A (ja) 集積光学素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240528