CN117976637A - 凸块封装结构和凸块封装结构的制备方法 - Google Patents
凸块封装结构和凸块封装结构的制备方法 Download PDFInfo
- Publication number
- CN117976637A CN117976637A CN202410383634.3A CN202410383634A CN117976637A CN 117976637 A CN117976637 A CN 117976637A CN 202410383634 A CN202410383634 A CN 202410383634A CN 117976637 A CN117976637 A CN 117976637A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- conductive metal
- opening
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 122
- 239000002184 metal Substances 0.000 claims abstract description 122
- 229910000679 solder Inorganic materials 0.000 claims abstract description 89
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000003466 welding Methods 0.000 claims abstract description 61
- 238000002844 melting Methods 0.000 claims abstract description 31
- 230000008018 melting Effects 0.000 claims abstract description 31
- 238000011049 filling Methods 0.000 claims abstract description 30
- 230000004927 fusion Effects 0.000 claims abstract description 15
- 239000000945 filler Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 365
- 238000002161 passivation Methods 0.000 claims description 27
- 238000005476 soldering Methods 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 22
- 239000012790 adhesive layer Substances 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 19
- 239000011241 protective layer Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 12
- 238000002360 preparation method Methods 0.000 abstract description 12
- 239000000463 material Substances 0.000 abstract description 11
- 230000008569 process Effects 0.000 description 21
- 238000009713 electroplating Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910007637 SnAg Inorganic materials 0.000 description 2
- 229910007116 SnPb Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BUKIGJQNABDQOU-UHFFFAOYSA-N [Cu].[Ni].[Ti].[Cu] Chemical compound [Cu].[Ni].[Ti].[Cu] BUKIGJQNABDQOU-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002957 persistent organic pollutant Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
本发明提供了一种凸块封装结构和凸块封装结构的制备方法，涉及芯片封装技术领域，该凸块封装结构包括芯片基底、保护组合层、导电金属层、导电柱、焊接熔融层和焊接填充块，芯片基底的一侧表面设置有导电焊盘；保护组合层设置在芯片基底上；导电金属层设置在保护组合层上；导电柱设置在导电金属层上；焊接熔融层设置在导电柱上；焊接填充块设置在焊接熔融层上。相较于现有技术，本发明通过增设焊接填充块，可以在焊接时处于游离状态并填充在包覆焊球中，从而在同等焊接体积的用料下减少焊接熔融层的用料，并减少传统锡层焊接时形成的空洞现象，大幅提升到导电柱与基板之间的结合力。
Description
技术领域
本发明涉及芯片封装技术领域，具体而言，涉及一种凸块封装结构和凸块封装结构的制备方法。
背景技术
随着半导体行业的快速发展，倒装封装结构广泛应用于半导体行业中，倒装芯片封装工艺通常利用凸块进行芯片与基板之间的电性连接。凸块包括了铜柱、金属层（UBM：under bump metalization)、保护层（聚酰亚胺Polyimide）、锡帽（Sn Cap）等结构。经发明人调研发现，目前的凸块结构通常采用锡帽形状微半球型结构，然而，随着基板焊盘越来越小，在倒装焊接过程中其半球型结构与基板焊盘接触面积较小，结合力较差，容易在贴装过程中、基板运输中导致凸块与焊盘偏移等问题，以及采用锡膏作为焊接材料，其焊接层容易存在空洞现象，进一步影响其结合力。
发明内容
本发明的目的包括，例如，提供了一种凸块封装结构和凸块封装结构的制备方法，其能够大幅提升导电柱与基板之间的结合力，避免焊盘偏移问题。
本发明的实施例可以这样实现：
第一方面，本发明提供一种凸块封装结构，包括：
芯片基底，所述芯片基底的一侧表面设置有导电焊盘；
设置在所述芯片基底上的保护组合层，所述保护组合层上形成有第一开口；
设置在所述保护组合层上的导电金属层，所述导电金属层覆盖所述第一开口，并与所述导电焊盘电连接；
设置在所述导电金属层上的导电柱；
设置在所述导电柱上的焊接熔融层；
设置在所述焊接熔融层上的焊接填充块；
其中，所述焊接熔融层用于在焊接至基板的焊盘时熔化形成包覆焊球，所述焊接填充块用于在焊接时脱离所述导电柱并游离填充在所述包覆焊球中。
在可选的实施方式中，所述焊接填充块包括导电金属块，所述焊接熔融层包括锡层，所述锡层的体积大于所述导电金属块的体积，且焊接时所述包覆焊球将所述导电金属块包覆在内。
在可选的实施方式中，所述导电柱上还设置有粘接层，所述锡层设置在所述粘接层上，所述粘接层用于粘接固定所述锡层。
在可选的实施方式中，所述导电柱上还设置有阻挡层，所述粘接层设置在所述阻挡层上，所述阻挡层用于阻挡所述锡层与所述导电柱之间的原子扩散。
在可选的实施方式中，所述导电金属块的宽度与所述锡层的宽度相同，所述锡层的宽度与所述导电柱的宽度相同，且所述导电金属块的厚度小于所述锡层的厚度。
在可选的实施方式中，所述锡层的宽度与所述导电柱的宽度相同，所述导电金属块的宽度小于所述锡层的宽度，且所述导电金属块凸设在所述锡层上，所述导电金属块的边缘与所述锡层的表面形成台阶槽。
在可选的实施方式中，所述锡层的宽度与所述导电柱的宽度相同，所述导电金属块的宽度小于所述锡层的宽度，且所述导电金属块嵌设在所述锡层中，所述导电金属块与所述锡层的表面相平齐。
在可选的实施方式中，所述导电金属块为多个，多个所述导电金属块间隔分布在所述锡层的表面，每个所述导电金属块的宽度均小于所述锡层的宽度。
在可选的实施方式中，所述保护组合层包括钝化层和保护层，所述钝化层设置在所述芯片基底上，所述保护组合层设置在所述钝化层上，所述第一开口贯穿所述保护层和所述钝化层，并与所述导电焊盘对应，所述导电金属层设置在所述导电焊盘上，并覆盖在所述第一开口周围的所述保护层的表面，以使所述导电金属层与所述导电焊盘接触。
在可选的实施方式中，所述保护组合层包括第一介质层、第二介质层和布线层，所述第一介质层设置在所述芯片基底上，并设置有与所述导电焊盘对应的第二开口，所述布线层设置在所述第一介质层上，并覆盖所述第二开口，以使所述布线层与所述第二开口内的所述导电焊盘接触，第二介质层设置在所述第一介质层上，并覆盖所述布线层，所述第一开口设置在所述第二介质层上，并贯穿至所述布线层，所述导电金属层覆盖所述第一开口，并通过所述布线层与所述导电焊盘电连接。
第二方面，本发明提供一种凸块封装结构的制备方法，用于制备如前述实施方式任一项所述的凸块封装结构，所述制备方法包括：
提供一芯片基底，所述芯片基底的一侧设置有导电焊盘；
在芯片基底上形成保护组合层，并在所述保护组合层上形成第一开口；
在所述保护组合层上形成导电金属层，所述导电金属层覆盖所述第一开口，并与所述导电焊盘电连接；
在所述导电金属层上形成导电柱；
在所述导电柱上形成焊接熔融层；
在所述焊接熔融层上形成焊接填充块；
其中，所述焊接熔融层用于在焊接至基板的焊盘时熔化形成包覆焊球，所述焊接填充块用于在焊接时游离填充在所述包覆焊球中。
在可选的实施方式中，在所述导电柱上形成焊接熔融层的步骤，包括：
在所述导电柱上形成阻挡层；
在所述阻挡层上形成粘接层；
在所述粘接层上形成焊接熔融层。
在可选的实施方式中，在芯片基底上形成保护组合层，并在所述保护组合层上形成第一开口的步骤，包括：
在所述芯片基底上形成钝化层，所述钝化层将所述导电焊盘露出；
在所述钝化层上形成第一介质层，所述第一介质层将所述导电焊盘露出，并形成所述第一开口。
在可选的实施方式中，在芯片基底上形成保护组合层，并在所述保护组合层上形成第一开口的步骤，包括：
在所述芯片基底上形成第一介质层，所述第一介质层上形成与所述导电焊盘对应的第二开口；
在所述第一介质层上形成布线层，所述布线层覆盖所述第二开口，并与所述第二开口内的所述导电焊盘接触；
在所述第一介质层上形成第二介质层，所述第二介质层覆盖所述布线层，并形成有贯穿至所述布线层的第一开口。
本发明实施例的有益效果包括，例如：
本发明实施例提供的凸块封装结构，在芯片基底上形成保护组合层，且保护组合层上形成有第一开口，然后在保护组合层上形成导电金属层，该导电金属层覆盖第一开口，并与导电焊盘电连接，在导电金属层上形成导电柱，再在导电柱上形成焊接熔融层，完成凸块制备，最后在焊接熔融层上形成焊接填充块。而在焊接上板时，焊接熔融层能够在焊接至基板的焊盘时熔化形成包覆焊球，而焊接填充块能够在焊接时游离填充在包覆焊球中。相较于现有技术，本发明实施例通过增设焊接填充块，可以在焊接时处于游离状态并填充在包覆焊球中，从而在同等焊接体积的用料下减少焊接熔融层的用料，并减少传统锡层焊接时形成的空洞现象，大幅提升到导电柱与基板之间的结合力。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例中凸块封装结构的整体结构示意图；
图2为本发明第一实施例中凸块封装结构的局部结构正视图；
图3为本发明第一实施例中凸块封装结构的上板结构示意图；
图4为本发明第二实施例中凸块封装结构的示意图；
图5为本发明第三实施例中凸块封装结构的示意图；
图6为本发明第四实施例中凸块封装结构的示意图；
图7为本发明第四实施例中凸块封装结构的局部结构俯视图；
图8为本发明第四实施例中凸块封装结构的上板结构俯示意图；
图9为本发明第五实施例中凸块封装结构的示意图；
图10至图12为本发明实施例提供的凸块封装结构的制备方法的工艺流程图。
图标：100-凸块封装结构；110-芯片基底；111-导电焊盘；120-保护组合层；121-第一开口；122-钝化层；123-保护层；124-第一介质层；125-第二介质层；126-第二开口；127-布线层；130-导电金属层；140-导电柱；150-焊接熔融层；160-焊接填充块；161-导电金属块；170-阻挡层；180-粘接层；200-基板；210-包覆焊球。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有技术中的凸块封装结构，随着基板焊盘越来越小，在倒装焊接过程中其半球型结构与基板焊盘接触面积较小，结合力较差，容易在贴装过程中、基板运输中导致凸块与焊盘偏移等问题，以及采用锡膏作为焊接材料，其焊接层容易存在空洞现象，进一步影响其结合力。此外，单纯采用锡膏作为焊接导电材料，其导电性能和散热性能较差。
为了解决上述问题，本发明实施例提供了凸块封装结构和凸块封装结构的制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
请参考图1至图3，本实施例提供了提供一种凸块封装结构100，通过增设焊接填充块160，可以在焊接时处于游离状态并填充在包覆焊球210中，从而在同等焊接体积的用料下减少焊接熔融层150的用料，并减少传统锡层焊接时形成的空洞现象，大幅提升到导电柱140与基板200之间的结合力。并且能够大幅提升导电性能和散热性能。
本实施例提供的凸块封装结构100，包括芯片基底110、保护组合层120、导电金属层130、导电柱140、焊接熔融层150和焊接填充块160，芯片基底110的一侧表面设置有导电焊盘111；保护组合层120设置在芯片基底110上，且保护组合层120上形成有第一开口121；导电金属层130设置在保护组合层120上，且导电金属层130覆盖第一开口121，并与导电焊盘111电连接；导电柱140设置在导电金属层130上；焊接熔融层150设置在导电柱140上；焊接填充块160设置在焊接熔融层150上；其中，焊接熔融层150用于在焊接至基板200的焊盘时熔化形成包覆焊球210，焊接填充块160用于在焊接时脱离导电柱140并游离填充在包覆焊球210中。
需要说明的是，本实施例中的凸块封装结构100，在实际上板时需要对应焊接在基板200的焊盘上，其中焊接熔融层150和焊接填充块160在焊接前并未形成常规的半球形焊球，因此其能够形成平台结构，平台结构够提升芯片基底110在贴装过程中的稳定性，同时提高贴装精度，解决传统半球形凸点形状受力点小造成的贴装倾斜问题。并且，通过增设焊接填充块160，可以在焊接时处于游离状态并填充在包覆焊球210中，从而在同等焊接体积的用料下减少焊接熔融层150的用料，并减少传统锡层焊接时形成的空洞现象，大幅提升到导电柱140与基板200之间的结合力。此外，焊接填充块160能够作为支撑层，减少焊接结构应力，避免芯片基底110的芯片电极受到应力损坏。
值得注意的是，本实施例中首先在芯片基底110上形成保护组合层120，且保护组合层120上形成有第一开口121，然后在保护组合层120上形成导电金属层130，该导电金属层130覆盖第一开口121，并与导电焊盘111电连接，在导电金属层130上形成导电柱140，再在导电柱140上形成焊接熔融层150，完成凸块制备，最后在焊接熔融层150上形成焊接填充块160。而在焊接上板时，如图4所示，焊接熔融层150能够在焊接至基板200的焊盘时熔化形成包覆焊球210，而焊接填充块160能够在焊接时游离填充在包覆焊球210中。具体地，此处焊接填充块160游离填充在包覆焊球210中，指的是焊接熔融层150在高温焊接时熔化形成包覆焊球210，该包覆焊球210能够同时将导电柱140和基板200上的焊盘包覆在内。此时焊接填充块160脱离支撑，并在重力和焊接应力的作用下在包覆焊球210中发生位移、翻转，从而在包覆焊球210冷却固化后完全嵌设在包覆焊球210中。
在本实施例中，焊接填充块160包括导电金属块161，焊接熔融层150包括锡层，锡层的体积大于导电金属块161的体积，且焊接时包覆焊球210将导电金属块161包覆在内。具体地，锡层为SnAg或SnPb，高度在10μm-80μm之间，导电金属块161的厚度小于或等于锡层厚度的一半，且焊接熔融层150与导电柱140的形状相适配，且焊接熔融层150和导电柱140的截面形状可以是圆形、矩形等，在此不作具体限定。在贴装上板时，利用该中间锡层高温熔化，并将导电金属块161脱离导电柱140呈游离态，从而在包覆焊球210中形成共金颗粒。该导电金属块161可以是铜块或金块，导电性能和散热性能优异，通过采用导电金属块161，在焊接时该导电金属块161能够游离填充在包覆焊球210中，一方面能够进一步提升结合强度，保证焊接效果，另一方面能够提升焊接点的导电性能和散热性能，进而提升产品的导电性能和散热性能。
在本发明其他较佳的实施例中，焊接填充块160也可以采用其他非导电材料，例如氮化铝、碳化硅等，其能够提升焊接处的焊接结构强度并提升焊点的散热性能。
在本实施例中，导电柱140上还设置有粘接层180，锡层设置在粘接层180上，粘接层180用于粘接固定锡层。具体地，通过设置粘接层180，能够对锡层实现粘接固定，保证锡层能够稳固地固定在导电柱140上。
进一步地，导电柱140上还设置有阻挡层170，粘接层180设置在阻挡层170上，阻挡层170用于阻挡锡层与导电柱140之间的原子扩散。具体地，本实施例中导电柱140也可以是铜柱，通过设置阻挡层170，能够阻挡锡层与铜层之间的原子扩散。
还需要说明的是，本实施例中也可以省去阻挡层170的设置，由于设置有导电金属块161，且导电金属块161可以采用铜块，在上板焊接时可以熔融锡层而不会熔融铜块，并且可以快速消耗锡层，形成CU6Sn5或Cu3Sn，锡层会优先朝向导电金属块161的方向扩散，而减缓了其朝向导电柱140扩散的程度，从而同样减缓了锡层与导电柱140之间的原子扩散。
在本实施例中，导电金属块161的宽度与锡层的宽度相同，锡层的宽度与导电柱140的宽度相同，且导电金属块161的厚度小于锡层的厚度。具体地，导电金属层130、导电柱140、锡层和导电金属块161可以采用同一尺寸，从而便于制备。同时，导电金属块161的厚度小于锡层的厚度，能够保证锡层的体积相对更大，保证了焊接时形成的包覆焊球210足够大将导电金属块161包覆在内。此外，本实施例中导电金属块161的宽度与锡层的宽度相同，还能够在导电柱140上形成整体平台结构，进一步提升芯片基底110在贴装过程中的稳定性，同时提高贴装精度，解决传统半球形凸点形状受力点小造成的贴装倾斜问题。
需要说明的是，本实施例中导电金属块161的宽度与锡层的宽度，也能够简化导电金属块161的制备工序，在形成锡层后直接形成导电金属块161。
在本发明其他较佳的实施例中，参见图4，锡层的宽度与导电柱140的宽度相同，导电金属块161的宽度小于锡层的宽度，且导电金属块161凸设在锡层上，导电金属块161的边缘与锡层的表面形成台阶槽。具体地，导电金属块161的宽度较小，能够使得导电金属块161形成较小的凸块结构，在焊接过程中，导电金属块161能够相对提升位移、翻转程度，使得导电金属块161的自由度更高，能够进一步避免出现空洞情况，提升结合力。
在本发明其他较佳的实施例中，参见图5，锡层的宽度与导电柱140的宽度相同，导电金属块161的宽度小于锡层的宽度，且导电金属块161嵌设在锡层中，导电金属块161与锡层的表面相平齐。具体地，导电金属块161相对较小，一方面使得导电金属块161的自由度更高，能够进一步避免出现空洞情况，提升结合力，另一方面导电金属块161嵌设在锡层中，在同等高度下，能够提升锡层厚度和体积，从而提供更多的焊料。并且，利用与导电金属块161相平齐的锡层，在倒装焊接过程中能够降低锡膏与助焊剂的接触高度，提升锡膏的可焊性。并实现了整体的平台结构，进一步提升芯片基底110在贴装过程中的稳定性，同时提高贴装精度。
在本发明其他较佳的实施例中，参见图6至图8，导电金属块161为多个，多个导电金属块161间隔分布在锡层的表面，每个导电金属块161的宽度均小于锡层的宽度。具体，多个导电金属块161可以均布在锡层的表面，每个导电金属块161的宽度可以大于2μm，在实际焊接时，导电金属块161可以作为焊接颗粒，从而提升焊接可靠性。并且，导电金属块161在焊接时位移、翻转过程较为随机，例如可以与基板200的焊盘接触，也可以位于中间层位置，从而能够提升其分布在包覆焊球210中的均匀性，进而进一步提升导电性能。
在本实施例中，保护组合层120包括钝化层122和保护层123，钝化层122设置在芯片基底110上，保护组合层120设置在钝化层122上，第一开口121贯穿保护层123和钝化层122，并与导电焊盘111对应，导电金属层130设置在导电焊盘111上，并覆盖在第一开口121周围的保护层123的表面，以使导电金属层130与导电焊盘111接触。具体地，钝化层122可以采用氮化硅，保护层123可以采用聚酰亚胺，通过钝化层122和保护层123能够实现对导电焊盘111的保护作用，同时能够防止底切现象。
在本发明其他较佳的实施例中，参见图9，保护组合层120包括第一介质层124、第二介质层125和布线层127，第一介质层124设置在芯片基底110上，并设置有与导电焊盘111对应的第二开口126，布线层127设置在第一介质层124上，并覆盖第二开口126，以使布线层127与第二开口126内的导电焊盘111接触，第二介质层125设置在第一介质层124上，并覆盖布线层127，第一开口121设置在第二介质层125上，并贯穿至布线层127，导电金属层130覆盖第一开口121，并通过布线层127与导电焊盘111电连接。具体地，该布线层127为重新分布线路层，从而能够提升布线密集度。
本发明实施例还提供了一种凸块封装结构100的制备方法，用于制备如前述的凸块封装结构100，该制备方法包括以下步骤：
S1：提供一芯片基底110。
具体地，芯片基底110的一侧设置有导电焊盘111，导电焊盘111可以是铝垫，该芯片基底110可以是晶圆结构，也可以是基板200结构。
S2：在芯片基底110上形成保护组合层120，并在保护组合层120上形成第一开口121。
具体地，结合参见图10，可以首先在芯片基底110上形成钝化层122，钝化层122将导电焊盘111露出，然后在钝化层122上形成保护层123，保护层123将导电焊盘111露出，从而形成了第一开口121。在实际制备时，可以首先利用化学沉积工艺，在芯片基底110的表面沉积一层钝化层122，其露出焊盘开口，然后在此利用涂布机以旋转涂布方式将液体介质层均匀涂布在钝化层122上，再经由热盘进行软烤定型成膜。然后通过曝光显影方式在保护层123上开口，露出导电焊盘111位置，最后再次利用烤箱加热将保护层123加速固化至完全熟化的稳定状态。最后利用电浆去残胶机来清楚保护层123表面的有机污染物或开孔的残留物。其中，钝化层122可以是氮化硅，保护层123可以是聚酰亚胺材料。
在本发明其他较佳的实施例中，也可以在芯片基底110上形成第一介质层124，第一介质层124上形成与导电焊盘111对应的第二开口126，然后在第一介质层124上形成布线层127，布线层127覆盖第二开口126，并与第二开口126内的导电焊盘111接触；最后在第一介质层124上形成第二介质层125，第二介质层125覆盖布线层127，并形成有贯穿至布线层127的第一开口121。
S3：在保护组合层120上形成导电金属层130。
具体地，结合参见图11，导电金属层130覆盖第一开口121，并与导电焊盘111电连接，在实际制备时，可以直接利用电镀工艺，在第一介质层124的表面电镀形成导电金属层130，即形成UBM金属层，其UBM金属层可以为多层结构，例如铜-钛-镍-铜等。
S4：在导电金属层130上形成导电柱140。
具体地，结合参见图12，可以在形成导电金属层130后，再次在导电金属层130的表面涂光刻胶和保护胶后，再次利用光刻工艺开口出导电焊盘111所在位置，然后再次利用电镀工艺，在该开口槽内电镀铜层形成导电柱140，再利用电浆去残胶来清楚多余的光刻胶。
在形成导电柱140后，可以利用微蚀刻工艺，例如等离子蚀刻等物理蚀刻方式，本实施例中可以采用等离子干法蚀刻工艺，用O2和SF6混合的等离子气体进行蚀刻，将导电柱140底部多余的导电金属层130刻蚀掉，避免了化学蚀刻底切蚀刻的问题。
S5：在导电柱140上形成焊接熔融层150。
在形成导电柱140后，可以首先在导电柱140上形成阻挡层170，再在阻挡层170上形成粘接层180，最后再在粘接层180上形成焊接熔融层150。在实际制备时，可以首先再次在第一介质层124上涂布光刻胶，然后利用光刻工艺开口出导电柱140所在位置的开口，然后再次利用电镀工艺，在开口槽内电镀形成阻挡层170，阻挡层170的材料可以是镍、钒、铬等，其厚度在2μm-8μm之间，阻挡层170能够防止顶层金属扩散至底部的导电柱140上。然后再次电镀形成粘接层180，粘接层180可以是钛层，厚度在2μm-8μm之间，钛层具备极高的金属粘接性能。最后依次电镀形成锡层，锡层可以是SnAg或SnPb ，厚度在5um-40um之间。
S6：在焊接熔融层150上形成焊接填充块160。
请继续参见图1，在完成锡层的制备后，当焊接填充块160为导电金属块161时，可以直接在锡层上再次利用电镀工艺形成导电金属块161；当焊接填充为非金属材料时，可以通过沉积方式在锡层上沉积形成焊接填充块160，其中焊接填充块160的厚度可以是2-10μm。 最后利用电浆去残胶机去除多余的光刻胶。
其中，在上板焊接时，焊接熔融层150用于在焊接至基板200的焊盘时熔化形成包覆焊球210，焊接填充块160用于在焊接时游离填充在包覆焊球210中。
综上所述，本实施例提供的凸块封装结构100及其制备方法，在芯片基底110上形成保护组合层120，且保护组合层120上形成有第一开口121，然后在保护组合层120上形成导电金属层130，该导电金属层130覆盖第一开口121，并与导电焊盘111电连接，在导电金属层130上形成导电柱140，再在导电柱140上形成焊接熔融层150，完成凸块制备，最后在焊接熔融层150上形成焊接填充块160。而在焊接上板时，焊接熔融层150能够在焊接至基板200的焊盘时熔化形成包覆焊球210，而焊接填充块160能够在焊接时游离填充在包覆焊球210中。相较于现有技术，本实施例通过增设焊接填充块160，可以在焊接时处于游离状态并填充在包覆焊球210中，从而在同等焊接体积的用料下减少焊接熔融层150的用料，并减少传统锡层焊接时形成的空洞现象，大幅提升到导电柱140与基板200之间的结合力。同时焊接填充块160可以是导电金属块161，大幅提升了导电性能和散热性能。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (14)
1.一种凸块封装结构，其特征在于，包括：
芯片基底，所述芯片基底的一侧表面设置有导电焊盘；
设置在所述芯片基底上的保护组合层，所述保护组合层上形成有第一开口；
设置在所述保护组合层上的导电金属层，所述导电金属层覆盖所述第一开口，并与所述导电焊盘电连接；
设置在所述导电金属层上的导电柱；
设置在所述导电柱上的焊接熔融层；
设置在所述焊接熔融层上的焊接填充块；
其中，所述焊接熔融层用于在焊接至基板的焊盘时熔化形成包覆焊球，所述焊接填充块用于在焊接时脱离所述导电柱并游离填充在所述包覆焊球中。
2.根据权利要求1所述的凸块封装结构，其特征在于，所述焊接填充块包括导电金属块，所述焊接熔融层包括锡层，所述锡层的体积大于所述导电金属块的体积，且焊接时所述包覆焊球将所述导电金属块包覆在内。
3.根据权利要求2所述的凸块封装结构，其特征在于，所述导电柱上还设置有粘接层，所述锡层设置在所述粘接层上，所述粘接层用于粘接固定所述锡层。
4.根据权利要求3所述的凸块封装结构，其特征在于，所述导电柱上还设置有阻挡层，所述粘接层设置在所述阻挡层上，所述阻挡层用于阻挡所述锡层与所述导电柱之间的原子扩散。
5.根据权利要求2所述的凸块封装结构，其特征在于，所述导电金属块的宽度与所述锡层的宽度相同，所述锡层的宽度与所述导电柱的宽度相同，且所述导电金属块的厚度小于所述锡层的厚度。
6.根据权利要求2所述的凸块封装结构，其特征在于，所述锡层的宽度与所述导电柱的宽度相同，所述导电金属块的宽度小于所述锡层的宽度，且所述导电金属块凸设在所述锡层上，所述导电金属块的边缘与所述锡层的表面形成台阶槽。
7.根据权利要求2所述的凸块封装结构，其特征在于，所述锡层的宽度与所述导电柱的宽度相同，所述导电金属块的宽度小于所述锡层的宽度，且所述导电金属块嵌设在所述锡层中，所述导电金属块与所述锡层的表面相平齐。
8.根据权利要求2所述的凸块封装结构，其特征在于，所述导电金属块为多个，多个所述导电金属块间隔分布在所述锡层的表面，每个所述导电金属块的宽度均小于所述锡层的宽度。
9.根据权利要求1所述的凸块封装结构，其特征在于，所述保护组合层包括钝化层和保护层，所述钝化层设置在所述芯片基底上，所述保护组合层设置在所述钝化层上，所述第一开口贯穿所述保护层和所述钝化层，并与所述导电焊盘对应，所述导电金属层设置在所述导电焊盘上，并覆盖在所述第一开口周围的所述保护层的表面，以使所述导电金属层与所述导电焊盘接触。
10.根据权利要求1所述的凸块封装结构，其特征在于，所述保护组合层包括第一介质层、第二介质层和布线层，所述第一介质层设置在所述芯片基底上，并设置有与所述导电焊盘对应的第二开口，所述布线层设置在所述第一介质层上，并覆盖所述第二开口，以使所述布线层与所述第二开口内的所述导电焊盘接触，第二介质层设置在所述第一介质层上，并覆盖所述布线层，所述第一开口设置在所述第二介质层上，并贯穿至所述布线层，所述导电金属层覆盖所述第一开口，并通过所述布线层与所述导电焊盘电连接。
11.一种凸块封装结构的制备方法，用于制备如权利要求1-10任一项所述的凸块封装结构，其特征在于，所述制备方法包括：
提供一芯片基底，所述芯片基底的一侧设置有导电焊盘；
在芯片基底上形成保护组合层，并在所述保护组合层上形成第一开口；
在所述保护组合层上形成导电金属层，所述导电金属层覆盖所述第一开口，并与所述导电焊盘电连接；
在所述导电金属层上形成导电柱；
在所述导电柱上形成焊接熔融层；
在所述焊接熔融层上形成焊接填充块；
其中，所述焊接熔融层用于在焊接至基板的焊盘时熔化形成包覆焊球，所述焊接填充块用于在焊接时脱离所述导电柱并游离填充在所述包覆焊球中。
12.根据权利要求11所述的凸块封装结构的制备方法，其特征在于，在所述导电柱上形成焊接熔融层的步骤，包括：
在所述导电柱上形成阻挡层；
在所述阻挡层上形成粘接层；
在所述粘接层上形成焊接熔融层。
13.根据权利要求11所述的凸块封装结构的制备方法，其特征在于，在芯片基底上形成保护组合层，并在所述保护组合层上形成第一开口的步骤，包括：
在所述芯片基底上形成钝化层，所述钝化层将所述导电焊盘露出；
在所述钝化层上形成第一介质层，所述第一介质层将所述导电焊盘露出，并形成所述第一开口。
14.根据权利要求11所述的凸块封装结构的制备方法，其特征在于，在芯片基底上形成保护组合层，并在所述保护组合层上形成第一开口的步骤，包括：
在所述芯片基底上形成第一介质层，所述第一介质层上形成与所述导电焊盘对应的第二开口；
在所述第一介质层上形成布线层，所述布线层覆盖所述第二开口，并与所述第二开口内的所述导电焊盘接触；
在所述第一介质层上形成第二介质层，所述第二介质层覆盖所述布线层，并形成有贯穿至所述布线层的第一开口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410383634.3A CN117976637B (zh) | 2024-04-01 | 凸块封装结构和凸块封装结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410383634.3A CN117976637B (zh) | 2024-04-01 | 凸块封装结构和凸块封装结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117976637A true CN117976637A (zh) | 2024-05-03 |
| CN117976637B CN117976637B (zh) | 2024-07-05 |
Family
ID=
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148377A (ja) * | 1995-11-29 | 1997-06-06 | Nec Kansai Ltd | 電子部品の製造方法及び半田ブロック |
| JP2000101014A (ja) * | 1998-09-22 | 2000-04-07 | Hitachi Ltd | 半導体装置 |
| JP2000192163A (ja) * | 1998-12-24 | 2000-07-11 | Sumitomo Metal Mining Co Ltd | ボンディングワイヤ―用金原料の精製方法 |
| US20010050181A1 (en) * | 2000-06-12 | 2001-12-13 | Kazuma Miura | Semiconductor module and circuit substrate |
| CN1592538A (zh) * | 2003-08-26 | 2005-03-09 | 三洋电机株式会社 | 电路装置 |
| TW200735240A (en) * | 2006-03-13 | 2007-09-16 | Advanced Semiconductor Eng | Manufacture method of bump |
| US20100213609A1 (en) * | 2009-02-20 | 2010-08-26 | Panasonic Corporation | Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure |
| US20130134581A1 (en) * | 2011-11-30 | 2013-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarized bumps for underfill control |
| CN113964045A (zh) * | 2020-07-20 | 2022-01-21 | 铠侠股份有限公司 | 半导体装置及半导体装置的制造方法 |
| CN216213431U (zh) * | 2021-11-03 | 2022-04-05 | 四川遂宁市利普芯微电子有限公司 | 一种倒装芯片的封装结构 |
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148377A (ja) * | 1995-11-29 | 1997-06-06 | Nec Kansai Ltd | 電子部品の製造方法及び半田ブロック |
| JP2000101014A (ja) * | 1998-09-22 | 2000-04-07 | Hitachi Ltd | 半導体装置 |
| JP2000192163A (ja) * | 1998-12-24 | 2000-07-11 | Sumitomo Metal Mining Co Ltd | ボンディングワイヤ―用金原料の精製方法 |
| US20010050181A1 (en) * | 2000-06-12 | 2001-12-13 | Kazuma Miura | Semiconductor module and circuit substrate |
| CN1592538A (zh) * | 2003-08-26 | 2005-03-09 | 三洋电机株式会社 | 电路装置 |
| TW200735240A (en) * | 2006-03-13 | 2007-09-16 | Advanced Semiconductor Eng | Manufacture method of bump |
| US20100213609A1 (en) * | 2009-02-20 | 2010-08-26 | Panasonic Corporation | Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure |
| US20130134581A1 (en) * | 2011-11-30 | 2013-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarized bumps for underfill control |
| CN113964045A (zh) * | 2020-07-20 | 2022-01-21 | 铠侠股份有限公司 | 半导体装置及半导体装置的制造方法 |
| CN216213431U (zh) * | 2021-11-03 | 2022-04-05 | 四川遂宁市利普芯微电子有限公司 | 一种倒装芯片的封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9012266B2 (en) | Copper post solder bumps on substrates | |
| US6930032B2 (en) | Under bump metallurgy structural design for high reliability bumped packages | |
| KR101388538B1 (ko) | 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리 | |
| US7382005B2 (en) | Circuit component with bump formed over chip | |
| US5251806A (en) | Method of forming dual height solder interconnections | |
| KR101865234B1 (ko) | 이중 또는 복수회 에칭된 플립-칩 컨넥터를 갖는 마이크로전자 패키지 및 그 제조 방법 | |
| US5130779A (en) | Solder mass having conductive encapsulating arrangement | |
| US20090108443A1 (en) | Flip-Chip Interconnect Structure | |
| KR840000477B1 (ko) | 회로 패키지들의 제조방법 | |
| JP2005109496A (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| TWI273664B (en) | Bumping process, bump structure, packaging process and package structure | |
| CN117976637B (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
| CN117038595A (zh) | 芯片封装结构及其制作方法 | |
| CN117976637A (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
| US20090266480A1 (en) | Process for Preparing a Solder Stand-Off | |
| CN113644041B (zh) | 阶梯凸块封装结构及其制备方法 | |
| CN215342569U (zh) | 凸块封装结构 | |
| CN114597136A (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
| US20240113060A1 (en) | Heterogeneous solder bump structure | |
| CN115036227A (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
| CN113540004A (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
| TWI225298B (en) | Wafer level package and fabrication process thereof | |
| CN115116870A (zh) | 凸块封装结构和凸块封装结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |