CN117038595A - 芯片封装结构及其制作方法 - Google Patents

芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN117038595A
CN117038595A CN202311092227.9A CN202311092227A CN117038595A CN 117038595 A CN117038595 A CN 117038595A CN 202311092227 A CN202311092227 A CN 202311092227A CN 117038595 A CN117038595 A CN 117038595A
Authority
CN
China
Prior art keywords
layer
under bump
substrate
hole
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311092227.9A
Other languages
English (en)
Inventor
张超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Eswin System Ic Co ltd
Original Assignee
Chengdu Eswin System Ic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Eswin System Ic Co ltd filed Critical Chengdu Eswin System Ic Co ltd
Priority to CN202311092227.9A priority Critical patent/CN117038595A/zh
Publication of CN117038595A publication Critical patent/CN117038595A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供一种芯片封装结构及其制作方法，涉及半导体技术领域。所述芯片封装结构包括衬底；位于衬底一侧的重布线层；位于重布线层远离衬底一侧的绝缘层，绝缘层包括至少一个暴露出重布线层的开口；位于绝缘层远离衬底一侧的凸点下金属层，凸点下金属层至少覆盖通过开口暴露出的重布线层，凸点下金属层上设置有至少一个通孔；位于凸点下金属层远离衬底一侧的焊料球，焊料球的至少一部分嵌入通孔。通过将焊料球嵌入通孔中，可以提供更大的接触面积和焊接接触力，增加焊料球与凸点下金属层的结合力，从而提高焊接连接的强度和可靠性，使焊料球不易脱落。

Description

芯片封装结构及其制作方法
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种芯片封装结构及其制作方法。
背景技术
凸点下金属层(Under-Bump Metallurgy；UBM)是一种用于电子封装中的关键结构，常用于连接芯片与封装基板。在焊接过程中，焊球被加热熔化，然后与UBM表面接触并冷却凝固，形成焊点。
然而，如果焊球仅与UBM表面接触，而没有与其他结构或材料进行良好的结合，那么焊点的结合力会较差，容易发生脱落，导致焊点的可靠性和稳定性下降，从而影响电子元器件的性能和可靠性。
发明内容
为了至少克服现有技术中的上述不足，本申请的目的在于提供一种芯片封装结构及其制作方法。
第一方面，本申请实施例提供一种芯片封装结构，所述芯片封装结构包括：
衬底；
位于所述衬底一侧的重布线层；
位于所述重布线层远离所述衬底一侧的绝缘层，所述绝缘层包括至少一个暴露出所述重布线层的开口；
位于所述绝缘层远离所述衬底一侧的凸点下金属层，所述凸点下金属层至少覆盖通过所述开口暴露出的所述重布线层；所述凸点下金属层上设置有至少一个通孔；
位于所述凸点下金属层远离所述衬底一侧的焊料球，所述焊料球的至少一部分嵌入所述通孔。
在一种可能的实现方式中，所述开口在所述衬底上的正投影位于所述凸点下金属层在所述衬底上的正投影内。
在一种可能的实现方式中，所述通孔在所述衬底上的正投影的形状为圆形、椭圆形或多边形。
在一种可能的实现方式中，所述通孔沿所述开口的中心在所述凸点下金属层上对称分布。
在一种可能的实现方式中，所述通孔在所述衬底上的正投影的尺寸小于所述开口在所述衬底上的正投影的尺寸。
在一种可能的实现方式中，所述重布线层与所述凸点下金属层的材料为金属材料；
优选地，所述金属材料为铜。
在一种可能的实现方式中，所述绝缘层的材料为聚酰亚胺。
在一种可能的实现方式中，焊料球的材料包括锡球。
第二方面，本申请实施例还提供一种芯片封装结构的制作方法，所述方法包括：
提供一表面具有钝化层的芯片；
在所述芯片的钝化层上形成重布线层；
在所述重布线层上形成绝缘层，并在所述绝缘层上形成暴露出所述重布线层的开口；
在所述开口处形成覆盖所述重布线层的凸点下金属层，并在所述凸点下金属层上形成通孔；
在所述凸点下金属层上形成焊料球，所述焊料球通过所述通孔嵌入所述凸点下金属层。
在一种可能的实现方式中，所述在所述凸点下金属层上形成通孔的步骤，包括：
在所述凸点下金属层上使用光刻工艺，制作出所述通孔；
所述在所述凸点下金属层上形成焊料球的步骤，包括：
采用电镀法在所述凸点下金属层表面形成焊料金属，并通过高温回流工艺使所述焊料金属填充所述通孔，在所述凸点下金属层表面形成所述焊料球。
基于上述任意一个方面，本申请实施例提供的芯片封装结构及其制作方法，所述重布线层位于所述衬底的一侧，所述凸点下金属层位于所述重布线层远离所述衬底的一侧，所述焊料球位于所述凸点下金属层远离所述衬底的一侧，通过在所述凸点下金属层上设置至少1个所述通孔，可以使所述焊料球的一部分嵌入位于所述凸点下金属层上的通孔中。在上述结构中，通过将所述焊料球嵌入所述通孔中，可以提供更大的接触面积和焊接接触力，增加所述焊料球与所述凸点下金属层的结合力，从而提高焊接连接的强度和可靠性，使所述焊料球不易脱落。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要调用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为本实施例提供的芯片封装结构的截面示意图之一；
图2为本实施例提供的芯片封装结构的截面示意图之二；
图3为本实施例提供的芯片封装结构的平面示意图；
图4为本实施例提供的芯片封装结构的制作方法的流程示意图。
图标：100-衬底；200-重布线层；300-绝缘层；400-凸点下金属层；500-焊料球；310-开口；410-通孔。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
需要说明的是，在不冲突的情况下，本申请的实施例中的不同特征之间可以相互结合。
下面结合附图，对本申请的具体实施方式进行详细说明。
请参照图1，图1示例本实施例提供的芯片封装结构的一种可能的结构示意图。所述芯片封装结构可以包括衬底100、重布线层200、绝缘层300、凸点下金属层400以及焊料球500。所述衬底100、所述重布线层200、所述绝缘层300、所述凸点下金属层400以及所述焊料球500从下到上依次设置。
所述重布线层200(Redistribution Layer，RDL)位于所述衬底100的一侧。
在本实施例中，所述重布线层200位于所述衬底100的上方，可以用于连接芯片内部的信号引脚与所述凸点下金属层400。所述衬底100可以包括诸如锗的另一元素半导体；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或它们的组合。所述衬底100也可以使用诸如多层衬底或梯度衬底的其它衬底。
所述绝缘层300位于所述重布线层200远离所述衬底100的一侧，且所述绝缘层300包括至少一个暴露出所述重布线层200的开口310。
在本实施例中，所述绝缘层300位于所述重布线层200和所述凸点下金属层400之间，可以用于隔离和保护重布线层200中的导线。所述绝缘层300上设置的暴露出所述重布线层200的所述开口310可以为圆形。
所述凸点下金属层400位于所述绝缘层300远离所述衬底100的一侧，且所述凸点下金属层400至少覆盖通过所述开口310暴露出的所述重布线层200。所述凸点下金属层400上设置有至少一个通孔410。
在本实施例中，请参照图2，所述凸点下金属层400位于所述开口310附近。所述凸点下金属层400的数量与所述开口310的数量对应，由于所述开口310的数量为至少1个，所述凸点下金属层400的数量也为至少一个。所述凸点下金属层400在所述衬底100上的正投影的形状可以为圆形，所述凸点下金属层400用于连接芯片内部的金属引脚和焊料球500。所述通孔410在所述衬底100上的正投影位于所述绝缘层300在所述衬底100上的正投影内和/或所述开口310在所述衬底100上的正投影内，且所述通孔410暴露出所述绝缘层300和/或所述重布线层200。
需要说明的是，所述通孔410可以位于所述凸点下金属层400的任意位置，在此不作具体限定。
所述焊料球500位于所述凸点下金属层400远离所述衬底100一侧，且所述焊料球500的至少一部分嵌入所述通孔410。
在本实施例中，所述焊料球500的一部分可以嵌入所述凸点下金属层400中的每个通孔410，从而实现所述焊料球500与所述凸点下金属层400的稳固连接。
优选地，嵌入所述通孔410中的所述焊料球500完全填充所述通孔410。
具体地，所述焊料球500在所述衬底100上的正投影的面积可以等于所述凸点下金属层400在所述衬底100上的正投影的面积。所述焊料球500的尺寸可以由所述凸点下金属层400的尺寸决定，所述焊料球500的数量也可以由所述凸点下金属层400的数量，即所述开口310的数量决定。
在上述结构中，所述重布线层200位于所述衬底100的一侧，所述凸点下金属层400位于所述重布线层200远离所述衬底100的一侧，所述焊料球500位于所述凸点下金属层400远离所述衬底100的一侧，通过在所述凸点下金属层400上设置至少1个所述通孔410，可以使所述焊料球500的一部分嵌入位于所述凸点下金属层400上的通孔410中。如此设计，可以提供更大的接触面积和焊接接触力，增加所述焊料球500与所述凸点下金属层400的结合力，提高焊接连接的稳定性和可靠性，使所述焊料球500不易脱落。
在一种可能的实现方式中，所述开口310在所述衬底100上的正投影位于所述凸点下金属层400在所述衬底100上的正投影内。
在本实施例中，所述凸点下金属层400可以分为上部分及下部分，所述凸点下金属层400的下部分位于所述开口310内，且完全覆盖所述开口310暴露出的所述重布线层200，所述凸点下金属层400的上部分覆盖所述开口310附近的部分所述绝缘层300。所述开口310在所述衬底100上的正投影位于所述凸点下金属层400在所述衬底100上的正投影内，即所述凸点下金属层400的上部分的外形尺寸大于所述凸点下金属层400的下部分的外形尺寸。如此，所述凸点下金属层400的通孔410可以位于所述开口310内，也可以位于所述绝缘层300上。
在一种可能的实现方式中，所述通孔410在所述衬底100上的正投影的形状可以为圆形、椭圆形或多边形。
优选地，所述通孔410在所述衬底100上的正投影的形状为圆形，所述通孔410的形状为圆柱形。
在本实施例中，当所述通孔410在所述衬底100上的正投影的形状为多边形时，可以为任意多边形，例如三角形、五边形、六边形或者八边形等，本实施例对该多边形具体有几条边不作限制，可以有十几条边，也可以有几十条边等。所述通孔410的截面可以为四边形，便于所述焊料球500嵌入所述通孔410中，从而提高所述焊料球500与所述凸点下金属层400的结合力。
需要说明的是，所述通孔410在所述衬底100上的正投影可以为任意形状，在此不作具体限定。
在一种可能的实现方式中，请参照图3，所述通孔410可以沿所述开口310的中心在所述凸点下金属层400上对称分布。
优选地，所述通孔410的数量为4个。
可以理解的是，所述通孔410的数量为4个，仅是一种示例性说明，在其它可实施的方案中，所述通孔410的数量并不仅限于4个，所述通孔410的数量还可以为2个、5个、8个。
需要说明的是，图3仅为一个优选的实施例，在本实施例的其他实施方式中，所述通孔410的形状并不仅限于圆形，所述通孔410的数量并不仅限于4个，所述通孔410的位置并不仅限于所述凸点下金属层400的四周，在此不作具体限定。
在一种可能的实现方式中，所述通孔410在所述衬底100上的正投影的尺寸小于所述开口310在所述衬底100上的正投影的尺寸。
在本实施例中，当所述通孔410在所述衬底100上的正投影与所述开口310在所述衬底100上的正投影为圆形时，所述通孔410在所述衬底100上的正投影的直径小于所述开口310在所述衬底100上的正投影的直径。
具体地，所述通孔410的尺寸不能太大，也不能太小。若所述通孔410的尺寸太大，则会导致嵌入所述通孔410中的所述焊料球500过多，若所述通孔410的尺寸太小，则会导致所述焊料球500不能很好地嵌入所述通孔410中，从而使所述焊料球500与所述凸点下金属层400的结合力降低。
在一种可能的实现方式中，所述重布线层200与所述凸点下金属层400的材料为金属材料。
在本实施例中，所述重布线层200通常由多层金属线组成，常见的金属包括铜、铝等。所述凸点下金属层400通常由多层金属组成，常见的金属包括铜、钴、铂、金等。
本申请实施例优选采用铜，是因为铜具有良好的导电性能，并且铜的成本较低。
在一种可能的实现方式中，所述绝缘层300的材料可以为聚酰亚胺。
可以理解的是，所述绝缘层300的材料为聚酰亚胺，仅是一种示例性说明，在其它可实施的方案中，并不仅限于聚酰亚胺。示例性地，所述绝缘层300的材料可以为苯并环丁烯树脂(Benzocyclobutene，BCB)或聚酰亚胺(Polyimide，PI)等各种有机高分子绝缘材料。
在一种可能的实现方式中，焊料球500的材料可以包括锡球。
具体地，所述焊料球500的材料可以包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
本申请实施例还提供一种芯片封装结构的制作方法，请参照图4，所述方法包括：
步骤S100，提供一表面具有钝化层的芯片。
步骤S200，在所述芯片的钝化层上形成重布线层200。
在本实施例中，形成所述重布线层200的方法可以为电镀法。所述重布线层200可以通过所述芯片上的引脚与所述芯片内部的电路进行互联，从而实现信号的传输、电源的供应等功能。
步骤S300，在所述重布线层200上形成绝缘层300，并在所述绝缘层300上形成暴露出所述重布线层200的开口310。
在本实施例中，所述绝缘层300位于所述重布线层200的上方，所述绝缘层300包括至少1个暴露出所述重布线层200的开口310。所述开口310可以在所述绝缘层300上随机分布。形成所述绝缘层300的工艺可以为涂层工艺，可以通过刻蚀或钻孔的方法形成暴露出所述重布线层200的开口310。
步骤S400，在所述开口310处形成覆盖所述重布线层200的凸点下金属层400，并在所述凸点下金属层400上形成通孔410。
在本实施例中，所述开口310与所述凸点下金属层400的位置对应，所述凸点下金属层400的一部分位于所述绝缘层300内并填充所述开口310。具体地，所述凸点下金属层400可以分为上部分及下部分，所述凸点下金属层400的下部分位于所述开口310内，且完全覆盖所述开口310暴露出的所述重布线层200，所述凸点下金属层400的上部分覆盖所述开口310附近的部分所述绝缘层300。在所述凸点下金属层400上形成的所述通孔410的数量为至少1个，所述通孔410在所述衬底100上的正投影位于所述绝缘层300在所述衬底100上的正投影内和/或所述开口310在所述衬底100上的正投影内，且所述通孔410暴露出所述绝缘层300和/或所述重布线层200。
所述凸点下金属层400可以是钛、钛-钨合金、铜、镍等，可以通过溅射或者蒸发工艺形成，形成所述凸点下金属层400的工艺为本领域技术人员熟知的现有技术。
步骤S500，在所述凸点下金属层400上形成焊料球500，所述焊料球500通过所述通孔410嵌入所述凸点下金属层400。
在本实施例中，可以根据步骤S400形成的所述凸点下金属层400以及所述凸点下金属层400上的通孔410，在所述凸点下金属层400上形成所述焊料球500，并使所述焊料球500的至少一部分嵌入所述通孔410。
在一种可能的实现方式中，在所述凸点下金属层400上形成通孔410时，可以在所述凸点下金属层400上使用光刻工艺，制作出所述通孔410。
在本实施例中，首先需要在所述凸点下金属层400上涂覆一层光刻胶。然后，使用光刻机将所需的图案投射到光刻胶上，通过曝光和显影的过程，在光刻胶上形成所需的图案。接下来，使用化学腐蚀或离子刻蚀等方法，将光刻胶未覆盖的区域的所述凸点下金属层400进行腐蚀或刻蚀，从而形成所述通孔410。最后，通过去除光刻胶，就可以得到所述凸点下金属层400上的通孔410结构。
需要说明的是，在本实施例中，制作出所述通孔410的工艺并不仅限于光刻工艺，还可以通过其他工艺制作出所述通孔410。
在所述凸点下金属层400上形成焊料球500时，可以采用电镀法在所述凸点下金属层400表面形成焊料金属，并通过高温回流工艺使所述焊料金属填充所述通孔410，在所述凸点下金属层400表面形成所述焊料球500。
在本实施例中，可以通过高温回流工艺使所述焊料金属融化并填充所述凸点下金属层400上的多个通孔410。具体地，高温回流工艺是一种常用的焊接工艺，通过将焊接区域加热到足够高的温度，使所述焊料金属熔化并形成可靠的焊接连接。在这个过程中，所述焊料金属会填充通孔410，并在所述凸点下金属层400表面形成所述焊料球500。所述焊料球500可以完全覆盖所述凸点下金属层400。
综上所述，本实施例提供一种芯片封装结构及其制作方法，所述重布线层位于所述衬底的一侧，所述凸点下金属层位于所述重布线层远离所述衬底的一侧，所述焊料球位于所述凸点下金属层远离所述衬底的一侧，通过在所述凸点下金属层上设置至少1个所述通孔，可以使所述焊料球的一部分嵌入位于所述凸点下金属层上的通孔中。在上述结构中，通过将所述焊料球嵌入所述通孔中，可以提供更大的接触面积和焊接接触力，增加所述焊料球与所述凸点下金属层的结合力，从而提高焊接连接的强度和可靠性，使所述焊料球不易脱落。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
衬底；
位于所述衬底一侧的重布线层；
位于所述重布线层远离所述衬底一侧的绝缘层，所述绝缘层包括至少一个暴露出所述重布线层的开口；
位于所述绝缘层远离所述衬底一侧的凸点下金属层，所述凸点下金属层至少覆盖通过所述开口暴露出的所述重布线层；所述凸点下金属层上设置有至少一个通孔；
位于所述凸点下金属层远离所述衬底一侧的焊料球，所述焊料球的至少一部分嵌入所述通孔。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述开口在所述衬底上的正投影位于所述凸点下金属层在所述衬底上的正投影内。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述通孔在所述衬底上的正投影的形状为圆形、椭圆形或多边形。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述通孔沿所述开口的中心在所述凸点下金属层上对称分布。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述通孔在所述衬底上的正投影的尺寸小于所述开口在所述衬底上的正投影的尺寸。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述重布线层与所述凸点下金属层的材料为金属材料；
优选地，所述金属材料为铜。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述绝缘层的材料为聚酰亚胺。
8.根据权利要求1所述的芯片封装结构，其特征在于，焊料球的材料包括锡球。
9.一种芯片封装结构的制作方法，其特征在于，所述方法包括：
提供一表面具有钝化层的芯片；
在所述芯片的钝化层上形成重布线层；
在所述重布线层上形成绝缘层，并在所述绝缘层上形成暴露出所述重布线层的开口；
在所述开口处形成覆盖所述重布线层的凸点下金属层，并在所述凸点下金属层上形成通孔；
在所述凸点下金属层上形成焊料球，所述焊料球通过所述通孔嵌入所述凸点下金属层。
10.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，所述在所述凸点下金属层上形成通孔的步骤，包括：
在所述凸点下金属层上使用光刻工艺，制作出所述通孔；
所述在所述凸点下金属层上形成焊料球的步骤，包括：
采用电镀法在所述凸点下金属层表面形成焊料金属，并通过高温回流工艺使所述焊料金属填充所述通孔，在所述凸点下金属层表面形成所述焊料球。
CN202311092227.9A 2023-08-28 2023-08-28 芯片封装结构及其制作方法 Pending CN117038595A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311092227.9A CN117038595A (zh) 2023-08-28 2023-08-28 芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311092227.9A CN117038595A (zh) 2023-08-28 2023-08-28 芯片封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN117038595A true CN117038595A (zh) 2023-11-10

Family

ID=88622706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311092227.9A Pending CN117038595A (zh) 2023-08-28 2023-08-28 芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN117038595A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936517A (zh) * 2024-03-25 2024-04-26 江苏中科智芯集成科技有限公司 一种重布线层结构及其制备方法、半导体封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936517A (zh) * 2024-03-25 2024-04-26 江苏中科智芯集成科技有限公司 一种重布线层结构及其制备方法、半导体封装结构
CN117936517B (zh) * 2024-03-25 2024-06-04 江苏中科智芯集成科技有限公司 一种重布线层结构及其制备方法、半导体封装结构

Similar Documents

Publication Publication Date Title
US11955459B2 (en) Package structure
US9721916B2 (en) Concentric bump design for the alignment in die stacking
US7977789B2 (en) Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same
US6455408B1 (en) Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area
TWI498978B (zh) 在半導體封裝中有內部中心柱的焊接凸塊
US10600709B2 (en) Bump-on-trace packaging structure and method for forming the same
US9786621B2 (en) Elongated bump structures in package structure
CN109087867B (zh) 半导体封装件及其制造方法
EP3217427B1 (en) Wafer-level chip-size package with redistribution layer
US20150228594A1 (en) Via under the interconnect structures for semiconductor devices
US7884471B2 (en) Solder bump and related intermediate structure having primary and secondary portions and method of manufacturing same
CN117038595A (zh) 芯片封装结构及其制作方法
US20070111499A1 (en) Wafer redistribution structure with metallic pillar and method for fabricating the same
US8237277B2 (en) Semiconductor device provided with tin diffusion inhibiting layer, and manufacturing method of the same
CN109216310B (zh) 半导体封装装置及其制造方法
US7223683B2 (en) Wafer level bumping process
US9640496B2 (en) Semiconductor device
US6723630B2 (en) Solder ball fabrication process
KR100790527B1 (ko) 웨이퍼레벨 패키지 및 그 제조 방법
US6956293B2 (en) Semiconductor device
US20040266066A1 (en) Bump structure of a semiconductor wafer and manufacturing method thereof
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
US11348876B2 (en) Semiconductor package and method of fabricating the same
US20050275097A1 (en) Method of forming a solder bump and the structure thereof
US20190181067A1 (en) Semiconductor package and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination