CN115036227A - 凸块封装结构和凸块封装结构的制备方法 - Google Patents

凸块封装结构和凸块封装结构的制备方法 Download PDF

Info

Publication number
CN115036227A
CN115036227A CN202210805360.3A CN202210805360A CN115036227A CN 115036227 A CN115036227 A CN 115036227A CN 202210805360 A CN202210805360 A CN 202210805360A CN 115036227 A CN115036227 A CN 115036227A
Authority
CN
China
Prior art keywords
layer
conductive
arc
wafer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210805360.3A
Other languages
English (en)
Inventor
何正鸿
胡彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yongsi Semiconductor Ningbo Co ltd
Original Assignee
Yongsi Semiconductor Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yongsi Semiconductor Ningbo Co ltd filed Critical Yongsi Semiconductor Ningbo Co ltd
Priority to CN202210805360.3A priority Critical patent/CN115036227A/zh
Publication of CN115036227A publication Critical patent/CN115036227A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/131 - H01L2224/13191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例提供了一种凸块封装结构和凸块封装结构的制备方法，涉及半导体封装技术领域，该凸块封装结构包括晶圆、保护层、基底导电层、组合导电层、导电凸柱和焊帽。通过设置石墨烯材料的基底导电层作为导电凸柱的基底结构，可以更好的避免铜柱底部UBM层变形受力，起到缓冲作用。同时，石墨烯材料的基底导电层覆盖保护开口，利用多层石墨烯良好的疏水性和稳定性，在进行微蚀刻工艺时，能够避免底部金属层产生的底切问题。利用多层石墨烯结构局部良好的稳定性、导电性以及散热性，从而进一步提升整体连接结构的导电导热性能。并且通过设置多个弧形槽，有效地提升了基底导电层与组合导电层之间的接触面积，从而提升了结合力。

Description

凸块封装结构和凸块封装结构的制备方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种凸块封装结构和凸块封装结构的制备方法。
背景技术
随着半导体行业的快速发展，倒装封装结构广泛应用于半导体行业中，倒装晶圆封装利用凸块进行晶圆与基板之间的电性连接。凸块包括了铜柱、金属层(UBM：under bumpmetalization)、保护层(聚酰亚胺Polyimide)，锡帽(Sn Cap)等，在制作金属层UBM后，需要针对多余的金属层进行蚀刻去除，由于聚酰亚胺Polyimide材质极其容易吸水，金属柱底部UBM侧壁蚀刻液残留，导致铜柱凸块底部存在过度腐蚀形成底切开口，凸块晶圆在进行可靠性测试时，铜柱凸块存在掉落的问题。采用现有技术铜柱凸块底部完全与晶圆电极相连，导致铜柱凸块上的应力直接作用在晶圆电极上，应力释放能力差，结合力较差，存在晶圆电极裂开问题。其铜柱凸块受电流情况下，由于焦耳热效应，铜柱底部连接处的金属原子同时承受电场和热场的影响，互联界面的电迁移和热迁移会因异常活跃而使其寿命显著降低，造成潜在的失效隐患。
发明内容
本发明的目的包括，例如，提供了一种凸块封装结构和凸块封装结构的制备方法，其能够避免过度腐蚀形成底切开口，同时结合力较好，避免掉落。并且能够缓冲凸柱与焊盘之间的作用力，应力释放能力好，避免出现晶圆电极裂开的问题，且导电导热性能更好。
本发明的实施例可以这样实现：
第一方面，本发明提供一种凸块封装结构，包括：
晶圆，所述晶圆的正面设置有焊盘；
设置在晶圆的正面的保护层，所述保护层上设置有与所述焊盘对应的保护开口；
设置在所述保护开口内的基底导电层；
设置在所述基底导电层上的组合导电层；
设置在所述组合导电层上的导电凸柱；
以及，设置在所述导电凸柱上的焊帽；
其中，所述基底导电层包括多层石墨烯材料，且所述基底导电层远离所述晶圆的一侧设置有多个第一弧形槽，多个所述第一弧形槽间隔设置，所述组合导电层部分容置在多个所述第一弧形槽内。
在可选的实施方式中，所述组合导电层包括粘接层、阻挡层和润湿层，所述粘接层覆盖在所述基底导电层上，并部分容置在所述多个所述第一弧形槽内，所述阻挡层设置在所述粘接层上，所述润湿层设置在所述阻挡层上，所述导电凸柱设置在所述润湿层上。
在可选的实施方式中，所述粘接层为钛层，所述粘接层和所述基底导电层的界面处形成有碳化钛层。
在可选的实施方式中，所述基底导电层上至少部分的厚度大于所述保护开口的深度，且所述基底导电层的边缘向外延伸至所述保护层的表面，以覆盖所述保护开口的边缘。
在可选的实施方式中，所述粘接层的边缘向外延伸至所述保护层的表面，以覆盖所述基底导电层的边缘，且所述阻挡层在所述晶圆的正面上的投影以及所述润湿层在所述晶圆的正面上的投影均落在所述粘接层在所述晶圆的正面上的投影范围之内，所述导电凸柱在所述晶圆的正面上的投影落在所述粘接层在所述晶圆的正面上的投影范围之内。
在可选的实施方式中，所述阻挡层和所述润湿层均为平坦化结构，所述粘接层远离所述晶圆的一侧设置有容置凹槽，所述阻挡层和所述润湿层设置在该容置凹槽中，所述容置凹槽的深度为D1，所述阻挡层的厚度为D2，所述润湿层的厚度为D3，其中，D1＝D2+D3。
在可选的实施方式中，所述阻挡层远离所述晶圆的一侧表面设置有多个第二弧形槽，多个所述第二弧形槽间隔设置，所述润湿层容置在多个所述第二弧形槽内。
在可选的实施方式中，多个所述第二弧形槽与多个所述第一弧形槽错位设置。
在可选的实施方式中，所述第二弧形槽的深度H2与第一弧形槽的深度H1相同，且所述粘接层和所述阻挡层的界面处到所述润湿层和所述基底导电层的距离相同。
在可选的实施方式中，所述第一弧形槽和第二弧形槽的宽度相同，且相邻两个所述第一弧形槽的间隔距离与相邻两个所述第二弧形槽的间隔距离相同，以使部分所述阻挡层和部分所述粘接层沿分界面对称设置。
在可选的实施方式中，所述导电凸柱和所述焊帽之间还设置有第一金属层和第二金属层，所述第一金属层设置在所述导电凸柱的表面，所述第二金属层设置在所述第一金属层的表面，所述焊帽设置在所述第二金属层的表面，所述第二金属层用于阻挡所述焊帽和所述导电凸柱之间的扩散原子，所述第一金属层用于提升所述第二金属层和所述导电凸柱之间的粘接性。
第二方面，本发明提供一种凸块封装结构的制备方法，用于制备如前述实施方式任一项所述的凸块封装结构，所述制备方法包括：
提供一正面设置有焊盘的晶圆；
在所述晶圆的正面形成保护层；
在所述保护层上开槽形成与所述焊盘对应的保护开口；
在所述保护开口内形成基底导电层；
在所述基底导电层上开槽形成多个第一弧形槽；
在所述基底导电层上形成组合导电层；
在所述组合导电层上形成导电凸柱；
在所述导电凸柱上形成焊帽；
其中，所述基底导电层包括多层石墨烯材料，多个所述第一弧形槽间隔设置，所述组合导电层部分容置在多个所述第一弧形槽内。
本发明实施例的有益效果包括，例如：
本发明提供了一种凸块封装结构，其在晶圆的正面设置有焊盘和保护层，保护层上设置有与焊盘对应的保护开口，基底导电层设置在保护开口内，并覆盖保护开口，组合导电层设置在基底导电层上，导电凸柱设置在组合导电层上，焊帽设置在导电凸柱上，其中，基底导电层包括多层石墨烯材料，且基底导电远离晶圆的一侧设置有多个第一弧形槽，多个第一弧形槽间隔设置，组合导电层部容置在多个第一弧形槽内。本发明通过设置石墨烯材料的基底导电层作为导电凸柱的基底结构，石墨烯的热膨胀系数CTE仅有铜和铝的1/10～1/20，可以更好的避免铜柱底部UBM层变形受力，起到缓冲作用，能够保护晶圆焊盘，实现更好的应力释放，避免晶圆电极(焊盘)裂开的问题。同时，石墨烯材料的基底导电层覆盖保护开口，利用多层石墨烯良好的疏水性和稳定性，在进行微蚀刻工艺时，无论采用化学蚀刻还是等离子蚀刻，都能够避免底部金属层产生的底切问题。并且，石墨烯的导电性能臂其他金属高100倍，随着石墨烯体积的增大而形成的多层石墨烯结构局部良好的稳定性、导电性以及散热性，从而进一步提升整体连接结构的导电导热性能。并且通过设置多个弧形槽，有效地提升了基底导电层与组合导电层之间的接触面积，从而提升了结合力。相较于现有技术，本发明提供的一种凸块封装结构，其能够避免过度腐蚀形成底切开口，同时结合力较好，避免掉落。并且能够缓冲凸柱与焊盘之间的作用力，应力释放能力好，避免出现晶圆电极裂开的问题，且导电导热性能更好。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的凸块封装结构的示意图；
图2为图1中Ⅱ的局部放大示意图；
图3为本发明第一实施例提供的凸块封装结构的焊接结构示意图；
图4至图11为本发明第一实施例提供的凸块封装结构的制备方法的工艺流程图；
图12为本发明第二实施例提供的凸块封装结构的示意图。
图标：100-凸块封装结构；110-晶圆；111-焊盘；120-保护层；121-保护开口；130-基底导电层；131-第一弧形槽；140-组合导电层；141-粘接层；143-阻挡层；145-润湿层；147-容置凹槽；149-第二弧形槽；150-导电凸柱；160-焊帽；170-第一金属层；180-第二金属层；200-基板；210-胶层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有技术中凸块连接结构均是直接在凸块底部设置UBM层，并利用金属材料直接与晶圆的焊盘(电极)连接。这种常规结构，具有以下一些问题：
1、通常保护层采用聚酰亚胺材料，由于聚酰亚胺Polyimide材质极其容易吸水，金属柱底部UBM侧壁蚀刻时容易出现残留蚀刻液，导致铜柱凸块底部存在过度腐蚀底切开口，进而设凸块晶圆在进可靠性测试时，铜柱凸块容易掉落，影响其焊接可靠性。
2、通常UBM层为平坦结构，即相邻金属层之间为平面连接结构，导致其接触面积较小，结合力较弱，同样在可靠性测试时容易出现掉落的情况。
3、现有技术铜柱凸块底部完全与晶圆电极相连，导致铜柱凸块上的应力直接作用在晶圆电极上，应力释放能力弱，存在晶圆电极裂开问题。
4.随着铜柱凸块的间距越来越小，往往采用底部填充胶针对，倒装芯片底部进行填充保护，为了增加底部填充胶与芯片表面保护层的粘接强度，往往使用等离子轰击有机表面的，借此改善有机物表面的粗糙度，来提升填充胶的粘接强度。然而若以氮化硅或者氮化矽等材料作为保护层，其等离子轰击对其表面的粗糙度效果不佳。
为了解决上述问题，本发明提供了一种新型的凸块封装结构和凸块封装结构的制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参见图1和图2，本实施例提供了一种凸块封装结构100，其能够避免过度腐蚀形成底切开口，同时结合力较好，避免掉落。并且能够缓冲凸柱与焊盘111之间的作用力，应力释放能力好，避免出现晶圆110电极裂开的问题，且导电导热性能更好。
本实施例提供的凸块封装结构100，包括晶圆110、保护层120、基底导电层130、组合导电层140、导电凸柱150和焊帽160，晶圆110的正面设置有焊盘111，保护层120设置在晶圆110的正面，保护层120上设置有与焊盘111对应的保护开口121，基底导电层130设置在保护开口121内，并覆盖保护开口121，组合导电层140设置在基底导电层130上，导电凸柱150设置在组合导电层140上，焊帽160设置在导电凸柱150上，其中，基底导电层130包括多层石墨烯材料，且基底导电层130远离晶圆110的一侧设置有多个第一弧形槽131，多个第一弧形槽131间隔设置，组合导电层140部分容置在多个第一弧形槽131内。
在本实施例中，多个第一弧形槽131均匀分布在基底导电层130的表面，组合导电层140部分嵌设在多个第一弧形槽131中，从而大幅提升了组合导电层140与基底导电层130之间的接触面积，进而大幅提升了组合导电层140与基底导电层130之间的结合力，从而起到防止导电凸柱150掉落的目的，提升焊接结构强度。
在本实施例中，保护开口121的宽度应当小于焊盘111的宽度，使得焊盘111暴露在保护开口121中，本实施例通过设置石墨烯材料的基底导电层130作为导电凸柱150的基底结构，石墨烯的热膨胀系数CTE仅有铜和铝的1/10～1/20，可以更好的避免铜柱底部UBM层变形受力，起到缓冲作用，能够保护晶圆110焊盘111，实现更好的应力释放，避免晶圆110电极(焊盘111)裂开的问题。同时，石墨烯材料的基底导电层130覆盖保护开口121，利用多层石墨烯良好的疏水性和稳定性，在进行微蚀刻工艺时，无论采用化学蚀刻还是等离子蚀刻，都能够避免底部金属层产生的底切问题。并且，石墨烯的导电性能臂其他金属高100倍，随着石墨烯体积的增大而形成的多层石墨烯结构局部良好的稳定性、导电性以及散热性，从而进一步提升整体连接结构的导电导热性能。并且通过设置多个弧形槽，有效地提升了基底导电层130与组合导电层140之间的接触面积，从而提升了结合力。
在本实施例中，组合导电层140包括粘接层141、阻挡层143和润湿层145，粘接层141覆盖在基底导电层130上，并部分容置在多个第一弧形槽131内，阻挡层143设置在粘接层141上，润湿层145设置在阻挡层143上，导电凸柱150设置在润湿层145上。具体地，粘接层141、阻挡层143和润湿层145依次设置，且粘接层141能够完全填满多个第一弧形槽131，从而起到良好的粘接作用，提升与基底导电层130之间的结合力，同时阻挡层143用于实现防止原子扩散的作用，润湿层145用于浸润导电凸柱150，提升导电凸柱150与下部结构之间的浸润性。
在本实施例中，粘接层141为钛层，粘接层141和基底导电层130的界面处形成有碳化钛层。具体地，粘接层141和基底导电层130的界面处可以形成碳化钛(TiC)，其特性不溶于水，具有很高的化学稳定性，与盐酸、硫酸几乎不起化学反应，在晶格位置上碳原子与钛原子是等价的，故TiC原子间以很强的共价键结合，具有类似金属的若干特性，如高的熔点、沸点和硬度，硬度仅次于金刚石，有良好的导热和导电性，在温度极低时甚至表现出超导性能。通过增加钛金属提升金属之间的结合力，解决只采用石墨烯结构与金属层结合而导致的结合力不佳的问题，比起多个第一弧形槽131可以填充更多的钛层，并且相邻第一弧形槽131之间的凸块结构，可以起到提升支撑强度的作用，从而提升结合强度和结合力。
值得注意的是，本实施例中阻挡层143为镍、铬、钒中的至少一种，导电凸柱150为铜柱，润湿层145为铜层，能够起到良好的浸润作用。
在本实施例中，基底导电层130上至少部分的厚度大于保护开口121的深度，且基底导电层130的边缘向外延伸至保护层120的表面，以覆盖保护开口121的边缘。具体地，基底导电层130远离晶圆110的一侧的高度大于保护层120的高度，使得相邻两个第一弧形槽131之间的凸块结构能够高于保护开口121，并且基底导电层130的边缘将保护开口121的边缘覆盖在内，能够更好地防止保护开口121的边缘处残留蚀刻液，以进一步避免底切现象。
在本实施例中，粘接层141的边缘向外延伸至保护层120的表面，以覆盖基底导电层130的边缘，且阻挡层143在晶圆110的正面上的投影以及润湿层145在晶圆110的正面上的投影均落在粘接层141在晶圆110的正面上的投影范围之内，导电凸柱150在晶圆110的正面上的投影落在粘接层141在晶圆110的正面上的投影范围之内。具体地，此外，本实施例中粘接层141的宽度大于基底导电层130的宽度，也大于导电凸柱150的宽度，从而在导电凸柱150的底部形成一止挡结构，止挡结构能够防止焊接后焊料侧爬至底部的保护层120以及粘接层141底部。
进一步地，参见图3，导电凸柱150为铜柱，铜柱的宽度小于粘接层141的宽度，在晶圆110后续倒装至基板200上后进行底部填充胶形成胶层210时，一方面粘接层141与导电凸柱150之间的止挡结构能够提升粗糙度，促使胶体可以更好地流动，并且提升胶体与金属层还有导电凸柱150之间的粘接力，增强底部填充胶与晶圆110避免保护层120之间的粘接强度。另一方面，粘接层141与导电凸柱150之间形成止挡结构，可以放置焊帽160焊接后焊料过多侧爬至底部UBM层，从而避免焊料过多接触底部的粘接层141导致的离子迁移问题，也避免了焊料与底部金属层之间发生反应，保证了结构的稳定性。
需要说明的是，此处铜柱的宽度小于粘接层141的宽度，从而使得铜柱底部的金属层宽度相对增大，进而提升了底部的承载面积，使得底部金属受力更加均匀的同时，减少了接触点压力，从而进一步避免了底部电极裂开的问题。
在本实施例中，阻挡层143和润湿层145均为平坦化结构，粘接层141远离晶圆110的一侧设置有容置凹槽147，阻挡层143和润湿层145设置在该容置凹槽147中，容置凹槽147的深度为D1，阻挡层143的厚度为D2，润湿层145的厚度为D3，其中，D1＝D2+D3。具体地，可以在粘接层141远离晶圆110的一侧表面通过蚀刻或激光开槽工艺或阻挡罩电镀工艺形成容置凹槽147，该容置凹槽147深度为D1，然后在容置凹槽147内电镀形成阻挡层143和润湿层145，其中阻挡层143的厚度D2可以是4-6μm，润湿层145的厚度D3为2-4μm，具体厚度可以根据设计需求决定。通过将阻挡层143和润湿层145均嵌设在容置凹槽147内，能够降低整体的凸块高度，并且石墨烯和钛产生的碳化钛，其良好的导热和导电性和硬度，在温度极低时甚至表现出超导性能，从而起到保护阻挡层143和润湿层145，并提升铜柱凸块的结合力的作用。
在本实施例中，导电凸柱150和焊帽160之间还设置有第一金属层170和第二金属层180，第一金属层170设置在导电凸柱150的表面，第二金属层180设置在第一金属层170的表面，焊帽160设置在第二金属层180的表面，第二金属层180用于阻挡焊帽160和导电凸柱150之间的扩散原子，第一金属层170用于提升第二金属层180和导电凸柱150之间的粘接性。具体地，第一金属层170可以是钛层，第二金属层180可以是镍、铬、钒中的至少一种。
本实施例还提供了一种凸块封装结构100的制备方法，其用于制备前述的凸块封装结构100，该制备方法包括以下步骤：
S1：提供一正面设置有焊盘111的晶圆110。
结合参见图4，首先，提供一预先制备完成的晶圆110，且该晶圆110的正面设置有焊盘111，焊盘111与晶圆110内部的线路层电连接。
S2：在晶圆110的正面形成保护层120。
结合参见图5，具体而言，通过旋涂工艺在晶圆110的正面旋涂液态的保护材料，例如聚酰亚胺，然后通过烤箱软烤进行固化。
S3:在保护层120上开槽形成与焊盘111对应的保护开口121。
结合参见图6，具体而言，可以在保护层120上通过光罩将保护层120预定开孔的位置遮住，然后通过显影方式利用显影液以喷洒方式进行去除未曝光的区域，漏出铝焊盘111开孔位置，然后再次使用烤箱加热将保护层120固化至稳定状态。并利用电浆去残胶机清除保护层120表面的污染物或残留物。当然，此处保护层120也可以是氮化硅材料。
S4：在保护开口121内形成基底导电层130。
结合参见图7，具体而言，基底导电层130包括多层石墨烯材料，在形成保护开口121且保护层120固化至稳定状态后，在保护层120上涂覆石墨烯材料，从而形成多层的石墨烯结构，其中石墨烯材料填充保护开口121并覆盖在保护层120表面的厚度在4-8μm之间，然后再次利用烤箱加热将石墨烯材料加速固化至稳定状态，形成基底导电层130。
S5：基底导电层130上开槽形成多个第一弧形槽131。
结合参见图8，具体而言，利用蚀刻工艺，例如利用等离子蚀刻工艺或化学蚀刻工艺在基底导电层130上进行刻蚀并形成多个均匀间隔设置的第一弧形槽131。
S6：在基底导电层130上形成组合导电层140。
结合参见图9和图10，具体而言，在形成多个第一弧形槽131后，然后形成部分容置在第一弧形槽131中的组合导电层140，其中首先在基底导电层130上电镀形成粘接层141，例如，利用阻挡罩，在多个第一弧形槽131和周围电镀一层钛层，厚度在4-6μm之间，钛层具有极高的金属粘接性能，并容置在多个第一弧形槽131中。
在形成粘接层141后，在粘接层141远离晶圆110的一侧对应蚀刻形成容置凹槽147，然后在容置凹槽147内电镀形成阻挡层143和润湿层145。其中阻挡层143为镍、钒、铬中的至少一种材料，后对4-6μm，润湿层145为铜层，其厚度在2-4微米之间。
值得注意的是，制作阻挡层143时，可以首先利用阻挡罩，在粘接层141上将需要进行电镀的区域开口后形成容置凹槽147，然后再次进行电镀金属层，形成阻挡层143。利用钛层提升其金属层之间的结合力，然后再次利用阻挡罩进行电镀金属层，形成润湿层145覆盖于阻挡层143表面。此处利用阻挡罩进行定位电镀，能够避免常规工艺中电镀后蚀刻图案化工艺，进一步避免了铜柱底切的问题。
S7：在组合导电层140上形成导电凸柱150。
结合参见图11，具体而言，在形成润湿层145后，可以首先涂覆保护胶，然后开口出润湿层145，在润湿层145上电镀形成铜柱，从而形成导电凸柱150，然后去除保护胶，并蚀刻去除多余的粘接层141。
S8：在导电凸柱150上形成焊帽160。
请继续参见图1，具体而言，在形成焊帽160前，首先还需要在导电柱上形成第一金属层170和第二金属层180，即在形成导电凸柱150后，再次涂覆保护胶，然后开口出导电凸柱150的端面，再利用电镀工艺在导电凸柱150的端面形成第一金属层170和第二金属层180。然后利用电镀或者印刷工艺，将焊料填充进开口，完成焊料填充，再次利用电浆去残胶机来清除多余的光刻胶，形成带有焊料的铜柱，回流后即形成了焊帽160。其中焊料可以是锡料。
综上所述，本实施例提供的凸块封装结构100，通过设置石墨烯材料的基底导电层130作为导电凸柱150的基底结构，石墨烯的热膨胀系数CTE仅有铜和铝的1/10～1/20，可以更好的避免铜柱底部UBM层变形受力，起到缓冲作用，能够保护晶圆110焊盘111，实现更好的应力释放，避免晶圆110电极(焊盘111)裂开的问题。同时，石墨烯材料的基底导电层130覆盖保护开口121，利用多层石墨烯良好的疏水性和稳定性，在进行微蚀刻工艺时，无论采用化学蚀刻还是等离子蚀刻，都能够避免底部金属层产生的底切问题。并且，石墨烯的导电性能臂其他金属高100倍，随着石墨烯体积的增大而形成的多层石墨烯结构局部良好的稳定性、导电性以及散热性，从而进一步提升整体连接结构的导电导热性能。利用石墨烯的稳定性(石墨烯的热膨胀系数CTE仅有铜和铝的1/10～1/20)解决传统技术中铜柱会在封装体内引起较大的应力导致脆性材料层损坏的问题，如与铜柱底部晶圆110的焊盘111破裂、UBM金属层分层或者降低焊点疲劳寿命等问题。并且通过设置多个弧形槽，有效地提升了基底导电层130与组合导电层140之间的接触面积，从而提升了结合力。此外，通过将导电凸柱150的宽度设置为小于粘接层141的宽度，能够在粘接层141和导电凸柱150之间形成止挡结构，从而在提升胶体粘接特性的同时防止焊料侧爬，进一步保证了结构的稳定性。
第二实施例
参见图12，本实施例提供了一种凸块封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，阻挡层143远离晶圆110的一侧表面设置有多个第二弧形槽149，多个第二弧形槽149间隔设置，润湿层145容置在多个第二弧形槽149内。具体地，阻挡层143的厚度较厚，第二弧形槽149并未贯穿阻挡层143，能够避免润湿层145直接与粘接层141接触，同时也提升了润湿层145与阻挡层143之间的接触面积，从而提升结合力。
在本实施例中，多个第二弧形槽149与多个第一弧形槽131错位设置。具体，多个第二弧形槽149的中线与多个第一弧形槽131的中线两两不重叠，从而保证了第一弧形槽131和第二弧形槽149在结构上并不重叠，进而使得整个结构更加错落有致且均匀分布，避免局部结构强度过小而造成整体结构强度受到影响。
在本实施例中，第二弧形槽149的深度H2与第一弧形槽131的深度H1相同，且粘接层141和阻挡层143的界面处到润湿层145和基底导电层130的距离相同。具体地，本实施例中粘接层141与阻挡层143的厚度相同，并且第一弧形槽131的深度H1与第二弧形槽149的深度H2相同，使得粘接层141中容置在第一弧形槽131中的下凸部分和阻挡层143中相邻两个第二弧形槽149间的上凸部分呈对称设计，可以实现支撑力的提升。例如，当应力方向从导电凸柱150传导时，起到支撑以及相邻的阻挡层143上的上凸块结构也可以起到支撑导电凸柱150端部的应力，当应力方向从晶圆110侧传导时，粘接层141形成的下凸块结构起到支撑作用，从而使得无论哪个方向都能够得到良好的支撑。同时多个第一弧形槽131和多个第二弧形槽149能够对横向应力进行缓冲，进一步提升底部应力释放能力，避免下部的焊盘111裂开。
在本实施例中，第一弧形槽131和第二弧形槽149的宽度相同，且相邻两个第一弧形槽131的间隔距离与相邻两个第二弧形槽149的间隔距离相同，以使部分阻挡层143和部分粘接层141沿分界面对称设置。具体地，相邻两个第一弧形槽131之间的上凸块结构与润湿层145容置在第二弧形槽149中的下凸块结构对称，相邻两个第二弧形槽149之间的上凸块结构与粘接层141容置在第一弧形槽131中的下凸块结构对称。
值得注意的是，本实施例中润湿层145填充在第二弧形槽149结构内，并且润湿层145的厚度与第二弧形槽149的深度相同，使得润湿层145仅仅容置在第二弧形槽149中，并未相对阻挡层143向上凸起。在电镀铜形成导电凸柱150时，由于润湿层145仅仅容置在第二弧形槽149内，可以提升润湿层145的体积，且导电凸柱150与润湿层145的接触面积得以减小，从而增加了种子层中的铜离子，进而提升了铜柱生长速度，提升了铜柱的润湿性能。
还需要说明的是，在形成第二弧形槽149时，可以执行如第一实施例中提供的步骤S6：在基底导电层130上形成组合导电层140。
具体而言，在形成组合导电层140时，首先制作粘接层141，在基底导电层130制备完成后，利用阻挡罩，将需要进行电镀的区域开口后，再次进行电镀金属层(钛层)，形成粘接层141，其中粘接层141填充第一弧形槽131。利用钛层提升其金属层之间的结合力，然后再次利用阻挡罩，将需要进行电镀的区域开口后，再次进行电镀金属层，形成阻挡层143覆盖于粘接层141表面，再次利用等离子蚀刻方式或者化学蚀刻方式，在阻挡层143进行蚀刻形成多个第二弧形槽149，再次进行电镀金属层，形成润湿层145，并形成平坦式结构，其中润湿层145只填充凹槽，使得润湿层145嵌设于阻挡层143的内部，利用阻挡罩方式形成金属层可以避免传统技术中铜柱周围形成金属层后还需要利用微蚀刻方式去除金属层的方式，从而能够进一步防止铜柱底切问题。
本实施例提供的凸块封装结构100，采用双层凹槽结构，一方面能够进一步提升相邻层级之间的接触面积，从而提升结合力，另一方面能够提升缓冲和支撑能力，使得结构更加稳定。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种凸块封装结构，其特征在于，包括：
晶圆，所述晶圆的正面设置有焊盘；
设置在晶圆的正面的保护层，所述保护层上设置有与所述焊盘对应的保护开口；
设置在所述保护开口内，并覆盖所述保护开口的基底导电层；
设置在所述基底导电层上的组合导电层；
设置在所述组合导电层上的导电凸柱；
以及，设置在所述导电凸柱上的焊帽；
其中，所述基底导电层包括多层石墨烯材料，且所述基底导电层远离所述晶圆的一侧设置有多个第一弧形槽，多个所述第一弧形槽间隔设置，所述组合导电层部分容置在多个所述第一弧形槽内。
2.根据权利要求1所述的凸块封装结构，其特征在于，所述组合导电层包括粘接层、阻挡层和润湿层，所述粘接层覆盖在所述基底导电层上，并部分容置在所述多个所述第一弧形槽内，所述阻挡层设置在所述粘接层上，所述润湿层设置在所述阻挡层上，所述导电凸柱设置在所述润湿层上。
3.根据权利要求2所述的凸块封装结构，其特征在于，所述粘接层为钛层，所述粘接层和所述基底导电层的界面处形成有碳化钛层。
4.根据权利要求2所述的凸块封装结构，其特征在于，所述基底导电层上至少部分的厚度大于所述保护开口的深度，且所述基底导电层的边缘向外延伸至所述保护层的表面，以覆盖所述保护开口的边缘。
5.根据权利要求4所述的凸块封装结构，其特征在于，所述粘接层的边缘向外延伸至所述保护层的表面，以覆盖所述基底导电层的边缘，且所述阻挡层在所述晶圆的正面上的投影以及所述润湿层在所述晶圆的正面上的投影均落在所述粘接层在所述晶圆的正面上的投影范围之内，所述导电凸柱在所述晶圆的正面上的投影落在所述粘接层在所述晶圆的正面上的投影范围之内。
6.根据权利要求2所述的凸块封装结构，其特征在于，所述阻挡层和所述润湿层均为平坦化结构，所述粘接层远离所述晶圆的一侧设置有容置凹槽，所述阻挡层和所述润湿层设置在所述容置凹槽中，所述容置凹槽的深度为D1，所述阻挡层的厚度为D2，所述润湿层的厚度为D3，其中，D1＝D2+D3。
7.根据权利要求2所述的凸块封装结构，其特征在于，所述阻挡层远离所述晶圆的一侧表面设置有多个第二弧形槽，多个所述第二弧形槽间隔设置，所述润湿层容置在多个所述第二弧形槽内。
8.根据权利要求7所述的凸块封装结构，其特征在于，多个所述第二弧形槽与多个所述第一弧形槽错位设置。
9.根据权利要求8所述的凸块封装结构，其特征在于，所述第二弧形槽的深度H2与第一弧形槽的深度H1相同，且所述粘接层和所述阻挡层的界面处到所述润湿层和所述基底导电层的距离相同。
10.根据权利要求9所述的凸块封装结构，其特征在于，所述第一弧形槽和第二弧形槽的宽度相同，且相邻两个所述第一弧形槽的间隔距离与相邻两个所述第二弧形槽的间隔距离相同，以使部分所述阻挡层和部分所述粘接层沿分界面对称设置。
11.根据权利要求1所述的凸块封装结构，其特征在于，所述导电凸柱和所述焊帽之间还设置有第一金属层和第二金属层，所述第一金属层设置在所述导电凸柱的表面，所述第二金属层设置在所述第一金属层的表面，所述焊帽设置在所述第二金属层的表面，所述第二金属层用于阻挡所述焊帽和所述导电凸柱之间的扩散原子，所述第一金属层用于提升所述第二金属层和所述导电凸柱之间的粘接性。
12.一种凸块封装结构的制备方法，用于制备如权利要求1-11任一项所述的凸块封装结构，其特征在于，所述制备方法包括：
提供一正面设置有焊盘的晶圆；
在所述晶圆的正面形成保护层；
在所述保护层上开槽形成与所述焊盘对应的保护开口；
在所述保护开口内形成基底导电层；
在所述基底导电层上开槽形成多个第一弧形槽；
在所述基底导电层上形成组合导电层；
在所述组合导电层上形成导电凸柱；
在所述导电凸柱上形成焊帽；
其中，所述基底导电层包括多层石墨烯材料，多个所述第一弧形槽间隔设置，所述组合导电层部分容置在多个所述第一弧形槽内。
CN202210805360.3A 2022-07-08 2022-07-08 凸块封装结构和凸块封装结构的制备方法 Pending CN115036227A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210805360.3A CN115036227A (zh) 2022-07-08 2022-07-08 凸块封装结构和凸块封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210805360.3A CN115036227A (zh) 2022-07-08 2022-07-08 凸块封装结构和凸块封装结构的制备方法

Publications (1)

Publication Number Publication Date
CN115036227A true CN115036227A (zh) 2022-09-09

Family

ID=83129805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210805360.3A Pending CN115036227A (zh) 2022-07-08 2022-07-08 凸块封装结构和凸块封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN115036227A (zh)

Similar Documents

Publication Publication Date Title
US8330272B2 (en) Microelectronic packages with dual or multiple-etched flip-chip connectors
US8237270B2 (en) Wiring board manufacturing method, semiconductor device manufacturing method and wiring board
US7935408B2 (en) Substrate anchor structure and method
KR101388538B1 (ko) 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
TW507300B (en) Trilayer/bilayer solder bumps and fabrication methods therefor
US7834454B2 (en) Electronic structures including barrier layers defining lips
US10600709B2 (en) Bump-on-trace packaging structure and method for forming the same
KR101569162B1 (ko) 집적 회로 패키지, 집적 회로 다이 및 집적 회로 다이를 제조하는 방법
US9147661B1 (en) Solder bump structure with enhanced high temperature aging reliability and method for manufacturing same
JP5064632B2 (ja) 相互接続構造を形成するための方法及び装置
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
US20180359886A1 (en) Methods of making interconnect substrate having stress modulator and crack inhibiting layer and making flip chip assembly thereof
US20080251916A1 (en) UBM structure for strengthening solder bumps
CN111199946A (zh) 铜柱凸点结构及其制造方法
JP3860028B2 (ja) 半導体装置
TW200532824A (en) Bumping process, bump structure, packaging process and package structure
CN115036227A (zh) 凸块封装结构和凸块封装结构的制备方法
TWM629323U (zh) 覆晶封裝結構
CN217588852U (zh) 凸块封装结构
CN115116870A (zh) 凸块封装结构和凸块封装结构的制备方法
CN115116871A (zh) 凸块封装结构和凸块封装结构的制备方法
CN215342569U (zh) 凸块封装结构
CN115206814A (zh) 凸块封装结构和凸块封装结构的制备方法
CN112885802A (zh) 半导体结构及其制造方法
CN117976637B (zh) 凸块封装结构和凸块封装结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination