CN113644041B - 阶梯凸块封装结构及其制备方法 - Google Patents
阶梯凸块封装结构及其制备方法 Download PDFInfo
- Publication number
- CN113644041B CN113644041B CN202111195234.2A CN202111195234A CN113644041B CN 113644041 B CN113644041 B CN 113644041B CN 202111195234 A CN202111195234 A CN 202111195234A CN 113644041 B CN113644041 B CN 113644041B
- Authority
- CN
- China
- Prior art keywords
- solder
- conductive
- layer
- metal
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供了一种阶梯凸块封装结构及其制备方法,涉及半导体封装技术领域,该阶梯凸块封装结构通过在底接金属层上设置导电金属柱,在导电金属柱的顶端设置焊料承接柱,在焊料承接柱外包覆有焊球,其中焊料承接柱的两侧均呈阶梯状,提升了焊料承接柱与焊球之间的接触面积,从而提升了焊球的结构强度,避免焊球裂开的问题,提升焊接时的可靠性。且焊料承接柱的顶部宽度小于其底部宽度,使得焊料承接柱实现了上小下大的结构,使得焊接时焊料承接柱的顶部能够靠近焊盘的表面,而焊料承接柱的顶部宽度较小,在焊料承接柱与焊盘接触后,能够避免进一步挤压焊料,从而可以大幅减小锡球与焊盘之间的接触面积,避免了焊料大幅向外扩散而导致的桥接问题。
Description
技术领域
本发明涉及半导体封装技术领域,具体而言,涉及一种阶梯凸块封装结构及其制备方法。
背景技术
随着半导体行业的快速发展,倒装封装结构广泛应用于半导体行业中,倒装芯片封装利用凸块进行芯片与基板之间的电性连接。凸块包括了铜柱、金属层(UBM:under bumpmetalization)、保护层(聚酰亚胺Polyimide)、锡帽(Sn Cap)。随着芯片密度越来越高,带有凸块的锡帽结构,成为倒装工艺主流,由于锡结构的强度较差,随着大体积焊料凸块的增加,在焊接时凸块的顶面与基板的焊盘接触,接触面积较大,对锡料的挤压程度较高,在电镀或者印刷方式中必然导致相邻的锡帽凸块结构焊接后存在桥接问题,以及现有锡帽焊接结构强度不够,容易导致裂开等问题,从而影响金属凸块可靠性,故提出一种高密度高可靠性金属凸块焊料结构改善传统结构中的这些问题。
发明内容
本发明的目的包括,例如,提供了一种阶梯凸块封装结构和阶梯凸块封装结构的制备方法,其能够提升锡帽焊接结构强度,避免裂开的问题,提升焊接的可靠性,同时可以大幅减小锡球与焊盘之间的接触面积,从而能够减缓桥接的问题。
本发明的实施例可以这样实现:
第一方面,本发明提供一种阶梯凸块封装结构,包括:
表面设置有导电焊盘的芯片基底;
设置在所述芯片基底上的保护层,所述保护层上设置有导电开口,所述导电开口与所述导电焊盘对应,并贯穿至所述导电焊盘的表面,以使所述导电焊盘外露于所述导电开口;
设置在所述导电焊盘上,并位于所述导电开口内的底接金属层;
设置在所述底接金属层上的导电金属柱;
设置在所述导电金属柱顶部的焊料承接柱;
设置在所述导电金属柱顶部,并包覆在所述焊料承接柱外的焊球;
其中,所述焊料承接柱的两侧均呈阶梯状,且所述焊料承接柱的顶部宽度小于所述焊料承接柱的底部宽度。
在可选的实施方式中,所述焊料承接柱的底部宽度小于所述导电金属柱的宽度,且所述焊料承接柱底部边缘与所述导电金属柱的顶部边缘间隔设置,以使所述焊球延伸至所述导电金属柱的顶部边缘和所述焊料承接柱的底部边缘之间。
在可选的实施方式中,所述焊料承接柱的表面设置有防扩金属层,所述防扩金属层设置在所述焊料承接柱和所述焊球之间,用于阻挡所述焊球与所述焊料承接柱之间的扩散原子。
在可选的实施方式中,所述焊料承接柱包括多个层叠设置的金属台阶层,多个所述金属台阶层的宽度由下至上依次减小,且多个所述金属台阶层的中心处在同一直线上。
在可选的实施方式中,所述焊料承接柱的熔点小于所述焊球的熔点,以使所述焊料承接柱和所述焊球在回流后熔融为一体。
在可选的实施方式中,所述焊料承接柱为多个,多个所述焊料承接柱并列设置在所述导电金属柱的顶部,每相邻两个所述焊料承接柱之间形成用于防止焊接偏移的限位沟槽。
在可选的实施方式中,相邻两个所述焊料承接柱的底部之间设置有缓冲层,所述缓冲层的热膨胀系数小于所述焊料承接柱的热膨胀系数。
在可选的实施方式中,所述底接金属层包括粘接层、阻挡层和润湿层,所述粘接层设置在所述导电焊盘上,所述阻挡层设置在所述粘接层上,所述润湿层设置在所述阻挡层上,所述导电金属柱设置在所述润湿层上。
第二方面,本发明提供一种阶梯凸块封装结构的制备方法,用于制备如前述实施方式任一项所述的阶梯凸块封装结构,所述制备方法包括:
提供一带有导电焊盘的芯片基底;
在所述芯片基底上形成保护层,并在所述保护层上形成导电开口,所述导电开口与所述导电焊盘对应,并贯穿至所述导电焊盘的表面以使所述导电焊盘外露于所述导电开口;
在所述导电开口内的所述导电焊盘上形成底接金属层;
在所述底接金属层上形成导电金属柱;
在所述导电金属柱的顶部形成焊料承接柱;
在所述导电金属柱的顶部形成焊球,所述焊球包覆在所述焊料承接柱外;
其中,所述焊料承接柱的两侧均呈阶梯状,且所述焊料承接柱的顶部宽度小于所述焊料承接柱的底部宽度。
在可选的实施方式中,在所述导电金属柱的顶部形成焊球的步骤,包括:
由下至上依次在所述焊料承接柱两侧的阶梯面上形成焊料柱;
对多个所述焊料柱进行回流,以形成所述焊球。
本发明实施例的有益效果包括,例如:
本发明提供的阶梯凸块封装结构,在底接金属层上设置导电金属柱,在导电金属柱的顶端设置焊料承接柱,在焊料承接柱外包覆有焊球,其中焊料承接柱的两侧均呈阶梯状,提升了焊料承接柱与焊球之间的接触面积,从而提升了焊球的结构强度,避免焊球裂开的问题,提升焊接时的可靠性。且焊料承接柱的顶部宽度小于其底部宽度,使得焊料承接柱实现了上小下大的结构,使得焊接时焊料承接柱的顶部能够抵持在焊盘的表面,而焊料承接柱的顶部宽度较小,在焊料承接柱与焊盘接触后,能够避免进一步挤压焊料,从而可以大幅减小锡球与焊盘之间的接触面积,避免了焊料大幅向外扩散而导致的桥接问题。相较于现有技术,本发明提供的阶梯凸块封装结构,其能够提升锡帽焊接结构强度,避免裂开的问题,提升焊接的可靠性,同时可以大幅减小锡球与焊盘之间的接触面积,从而能够减缓桥接的问题。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的阶梯凸块封装结构的整体示意图;
图2为本发明第一实施例提供的阶梯凸块封装结构的局部示意图;
图3为本发明第一实施例提供的阶梯凸块封装结构的封装示意图;
图4为本发明第二实施例提供的阶梯凸块封装结构的整体示意图;
图5为本发明第二实施例提供的阶梯凸块封装结构的封装示意图;
图6为本发明第四实施例提供的阶梯凸块封装结构的制备方法的步骤框图;
图7至图13为本发明第四实施例提供的阶梯凸块封装结构的制备方法的工艺流程图。
图标:100-阶梯凸块封装结构;110-芯片基底;111-导电焊盘;130-保护层;131-导电开口;150-底接金属层;151-粘接层;153-阻挡层;155-润湿层;170-导电金属柱;180-焊料承接柱;181-金属台阶层;183-防扩金属层;185-限位沟槽;187-缓冲层;190-焊球;191-焊料柱;200-基板;210-焊盘。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的,现有的倒装封装结构,通常采用凸块进行芯片与基板之间的电性连接,凸块包括了铜柱、金属层、保护层和锡帽等结构。随着大体积焊料凸块的增加,在焊接时铜柱的顶面需要与基板的焊盘接触或者具有接触的趋势,此时在铜柱顶面和焊盘的双重挤压下,对锡帽的挤压程度较高,锡帽向外扩散过程中容易与相邻的锡帽接触,从而存在桥接问题,影响产品质量。此外,现有的锡帽结构强度不够,容易导致裂开,从而影响金属凸块的可靠性。
为了解决上述问题,本发明提供了一种阶梯凸块封装结构及其制备方法,其能够提升锡帽焊接结构强度,避免裂开的问题,提升焊接的可靠性,同时可以大幅减小锡球与焊盘之间的接触面积,从而能够减缓桥接的问题。需要说明的是,在不冲突的情况下,本发明的实施例中的特征可以相互结合。
第一实施例
参见图1至图3,本实施例提供了一种阶梯凸块封装结构100,其能够提升锡帽焊接结构强度,避免裂开的问题,提升焊接的可靠性,同时可以大幅减小锡球与焊盘210之间的接触面积,避免对于锡球的过度挤压,从而能够解决桥接的问题。
本实施例提供的阶梯凸块封装结构100,包括芯片基底110、保护层130、底接金属层150、导电金属柱170、焊料承接柱180和焊球190,芯片基底110的表面设置有导电焊盘111,保护层130设置在芯片基底110上,且保护层130上设置有导电开口131,导电开口131与导电焊盘111对应,并贯穿至导电焊盘111的表面,以使导电焊盘111外露于导电开口131。底接金属层150设置在导电焊盘111上,并位于导电开口131内,导电金属柱170设置在底接金属层150上,并向上凸起设置,焊料承接柱180设置在导电金属柱170的顶部,焊球190设置在导电金属柱170的顶部,并包覆在焊料承接柱180外,其中,焊料承接柱180的两侧均呈阶梯状,且焊料承接柱180的顶部宽度小于焊料承接柱180的底部宽度。
在本实施例中,焊料承接柱180呈多层阶梯状,提升了焊料承接柱180与焊球190之间的接触面积,从而提升了焊球190的结构强度,避免焊球190裂开的问题,提升焊接时的可靠性。且焊料承接柱180的顶部宽度小于其底部宽度,使得焊料承接柱180实现了上小下大的结构,使得焊接时焊料承接柱180的顶部能够抵持在焊盘210的表面,而焊料承接柱180的顶部宽度较小,在焊料承接柱180与焊盘210接触后,能够避免进一步挤压焊料,从而可以大幅减小锡球与焊盘210之间的接触面积,避免了焊料大幅向外扩散而导致的桥接问题。
在本实施例中,导电金属柱170和焊料承接柱180均为铜柱,需要说明的是,此处焊料承接柱180与焊盘210接触后,能够避免进一步挤压焊料,指的是当焊料承接柱180的顶端与焊盘210接触后,由于焊料承接柱180为铜柱,其不会进一步压缩,从而使得焊料承接柱180与焊盘210之间的间隙较大,能够容纳更多的焊料,进而避免了常规的平面状铜柱结构完全挤压焊料导致焊料外溢的情况。
在本实施例中,焊料承接柱180包括多个层叠设置的金属台阶层181,多个金属台阶层181的宽度由下至上依次减小,且多个金属台阶层181的中心处在同一直线上。具体地,多个金属台阶层181一体成型,且多个金属台阶层181的中心与基板200上的焊线中心或焊盘210中心相重合,从而保证顶部的金属台阶层181能够与焊盘210的中心接触。每个金属台阶层181的截面均为矩形,且每个金属台阶层181的上侧表面未被遮挡部分形成了台阶面,台阶面呈水平状态。优选地,本实施例中金属台阶层181共四层,从而形成了4层的台阶面,顶部的台阶面用于抵持在基板200的焊盘210上。当然,此处仅仅是举例说明,对于金属台阶层181的层数,在此不作具体限定。
在本实施例中,焊料承接柱180的底部宽度小于导电金属柱170的宽度,且焊料承接柱180底部边缘与导电金属柱170的顶部边缘间隔设置,以使焊球190延伸至导电金属柱170的顶部边缘和焊料承接柱180的底部边缘之间。具体地,此处焊料承接柱180的底部边缘,指的是位于底部的金属台阶层181的侧壁,同时导电金属柱170呈直柱状,导电金属柱170的顶部边缘即指的是导电金属柱170的顶面与侧面的接合边。此处位于底部的金属台阶层181的侧壁与导电金属柱170的顶部边缘之间具有一定间隙,使得焊球190能够形成于焊料承接柱180上,且焊球190的底部边缘能够承载在导电金属柱170上,在回流时,底部边缘溢出的焊料能够容置在导电金属柱170的顶部边缘与焊料承接柱180的底部边缘之间的空隙中,从而起到收集焊料的作用,防止焊料沿着导电金属柱170的顶部边缘侧爬至导电金属柱170的侧壁上。
在本实施例中,焊球190的材料为锡料,即在焊料承接柱180外包覆锡球,通过锡球实现焊料承接柱180与基板200上的焊盘210之间的焊接。并且通过设计阶梯形状的焊料承接柱180,且焊球190包覆在焊料承接柱180外,提升了焊球190与焊料承接柱180之间的结合强度,进而提升了焊接强度。焊料承接柱180上的多层金属台阶层181宽度依次减小,顶部的金属台阶层181的面积最小,从而可以大幅减小锡球与焊盘210之间的接触面积,从而能够实现高密度的凸块焊接结构。
在本实施例中,焊料承接柱180的表面设置有防扩金属层183,防扩金属层183设置在焊料承接柱180和焊球190之间,用于阻挡焊球190与焊料承接柱180之间的扩散原子。具体地,防扩金属层183的材料为镍、钒中的至少一种,通过设置防扩金属层183,能够防止顶端的焊球190的金属原子扩散至焊料承接柱180上,即防止锡球的锡原子扩散至铜柱上。此处防扩金属层183覆盖在多个金属台阶层181的侧面和台阶面上,从而完全覆盖整个焊料承接柱180的表面。
需要说明的是,此处为了防止锡球上的锡原子扩散至导电金属柱170上,导电金属柱170的顶部边缘和焊料承接柱180的底部边缘之间也设置有防扩金属层183。
底接金属层150包括粘接层151、阻挡层153和润湿层155,其中粘接层151设置在导电焊盘111上,阻挡层153设置在粘接层151上,润湿层155设置在阻挡层153上,导电金属柱170设置在润湿层155上。具体地,粘接层151分布在导电开口131内并扩散至导电开口131的边缘,粘接层151为钛层,厚度在4μm-6μm之间,钛层具有极高的金属粘接性能,能够增加阻挡层153和导电焊盘111之间的结合力。阻挡层153覆盖在粘接层151的表面,阻挡层153的材料可以是镍、钒、铬等金属,且阻挡层153的厚度在4μm-6μm之间,此处阻挡层153同样用于实现防止原子扩散的功能。润湿层155覆盖在阻挡层153的表面,润湿层155的材料与导电金属柱170的材料相同,即润湿层155可以是铜层,通过润湿层155来起到过渡润湿上层的铜柱的作用,提升导电金属柱170的结合性。
综上所述,本实施例提供了一种阶梯凸块封装结构100,在底接金属层150上设置导电金属柱170,在导电金属柱170的顶端设置焊料承接柱180,在焊料承接柱180外包覆有焊球190,其中焊料承接柱180的两侧均呈阶梯状,提升了焊料承接柱180与焊球190之间的接触面积,从而提升了焊球190的结构强度,避免焊球190裂开的问题,提升焊接时的可靠性。且焊料承接柱180的顶部宽度小于其底部宽度,使得焊料承接柱180实现了上小下大的结构,使得焊接时焊料承接柱180的顶部能够抵持在焊盘210的表面,而焊料承接柱180的顶部宽度较小,在焊料承接柱180与焊盘210接触后,能够避免进一步挤压焊料,从而可以大幅减小锡球与焊盘210之间的接触面积,避免了焊料大幅向外扩散而导致的桥接问题。
第二实施例
参见图4和图5,本实施例提供了一种阶梯凸块封装结构100,其基本结构和原理及产生的技术效果和第一实施例相同,为简要描述,本实施例部分未提及之处,可参考第一实施例中相应内容。
在本实施例中,阶梯凸块封装结构100包括芯片基底110、保护层130、底接金属层150、导电金属柱170、焊料承接柱180和焊球190,所述芯片基底110的表面设置有导电焊盘111,保护层130设置在芯片基底110上,且保护层130上设置有导电开口131,导电开口131与导电焊盘111对应,并贯穿至导电焊盘111的表面,以使导电焊盘111外露于导电开口131。底接金属层150设置在导电焊盘111上,并位于导电开口131内,导电金属柱170设置在底接金属层150上,并向上凸起设置,焊料承接柱180设置在导电金属柱170的顶部,焊球190设置在导电金属柱170的顶部,并包覆在焊料承接柱180外,其中,焊料承接柱180的两侧均呈阶梯状,且焊料承接柱180的顶部宽度小于焊料承接柱180的底部宽度。
在本实施例中,焊料承接柱180为多个,多个焊料承接柱180并列设置在导电金属柱170的顶部,每相邻两个焊料承接柱180之间形成用于防止焊接偏移的限位沟槽185。具体地,焊料承接柱180为两个,两个焊料承接柱180间隔设置在导电金属柱170的顶部,同时两个焊料承接柱180均呈上小下大的阶梯状结构,并使得两个焊料承接柱180之间形成了限位沟槽185,在倒装时,限位沟槽185能够与基板200上的焊盘210或焊线相对应,从而实现卡合定位,防止出现焊接偏移的情况。当然,此处焊料承接柱180的个数仅仅是举例说明,对于其数量在此不作限定。
在本实施例中,相邻两个焊料承接柱180的底部之间设置有缓冲层187,缓冲层187的热膨胀系数小于焊料承接柱180的热膨胀系数。具体地,缓冲层187设置在两个焊料承接柱180的底部之间,缓冲层187采用缓冲材料,例如二氧化矽,氮化矽、聚酰亚胺等,且该缓冲材料的热膨胀系数小于铜金属的热膨胀系数,从而使得缓冲层187能够优先于铜柱变形,减少焊料承接柱180上的横向应力导致的应力集中问题,提升焊料承接柱180的可靠性。
当然,此处也可以直接使得相邻的两个焊料承接柱180的底部间隙设置,从而省去了缓冲层187的设置。
本实施例提供的阶梯凸块封装结构100,通过设置多个焊料承接柱180,能够进一步扩大焊球190与焊料承接柱180之间的接触面积,从而进一步提升焊球190的结合力。此外,相邻两个焊料承接柱180之间形成限位沟槽185,在于基板200焊接时,基板200上的焊线的线宽限定于该限位沟槽185,通过限位沟槽185来确保焊接精度,防止焊接偏移。并且,在相邻两个焊料承接柱180之间设置缓冲层187,能够优先于铜柱变形,减少焊料承接柱180上的横向应力导致的应力集中问题,提升焊料承接柱180的可靠性。
第三实施例
本实施例提供了一种阶梯凸块封装结构100,其基本结构和原理及产生的技术效果和第一实施例相同,为简要描述,本实施例部分未提及之处,可参考第一实施例中相应内容。
在本实施例中,阶梯凸块封装结构100包括芯片基底110、保护层130、底接金属层150、导电金属柱170、焊料承接柱180和焊球190,所述芯片基底110的表面设置有导电焊盘111,保护层130设置在芯片基底110上,且保护层130上设置有导电开口131,导电开口131与导电焊盘111对应,并贯穿至导电焊盘111的表面,以使导电焊盘111外露于导电开口131。底接金属层150设置在导电焊盘111上,并位于导电开口131内,导电金属柱170设置在底接金属层150上,并向上凸起设置,焊料承接柱180设置在导电金属柱170的顶部,焊球190设置在导电金属柱170的顶部,并包覆在焊料承接柱180外,其中,焊料承接柱180的两侧均呈阶梯状,且焊料承接柱180的顶部宽度小于焊料承接柱180的底部宽度。并且,本实施例中导电金属柱170和焊料承接柱180的材料并不相同。
在本实施例中,焊料承接柱180可以是单个,也可以是多个,具体可参考第一实施例或第二实施例。
在本实施例中,焊料承接柱180的熔点小于焊球190的熔点,以使焊料承接柱180和焊球190在回流后熔融为一体。具体地,此处将焊料承接柱180也作为焊料的一部分,导电金属柱170为铜柱,焊料承接柱180可以采用融化金属合金,例如Sn/Ag合金等含银量较高的低温焊料,例如其熔点为140℃,而焊球190的材料则选用熔点较高的材料,例如Sn/Ni、Sn/Ni/Au、Sn/Ni/Pa/Au等合金材料,其中含Sn大于90%,形成了高温焊料,例如其熔点为250℃。
在实际焊接前,需要对焊球190进行回流,回流过程中,由于焊球190的熔点大于焊料承接柱180的熔点,使得焊料承接柱180能够与焊球190重新熔融结合后形成整体的帽层结构,以进一步提升焊球190的结合力。
需要说明的是,在本发明其他较佳的实施例中,也可以不设置金属结构焊料承接柱180,而采用非金属的阶梯状结构,例如在导电金属柱170的顶部设置非金属材料的焊料承接柱180,例如采用热塑性材料聚乙烯、聚丙烯、聚氯乙烯,此处在导电金属柱170的顶部添加热塑性材料,能够减小锡球焊接时应力释放。
第四实施例
参见图6,本实施例提供了一种阶梯凸块封装结构的制备方法,用于制备如第一实施例、第二实施例或第三实施例提供的阶梯凸块封装结构100。
本实施例提供的阶梯凸块封装结构的制备方法,包括以下步骤:
S1:提供一带有导电焊盘111的芯片基底110。
结合参见图7,具体地,芯片基底110为常规的倒装芯片本体,其内部设置有线路层,导电焊盘111与内部的线路层电连接,从而使得导电焊盘111成为了导电接点。需要说明的是,此处导电焊盘111可以是多个,多个导电焊盘111分布在芯片基底110上,从而形成多个凸块封装结构。
S2:在芯片基底110上形成保护层130,并在保护层130上形成导电开口131。
结合参见图8,具体地,导电开口131与导电焊盘111对应,并贯穿至导电焊盘111的表面以使导电焊盘111外露于导电开口131。在实际制备时,利用涂布机以旋转涂布的方式将液态的保护材料(聚酰亚胺Polyimide)均匀涂布在芯片基底110的表面,覆盖住导电焊盘111,再经由热盘(Hot plate)进行软烤(soft bake)定型成膜,通过曝光机,以近接式(Proximity)的方法利用光罩将保护层130(聚酰亚胺Polyimide)预定开孔的位置遮住而未曝到光,再次通过显影方式利用显影液以喷洒(Spray)的方式来进行去除未曝光的区域漏出导电开口131位置,再次使用烤箱(Oven)加热将保护层130(聚酰亚胺Polyimide)加速固化至完全熟化的稳定状态,最后利用使用电浆去残胶机(Descum)来清除保护层130(聚酰亚胺Polyimide)表面的有机污染物或开孔内的残留物,完成漏出铝焊垫的制程。其中保护层130材料也可以为氮化硅。
S3:在导电开口131内的导电焊盘111上形成底接金属层150。
结合参见图9,具体而言,底接金属层150包括粘接层151、阻挡层153和润湿层155,在形成保护层130并完成导电开口131的制程之后,再次在保护层130的表面涂光刻胶/保护胶,然后利用光刻工艺(曝光/显影/烘烤)开口出导电开口131,再利用电镀工艺,在开口槽内电镀一层钛层,并形成粘接层151,其中钛层的厚度在4μm-6μm之间,钛层具备极高的金属粘接性能,通过光刻胶覆盖周围区域,从而不需要蚀刻工艺将多余的金属层蚀刻掉,避免了过度蚀刻的问题。
在形成粘接层151后,在开口槽内再次电镀一层金属,从而形成阻挡层153,阻挡层153盖在粘接层151的表面,阻挡层153的材料可以是镍、钒、铬等金属,且阻挡层153的厚度在4μm-6μm之间,此处阻挡层153同样用于实现防止原子扩散的功能。
在形成阻挡层153后,在开口槽内再次电镀一层金属,从而形成润湿层155,润湿层155覆盖在阻挡层153的表面,润湿层155的材料与导电金属柱170的材料相同,即润湿层155可以是铜层,通过润湿层155来起到过渡润湿上层的铜柱的作用,提升导电金属柱170的结合性。
S4:在底接金属层150上形成导电金属柱170。
结合参见图10,具体而言,在形成底接金属层150后,在润湿层155的表面再次电镀铜,形成铜柱,利用电浆去残胶机(Descum)来清除多余的光刻胶,形成带有铜柱的结构。此处利用一次光刻胶层,同时实现底接金属层150(UBM)电镀以及电镀铜柱的形成,大幅减小工艺流程,其中常规的工艺流程需要单独进行电镀金属层以及铜柱,需要几道光刻胶制程。
S5:在导电金属柱170的顶部形成焊料承接柱180。
其中,焊料承接柱180的两侧均呈阶梯状,且焊料承接柱180的顶部宽度小于焊料承接柱180的底部宽度。
结合参见图11,具体而言,在形成导电金属柱170后,再次在钝化层和导电金属柱170上涂覆光刻胶/保护胶,其光刻胶的厚度可以根据阶梯状的焊料承接柱180的高度要求选择,此处例如焊料承接柱180的高度为5-15μm,则此处光刻胶高出导电金属柱170达到5-15μm。然后通过光刻工艺开口出开口槽,该开口槽与导电金属柱170对应,并且宽度略小于导电金属柱170,在该开口槽内电镀铜层,形成伪金属柱。
在形成伪金属柱后,再次涂覆光刻胶,并利用光刻工艺在伪金属柱的边缘开口出A区开口槽,利用蚀刻工艺,通过蚀刻药水对伪金属柱进行蚀刻,蚀刻药水可以是硫酸或过氧化氢,通过控制蚀刻参数在控制铜柱的蚀刻深度,例如,A区开口槽内的蚀刻深度为15μm。然后再次涂覆光刻胶,并利用光刻工艺在伪金属柱的边缘内侧开口出B区开口槽,重复以上工艺,通过控制铜柱的蚀刻深度,例如,B区开口槽内的蚀刻深度为10μm。相似地,通过同样的工艺刻蚀形成C区开口槽,进而形成阶梯状的焊料承接柱180。最后利用电浆去残胶机来清除导电金属柱170以上的多余的光刻胶。
通过将阶梯状的焊料承接柱180分为多个区域,依次进行光刻工艺以及蚀刻工艺,可以大幅减小蚀刻工艺中蚀刻药水过度蚀刻的问题,常规技术中铜柱表面过度蚀刻,梯形铜柱成型不佳,导致梯形表面铜柱结合力与后续工序中的金属层结合性不强,导致锡帽焊料脱落。此外,光刻胶作为保护层130,能够保护其他金属区域不被蚀刻液,避免腐蚀问题。
结合参见图12,在形成阶梯状的焊料承接柱180后,还需要在焊料承接柱180的表面形成防扩金属层183。具体地,在开口槽内电镀镍、钒中的至少一种金属,形成防扩金属层183,防扩金属层183起到阻挡顶部的焊球190的锡原子扩散至铜柱上的作用。最后利用电浆去残胶机来清除多余的光刻胶。
S6:在导电金属柱170的顶部形成焊球190。
其中,焊球190包覆在焊料承接柱180外。结合参见图13,具体地,在形成焊球190时,首先由下至上依次在焊料承接柱180两侧的阶梯面上形成焊料柱191;然后对多个焊料柱191进行回流,以形成焊球190。
在实际制备时,在形成防扩金属层183后,再次在铜柱和保护层130上涂覆光刻胶/保护胶,然后利用光刻工艺开口出A区开口槽(与步骤S5中的A区开口槽空间重合),然后利用电镀或印刷工艺,将焊料填充进A区开口槽,形成焊料柱191,通过控制电镀参数或印刷厚度,来填充深度,例如,A区开口槽的填充深度为15μm。然后再次利用光刻工艺开口B区开口槽,形成焊料柱191,采用同种工艺将焊料填充进B区开口槽,B区开口槽的填充深度为10μm。同理得到C区开口槽和D区开口槽,并将焊料分别填充进入C区开口槽和D区开口槽,且C区开口槽的填充深度为5μm,D区开口槽的填充深度为2μm。通过将焊料分多个区域填充,且依次进行光刻工艺以及电镀工艺或者印刷工艺形成。通过多次电镀焊料工艺以及印刷焊料工艺,从而增加锡球的焊料,避免常规技术中一次性电镀焊料以及印刷焊料,带来了铜柱与铜柱之间的焊料溢出,导致桥接问题。同时此处可以通过平均分布ABCD区域焊料开口大小,从而减小电镀工艺以及印刷焊料的填充料的体积。例如,最终的焊料量E(32)=A(15)+B(10)+C(5)+D(2),可以更为精准的管控焊料量。
请继续参见图1,在电镀锡料完成后,利用电浆去残胶机来清除多余的光刻胶,漏出焊料承接柱180的底部边缘与导电金属柱170的顶部边缘之间的间隙,该间隙可以回流过程中溢出的焊料,防止焊料沿着底部的导电金属柱170的侧壁爬。在进行回流后,焊料形成焊球,完成焊球190的制程。
本实施例提供的阶梯凸块封装结构的制备方法,在底接金属层150上设置导电金属柱170,在导电金属柱170的顶端设置焊料承接柱180,在焊料承接柱180外包覆有焊球190,其中焊料承接柱180的两侧均呈阶梯状,提升了焊料承接柱180与焊球190之间的接触面积,从而提升了焊球190的结构强度,避免焊球190裂开的问题,提升焊接时的可靠性。且焊料承接柱180的顶部宽度小于其底部宽度,使得焊料承接柱180实现了上小下大的结构,使得焊接时焊料承接柱180的顶部能够抵持在焊盘210的表面,而焊料承接柱180的顶部宽度较小,在焊料承接柱180与焊盘210接触后,能够避免进一步挤压焊料,从而可以大幅减小锡球与焊盘210之间的接触面积,避免了焊料大幅向外扩散而导致的桥接问题。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种阶梯凸块封装结构,其特征在于,包括:
表面设置有导电焊盘的芯片基底;
设置在所述芯片基底上的保护层,所述保护层上设置有导电开口,所述导电开口与所述导电焊盘对应,并贯穿至所述导电焊盘的表面,以使所述导电焊盘外露于所述导电开口;
设置在所述导电焊盘上,并位于所述导电开口内的底接金属层;
设置在所述底接金属层上的导电金属柱;
设置在所述导电金属柱顶部的焊料承接柱;
设置在所述导电金属柱顶部,并包覆在所述焊料承接柱外的焊球;
其中,所述焊料承接柱的两侧均呈阶梯状,且所述焊料承接柱的顶部宽度小于所述焊料承接柱的底部宽度;
所述焊料承接柱的表面设置有防扩金属层,所述防扩金属层设置在所述焊料承接柱和所述焊球之间,用于阻挡所述焊球与所述焊料承接柱之间的扩散原子;
所述焊料承接柱为多个,多个所述焊料承接柱并列设置在所述导电金属柱的顶部,每相邻两个所述焊料承接柱之间形成用于防止焊接偏移的限位沟槽。
2.根据权利要求1所述的阶梯凸块封装结构,其特征在于,所述焊料承接柱的底部宽度小于所述导电金属柱的宽度,且所述焊料承接柱底部边缘与所述导电金属柱的顶部边缘间隔设置,以使所述焊球延伸至所述导电金属柱的顶部边缘和所述焊料承接柱的底部边缘之间。
3.根据权利要求1所述的阶梯凸块封装结构,其特征在于,所述焊料承接柱包括多个层叠设置的金属台阶层,多个所述金属台阶层的宽度由下至上依次减小,且多个所述金属台阶层的中心处在同一直线上。
4.根据权利要求1所述的阶梯凸块封装结构,其特征在于,所述焊料承接柱的熔点小于所述焊球的熔点,以使所述焊料承接柱和所述焊球在回流后熔融为一体。
5.根据权利要求1所述的阶梯凸块封装结构,其特征在于,相邻两个所述焊料承接柱的底部之间设置有缓冲层,所述缓冲层的热膨胀系数小于所述焊料承接柱的热膨胀系数。
6.根据权利要求1-4任一项所述的阶梯凸块封装结构,其特征在于,所述底接金属层包括粘接层、阻挡层和润湿层,所述粘接层设置在所述导电焊盘上,所述阻挡层设置在所述粘接层上,所述润湿层设置在所述阻挡层上,所述导电金属柱设置在所述润湿层上。
7.一种阶梯凸块封装结构的制备方法,其特征在于,用于制备如权利要求1-6任一项所述的阶梯凸块封装结构,所述制备方法包括:
提供一带有导电焊盘的芯片基底;
在所述芯片基底上形成保护层,并在所述保护层上形成导电开口,所述导电开口与所述导电焊盘对应,并贯穿至所述导电焊盘的表面以使所述导电焊盘外露于所述导电开口;
在所述导电开口内的所述导电焊盘上形成底接金属层;
在所述底接金属层上形成导电金属柱;
在所述导电金属柱的顶部形成焊料承接柱;
在所述导电金属柱的顶部形成焊球,所述焊球包覆在所述焊料承接柱外;
其中,所述焊料承接柱的两侧均呈阶梯状,且所述焊料承接柱的顶部宽度小于所述焊料承接柱的底部宽度。
8.根据权利要求7所述的阶梯凸块封装结构的制备方法,其特征在于,在所述导电金属柱的顶部形成焊球的步骤,包括:
由下至上依次在所述焊料承接柱两侧的阶梯面上形成焊料柱;
对多个所述焊料柱进行回流,以形成所述焊球。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111195234.2A CN113644041B (zh) | 2021-10-14 | 2021-10-14 | 阶梯凸块封装结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111195234.2A CN113644041B (zh) | 2021-10-14 | 2021-10-14 | 阶梯凸块封装结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113644041A CN113644041A (zh) | 2021-11-12 |
CN113644041B true CN113644041B (zh) | 2022-02-08 |
Family
ID=78426795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111195234.2A Active CN113644041B (zh) | 2021-10-14 | 2021-10-14 | 阶梯凸块封装结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113644041B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136201A (ja) * | 1991-11-15 | 1993-06-01 | Matsushita Electric Ind Co Ltd | 半導体装置用電極と実装体 |
US9484291B1 (en) * | 2013-05-28 | 2016-11-01 | Amkor Technology Inc. | Robust pillar structure for semicondcutor device contacts |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261111A (ja) * | 2001-03-06 | 2002-09-13 | Texas Instr Japan Ltd | 半導体装置及びバンプ形成方法 |
-
2021
- 2021-10-14 CN CN202111195234.2A patent/CN113644041B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136201A (ja) * | 1991-11-15 | 1993-06-01 | Matsushita Electric Ind Co Ltd | 半導体装置用電極と実装体 |
US9484291B1 (en) * | 2013-05-28 | 2016-11-01 | Amkor Technology Inc. | Robust pillar structure for semicondcutor device contacts |
Also Published As
Publication number | Publication date |
---|---|
CN113644041A (zh) | 2021-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8330272B2 (en) | Microelectronic packages with dual or multiple-etched flip-chip connectors | |
US8884448B2 (en) | Flip chip interconnection with double post | |
US8294279B2 (en) | Chip package with dam bar restricting flow of underfill | |
JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
KR100568006B1 (ko) | 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법 | |
US10600709B2 (en) | Bump-on-trace packaging structure and method for forming the same | |
US7446422B1 (en) | Wafer level chip scale package and manufacturing method for the same | |
KR20120056051A (ko) | 반도체 패키지의 제조 방법 및 반도체 패키지 | |
KR20120109309A (ko) | 반도체 장치, 반도체 장치의 제조 방법 및 배선 기판의 제조 방법 | |
US11798885B2 (en) | Method of fabricating copper pillar bump structure with solder supporting barrier | |
US20090041981A1 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
CN113644041B (zh) | 阶梯凸块封装结构及其制备方法 | |
CN100555593C (zh) | 形成焊接凸块的方法 | |
CN113611680B (zh) | 防脱凸块封装结构及其制备方法 | |
TW200532824A (en) | Bumping process, bump structure, packaging process and package structure | |
CN113506785B (zh) | 多凸块封装结构及其制备方法 | |
CN104217969A (zh) | 半导体器件封装方法 | |
CN113421870B (zh) | 金属凸块封装结构及其制备方法 | |
CN215342569U (zh) | 凸块封装结构 | |
CN117976637B (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
CN113540004A (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
CN114597136A (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
CN115206814A (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
CN114597137A (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
JP2022161167A (ja) | 積層基板、半導体パッケージ及び半導体パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |