CN115206814A - 凸块封装结构和凸块封装结构的制备方法 - Google Patents

凸块封装结构和凸块封装结构的制备方法 Download PDF

Info

Publication number
CN115206814A
CN115206814A CN202210805503.0A CN202210805503A CN115206814A CN 115206814 A CN115206814 A CN 115206814A CN 202210805503 A CN202210805503 A CN 202210805503A CN 115206814 A CN115206814 A CN 115206814A
Authority
CN
China
Prior art keywords
layer
wafer
adhesive layer
electrical
electrical property
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210805503.0A
Other languages
English (en)
Inventor
何正鸿
胡彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yongsi Semiconductor Ningbo Co ltd
Original Assignee
Yongsi Semiconductor Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yongsi Semiconductor Ningbo Co ltd filed Critical Yongsi Semiconductor Ningbo Co ltd
Priority to CN202210805503.0A priority Critical patent/CN115206814A/zh
Publication of CN115206814A publication Critical patent/CN115206814A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例提供了一种凸块封装结构和凸块封装结构的制备方法，涉及半导体封装技术领域，该凸块封装结构包括晶圆、保护层、第一电性组合层、导电柱、第二电性组合层和焊帽，导电柱的两端均形成了外凸弧面结构，使得导电柱与第一电性组合层、第二电性组合层的接触面积均得以大幅提升，从而提升了导电柱与第一电性组合层之间的结合力，同时提升了导电柱与第二电性组合层之间的结合力，提升了焊接凸块整体的结构强度。同时第一电性组合层覆盖焊盘开口，在进行微蚀刻工艺时能够缓解底部金属层产生的底切问题，进一步避免了凸块结构出现掉落的现象。

Description

凸块封装结构和凸块封装结构的制备方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种凸块封装结构和凸块封装结构的制备方法。
背景技术
随着半导体行业的快速发展，倒装封装结构广泛应用于半导体行业中，倒装晶圆封装利用凸块进行晶圆与基板之间的电性连接。凸块包括了铜柱、金属层(UBM：under bumpmetalization)、保护层(聚酰亚胺Polyimide)，锡帽(Sn Cap)，常规技术中，在制作金属层UBM后，需要针对多余的金属层进行蚀刻去除，由于聚酰亚胺Polyimide材质极其容易吸水，金属柱底部UBM侧壁蚀刻液残留，导致铜柱凸块底部存在过度腐蚀底切开口，此外，凸块与底部金属层和焊帽之间均采用平面结构进行连接，接触面积小，同时结合力较差，在进行可靠性试验时，容易出现凸块掉落的现象，影响其焊接强度和焊接效果。
发明内容
本发明的目的包括，例如，提供了一种凸块封装结构和凸块封装结构的制备方法，其缓解过度腐蚀形成底切开口的现象，同时能够提升焊接凸块各金属层间的结合力，保证焊接凸块的焊接强度和焊接效果。
本发明的实施例可以这样实现：
第一方面，本发明提供一种凸块封装结构，包括：
晶圆，所述晶圆的一侧设置有焊垫；
设置在所述晶圆一侧的保护层，所述保护层上设置有与所述焊垫对应的焊盘开口；
设置在所述焊盘开口中，并覆盖所述焊盘开口的第一电性组合层；
设置在所述第一电性组合层上的导电柱；
设置在所述导电柱上的第二电性组合层；
以及，设置在所述第二电性组合层上的焊帽；
其中，所述导电柱的两端分别接合在所述第一电性组合层和所述第二电性组合层的表面，所述第一电性组合层远离所述晶圆的一侧表面的至少部分以及所述第二电性组合层靠近所述晶圆的一侧表面的至少部分均呈内凹弧面，以使所述导电柱靠近所述晶圆的一侧表面的至少部分和远离所述晶圆的一侧表面的至少部分均呈外凸弧面。
在可选的实施方式中，所述第一电性组合层包括第一粘接层、第一阻挡层和润湿层，所述第一粘接层设置在所述焊盘开口中，并与所述焊垫接触，且所述第一粘接层远离所述晶圆的一侧设置有弧形凹槽，所述弧形凹槽的内表面呈内凹弧面，所述第一阻挡层覆盖在所述第一粘接层的表面，所述润湿层覆盖在所述第一阻挡层的表面。
在可选的实施方式中，所述第一粘接层的边缘向外延伸至所述保护层的表面，并覆盖在所述焊盘开口的边缘，且所述弧形凹槽的宽度与所述焊盘开口的宽度相同。
在可选的实施方式中，所述第一粘接层覆盖在所述保护层上的部分的厚度H1、所述第一阻挡层的厚度H2以及所述润湿层的厚度H3相同。
在可选的实施方式中，所述第一粘接层包括多层石墨烯结构。
在可选的实施方式中，所述第二电性组合层包括第二粘接层和第二阻挡层，所述第二粘接层覆盖在所述导电柱远离所述晶圆的一侧表面，所述第二阻挡层覆盖在所述第二粘接层的表面，所述焊帽覆盖在所述第二阻挡层的表面，所述第二阻挡层用于阻挡所述焊帽和所述导电柱之间的扩散原子，所述第二粘接层用于提升所述第二阻挡层和所述导电柱之间的粘接性。
在可选的实施方式中，所述导电柱远离所述晶圆的一侧具有弧形凸起，所述弧形凸起的表面呈外凸弧面，且所述导电柱的边缘设置有止挡平台，所述止挡平台环设于所述弧形凸起，且所述止挡平台的表面为平坦表面，所述第二粘接层同时覆盖在所述止挡平台和所述弧形凸起上。
在可选的实施方式中，所述止挡平台的宽度L1为4-8μm。
在可选的实施方式中，所述导电柱包括一体设置的基底部和延伸部，所述基底部设置在所述第一电性组合层上，所述延伸部设置在所述基底部上，并具有所述弧形凸起，且所述延伸部的宽度大于所述基底部的宽度，以使所述延伸部相对所述基底部向外延伸，所述第二粘接层覆盖在所述延伸部的表面。
在可选的实施方式中，所述第二粘接层和所述第二阻挡层均朝向远离所述晶圆的方向拱起，且所述第二粘接层中间的厚度大于所述第二粘接层边缘的厚度，所述第二阻挡层中间的厚度大于所述第二阻挡层边缘的厚度。
第二方面，本发明提供一种凸块封装结构的制备方法，用于制备如前述实施方式任一项所述的凸块封装结构，所述制备方法包括：
提供一侧设置有焊垫的晶圆；
在所述晶圆的一侧表面形成保护层；
在所述保护层上对应焊垫的位置开槽形成焊盘开口；
在所述焊盘开口中形成第一电性组合层；
在第一电性组合层上形成导电柱；
在所述导电柱上形成第二电性组合层；
在所述第二电性组合层上形成焊帽；
其中，所述导电柱的两端分别接合在所述第一电性组合层和所述第二电性组合层的表面，所述第一电性组合层远离所述晶圆的一侧表面的至少部分以及所述第二电性组合层靠近所述晶圆的一侧表面的至少部分均呈内凹弧面，以使所述导电柱靠近所述晶圆的一侧表面的至少部分和远离所述晶圆的一侧表面的至少部分均呈外凸弧面。
本发明实施例的有益效果包括，例如：
本发明实施例提供的凸块封装结构，在保护层上开口形成焊盘开口，然后在焊盘开口内设置第一电性组合层，第一电性组合层覆盖焊盘开口，然后在第一电性组合层上设置导电柱和第二电性组合层，然后在第二电性组合层上设置焊帽，完成焊接凸块的设置，其中，导电柱的两端分别接合在第一电性组合层和第二电性组合层的表面，第一电性组合层远离晶圆的一侧表面的至少部分以及第二电性组合层靠近晶圆的一侧表面的至少部分均呈内凹弧面，以使导电柱靠近晶圆的一侧表面的至少部分和远离晶圆的一侧表面的至少部分均呈外凸弧面。由于导电柱的两端均形成了外凸弧面结构，使得导电柱与第一电性组合层、第二电性组合层的接触面积均得以大幅提升，从而提升了导电柱与第一电性组合层之间的结合力，同时提升了导电柱与第二电性组合层之间的结合力，提升了焊接凸块整体的结构强度。同时第一电性组合层完全覆盖焊盘开口，在进行微蚀刻工艺时，无论采用化学蚀刻还是等离子蚀刻，都能够缓解底部金属层产生的底切问题，进一步避免了凸块结构出现掉落的现象。相较于现有技术，本发明提供的一种凸块封装结构，其能够缓解过度腐蚀形成底切开口的现象，同时结合力较好，避免掉落。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的凸块封装结构的示意图；
图2为图1中Ⅱ的局部放大示意图；
图3为图1中Ⅲ的局部放大示意图；
图4为本发明第一实施例提供的凸块封装结构回流前的贴装示意图；
图5为本发明第一实施例提供的凸块封装结构回流时的贴装示意图；
图6至图12为本发明第一实施例提供的凸块封装结构的制备方法的工艺流程图；
图13为本发明第二实施例提供的凸块封装结构的示意图；
图14为本发明第二实施例提供的凸块封装结构的贴装示意图。
图标：100-凸块封装结构；110-晶圆；111-焊垫；120-保护层；121-焊盘开口；130-第一电性组合层；131-第一粘接层；133-第一阻挡层；135-润湿层；140-导电柱；141-弧形凸起；143-止挡平台；145-基底部；147-延伸部；150-第二电性组合层；151-第二粘接层；153-第二阻挡层；160-焊帽；200-基板；210-填充胶层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有的凸块封装技术，其通常具有以下缺点：
1、通常保护层采用聚酰亚胺材料，由于聚酰亚胺Polyimide材质极其容易吸水，金属柱底部UBM侧壁蚀刻时容易出现残留蚀刻液，导致铜柱凸块底部存在过度腐蚀底切开口，进而设凸块晶圆在进可靠性测试时，铜柱凸块容易掉落，影响其焊接可靠性。
2、通常UBM层为平坦结构，即相邻金属层之间为平面连接结构，导致其接触面积较小，结合力较弱，同样在可靠性测试时容易出现掉落的情况。
3、现有技术铜柱凸块底部完全与晶圆电极相连，导致铜柱凸块上的应力直接作用在晶圆电极上，应力释放能力弱，存在晶圆电极裂开问题。
4.随着铜柱凸块的间距越来越小，往往采用底部填充胶针对，倒装芯片底部进行填充保护，为了增加底部填充胶与芯片表面保护层的粘接强度，往往使用等离子轰击有机表面的，借此改善有机物表面的粗糙度，来提升填充胶的粘接强度。然而若以氮化硅或者氮化矽等材料作为保护层，其等离子轰击对其表面的粗糙度效果不佳。
为了解决上述问题，本发明提供了一种新型的凸块封装结构和凸块封装结构的制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参见图1至图3，本实施例提供了一种凸块封装结构100，其能够缓解过度腐蚀形成底切开口的现象，同时结合力较好，避免掉落。并且能够缓冲凸柱与焊垫111之间的作用力，应力释放能力好，避免出现电极裂开的问题，且导电导热性能更好。
本实施例提供的凸块封装结构100，包括晶圆110、保护层120、第一电性组合层130、导电柱140、第二电性组合层150和焊帽160，其中晶圆110的一侧设置有焊垫111，保护层120设置在晶圆110的一侧，且保护层120上设置有与焊垫111对应的焊盘开口121，第一电性组合层130设置在焊盘开口121中，并覆盖焊盘开口121。导电柱140设置在第一电性组合层130上，第二电性组合层150设置在导电柱140上，焊帽160设置在第二电性组合层150上，其中，导电柱140的两端分别接合在第一电性组合层130和第二电性组合层150的表面，第一电性组合层130远离晶圆110的一侧表面的至少部分以及第二电性组合层150靠近晶圆110的一侧表面的至少部分均呈内凹弧面，以使导电柱140靠近晶圆110的一侧表面的至少部分和远离晶圆110的一侧表面的至少部分均呈外凸弧面。
在本实施例中，导电柱140远离晶圆110的一端朝向远离晶圆110的方向凸起，且导电柱140靠近晶圆110的一端朝向靠近晶圆110的方向凸起，从而使得第一电性组合层130和第二电性组合层150分别朝相反的方向拱起，一方面，这种设置使得导电柱140的端面接触面积更大，结合力更好，另一方面，这种设置使得导电柱140的体积更大，在整个结构当中的导电柱140的占有体积更大，导电性能更好，且支撑性更好，结构强度得以保证。具体地，本实施例中，由于导电柱140的两端均形成了外凸弧面结构，使得导电柱140与第一电性组合层130、第二电性组合层150的接触面积均得以大幅提升，从而提升了导电柱140与第一电性组合层130之间的结合力，同时提升了导电柱140与第二电性组合层150之间的结合力，提升了焊接凸块整体的结构强度。同时第一电性组合层130完全覆盖焊盘开口121，在进行微蚀刻工艺时，无论采用化学蚀刻还是等离子蚀刻，都能够缓解底部金属层产生的底切问题，进一步避免了凸块结构出现掉落的现象。
第一电性组合层130包括第一粘接层131、第一阻挡层133和润湿层135，第一粘接层131设置在焊盘开口121中，并与焊垫111接触，且第一粘接层131远离晶圆110的一侧设置有弧形凹槽，弧形凹槽的内表面呈内凹弧面，第一阻挡层133覆盖在第一粘接层131的表面，第二阻挡层153覆盖在第一阻挡层133的表面，润湿层135覆盖在第二阻挡层153的表面，其中，第一粘接层131包括多层的石墨烯结构。具体地，第一粘接层131能够起到粘接作用，从而提升粘接性，第一阻挡层133能够起到阻挡作用，阻挡导电柱140处产生的扩散原子，润湿层135的材料与导电柱140材料相同，能够浸润导电柱140，以实现更好地结合。弧形凹槽并未贯穿第一粘接层131，第一粘接层131覆盖在弧形凹槽中，并向着弧形凹槽的边缘向外延伸，使得第一粘接层131能够完全覆盖整个焊盘开口121，第一阻挡层133覆盖在第一粘接层131的表面，润湿层135覆盖在第一阻挡层133的表面。
在本实施例中，第一粘接层131包括多层石墨烯结构，第一阻挡层133可以是镍、钒、铬中的至少一种，润湿层135为铜层，导电柱140为铜柱。具体地，第一粘接层131采用石墨烯材料，并呈多层结构，通过设置石墨烯材料的第一粘接层131作为导电柱140的基底结构，且石墨烯的热膨胀系数CTE仅有铜和铝的1/10～1/20，可以更好的避免导电柱140底部UBM层变形受力，从而使得第一粘接层131起到缓冲作用，能够保护晶圆110上的焊垫111，实现更好的应力释放，避免焊垫111(电极)裂开的问题。同时，石墨烯材料的第一粘接层131覆盖焊盘开口121，利用多层石墨烯良好的疏水性和稳定性，在进行微蚀刻工艺时，无论采用化学蚀刻还是等离子蚀刻，都能够避免底部金属层产生的底切问题。并且，石墨烯的导电性能臂其他金属高100倍，随着石墨烯体积的增大而形成的多层石墨烯结构局部良好的稳定性、导电性以及散热性，从而进一步提升整体连接结构的导电导热性能。
在本实施例中，第一粘接层131的边缘向外延伸至保护层120的表面，并覆盖在焊盘开口121的边缘，且弧形凹槽的宽度与焊盘开口121的宽度相同。具体地，弧形凹槽的宽度与焊盘开口121的宽度相同，使得边缘处形成平面结构，第一阻挡层133和润湿层135依次层叠在第一粘接层131上，同样在边缘处能够形成平面结构，能够更好地实现对焊盘开口121的覆盖。并且，本实施例中第一粘接层131、第一阻挡层133和润湿层135的宽度相同，且边缘相平齐，从而在制作时可以利用同一掩膜一并刻蚀，避免了多次刻蚀。
在本实施例中，第一粘接层131覆盖在保护层120上的部分的厚度H1、第一阻挡层133的厚度H2以及润湿层135的厚度H3相同。具体地，第一粘接层131不仅覆盖焊盘开口121，还相对焊盘开口121向外凸起，由于设置有弧形凹槽，故第一粘接层131相对于晶圆110的最高处位于其边缘，即第一粘接层131的边缘部分的厚度为H1。第一阻挡层133和润湿层135均为等厚层，二者的厚度均与第一粘接层131的边缘厚度相同，在保证功能性的同时，避免了凸块结构的高度过高，同时能够使得第一粘接层131、第一阻挡层133和润湿层135受力更加均匀。
还需要说明的是，本实施例中第一粘接层131采用石墨烯材料，导电性能优异，同时第一战粘接层上设置有弧形凹槽，使得第一阻挡层133和润湿层135能够覆盖在弧形凹槽上，并提升了接触面积，从而提升结合力，并且由于接触面积的提升，也提升了导电性，解决现有技术中钛层导电性能不佳的问题。
第二电性组合层150包括第二粘接层151和第二阻挡层153，第二粘接层151覆盖在导电柱140远离晶圆110的一侧表面，第二阻挡层153覆盖在第二粘接层151的表面，焊帽160覆盖在第二阻挡层153的表面，第二阻挡层153用于阻挡焊帽160和导电柱140之间的扩散原子，第二粘接层151用于提升第二阻挡层153和导电柱140之间的粘接性。具体地，第二粘接层151可以是钛层，第二阻挡层153可以是镍、钒、铬中的至少一种。
在本实施例中，导电柱140远离晶圆110的一侧具有弧形凸起141，弧形凸起141的表面呈外凸弧面，且导电柱140的边缘设置有止挡平台143，止挡平台143环设于弧形凸起141，且止挡平台143的表面为平坦表面，第二粘接层151同时覆盖在止挡平台143和弧形凸起141上。具体地，通过在导电柱140的边缘设置止挡平台143，能够减缓焊接时焊料沿着导电柱140侧爬的现象，避免焊料与其他金属层发生电子迁移，提升结构的稳定性。
需要说明的是，此处止挡平台143还能够起到支撑焊帽160边缘的结构，并且采用平坦边缘，能够提升焊帽160与导电柱140之间的结合力，从而使得整体结构的强度更好。此外，此处止挡平台143还设置在铜柱的边缘范围之内，并且并未向外凸起，能够在形成导电柱140时一并将止挡平台143刻蚀形成，十分方便，并且也保证了对焊帽160的良好支撑。
需要说明的是，本实施例中导电柱140的端部具有弧形凸起141，能够减少顶端焊帽160的焊料体积，防止焊料过渡导致其焊接时溢出。并且配合导电柱140两端的弧形凸起141，使得导电柱140整体的应力释放效果更好。
在本实施例中，止挡平台143的宽度L1为4-8μm。优选地，止挡平台143的宽度L1为6μm，止挡平台143内嵌在焊帽160和导电柱140的端面之间，能够减小导电柱140之间的距离，从而实现更小间距的导电柱140分布设置。
在本实施例中，第二阻挡层153和第二粘接层151均为等厚层，且厚度分别与第一阻挡层133和第一粘接层131相同。易于制作且功能性更好。
在实际贴装时，参见图4和图5，图4为回流前的示意图，图5为回流时的示意图，晶圆110倒装贴装至基板200上时，晶圆110上的焊帽160与基板200焊盘相结合，利用其导电柱140的端面设计为弧形凸块结构，使得晶圆110背面在受到贴装压力F1时传导至弧形凸块，其弧形凸块可以更好的传导贴装压力使锡帽受力挤压变形，提升锡帽与基板200焊盘之间的结合力。解决了传统铜柱凸块采用平面结构，导致晶圆110铜柱凸块锡帽未回流前贴装锡帽与基板200结合性不好导致掉落的问题。
并且，在倒装晶圆110回流时，由于基板200在高温环境下受热，其基板200材料以及晶圆110的焊接材料热膨胀系数不一致，存在基板200受热翘曲现象，从而产生背面挤压应力F2，迫使压力传导至弧形凸块的表面，其弧形凸块表面形状为拱形结构，从而可以避免挤压应力带来的晶圆110的焊垫111偏移的问题。并且采用导电柱140的弧形凸块形状，在焊帽160的焊料回流过程中也存在应力释放问题，拱形结构也可以避免焊接偏移问题，保证了焊接效果。
此外，在焊帽160焊料回流焊接过程中，弧形凸块其增加焊料焊接面积A区，可以增加A区面积锡帽焊接面积，从而提升焊接结构的强度，以及采用弧形凸块结构，凸块结构减小导电柱140表面的焊料厚度，利用弧形凸块结构能够提升焊接结构强度。
本实施例还提供了一种凸块封装结构100的制备方法，用于制备前述的凸块封装结构100，该制备方法包括以下步骤：
S1：提供一侧设置有焊垫111的晶圆110。
结合参见图6，首先，提供一预先制备完成的晶圆110，且该晶圆110的正面设置有焊垫111，焊垫111与晶圆110内部的线路层电连接。
S2：在晶圆110的一侧表面形成保护层120。
结合参见图7，通过旋涂工艺在晶圆的正面旋涂液态的保护材料，例如聚酰亚胺，然后通过烤箱软烤进行固化。
S3：在保护层120上对应焊垫111的位置开槽形成焊盘开口121。
结合参见图8，具体而言，可以在保护层120上通过光罩将保护层120预定开孔的位置遮住，然后通过显影方式利用显影液以喷洒方式进行去除未曝光的区域，漏出铝焊盘开孔位置，然后再次使用烤箱加热将保护层120固化至稳定状态。并利用电浆去残胶机清除保护层120表面的污染物或残留物。当然，此处保护层120也可以是氮化硅材料。
S4：在焊盘开口121中形成第一电性组合层130。
结合参见图9至图11，在形成焊盘开口121且保护层120固化至稳定状态后，在保护层120上涂覆石墨烯材料，从而形成多层的石墨烯结构，并形成第一粘接层131，其中石墨烯材料填充焊盘开口121并覆盖在保护层120表面的厚度在4-8μm之间，然后再次利用烤箱加热将石墨烯材料加速固化至稳定状态，形成第一粘接层131。
然后利用蚀刻工艺，在第一粘接层131的表面刻蚀形成弧形凹槽，并使得第一粘接层131远离晶圆110的一侧表面呈内凹弧面。
再利用电镀工艺，在第一粘接层131上形成第一阻挡层133和润湿层135。
S4：在第一电性组合层130上形成导电柱140。
结合参见图12，具体地，在形成润湿层135后，可以首先涂覆保护胶，然后开口露出润湿层135，在润湿层135上电镀形成铜柱，从而形成导电柱140，然后，通过蚀刻导电柱140形成弧形凸起141和止挡平台143，然后去除保护胶，并蚀刻去除多余的第一电性组合层130。
S5：导电柱140上形成第二电性组合层150。
具体地，在形成导电柱140后，再次涂覆保护胶，并开口露出导电柱140，在导电柱140的端面电镀形成第二粘接层151和第二阻挡层153。
其中，导电柱140的两端分别接合在第一电性组合层130和第二电性组合层150的表面，第一电性组合层130远离晶圆110的一侧表面的至少部分以及第二电性组合层150靠近晶圆110的一侧表面的至少部分均呈内凹弧面，以使导电柱140靠近晶圆110的一侧表面的至少部分和远离晶圆110的一侧表面的至少部分均呈外凸弧面。
S6：在第二电性组合层150上形成焊帽160。
请继续参见图1，利用电镀或者印刷工艺，将焊料填充进开口，完成焊料填充，再次利用电浆去残胶机来清除多余的光刻胶，形成带有焊料的铜柱，回流后即形成了焊帽160。
综上所述，本实施例提供的凸块封装结构100，在保护层120上开口形成焊盘开口121，然后在焊盘开口121内设置第一电性组合层130，第一电性组合层130覆盖焊盘开口121，然后在第一电性组合层130上设置导电柱140和第二电性组合层150，然后在第二电性组合层150上设置焊帽160，完成焊接凸块的设置，其中，导电柱140的两端分别接合在第一电性组合层130和第二电性组合层150的表面，第一电性组合层130远离晶圆110的一侧表面的至少部分以及第二电性组合层150靠近晶圆110的一侧表面的至少部分均呈内凹弧面，以使导电柱140靠近晶圆110的一侧表面的至少部分和远离晶圆110的一侧表面的至少部分均呈外凸弧面。由于导电柱140的两端均形成了外凸弧面结构，使得导电柱140与第一电性组合层130、第二电性组合层150的接触面积均得以大幅提升，从而提升了导电柱140与第一电性组合层130之间的结合力，同时提升了导电柱140与第二电性组合层150之间的结合力，提升了焊接凸块整体的结构强度。同时第一电性组合层130完全覆盖焊盘开口121，在进行微蚀刻工艺时，无论采用化学蚀刻还是等离子蚀刻，都能够缓解底部金属层产生的底切问题，进一步避免了凸块结构出现掉落的现象。同时通过设置石墨烯材料的第一粘接层131作为导电柱140的基底结构，且石墨烯的热膨胀系数CTE仅有铜和铝的1/10～1/20，可以更好的避免导电柱140底部UBM层变形受力，从而使得第一粘接层131起到缓冲作用，能够保护晶圆110上的焊垫111，实现更好的应力释放，避免焊垫111(电极)裂开的问题。同时，石墨烯材料的第一粘接层131覆盖焊盘开口121，利用多层石墨烯良好的疏水性和稳定性，在进行微蚀刻工艺时，无论采用化学蚀刻还是等离子蚀刻，都能够避免底部金属层产生的底切问题。并且，石墨烯的导电性能臂其他金属高100倍，随着石墨烯体积的增大而形成的多层石墨烯结构局部良好的稳定性、导电性以及散热性，从而进一步提升整体连接结构的导电导热性能。
第二实施例
参见图13，本实施例提供了一种凸块封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。与第一实施例相比，本实施例的不同之处在于导电柱140的形状。
在本实施例中，导电柱140包括一体设置的基底部145和延伸部147，基底部145设置在第一电性组合层130上，延伸部147设置在基底部145上，并具有弧形凸起141，且延伸部147的宽度大于基底部145的宽度，以使延伸部147相对基底部145向外延伸，第二粘接层151覆盖在延伸部147的表面。具体地，止挡平台143位于延伸部147的边缘，延伸部147的宽度大于基底部145的宽度，能够使得导电柱140的顶端形成“蘑菇头”的形状，从而能够在导电柱140的顶端形成防侧爬结构，避免焊料侧爬至基底部145的侧壁，从而进一步避免了焊料与下方金属层相接触导致的电子迁移问题，并且该结构能够提升焊接面积，从而大幅提升焊接强度。
在本实施例中，第二粘接层151和第二阻挡层153均朝向远离晶圆110的方向拱起，且第二粘接层151中间的厚度大于第二粘接层151边缘的厚度，第二阻挡层153中间的厚度大于第二阻挡层153边缘的厚度。
参见图14，在晶圆110后续倒装至基板200上后，填充底部胶层时，能够提升晶圆110表面的粗糙度，促使胶体可以更好的流动性，从而提升了粘接强度，同时也避免了常规技术中使用等离子轰击有机层表面来改善有机物表面的粗糙度的方式。若以氮化硅或者氮化矽等材料作为保护层120，其等离子轰击对其表面的粗糙度效果不佳，而本实施例中直接对导电柱140结构进行改进，从而提升了粗糙度，保证了填充胶层210的粘接效果。具体地，当底部填充胶第一次进入导电柱140的端部时，由于存在焊接形成圆弧结构，其圆弧结构相对传统结构平面式结构，接触面积更大，促使胶体在触碰到焊接结构时无法沿着铜柱进行爬升，从而形成胶体回流现象，由于底部胶体在不断的进行底部填充，回流胶体在收到其余胶体冲击时，改变其流动方向沿着铜柱方向进行填充，当弧形凸起141结构填充满时，其填充胶沿着导电柱140进行爬升，填充其平坦结构，即将蘑菇头结构完全包覆，从而提升底部胶体的结合力。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种凸块封装结构，其特征在于，包括：
晶圆，所述晶圆的一侧设置有焊垫；
设置在所述晶圆一侧的保护层，所述保护层上设置有与所述焊垫对应的焊盘开口；
设置在所述焊盘开口中，并覆盖所述焊盘开口的第一电性组合层；
设置在所述第一电性组合层上的导电柱；
设置在所述导电柱上的第二电性组合层；
以及，设置在所述第二电性组合层上的焊帽；
其中，所述导电柱的两端分别接合在所述第一电性组合层和所述第二电性组合层的表面，所述第一电性组合层远离所述晶圆的一侧表面的至少部分以及所述第二电性组合层靠近所述晶圆的一侧表面的至少部分均呈内凹弧面，以使所述导电柱靠近所述晶圆的一侧表面的至少部分和远离所述晶圆的一侧表面的至少部分均呈外凸弧面。
2.根据权利要求1所述的凸块封装结构，其特征在于，所述第一电性组合层包括第一粘接层、第一阻挡层和润湿层，所述第一粘接层设置在所述焊盘开口中，并与所述焊垫接触，且所述第一粘接层远离所述晶圆的一侧设置有弧形凹槽，所述弧形凹槽的内表面呈内凹弧面，所述第一阻挡层覆盖在所述第一粘接层的表面，所述润湿层覆盖在所述第一阻挡层的表面。
3.根据权利要求2所述的凸块封装结构，其特征在于，所述第一粘接层的边缘向外延伸至所述保护层的表面，并覆盖在所述焊盘开口的边缘，且所述弧形凹槽的宽度与所述焊盘开口的宽度相同。
4.根据权利要求3所述的凸块封装结构，其特征在于，所述第一粘接层覆盖在所述保护层上的部分的厚度H1、所述第一阻挡层的厚度H2以及所述润湿层的厚度H3相同。
5.根据权利要求2所述的凸块封装结构，其特征在于，所述第一粘接层包括多层石墨烯结构。
6.根据权利要求1所述的凸块封装结构，其特征在于，所述第二电性组合层包括第二粘接层和第二阻挡层，所述第二粘接层覆盖在所述导电柱远离所述晶圆的一侧表面，所述第二阻挡层覆盖在所述第二粘接层的表面，所述焊帽覆盖在所述第二阻挡层的表面，所述第二阻挡层用于阻挡所述焊帽和所述导电柱之间的扩散原子，所述第二粘接层用于提升所述第二阻挡层和所述导电柱之间的粘接性。
7.根据权利要求6所述的凸块封装结构，其特征在于，所述导电柱远离所述晶圆的一侧具有弧形凸起，所述弧形凸起的表面呈外凸弧面，且所述导电柱的边缘设置有止挡平台，所述止挡平台环设于所述弧形凸起，且所述止挡平台的表面为平坦表面，所述第二粘接层同时覆盖在所述止挡平台和所述弧形凸起上。
8.根据权利要求7所述的凸块封装结构，其特征在于，所述止挡平台的宽度L1为4-8μm。
9.根据权利要求7所述的凸块封装结构，其特征在于，所述导电柱包括一体设置的基底部和延伸部，所述基底部设置在所述第一电性组合层上，所述延伸部设置在所述基底部上，并具有所述弧形凸起，且所述延伸部的宽度大于所述基底部的宽度，以使所述延伸部相对所述基底部向外延伸，所述第二粘接层覆盖在所述延伸部的表面。
10.根据权利要求9所述的凸块封装结构，其特征在于，所述第二粘接层和所述第二阻挡层均朝向远离所述晶圆的方向拱起，且所述第二粘接层中间的厚度大于所述第二粘接层边缘的厚度，所述第二阻挡层中间的厚度大于所述第二阻挡层边缘的厚度。
11.一种凸块封装结构的制备方法，其特征在于，用于制备如权利要求1-10任一项所述的凸块封装结构，所述制备方法包括：
提供一侧设置有焊垫的晶圆；
在所述晶圆的一侧表面形成保护层；
在所述保护层上对应焊垫的位置开槽形成焊盘开口；
在所述焊盘开口中形成第一电性组合层；
在第一电性组合层上形成导电柱；
在所述导电柱上形成第二电性组合层；
在所述第二电性组合层上形成焊帽；
其中，所述导电柱的两端分别接合在所述第一电性组合层和所述第二电性组合层的表面，所述第一电性组合层远离所述晶圆的一侧表面的至少部分以及所述第二电性组合层靠近所述晶圆的一侧表面的至少部分均呈内凹弧面，以使所述导电柱靠近所述晶圆的一侧表面的至少部分和远离所述晶圆的一侧表面的至少部分均呈外凸弧面。
CN202210805503.0A 2022-07-08 2022-07-08 凸块封装结构和凸块封装结构的制备方法 Pending CN115206814A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210805503.0A CN115206814A (zh) 2022-07-08 2022-07-08 凸块封装结构和凸块封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210805503.0A CN115206814A (zh) 2022-07-08 2022-07-08 凸块封装结构和凸块封装结构的制备方法

Publications (1)

Publication Number Publication Date
CN115206814A true CN115206814A (zh) 2022-10-18

Family

ID=83579674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210805503.0A Pending CN115206814A (zh) 2022-07-08 2022-07-08 凸块封装结构和凸块封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN115206814A (zh)

Similar Documents

Publication Publication Date Title
US8330272B2 (en) Microelectronic packages with dual or multiple-etched flip-chip connectors
KR101388538B1 (ko) 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
US8101866B2 (en) Packaging substrate with conductive structure
JP2008187054A (ja) 配線基板及び半導体装置
KR101025349B1 (ko) 반도체 패키지 및 그의 제조 방법
US20100007015A1 (en) Integrated circuit device with improved underfill coverage
US8779300B2 (en) Packaging substrate with conductive structure
US6998293B2 (en) Flip-chip bonding method
TWI273664B (en) Bumping process, bump structure, packaging process and package structure
CN115206814A (zh) 凸块封装结构和凸块封装结构的制备方法
CN113611680B (zh) 防脱凸块封装结构及其制备方法
CN217588852U (zh) 凸块封装结构
CN215342569U (zh) 凸块封装结构
CN113421870B (zh) 金属凸块封装结构及其制备方法
CN113644041B (zh) 阶梯凸块封装结构及其制备方法
CN115036227A (zh) 凸块封装结构和凸块封装结构的制备方法
CN115116870A (zh) 凸块封装结构和凸块封装结构的制备方法
CN113540004A (zh) 凸块封装结构和凸块封装结构的制备方法
CN115116871A (zh) 凸块封装结构和凸块封装结构的制备方法
JP2006049791A (ja) 半導体素子及びこの半導体素子を実装した半導体素子実装基板
CN114597136A (zh) 凸块封装结构和凸块封装结构的制备方法
TW201104814A (en) Semiconductor package structure, carrier thereof and manufacturing method for the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination