JP2005109496A - プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 - Google Patents

プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 Download PDF

Info

Publication number
JP2005109496A
JP2005109496A JP2004281751A JP2004281751A JP2005109496A JP 2005109496 A JP2005109496 A JP 2005109496A JP 2004281751 A JP2004281751 A JP 2004281751A JP 2004281751 A JP2004281751 A JP 2004281751A JP 2005109496 A JP2005109496 A JP 2005109496A
Authority
JP
Japan
Prior art keywords
package substrate
electrical connection
solder
semiconductor package
solder structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004281751A
Other languages
English (en)
Other versions
JP4660643B2 (ja
Inventor
Shih-Ping Hsu
詩 濱 許
Chu-Chin Hu
竹 青 胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Precision Technology Corp
Original Assignee
Phoenix Precision Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW92126790A external-priority patent/TWI238507B/zh
Priority claimed from TW92126792A external-priority patent/TWI251919B/zh
Application filed by Phoenix Precision Technology Corp filed Critical Phoenix Precision Technology Corp
Publication of JP2005109496A publication Critical patent/JP2005109496A/ja
Application granted granted Critical
Publication of JP4660643B2 publication Critical patent/JP4660643B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder

Abstract

【課題】集積回路パッケージ基板にプリ半田構造を有効に形成することを課題とする。
【解決手段】プリ半田構造を形成するための半導体パッケージ基板３の製法により、少なくとも表面に電気接続パッド３２が複数形成されたパッケージ基板３を準備し、該基板の表面に有機絶縁保護層３３を形成し、該有機絶縁保護層３３を電気接続パッド３２の表面を露出させるように薄くして、プリ半田構造を形成するための半導体パッケージ基板を製造する。そして、有機絶縁保護層３３及び電気接続パッド３２表面上に順に導電膜とレジスト層を形成し、該レジスト層に複数の開孔を形成し、該電気接続パッド表面の導電膜を露出させる。そして、このパッケージ基板３に電気メッキを行い、または直接孔版（Stencil printing）方式を利用して、該電気接続パッド３２にプリ半田材料を沈積させる。
【選択図】図３−３

Description

本発明はプリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法に関し、特に、電気接続パッドが露出された半導体パッケージ基板上に電気メッキまたは孔版印刷（Stencil printing）方式によってプリ半田バンプが形成される基板構造及びその製法に関するものである。
ＩＢＭ社が1960年よりフリップチップパッケージ（Flip chip package）技術を早期に
取り入れている。ワイヤボンディング（wire bond）技術が半導体チップと基板との電気
接続を一般のボンディングワイヤで行うのに対し、このフリップチップ技術は半田バンプによって行うことを特徴としている。したがって、フリップチップ技術では、パッケージ密度を向上させて、パッケージ素子のサイズを低減できることが利点であるとともに、長い金属ワイヤを必要としないため、電気機能が向上する。このことに鑑みて、業界では複数にわたってセラミックス基板上に高温半田、即ちＣ４テクノロジ（Controlled Collapse Chip Connection technology）が使用されている。
近年、高密度、高速度、及び低コストの半導体素子のニーズが増加しており、また、電子製品の体積が次第に減少する傾向にある。これに対応するため、フリップチップ素子を低コストである有機配線板（例えば印刷配線板または基板）に設置し、アンダーフィル剤（Underfill）をチップの下に充填して、シリコンチップと有機配線板との構造において
熱膨張の差異によって生じる熱応力を減少させることは、すでに広く行われている。
現在のフリップチップ技術においては、半導体集積回路（IC）チップの表面上に電気電極パッド（Electrode pads）が配置され、有機配線板にもそれに対応した電気接続パッドが備えられ、該チップと配線板との間に半田バンプまたはその他の導電接着材料を設置する必要がある。チップは電気接続面が下に向くように該配線板に設置されており、該半田バンプまたは導電接着材料により、該チップと配線板とが電気入力／出力（I／O）及び機械的に接続されている。
図1A、1Bは、従来のフリップチップ素子を示す。図に示すように、複数の金属バンプ11は、チップ13下面の電極パッド12上に形成され、一方、ソルダーからなる複数のプリ半田バンプ14は、配線板16上面の電気接続パッド15上に形成されている。このプリ半田バンプ14を溶融させるのに充分なリフロー温度の条件下で、プリ半田バンプ14を金属バンプ11にリフローすることによって、ソルダージョイント（Joint）17が形成される。ソルダーバ
ンプ・ソルダージョイント（Solder bump joint）は、さらに、チップ13と配線板16との
隙間にアンダーフィル剤材料18を充填することで、チップ13と配線板16との熱膨張差を抑制し、ソルダージョイント17の応力を低減させることが可能である。
図2は、従来からフリップチップパッケージ部材に用いられている有機配線板2を示す。有機配線板2は、電気接続パッド21と、絶縁層22と、金属バリア層23とを基本的に備える
。有機配線板2の絶縁層22は、有機材料、繊維混合された有機材料または顆粒混合された
有機材料など（例えばエポキシ樹脂、ポリイミド（Polyimide）、ビスメリイミド トリアジン（Bismeleimide triazine）、シアネート エステル（Cyanate ester）、ポリベンゾ
シクロブテン（Polybenzocyclobutene）またはそのガラス繊維（Glass fiber）である複
合材料等）からなる。電気接続パッド21は、一般的に金属材料（例えば銅）からなる。金属バリア層23は、電気接続パッド21に形成されたニッケル接着層、及びニッケル接着層に
形成された金保護層を備える。この金属バリア層23は、金、ニッケル、パラジウム、銀、スズ、ニッケル／パラジウム、クロム／チタン、パラジウム／金またはニッケル／パラジウム／金などからなり、電気メッキ（Electroplateing）、無電解メッキ（Electroless plating）または物理気相成長法（Physical vapor deposition）等の方法によって形成さ
れる。この後、配線板2の表面上に形成された配線層の保護やそれに絶縁性を付与するた
めに、該配線板2の表面上に有機絶縁保護層24、例えばソルダーレジスト（solder resist）が塗布されている。
図2に示すように、電気接続パッド21は絶縁保護層24で覆われ、且つ電気接続パッド21
上面にはフリップチップソルダージョイントが形成されるようにプリ半田バンプ25が形成されている。現在、業界においては、主に孔版印刷技術によって該電気接続パッド21表面に半田が沈積されプリ半田バンプが形成されている。中でも、該孔版印刷の技術で広く用いられている孔版版材は鋼板である。
また、現在では、通信、ネットワーク及びコンピュータなどの各種の携帯（Portable）製品が急激に普及しており、ＩＣ面積を減少させることができ、高密度と多ピン化特性のあるボールグリッドアレイ（BGA）、フリップチップ（Flip chip）式、チップサイズパッケージ（CSP、Chip size package）、及びマルチチップモジュール（MCM、Multi chip module）等のパッケージ部材は、ますますパッケージ市場の主流になっている。これらのパッケージ部材は、マイクロプロセッサー、チップセット、グラフィックチップ、及びASIC等の高性能チップと合わせて、より高速の演算機能が発揮される。
しかしながら、これらの構造は配線の幅と電気接続パッドのサイズが縮小され、電気接続パッド隙間26が縮減される場合、電気接続パッド21の間に絶縁保護層24が存在することによって電気接続パッド21の上面が一部被覆されてしまう。したがって、絶縁保護層24に露出した電気接続パッド21のサイズ（面積）がより減少することになり、その後形成されるプリ半田バンプの位置合わせの問題が生じるとともに、絶縁保護層24が占める空間とその形成された膜厚の影響で、孔版印刷技術における孔版穴あけサイズもそれによって縮減してしまう。その結果、孔版の型開けが困難となり孔版の製造コストが向上するのみならず、孔版の穴あけの穴ピッチが細微となりプリ半田材料が通過できなくなるため、工程技術上の障害となる。しかも、絶縁保護層24が電気接続パッド21の表面を一部被覆し、また絶縁保護層24が占める空間とその形成された膜厚の影響によりプリ半田材料の使用量が増加したり、パッケージ基板の相対膜厚が増加し、さらに工程の費用の増加を招くなど、半導体装置の小型化に不利である。さらに、電気メッキ方式によって絶縁保護層24の開口領域にプリ半田バンプ25を形成する際に、プリ半田材料が電気接続パッド21表面と接触する面積が制限されているため、形成されたプリ半田結合力の強度が欠けることとなり、プリ半田の信頼性テストを通過することができない場合もある。
従って、本発明は、プリ半田材料の位置合わせの精度の不良、結合力強度の不足、及び孔版印刷工程の歩留まりの低下を回避するために、集積回路パッケージ基板にプリ半田構造を有効に形成することを、解決すべき課題とする。
上記のような従来の技術の欠点に鑑みて、本発明は、表面に電気接続パッドが複数形成された半導体パッケージ基板において、有機絶縁保護層を被覆し薄くすることによって該電気接続パッドの表面を完全に露出することで、該電気接続パッドにプリ半田構造を形成するための領域を広く設けることができる、プリ半田構造を形成するための半導体パッケージ基板及びその製法を提供することを目的とする。
また、本発明は、電気接続パッドとプリ半田沈積材料との接触面積の増加によって、プリ半田結合力の強度を向上させることができる、プリ半田構造を形成するための半導体パッケージ基板及びその製法を提供することを目的とする。
また、本発明は、従来のように、電気接続パッドの間にある絶縁保護層の存在により該絶縁保護層に露出された電気接続パッドのサイズが減少することによって、その後形成されるバンプの位置合わせの問題や、プリ半田構造を該電気接続パッドに形成するのが困難であることを回避することの可能な、プリ半田構造を形成するための半導体パッケージ基板及びその製法を提供することを目的とする。
上記やその他の目的を達成するために、本発明に係るプリ半田構造を形成するための半導体パッケージ基板の製法は、少なくとも表面に電気接続パッドが複数形成されたパッケージ基板を準備するステップと、前記パッケージ基板の表面に有機絶縁保護層を形成するステップと、前記有機絶縁保護層の膜厚を薄くすることによって、前記有機絶縁保護層の表面に電気接続パッドの上表面を露出させるステップと、を備えることを特徴とする。
さらに、本発明に係るプリ半田構造が形成された半導体パッケージ基板の製法は、前記有機絶縁保護層と前記電気接続パッドとの表面上に、導電膜とレジスト層を順に形成し、該レジスト層に複数の開孔を形成することで、該電気接続パッド表面の導電膜を露出させ、そして該パッケージ基板に電気メッキ工程を行い、該電気接続パッドにプリ半田材料を沈積させる。または直接孔版印刷（Stencil printing）方式によって、該電気接続パッドにプリ半田材料を沈積させ、リフロー半田工程によって該電気接続パッドにプリ半田バンプを形成させる。
本発明の製法によれば、プリ半田構造を形成するための半導体パッケージ基板は、少なくとも表面に電気接続パッドが複数形成される半導体パッケージ基板と、該パッケージ基板の表面に形成され、且つ電気接続パッドと緊密に接合されるとともに、該電気接続パッドの上表面が露出している有機絶縁保護層と、を備え、該電気接続パッドの表面には、この後、電気メッキまたは印刷方式によってプリ半田構造を形成することが可能である。
本発明は、従来から、集積回路パッケージ基板の表面に絶縁保護層を形成した場合に、電気接続パッドの表面の一部が被覆されてしまうことによる不良の影響に鑑みてなされた。その結果、有機絶縁保護層の表面に電気接続パッドの上表面を露出させ、電気接続パッドにプリ半田構造を形成するための広い領域を設けることにより、従来のように、該絶縁保護層の形成によって集積回路と電気接続パッドとの空間の占用、及びその形成された膜厚の影響により、プリ半田材料の使用量が増加したり、パッケージ基板の相対膜厚が増加する問題や、さらに工程コストが増加する問題などの半導体装置の小型化に不利となる問題を回避し、且つ電気接続パッドとプリ半田沈積材料との接触面積を増加させ、プリ半田の結合力強度の向上に寄与することができる。
以下、図面を参照しながら、本発明に係るプリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法の実施例を詳細に説明する。参照する図面はいずれも簡略化されたイメージ図であって、ここでは、本発明の基本構造を模式的に示しているだけである。その示された構成は実際に実施されたときの数、形状、及びサイズの比率に基づいて描かれたものではなく、その実際に実施されたときの数、形状、及びサイズの比率は選択可能な設計であり、かつその構成レイアウトの形態によってはさらに複雑である可能性がある。
図3A〜図3Iは、本発明に係るプリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法の実施例を断面により模式的に示す。
図3Aに示すように、半導体パッケージ基板3において、その表面には複数の電気接続パ
ッド32が形成されている。該基板の表面には該電気接続パッド32に接続されるための複数の導電回路31が同時に形成されていてもよい。パッケージ基板3に導電回路31と電気接続
パッド32とを形成するため技術は極めて数が多く、かつ業界に周知された工程技術であり、本願の目的とする技術特徴ではないため、ここでは詳しい説明を省略する。
図3Bに示すように、電気接続パッド32が形成されたパッケージ基板3の表面には、印刷
、スピンコーティング（spin coating）及び貼合のいずれかを利用して該有機絶縁保護層33が形成されている。該有機絶縁保護層33はソルダーマスク層であり、例えば緑ペイントであってよい。
図3Cに示すように、有機絶縁保護層33の膜厚を薄くすることによって、電気接続パッド32の表面が露出される。研磨などの技術によって有機絶縁保護層33の一部の除去することができ、有機保護絶縁層33と電気接続パッド32の周縁（側面）とが緊密に接合し、電気接続パッド32の表面が露出され、本発明に係るプリ半田構造を形成するための半導体パッケージ基板が完成する。以下、本発明に係るプリ半田構造を形成するための半導体パッケージ基板を、単に「半導体パッケージ基板」または「パッケージ基板」ということがある。
図3Dに示すように、基板表面に電気接続パッド32と導電回路31が同時に形成されている場合、さらにパッケージ基板3の表面に印刷、スピンコーティング（spin coating）及び
貼合のいずれかによって絶縁膜を形成し、露光、現像等のパターニング工程によって絶縁膜34で導電回路31表面を被覆し、電気接続パッド32の上表面のみがパッケージ基板3の表
面に露出される。前記絶縁膜34としては、有機または無機の耐酸化膜を用いることができる。パッケージ基板3の最外層表面に導電回路31が形成されていない場合、絶縁膜34を形
成して被覆する必要がない（図3D'に示す）。また、導電回路31は絶縁膜34の形成によっ
て被覆（図3D"に示す）することなく、その後の電気メッキによるプリ半田工程において
直接レジスト層によって被覆を行ってもよい。
図3Eに示すように、さらにパッケージ基板3の表面に導電膜35を形成することもできる
。導電膜35は、主に後述のようにプリ半田の電気メッキに必要な電流伝導ルートであって、金属、合金または複数の層が積層された金属層からなり、例えば銅、スズ、ニッケル、クロム、チタン、銅クロム合金またはスズ鉛合金等の組合せのいずれかからなる。物理気相成長法（PVD）、化学気相成長法（CVD）、無電解メッキまたは化学積層等の方式、例えばスパッタリング（sputtering）、蒸着（evaporation）、アーク気相成膜（arc vapor deposition）、イオンビームスパッタリング（ion beam sputtering）、レーザーアブレーション成膜（laser ablation deposition）、またはプラズマ促進の化学気相成長法（CVD）等の方法によって該配線板の表面に形成される。
図3Eに示すように、表面に電気接続パッド32と、絶縁膜34で被覆されている導電回路31とを有するパッケージ基板を導電膜35によって被覆する。また、図3E'は、パッケージ基
板3の表面に導電回路31が形成されていない場合、該基板表面が絶縁膜で被覆されず基板
表面に直接導電膜35が形成されている状態を示す。図3E"は、表面に電気接続パッド32と
導電回路31とを有するパッケージ基板を直接導電膜35によって被覆し、該導電回路31の表面に絶縁膜34が被覆されていない状態を示す。
以下では、基板表面に導電回路31と電気接続パッド32とを有し、該導電回路31表面に絶縁膜34（図3Eに示す）が形成された場合において説明する。なお、基板表面に電気接続パッドのみを有する場合（図3E'に示す）、及び基板表面に導電回路と電気接続パッドを有
し導電回路に絶縁膜が形成されていない場合（図3E"に示す）においては、その工程はほ
ぼ同様であるが、主な差異は基板表面の導電回路に絶縁膜34が形成されていることにある。
図3Fに示すように、パッケージ基板3の表面において導電膜35にレジスト層36をパター
ニング形成することにより、レジスト層36に複数の開孔360が形成され、電気接続パッド32の表面の導電膜35が露出される。レジスト層36は、ドライフィルムまたは液体フォトレ
ジスト等からなるフォトレジスト層（photoresist）であってよく、印刷、スピンコーテ
ィング（spin coating）または貼合のいずれかによってパッケージ基板3の表面に形成さ
れ、露光、現像等によってパターニングされ、またはレーザ技術によって開孔360が形成
される。
図3Gに示すように、パッケージ基板3に電気メッキ（electroplation）を行う。電気メ
ッキを行う際に、導電膜35の有する導電特性によって、電流伝導ルートであるレジスト層の開孔360における電気接続パッド32上に、電気メッキによりプリ半田構造が形成される
。このように電気メッキすることで、従来の孔版印刷（Stencil printing）技術における問題、すなわち電気接続パッドのサイズやピッチが縮小される場合、該孔版の開孔も縮小させなければならず、該孔版の型開けが困難となり、製造コストが増加するとともに、該孔版の開孔のピッチの細微によってプリ半田材料が通過できず、孔版のクリーニングによる工程の煩雑さなどの様々な問題が改善されることとなり、回路と電気接続パッドとの微小なピッチを有するパッケージ基板に適用することが可能となる。プリ半田材料は、鉛、スズ、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、テルル及びガリウム等の元素の混合物からなる合金のいずれかを用いることができる。
図3Hに示すように、電気接続パッド32の露出表面にプリ半田材料の電気メッキを行った後、まずレジスト層36を除去し、さらにレジスト層36によって被覆された導電膜35を除去する。電気接続パッド32上に電気メッキされたプリ半田材料は、導電柱37であってよく、フリップチップ式半導体チップの電極パッドを電気的に接続する。
図3Ｉに示すように、前記電気メッキによって沈積されたプリ半田材料が溶融するに十
分な温度条件下で、リフロー（reflow）工程を行うことで、電気接続パッド32上にプリ半田バンプ38が形成され、本発明に係るプリ半田構造が形成された半導体パッケージ基板が完成する。その後、半導体チップの金属バンプに接合され、ソルダージョイントが形成される。
図4A〜図4Eは、本発明に係るプリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法の他の実施例を示す。該実施例は、孔版印刷方式によって基板表面に露出された電気接続パッドに半田材料が沈積される。
図4Aに示すように、半導体パッケージ基板3において、その表面には複数の電気接続パ
ッド32が形成されている。該基板の表面には該電気接続パッド32に接続されるための複数の導電回路31が同時に形成されてもよい。
図4Bに示すように、電気接続パッド32が形成されたパッケージ基板3の表面に、印刷、
スピンコーティング（spin coating）及び貼合のいずれかを利用して該有機絶縁保護層33
が形成されている。有機絶縁保護層33はソルダーマスク層であり、例えば緑ペイントであってよい。
図4Cに示すように、有機絶縁保護層33の膜厚を薄くすることによって、電気接続パッド32の上表面が露出され、有機保護絶縁層33と電気接続パッド32の周縁（側面）とが緊密に接合するとともに、電気接続パッド32の上表面が完全に露出する。このようにして、本発明に係るプリ半田構造を形成するための半導体パッケージ基板が完成する。
図4Dに示すように、該基板表面に電気接続パッド32と導電回路31が形成されている場合、さらにパッケージ基板3の表面に絶縁膜を形成する。絶縁膜としては、有機または無機
の耐酸化膜を用いることができる。露光、現像等のパターニング工程によって絶縁膜34により導電回路31表面が被覆され、電気接続パッド32の上表面がパッケージ基板3の表面に
露出される。パッケージ基板3の最外層表面に導電回路31が形成されていない場合、絶縁
膜34を形成して被覆する必要がない（図4D'に示す）。該導電回路31には絶縁膜34の形成
によって被覆（図4D"に示す）を行うこともない。本実施例の図面においては、基板表面
に導電回路31と電気接続パッド32が形成され、導電回路31に絶縁膜34が形成されることを説明する。
図4Eに示すように、その後、孔版印刷技術によってパッケージ基板3の表面における電
気接続パッド32に半田材料が沈積され、該沈積された半田材料が溶融するに十分な温度条件下で、リフロー（reflow）工程を行い、リフローによって電気接続パッド32上に半田バンプ38を形成し、本発明に係るプリ半田構造が形成された半導体パッケージ基板が完成する。絶縁膜34の膜厚はわずか2〜5ミクロンであり、電気接続パッド32の周囲に被覆されないのみならず、絶縁膜34の膜厚が薄いため、基板3の表面に孔版印刷によって電気接続パ
ッド32上に半田材料を沈積する実施可能性が影響を受けることはなく、位置合わせの問題が低減する。当然のように、基板の表面に絶縁膜34が形成されていなければ、それらの問題が生じないのは言うまでもなく、広い接触面積を有する電気接続パッド32上にプリ半田バンプ38が形成されるように孔版印刷技術に有効的に提供される。さらに、前記孔版印刷技術によく見られる孔版版材は鋼板である。
以下において図面に沿いながら、本発明に係る応用実施例を説明する。本発明に係る製法によって形成されたプリ半田構造を備えたパッケージ基板3は、該パッケージ基板3における電気接続パッド32に形成された導電柱37を、電極パッドを有する半導体チップに接合することが可能である。図5A〜図5Bに示すように、複数の電極パッド42を有する半導体チップ41において、該半導体チップ41の電極パッド42が、それぞれパッケージ基板3の導電
柱37の位置に対応し、半導体チップ41がパッケージ基板3に電気的に接続されるように設
置される。
本発明によれば、パッケージ基板3の他の応用実施例においては、金属バンプを有する
半導体チップに接合することが可能である。図6Aに示すように、半導体チップ51には複数の電極パッド52が半導体チップ51の作用表面に形成され、電極パッド52は複数の金属バンプ53を有する。半導体チップ51は、金属バンプ53がそれぞれパッケージ基板3のプリ半田
バンプ38の位置に対応することによって、パッケージ基板3に電気的に接続されるように
設置される。そして、図6Bに示すように、プリ半田バンプ38が金属バンプ53にリフローされることによって、半導体チップ51とパッケージ基板3との間にフリップチップソルダー
ジョイント54が形成される。半導体チップ51における金属バンプ53は、金属、合金または複数の金属が積層されたものからなり、例えば半田パンプ、金バンプ、銅バンプまたはソルダーキャップ（Solder Caps）によって被覆された銅柱等である。金属バンプ53は任意
の形状であってよく、例えば釘柱状バンプ、球形バンプ、柱状バンプまたはその他の形状のバンプである。
本発明によれば、パッケージ基板3のさらに他の応用実施例として、フリップチップソ
ルダージョイント及び配線板と基板との間に板対板のソルダージョイントを同時に形成するように応用することが可能である。図7Aに示すように、配線板6において適当な位置に
チップ62が設置される。配線板6としては、有機またはセラミックス配線板を用いること
もできる。配線板6において、チップ62の周辺に複数の電気接続パッド61が形成される。
複数の金属バンプ64、65は、それぞれ配線板6の電気接続パッド61表面、及びチップ62の
電極パッド63表面に形成される。そして、配線板6を、その金属バンプ64、65がパッケー
ジ基板3に形成されたプリ半田バンプ38に向くようにすることによって、パッケージ基板3に接合される。図7Bに示すように、金属バンプ64、65がそれぞれ対応したプリ半田バンプ38にリフローすることによって、チップ62とパッケージ基板3との間にフリップチップリ
フロージョイント66が形成され、配線板6とパッケージ基板3との間に板対板のソルダリングジョイント67が形成される。
本発明に係るさらに他の応用実施例においては、パッケージ基板3はフリップチップ実
装70を形成する半導体パッケージ基板として用いられる。図8に示すように、基板はその
第一、第二表面に、複数の電気接続パッドがそれぞれ形成され、前記の方法によって、該基板の第一表面の電気接続パッドに複数のプリ半田バンプ38が形成され、該基板の第二表面の電気接続パッドに複数の半田ボール39が形成され、半導体チップ71を、フリップチップ方式によってパッケージ基板3に設置する。このフリップチップの設置方式は、チップ71に形成された電極パッド72における金属バンプ73がパッケージ基板3に形成されたプリ半田バンプ38に半田付けされ、アンダーフィル剤74がチップ71とパッケージ基板3との間の
隙間に充填されることで、フリップチップ実装70が形成される。
本発明に係るプリ半田構造を形成するための半導体パッケージ基板及びその製法において、有機絶縁保護層の表面に電気接続パッドの上表面を露出させ、電気接続パッドにプリ半田構造を形成するための広い領域を設けることにより、従来のように、該絶縁保護層の形成によって集積回路と電気接続パッドとの空間の占用、及びその形成された膜厚の影響により、プリ半田材料の使用量が増加したり、パッケージ基板の相対膜厚が増加する問題や、さらに工程コストが増加する問題などの半導体装置の小型化に不利となる問題を回避し、且つ電気接続パッドとプリ半田沈積材料との接触面積を増加させ、プリ半田の結合力強度の向上に寄与することができる。
本発明に用いられる電気接続パッドは、一般の配線板におけるバンプパッド、プリ半田パッドまたはボールパッド等に応用することが可能である。本明細書の図面は一部の電気接続パッドのみを示すが、実際に該電気接続パッド及びプリ半田の数は、実際の工程の需要に応じて適宜決定され、パッケージ基板の表面に設計される。しかも、該工程はパッケージ基板の単一側面または両側面に実施されることが可能である。
上記の実施の形態は本発明を例示する目的で示すものであり、本発明は、これらによって何ら限定されるものではない。本発明に係る実質的な技術内容は、下記の特許請求の範囲に定義される。本発明はこの技術分野に精通したものが特許請求の範囲を脱しない範囲で様々な修飾や変更が可能であり、そうした修飾や変更は本発明の技術範囲に入るものである。
図1A、1Bは、従来のフリップチップ素子の製造工程を断面により模式的に示す。 図2は、従来の絶縁保護層とプリ半田バンプを有する配線板の断面を模式的に示す。 図3A〜図3D" は、本発明に係るプリ半田構造を形成するための半導体パッケージ基板の製法、およびプリ半田構造が形成された半導体パッケージ基板の製法を断面により模式的に示す。 図3E〜図3Hは、本発明に係るプリ半田構造が形成された半導体パッケージ基板の製法を断面により模式的に示す。 図3Iは、本発明に係るプリ半田構造が形成された半導体パッケージ基板を断面により模式的に示す。 図4A〜図4Eは、本発明に係るプリ半田構造を形成するための半導体パッケージ基板の製法、およびプリ半田構造が形成された半導体パッケージ基板の製法における他の実施例を断面により模式的に示す 図5A〜図5Bは、本発明に係るプリ半田構造が形成された半導体パッケージ基板において半導体チップが接合された構造を断面により模式的に示す。 図6A〜図6Bは、本発明に係るプリ半田構造が形成された半導体パッケージ基板において金属バンプを有する半導体チップが接合された構造を断面により模式的に示す。 図7A〜図7Bは、本発明に係るプリ半田構造が形成された半導体パッケージ基板においてフリップチップソルダージョイント及び板対板のソルダージョイントが形成されるように接合された構造を断面により模式的に示す。 図8は、フリップチップ実装が形成された半導体パッケージの構造を断面により模式的に示す。
符号の説明
2、6、16 配線板
3 パッケージ基板
11、53、64、65、73 金属バンプ
12、42、52、63、72 電極パッド
13、41、51、62、71 半導体チップ
14、25、38 プリ半田バンプ
15、21、61 電気接続パッド
17、54、66、67 ソルダージョイント
18、74 アンダーフィル剤
22 絶縁層
23 金属バリア層
24 絶縁保護層
26 隙間
31 導電回路
32 電気接続パッド
33 有機絶縁保護層
34 絶縁膜
35 導電膜
36 レジスト層
37 導電柱
39 半田ボール
70 フリップチップ実装
360 開孔

Claims (11)

  1. プリ半田構造を形成するための半導体パッケージ基板の製法であって、
    少なくとも表面に電気接続パッドが複数形成されたパッケージ基板を準備するステップと、
    前記パッケージ基板の表面に有機絶縁保護層を形成するステップと、
    前記有機絶縁保護層の膜厚を薄くすることによって、前記有機絶縁保護層の表面に電気接続パッドの上表面を露出させるステップと、
    を備えることを特徴とする、プリ半田構造を形成するための半導体パッケージ基板の製法。
  2. 請求項１に記載の半導体パッケージ基板の電気接続パッドに、プリ半田材料を沈積することを特徴とするプリ半田構造が形成された半導体パッケージ基板の製法。
  3. 前記半田材料は印刷方式によって前記電気接続パッドに沈積されることを特徴とする請求項２に記載のプリ半田構造が形成された半導体パッケージ基板の製法。
  4. プリ半田構造が形成された半導体パッケージ基板の製法であって、
    少なくとも表面に電気接続パッドが複数形成されたパッケージ基板を準備するステップと、
    前記パッケージ基板の表面に有機絶縁保護層を形成し、前記有機絶縁保護層の膜厚を薄くすることによって、前記有機絶縁保護層の表面に電気接続パッドの上表面を露出させるステップと、
    前記パッケージ基板の表面に、順に導電膜とレジスト層を形成し、次いで前記レジスト層に複数の開孔を形成して前記電気接続パッド表面の導電膜を露出させるステップと、
    電気メッキを行い、前記電気接続パッドにプリ半田材料を沈積するステップと、
    を備えることを特徴とする、プリ半田構造が形成された半導体パッケージ基板の製法。
  5. プリ半田材料を前記電気接続パッドの露出表面に電気メッキした後、前記レジスト層及びその被覆された導電膜を除去するステップをさらに備えることを特徴とする請求項４に記載のプリ半田構造が形成された半導体パッケージ基板の製法。
  6. 前記パッケージ基板の表面にはさらに導電回路を備えていることを特徴とする請求項４に記載のプリ半田構造が形成された半導体パッケージ基板の製法。
  7. 前記導電回路に導電膜を形成する前に、前記基板表面に、印刷、スピンコーティング（spin coating）及び貼合のいずれかによって絶縁膜を被覆し、次いでパターニング工程によって前記絶縁膜を前記導電回路の表面に形成することを特徴とする請求項６に記載のプリ半田構造が形成された半導体パッケージ基板の製法。
  8. 前記電気メッキによりプリ半田材料を沈積させて導電柱を形成することを特徴とする請求項４に記載のプリ半田構造が形成された半導体パッケージ基板の製法。
  9. 前記電気メッキにより沈積されたプリ半田材料を、リフロー（Reflow）工程によってプリ半田バンプを形成することを特徴とする請求項４に記載のプリ半田構造が形成された半導体パッケージ基板の製法。
  10. プリ半田構造を形成するための半導体パッケージ基板において、
    少なくとも表面に電気接続パッドが複数形成されたパッケージ基板と、
    前記パッケージ基板の表面に形成され、電気接続パッドの周縁と緊密に接合するととも
    に、前記電気接続パッドの表面が完全に露出している有機絶縁保護層と、
    を備えることを特徴とする、プリ半田構造を形成するための半導体パッケージ基板。
  11. 請求項１０に記載の半導体パッケージ基板の電気接続パッドの表面に、電気メッキまたは孔版印刷（Stencil printing）のいずれかの方式によってプリ半田バンプが形成されていることを特徴とするプリ半田構造が形成された半導体パッケージ基板。
JP2004281751A 2003-09-29 2004-09-28 プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 Expired - Fee Related JP4660643B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW92126790A TWI238507B (en) 2003-09-29 2003-09-29 Integrated circuit package substrate with presolder structure and method for fabricating the same
TW92126792A TWI251919B (en) 2003-09-29 2003-09-29 Semiconductor package substrate for forming presolder material thereon and method for fabricating the same

Publications (2)

Publication Number Publication Date
JP2005109496A true JP2005109496A (ja) 2005-04-21
JP4660643B2 JP4660643B2 (ja) 2011-03-30

Family

ID=34380521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004281751A Expired - Fee Related JP4660643B2 (ja) 2003-09-29 2004-09-28 プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法

Country Status (2)

Country Link
US (2) US7112524B2 (ja)
JP (1) JP4660643B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016032104A (ja) * 2014-07-28 2016-03-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半田ジョイントを有する半導体素子

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
KR101237172B1 (ko) 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US20060216860A1 (en) * 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
EP1861333B1 (en) * 2004-11-04 2018-12-26 Microchips Biotech, Inc. Compression and cold weld sealing methods and devices
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP5165190B2 (ja) * 2005-06-15 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
KR100722645B1 (ko) * 2006-01-23 2007-05-28 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법
TWI299896B (en) * 2006-03-16 2008-08-11 Advanced Semiconductor Eng Method for forming metal bumps
US7573137B2 (en) * 2006-03-31 2009-08-11 Texas Instruments Incorporated Controlling flip-chip techniques for concurrent ball bonds in semiconductor devices
TWI310598B (en) * 2006-05-09 2009-06-01 Substrate used for packaging integrated circuits and method for manufacturing the same
TWI319615B (en) * 2006-08-16 2010-01-11 Phoenix Prec Technology Corp Package substrate and manufacturing method thereof
US20090042382A1 (en) * 2007-08-06 2009-02-12 Barry Thomas Hawkey Device packages
US20090065931A1 (en) * 2007-09-11 2009-03-12 Intel Corporation Packaged integrated circuit and method of forming thereof
KR100924554B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 플립 칩 패키지 및 이의 제조 방법
CN101521992A (zh) * 2008-02-29 2009-09-02 富葵精密组件(深圳)有限公司 于电路基板的焊点形成预焊料的方法及覆晶封装方法
US20100019346A1 (en) * 2008-07-28 2010-01-28 Mete Erturk Ic having flip chip passive element and design structure
US20100022063A1 (en) * 2008-07-28 2010-01-28 Mete Erturk Method of forming on-chip passive element
JP2010161136A (ja) * 2009-01-07 2010-07-22 Panasonic Corp 半導体装置及びその製造方法
US8431478B2 (en) * 2011-09-16 2013-04-30 Chipmos Technologies, Inc. Solder cap bump in semiconductor package and method of manufacturing the same
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
US8633588B2 (en) * 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US8970034B2 (en) * 2012-05-09 2015-03-03 Micron Technology, Inc. Semiconductor assemblies and structures
JP6028593B2 (ja) 2013-01-28 2016-11-16 富士通株式会社 半導体装置の製造方法
US9412702B2 (en) 2013-03-14 2016-08-09 Intel Corporation Laser die backside film removal for integrated circuit (IC) packaging
US8975177B2 (en) * 2013-03-14 2015-03-10 Intel Corporation Laser resist removal for integrated circuit (IC) packaging
US9673065B2 (en) 2013-07-18 2017-06-06 Texas Instruments Incorporated Semiconductor substrate having stress-absorbing surface layer
TWI514530B (zh) * 2013-08-28 2015-12-21 Via Tech Inc 線路基板、半導體封裝結構及線路基板製程
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9275967B2 (en) 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9305890B2 (en) 2014-01-15 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
CN103915356B (zh) * 2014-04-08 2016-07-20 安捷利（番禺）电子实业有限公司 一种芯片的封装方法
CN104008983B (zh) * 2014-05-04 2016-10-12 清华大学 一种金属凸点制造方法
US9425174B1 (en) * 2014-11-18 2016-08-23 Altera Corporation Integrated circuit package with solderless interconnection structure
CN104538322B (zh) * 2014-12-23 2017-09-26 福州瑞华印制线路板有限公司 一种单面镀镍邦定方法
DE102017106055B4 (de) * 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung
CN109119346B (zh) * 2018-08-16 2021-07-23 嘉盛半导体(苏州)有限公司 晶圆级芯片的封装方法及结构
CN111312599B (zh) * 2020-02-26 2022-02-11 南通通富微电子有限公司 一种扇出型封装方法及扇出型封装器件
CN112738990B (zh) * 2020-11-12 2022-08-23 深圳市艾比森光电股份有限公司 一种印刷电路板、显示模组及led显示屏

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263846A (ja) * 1994-03-24 1995-10-13 Mitsui Mining & Smelting Co Ltd 半田ブリッジ防止方法
JPH09129667A (ja) * 1995-10-30 1997-05-16 Sumitomo Metal Mining Co Ltd 半田バンプ形成方法
JPH10223689A (ja) * 1997-02-06 1998-08-21 Dipsol Chem Co Ltd 微細孔に電気めっきを柱状に析出させる方法
JPH10261644A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd はんだバンプの製造方法
JPH10303248A (ja) * 1997-04-28 1998-11-13 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及び該配線基板の製造方法並びに半田バンプ形成用メタルマスク
JP2000068271A (ja) * 1998-08-20 2000-03-03 Matsushita Electric Ind Co Ltd ウエハ装置およびチップ装置並びにチップ装置の製造方法
JP2000243873A (ja) * 1999-02-22 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コンデンサ内蔵コア基板、コア基板本体、コンデンサ、及びこれらの製造方法
JP2000349225A (ja) * 1999-03-30 2000-12-15 Ngk Spark Plug Co Ltd コンデンサ付属配線基板、配線基板、及びコンデンサ
JP2001053200A (ja) * 1999-08-16 2001-02-23 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001332643A (ja) * 2000-05-19 2001-11-30 Iep Technologies:Kk 半導体装置およびその製造方法
JP2002076582A (ja) * 2000-08-30 2002-03-15 Tdk Corp 部品搭載基板及びその製造方法
JP2003234430A (ja) * 2002-02-07 2003-08-22 Casio Micronics Co Ltd 半導体装置およびその製造方法
JP2003258151A (ja) * 2002-03-05 2003-09-12 Matsushita Electric Ind Co Ltd 半導体実装モジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5133495A (en) * 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US5595025A (en) * 1995-05-01 1997-01-21 Excel Industries, Inc. Window regulator assembly
US5851911A (en) * 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
JP2001223460A (ja) * 2000-02-08 2001-08-17 Fujitsu Ltd 実装回路基板及びその製造方法
US6586822B1 (en) * 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6312974B1 (en) * 2000-10-26 2001-11-06 Industrial Technology Research Institute Simultaneous bumping/bonding process utilizing edge-type conductive pads and device fabricated
US6536653B2 (en) * 2001-01-16 2003-03-25 Industrial Technology Research Institute One-step bumping/bonding method for forming semiconductor packages
US6943451B2 (en) * 2001-07-02 2005-09-13 International Business Machines Corporation Semiconductor devices containing a discontinuous cap layer and methods for forming same
US20030168627A1 (en) * 2002-02-22 2003-09-11 Singh Rajiv K. Slurry and method for chemical mechanical polishing of metal structures including refractory metal based barrier layers
US20040099961A1 (en) * 2002-11-25 2004-05-27 Chih-Liang Chu Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
TW587322B (en) * 2002-12-31 2004-05-11 Phoenix Prec Technology Corp Substrate with stacked via and fine circuit thereon, and method for fabricating the same
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
JP4141403B2 (ja) * 2004-04-01 2008-08-27 富士通株式会社 半導体装置及び半導体装置の製造方法
TWI302426B (en) * 2005-04-28 2008-10-21 Phoenix Prec Technology Corp Conducting bump structure of circuit board and method for fabricating the same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263846A (ja) * 1994-03-24 1995-10-13 Mitsui Mining & Smelting Co Ltd 半田ブリッジ防止方法
JPH09129667A (ja) * 1995-10-30 1997-05-16 Sumitomo Metal Mining Co Ltd 半田バンプ形成方法
JPH10223689A (ja) * 1997-02-06 1998-08-21 Dipsol Chem Co Ltd 微細孔に電気めっきを柱状に析出させる方法
JPH10261644A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd はんだバンプの製造方法
JPH10303248A (ja) * 1997-04-28 1998-11-13 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及び該配線基板の製造方法並びに半田バンプ形成用メタルマスク
JP2000068271A (ja) * 1998-08-20 2000-03-03 Matsushita Electric Ind Co Ltd ウエハ装置およびチップ装置並びにチップ装置の製造方法
JP2000243873A (ja) * 1999-02-22 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コンデンサ内蔵コア基板、コア基板本体、コンデンサ、及びこれらの製造方法
JP2000349225A (ja) * 1999-03-30 2000-12-15 Ngk Spark Plug Co Ltd コンデンサ付属配線基板、配線基板、及びコンデンサ
JP2001053200A (ja) * 1999-08-16 2001-02-23 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001332643A (ja) * 2000-05-19 2001-11-30 Iep Technologies:Kk 半導体装置およびその製造方法
JP2002076582A (ja) * 2000-08-30 2002-03-15 Tdk Corp 部品搭載基板及びその製造方法
JP2003234430A (ja) * 2002-02-07 2003-08-22 Casio Micronics Co Ltd 半導体装置およびその製造方法
JP2003258151A (ja) * 2002-03-05 2003-09-12 Matsushita Electric Ind Co Ltd 半導体実装モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016032104A (ja) * 2014-07-28 2016-03-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半田ジョイントを有する半導体素子

Also Published As

Publication number Publication date
US7112524B2 (en) 2006-09-26
US20060278999A1 (en) 2006-12-14
US7319276B2 (en) 2008-01-15
US20050070084A1 (en) 2005-03-31
JP4660643B2 (ja) 2011-03-30

Similar Documents

Publication Publication Date Title
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
TWI495024B (zh) 半導體裝置，其製造方法，以及製造線路板之方法
KR102007780B1 (ko) 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
TWI496259B (zh) 封裝裝置及其製造方法
JP4916241B2 (ja) 半導体装置及びその製造方法
US20060201997A1 (en) Fine pad pitch organic circuit board with plating solder and method for fabricating the same
JP2005217388A (ja) 半導体パッケージ基板のプリ半田構造及びその製法
US20060225917A1 (en) Conductive bump structure of circuit board and fabrication method thereof
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
TWI532110B (zh) 半導體封裝結構銲帽凸塊與其製作方法
US7216424B2 (en) Method for fabricating electrical connections of circuit board
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
US20080020602A1 (en) Electrically Connecting Terminal Structure of Circuit Board and Manufacturing Method Thereof
US11769717B2 (en) Semiconductor device for reducing concentration of thermal stress acting on bonding layers
KR20100119328A (ko) 반도체 패키지 및 그 제조방법
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
CN100580894C (zh) 形成有预焊锡材料的半导体封装基板制法
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
TWI238507B (en) Integrated circuit package substrate with presolder structure and method for fabricating the same
CN100452329C (zh) 可供形成预焊锡材料的半导体封装基板及其制法
EP1621278B1 (en) Substrate for pre-soldering material and fabrication method thereof
JP5050431B2 (ja) 半導体装置およびその製造方法
JP2008078482A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20101021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4660643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees