CN100580894C - 形成有预焊锡材料的半导体封装基板制法 - Google Patents

形成有预焊锡材料的半导体封装基板制法 Download PDF

Info

Publication number
CN100580894C
CN100580894C CN 200810134649 CN200810134649A CN100580894C CN 100580894 C CN100580894 C CN 100580894C CN 200810134649 CN200810134649 CN 200810134649 CN 200810134649 A CN200810134649 A CN 200810134649A CN 100580894 C CN100580894 C CN 100580894C
Authority
CN
China
Prior art keywords
electric connection
connection pad
tin material
packaging
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200810134649
Other languages
English (en)
Other versions
CN101335214A (zh
Inventor
胡竹青
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Phoenix Precision Technology Corp
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CN 200810134649 priority Critical patent/CN100580894C/zh
Publication of CN101335214A publication Critical patent/CN101335214A/zh
Application granted granted Critical
Publication of CN100580894C publication Critical patent/CN100580894C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

一种形成有预焊锡材料的半导体封装基板制法，主要是提供至少一表面形成有多个电性连接垫的封装基板，接着在该封装基板表面上形成有机绝缘保护层，并进行薄化使该有机绝缘保护层显露出电性连接垫的上表面，之后，可在该有机绝缘保护层及电性连接垫表面上依序形成导电膜与阻层，并使该阻层形成有多个开孔，以显露出该电性连接垫表面的导电膜，再对该封装基板进行电镀制程，也或直接利用模板印刷方式，以在该电性连接垫上沉积预焊锡材料，本发明可提升预焊锡结合力强度，可避免因电性连接垫尺寸缩小造成的对位问题以及预焊锡材料不易沉积在该电性连接垫上等问题。

Description

形成有预焊锡材料的半导体封装基板制法
本发明是中国专利申请号为200310117149.X，申请日为2003年12月2日的专利申请的分案申请。
技术领域
本发明是关于一种可供形成预焊锡材料的半导体封装基板及其制法，特别是关于一种可在显露出电性连接垫的半导体封装基板上，利用电镀或模板印刷方式形成预焊锡凸块的基板结构及其制作方法。
背景技术
自从IBM公司在1960年早期引入覆晶封装(Flip chip package)技术以来，与打线(Wire bond)技术相比，覆晶技术的特点在于半导体芯片与基板间的电性连接是通过焊锡凸块，而不是一般的金线。这种覆晶技术的优点在于可提高封装密度以及降低封装组件的尺寸。同时，这种覆晶技术不需使用较长的金属线，故可提高电性方面的性能。有鉴于此，业界在陶瓷基板上使用高温焊锡，即所谓控制崩解的芯片连接技术(Control-collapsechipconnection，C4)，已有多年。近年来，由于高密度、高速度以及低成本的半导体组件需求的增加，同时因应电子产品的体积逐渐缩小的趋势，将覆晶组件设置于低成本的有机电路板(例如，印刷电路板或基板)，并以环氧树脂底胶(Under fill resin)填充在芯片下方，以减少硅芯片与有机电路板结构之间因热膨胀差异所产生的热应力，已呈现爆炸性的成长。
在现行的覆晶技术中，半导体集成电路(IC)芯片的表面上配置有电性的电极焊垫(Electrode pads)，有机电路板也具有相对应的电性连接垫，在该芯片以及电路板之间可以适当地设置焊锡凸块或其它导电粘着材料。该芯片是以电性接触面朝下的方式设置在该电路板上，其特点在于，该焊锡凸块或导电粘着材料提供该芯片以及电路板间的电性输入/输出(I/O)以及机械性的连接。
请参阅图1A及图1B，这是一种现有的覆晶组件，如图中所示，数个金属凸块11是形成在芯片13的电极焊垫12上，以及数个由焊料所制成的预焊锡凸块14是形成在有机电路板16的电性连接垫15上。在足以使该预焊锡凸块14熔融的回焊温度条件下，借由将预焊锡凸块14回焊至相对应的金属凸块11即可形成焊锡结17。就焊锡凸块焊锡结(Solder bump joint)而言，可进一步在该芯片以及该电路板间之间隙中填入底胶材料18，以抑制该芯片13以及该电路板16间的热膨胀差并降低该焊锡结的应力。
请参阅图2，这是一种现有的用于覆晶封装件的有机电路板2，该电路板具有电性连接垫21，且该有机电路板2的绝缘层22可由有机材料、混纤维的有机材料或混颗粒的有机材料等(例如，环氧树脂、聚酰亚胺(Polyimide)、双马来酰来胺/三嗪基(Bismaleimide triazine-based)树脂、氰酸酯(Cyanate ester)或其玻璃纤维(Glass fiber)的复合材料等)所制成。该电性连接垫21典型地是由金属材料(例如，铜)所形成。一般的金属阻障层23是包括形成在该电性连接垫21上的镍粘着层以及形成在镍粘着层上的金保护层。该阻障层也可由金、镍、钯、银、锡、镍/钯、铬/钛、钯/金或镍/钯/金等，借由电镀(Electroplating)、非化学电镀(Electroless plating)或物理气相沉积(Physical vapor deposition)等方法形成。之后在该电路板2的表面上涂覆有机绝缘保护层24，例如绿漆等，以保护形成在该电路板表面上的电路层并提供绝缘特性。
如图2所示，该电性连接垫21是外露于绝缘保护层24中，且该电性连接垫21上形成有预焊锡凸块25以供后续形成覆晶焊锡结；而目前业界主要是借由模板印刷技术在该电性连接垫21上沉积焊锡以形成预焊锡凸块，其中该模板印刷技术较常见的模板板材为钢板。然而，在实际操作上，由于现今通讯、网络及计算机等各式便携式(Portable)产品的大幅成长，可缩小IC面积且具有高密度与多接脚化特性的球栅阵列式(BGA)、覆晶式(Flip chip)、芯片尺寸封装(CSP，Chip size package)与多芯片模块(MCM，Multi chip module)等封装件已日渐成为封装市场上的主流，并常与微处理器、芯片组、绘图芯片与ASIC等高效能芯片搭配，以发挥更高速的运算功能。这些结构势必缩小线路宽度与电性连接垫尺寸，当电性连接垫间隙26持续缩减时，因为该电性连接垫间绝缘保护层24的存在，将遮挡住部分的电性连接垫21面积，使外露出该绝缘保护层24的电性连接垫21尺寸更形缩小，造成后续形成预焊锡凸块的对位产生问题，同时也因该绝缘保护层24所占的空间与其形成的高度影响，使模板印刷技术中的模板开孔尺寸势必随之缩减，不仅因模板开模不易而造成该模板的制造成本提高，更因该模板的开孔孔距细微而难以令预焊锡材料穿过，造成制程技术上的瓶颈。况且，由于该绝缘保护层24遮挡住部分的电性连接垫21面积，且其所占的空间与其形成的高度影响，将导致预焊锡材料使用量增加与封装基板的相对厚度增加，造成制程费用的增加与不利半导体装置的轻薄短小化。另外，还有以电镀方式在绝缘保护层24的开口区域形成预焊锡，也因预焊锡材料形成在电性连接垫上的接触面积受限制，所形成的预焊锡结合力强度欠佳，未能通过预焊锡的可靠度测试。
因此，鉴于上述问题，如何避免形成预焊锡材料的对位精度不足、结合力强度不佳与模板印刷技术制程良率过低等问题，有效在一集成电路封装基板上形成预焊锡的结构，实已成目前亟欲解决的课题。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在提供一种可供形成预焊锡材料的半导体封装基板及其制法，它是在一表面形成有多个电性连接垫的半导体封装基板上，覆盖一有机绝缘保护层，并进行薄化以完整显露该电性连接垫的上表面，使该电性连接垫具有较大面积以供形成预焊锡材料。
本发明的再一目的是提供一种可供形成预焊锡材料的半导体封装基板及其制法，借由增加电性连接垫与沉积预焊锡材料的接触面积，有利于提升预焊锡结合力强度。
本发明的另一目的是提供一种可供形成预焊锡材料的半导体封装基板及其制法，能够避免因电性连接垫间绝缘保护层的存在，使外露出该绝缘保护层的电性连接垫尺寸缩小，造成后续形成凸块的对位问题的产生，与预焊锡材料不易沉积在该电性连接垫上等问题。
为达成上述及其它目的，本发明的一种可供形成预焊锡材料的半导体封装基板制法，其主要步骤包括：提供至少一表面形成有多个电性连接垫的封装基板；在该封装基板表面上形成有机绝缘保护层；以及进行研磨薄化该有机绝缘保护层的厚度，使该有机绝缘保护层的上表面与各电性连接垫表面齐平，以显露出该电性连接垫的上表面。
后续即可在该有机绝缘保护层与电性连接垫的表面上依序形成导电膜与阻层，并使该阻层形成有多个开孔，以显露出该电性连接垫表面的导电膜，接着对该封装基板进行电镀制程，以在该电性连接垫上的导电膜表面电镀形成预焊锡材料；也或直接利用模板印刷(Stencilprinting)方式，在该电性连接垫上沉积预焊锡材料，并可借由回焊制程以在该电性连接垫上形成预焊锡凸块。
通过上述制程，本发明也一种可供形成预焊锡材料的半导体封装基板，其主要包括：一半导体封装基板，其至少一表面形成有多个电性连接垫；以及一有机绝缘保护层，是形成在该封装基板表面，且该有机保护绝缘层的上表面与电性连接垫的上表面齐平并紧密接合，以完整露出该电性连接垫的上表面。其中该电性连接垫的上表面是可供后续利用电镀或印刷方式形成有预焊锡材料。
现有方法是利用在集成电路封装基板的表面上形成有绝缘保护层，就遮住部分电性连接垫，使其产生了不利的影响，本发明使有机绝缘保护层显露出电性连接垫上表面，使电性连接垫具有较大面积以供形成预焊锡材料，避免因该绝缘保护层的形成所导致占用集成电路与电性连接垫空间及其形成高度的影响，使预焊锡材料使用量增加与电路封装基板的相对厚度增加，造成制程费用的提高与不利半导体装置的轻薄短小化，可借由增加电性连接垫与沉积预焊锡材料的接触面积，有利于提升预焊锡结合力强度。
附图说明
图1A及图1B显示一种现有覆晶组件的制程剖面示意图；
图2显示现有具有绝缘保护层与预焊锡凸块的电路板剖面示意图；
图3A至图3I显示本发明的可供形成预焊锡材料的半导体封装基板制法剖面示意图；
图4A至图4E显示本发明的可供形成预焊锡材料的半导体封装基板制法另一实施形态的剖面示意图；
图5A及图5B显示在半导体封装基板上接合半导体芯片的结构剖面示意图；
图6A及图6B显示在半导体封装基板上接合具有金属凸块的半导体芯片的结构剖面示意图；
图7A及图7B显示在半导体封装基板上同时接合形成覆晶焊锡结以及板对板的焊锡结的结构剖面示意图；以及
图8是显示形成覆晶构装的半导体封装件结构剖面示意图。
具体实施方式
实施例
以下即配合附图，详细说明本发明中可供形成预焊锡材料的半导体封装基板及其制法实施例。此处须注意的一点是，这些附图均为简化的示意图，其仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成，且所显示之构成并非以实际实施时的数目、形状、及尺寸比例绘制，其实际实施时的数目、形状及尺寸比例为一种选择性的设计，且其构成布局形态可能更为复杂。
如图3A至图3I所示，详细说明本发明的可供形成预焊锡材料的半导体封装基板制法的实施例剖面示意图。
请参阅图3A，首先提供一半导体封装基板3，该封装基板3的表面已形成有多个电性连接垫32。当然该基板表面也可同时形成有多个导电线路31供与该电性连接垫32连接。有关封装基板形成电性连接垫与导电线路的制程技术繁多，它们是业界所周知的制程技术，其非本案技术特点，故不再重复说明。
请参阅图3B，接着在该形成有电性连接垫32的封装基板3表面上利用印刷、旋涂或贴合等方式，形成一有机绝缘保护层33，该有机绝缘保护层可以是拒焊剂层，例如绿漆。
请参阅图3C，进行薄化该有机绝缘保护层33的厚度，借以显露出该电性连接垫32的上表面，它可借由研磨等技术，去除部分该有机绝缘保护层33，以露出该电性连接垫32的上表面，使该有机保护绝缘层33与电性连接垫32的周缘紧密接合，并完整显露出该电性连接垫32的上表面，如此即构成本发明的可供形成预焊锡材料的半导体封装基板。
请参阅图3D，若该基板表面同时形成有电性连接垫32与导电线路31时，还在该封装基板3表面利用印刷、旋涂或贴合等方式，涂覆有一绝缘膜34，该绝缘膜34可以是有机或无机的抗氧化膜，并利用曝光、显影等图案化制程，使该绝缘膜34覆盖住该导电线路31，令该电性连接垫32的上表面显露在该封装基板3的表面。如果该封装基板3在最外层表面并未形成有导电线路31，即无形成绝缘膜34覆盖的必要(如图3D′所示)。当然，该导电线路31也可不必形成绝缘膜34加以覆盖(如图3D″所示)，而在后续电镀预焊锡制程中，直接以阻层覆盖也可。
请参阅图3E，还可在该封装基板3表面上形成导电膜35；该导电膜35主要作为后述进行电镀预焊锡所需的电流传导路径，其可由金属、合金或沉积多层金属层所构成，如选自铜、锡、镍、铬、钛、铜-铬合金或锡-铅合金所构成群组的任一个组成。借由物理气相沉积(PVD)、化学气相沉积(CVD)、无电镀或化学沉淀，例如溅镀(Sputtering)、蒸镀(Evaporation)、电弧蒸气沉积(Arc vapor deposition)、离子束溅镀(Ionbeams puttering)、激光熔散沉积(Laser ablation deposition)或电浆促进化学气相沉积方式形成在该电路板表面。如图3E所示，它是以导电膜35覆在表面具有电性连接垫32与导电线路31的封装基板，且该导电线路31是先在其表面覆盖有一层绝缘膜34。另如图3E′所示，它是当封装基板3最外层表面并未形有导电线路时，即该基板表面未覆盖有绝缘膜，而是直接形成导电膜35在基板表面上。至于图3E″所示的是，将导电膜35直接覆在表面具有电性连接垫32与导电线路31的封装基板，而该导电线路31表面可不必覆盖有一层绝缘膜34。以下附图，将以该基板表面具有导电线路与电性连接垫，且该导电线路上形成有一绝缘膜(对应图3E)为例加以说明，相对该基板表面仅具有电性连接垫的(对应图3E′)，以及该基板表面具有导电线路与电性连接垫的，且该导电线路上未形成有一绝缘膜(对应图3E″)，其制程步骤大致相同，主要差异仅在于基板表面的导电线路上形成有绝缘膜34。
请参阅图3F，接着在该封装基板3表面的导电膜35上图案化形成有一阻层36，使该阻层36形成有多个开孔360，以显露出该电性连接垫32表面的导电膜35。该阻层36可以是一例如干膜或液态光阻等光阻层(Photo resist)，它是利用印刷、旋涂或贴合等方式，形成在该封装基板3表面，再借由曝光、显影等方式加以图案化，也可以借由激光技术形成该开孔360。
请参阅图3G，接着对该封装基板3进行电镀(Electroplating)制程，借由该导电膜35的具导电特性，在进行电镀时可作为电流传导路径，以在该阻层开孔360中的电性连接垫32上，电镀形成有预焊锡材料，借由电镀方式减少下列问题的产生：在模板印刷技术中，当电性连接垫尺寸以及间距的缩小时，该模板的开孔必须随之变小，造成该模板开模不易与制造成本提高；因该模板的开孔孔距细微而难以令预焊锡材料穿过；模板擦拭清洁所导致制程技术上的瓶颈与不便等问题。这可充分应用在具有微小线路与电性连接垫间距的封装基板上。其中，该预焊锡材料可以选自铅、锡、银、铜、铋、锑、锌、镍、锆、镁、铟、碲以及镓组群元素的混合物所构成的合金。
请参阅图3H，当该电性连接垫32的外露表面完成电镀预焊锡材料后，先移除该阻层36，接着，再将现有被该阻层36覆盖的导电膜35移除。其中，在该电性连接垫32上所电镀完成的预焊锡材料可以是一导电柱37形式，后续用以电性导接覆晶式半导体芯片的电极焊垫。
请参阅图3I，也可在足以使该电镀沉积的预焊锡材料熔融的温度条件下，进行回焊(Reflow-Soldering)制程，使该预焊锡材料经回焊，在该电性连接垫32上形成预焊锡凸块38，后续与半导体芯片的金属凸块相接合形成焊锡结。
图4A至图4E详细说明本发明的可供形成预焊锡材料的半导体封装基板制法的另一实施形态，它是利用模板印刷方式，在显露于基板表面的电性连接垫上沉积焊锡材料。
请参阅图4A，首先提供一半导体封装基板3，该封装基板3的表面已形成有多个电性连接垫32。当然该基板表面也可同时形成有多个导电线路31供与该电性连接垫32连接。
请参阅图4B，接着在该形成有电性连接垫32的封装基板3表面上利用印刷、旋涂或贴合等方式，形成有一有机绝缘保护层33，该有机绝缘保护层可以是拒焊剂层，例如绿漆。
请参阅图4C，进行薄化该有机绝缘保护层33的厚度，借以显露出该电性连接垫32的上表面，使该有机保护绝缘层33与电性连接垫32的周缘紧密接合，并完整显露出该电性连接垫32的上表面。
请参阅图4D，若该基板表面同时形成有电性连接垫32与导电线路31时，还在该封装基板3表面涂覆有一绝缘膜34，该绝缘膜34可以是有机或无机的抗氧化膜，并利用曝光、显影等图案化制程，使该绝缘膜34覆盖住该导电线路31，令该电性连接垫32的上表面显露在该封装基板3的表面。如果该封装基板3在最外层表面并未形成有导电线路31，即无形成绝缘膜34覆盖的必要(如图3D′所示)。当然，该导电线路31也可不必形成绝缘膜34加以覆盖(如图3D″所示)。在本实施例附图中，是以基板表面形成有导电线路与电性连接垫，且该导电线路上形成有一绝缘膜加以说明的。
请参阅图4E，之后，可借由模板印刷技术，在该基板3表面的电性连接垫32上沉积有焊锡材料，并在足以使该沉积的焊锡材料熔融的回焊温度条件下，进行回焊(Reflow-soldering)的制程，使该焊锡材料经回焊，在该电性连接垫32上形成焊锡凸块35。由于该绝缘膜34的厚度仅约为2至5微米，不仅未覆盖在该电性连接垫周围，同时该绝缘膜34的厚度，也不会影响后续在该基板3的表面利用模板印刷，在该电性连接垫32上沉积焊锡材料的可实施性，以减少对位问题的产生。当然，若该基板表面未形成有该绝缘膜，也无这些问题，可有效提供模板印刷技术在该具有较大接触面积的电性连接垫32上，形成预焊锡凸块35。上述模板印刷技术较常见的模板板材为钢板。
以下配合附图加以说明本发明的应用实施例，其中，通过本发明的制法所形成的具预焊锡结构的封装基板3，在一应用实施例中，该封装基板3的电性连接垫32上所形成的导电柱37，是可应用接合在一具电极焊垫的半导体芯片。如图5A及图5B所示，提供一具有数个电极焊垫42的半导体芯片41，以该半导体芯片41的电极焊垫42分别相对应于该封装基板3的导电柱37的位置，将该半导体芯片41设置并电性导接在该封装基板3上。
根据本发明，该封装基板3的另一实施例是可应用接合在具有金属凸块的半导体芯片。如图6A所示，半导体芯片51具有多个电极焊垫52形成在该半导体芯片51的作用表面，该电极焊垫52上具有数个金属凸块53，且该半导体芯片51是以该金属凸块53分别相对应在该封装基板3的预焊锡凸块38位置的方式，设置在该封装基板3上。然后，如图6B所示，使该预焊锡凸块38回焊至该金属凸块53上，以在该半导体芯片51以及该封装基板3之间形成覆晶焊锡结54。该半导体芯片51上的金属凸块53可由金属、合金或沉积数种金属所构成，例如焊锡凸块、金凸块、铜凸块或以焊锡帽(Solder Caps)覆盖的铜柱等；且该金属凸块可以是任何形状，例如钉柱状凸块、球形凸块、柱状凸块或其它形状的凸块。
根据本发明，该封装基板3的再一应用实施例也可用在同时形成覆晶焊锡结以及板对板的焊锡结。如图7A所示，制备一电路板6，该电路板6可以是有机或陶瓷电路板，并将芯片62设置在该电路板6适当的位置；在该电路板6上，将数个电性连接垫61形成在该芯片62的周缘，其中，多个金属凸块64、65是分别形成在该电路板6的该电性连接垫61以及该芯片62的电极焊垫63上。然后，将该电路板6借由使其金属凸块64、65朝向形成在该封装基板3上的预焊锡凸块38的方式，接置在该封装基板3上。如图7B所示，使该金属凸块64、65分别回焊至相对应的预焊锡凸块38，以在该芯片62以及该封装基板3之间形成覆晶焊锡结66，并在该电路板6以及该封装基板3之间形成板对板的焊锡结67。
在本发明的另一应用实施例中，该封装基板3也可作为制造覆晶构装70的半导体封装基板。请参照图8，该基板分别在其上、下表面形成多个电性连接垫，并借由上述方法，在该基板上表面的电性连接垫上形成多个预焊锡凸块38，且该基板下表面的电性连接垫上植接有数个焊球39。将一半导体芯片71以覆晶方式设置在该封装基板3，这种覆晶的设置方式是使形成在该芯片71的电极焊垫72上的金属凸块73，焊接至形成在该封装基板3的该预焊锡凸块38，并以底胶材料74填充在该芯片71以及该封装基板3之间的间隙中，以形成该覆晶构装70。
由于本发明的可供形成预焊锡材料的半导体封装基板及其制法中，是将有机绝缘保护层显露出电性连接垫上表面，使该电性连接垫具有较大面积以供形成预焊锡材料，避免因该绝缘保护层的形成，导致占用集成电路与电性连接垫空间及其形成高度的影响，使预焊锡材料使用量增加与电路封装基板的相对厚度增加，造成制程费用的提高与不利半导体装置的轻薄短小化，并可借由增加电性连接垫与沉积预焊锡材料的接触面积，而有利于提升预焊锡结合力强度。
本发明的电性连接垫，也可应用在一般电路板中的凸块焊垫、预焊锡焊垫或焊球垫等，现有附图仅以部分电性连接垫表示，实际上该电性连接垫以及预焊锡的数目，是依实际制程所需而加以设计并分布在封装基板的表面，且该制程可实施在封装基板的单一侧面或双侧面上。且上述实施例仅是例示性说明本发明的原理及其功效，而非用于限制本发明。

Claims (2)

1、一种形成有预焊锡材料的半导体封装基板制法，其特征在于，该制法包括：
提供至少一表面形成有多个电性连接垫的封装基板；
在该封装基板表面上形成有机绝缘保护层；
研磨薄化该有机绝缘保护层的厚度，使该有机绝缘保护层的上表面与各电性连接垫表面齐平，以显露出该电性连接垫的上表面；以及
在该电性连接垫上沉积有预焊锡材料。
2、如权利要求1所述的形成有预焊锡材料的半导体封装基板制法，其特征在于，该焊锡材料是以印刷方式沉积在该电性连接垫上。
CN 200810134649 2003-12-02 2003-12-02 形成有预焊锡材料的半导体封装基板制法 Expired - Fee Related CN100580894C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810134649 CN100580894C (zh) 2003-12-02 2003-12-02 形成有预焊锡材料的半导体封装基板制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810134649 CN100580894C (zh) 2003-12-02 2003-12-02 形成有预焊锡材料的半导体封装基板制法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB200310117149XA Division CN100452329C (zh) 2003-12-02 2003-12-02 可供形成预焊锡材料的半导体封装基板及其制法

Publications (2)

Publication Number Publication Date
CN101335214A CN101335214A (zh) 2008-12-31
CN100580894C true CN100580894C (zh) 2010-01-13

Family

ID=40197692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810134649 Expired - Fee Related CN100580894C (zh) 2003-12-02 2003-12-02 形成有预焊锡材料的半导体封装基板制法

Country Status (1)

Country Link
CN (1) CN100580894C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263082A (zh) * 2010-05-24 2011-11-30 南亚电路板股份有限公司 封装基板结构及其制造方法
CN102227155A (zh) * 2011-03-15 2011-10-26 苏州超联光电有限公司 软性印刷电路板及具有该软性印刷电路板的触摸屏
KR102442096B1 (ko) * 2017-11-22 2022-09-07 삼성전자주식회사 반도체 장치
CN111613714A (zh) * 2020-05-25 2020-09-01 深圳市华星光电半导体显示技术有限公司 微型发光二极管及其制作方法

Also Published As

Publication number Publication date
CN101335214A (zh) 2008-12-31

Similar Documents

Publication Publication Date Title
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP3262497B2 (ja) チップ実装回路カード構造
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
US20060201997A1 (en) Fine pad pitch organic circuit board with plating solder and method for fabricating the same
CN100495694C (zh) 半导体器件
US6753208B1 (en) Wafer scale method of packaging integrated circuit die
CN100576476C (zh) 芯片埋入半导体封装基板结构及其制法
TWI260079B (en) Micro-electronic package structure and method for fabricating the same
CN103325760B (zh) 形成于半导体基板上的导电凸块及其制法
CN100505196C (zh) 芯片电性连接结构及其制法
US20070158838A1 (en) Circuit board, method for manufacturing the same, semiconductor device, and method for manufacturing the same
US6781221B2 (en) Packaging substrate for electronic elements and electronic device having packaged structure
US7340829B2 (en) Method for fabricating electrical connection structure of circuit board
CN100534263C (zh) 电路板导电凸块结构及其制法
CN101383335B (zh) 半导体封装基板及其制作方法
CN102823337A (zh) 具有固定的底部填充的电路板
CN1980538A (zh) 形成电路板电性连接端的制法
US6555469B1 (en) Chip scale packages
CN101360388B (zh) 电路板的电性连接端结构及其制法
CN100580894C (zh) 形成有预焊锡材料的半导体封装基板制法
CN100452329C (zh) 可供形成预焊锡材料的半导体封装基板及其制法
CN102202463A (zh) 侧边封装型印刷电路板
CN1210363A (zh) 卷带自动焊接球阵式集成电路封装方法
CN100369242C (zh) 半导体封装基板的预焊锡结构及其制法
TW202008475A (zh) 具有應力調節件之互連基板、其覆晶組體及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20171202

CF01 Termination of patent right due to non-payment of annual fee