CN1980538A - 形成电路板电性连接端的制法 - Google Patents

Abstract

本发明的形成电路板电性连接端的制法是在一具有多个电性连接垫的电路板上形成图案化阻层，并使该阻层形成多个露出该电性连接垫的开口，接着在该阻层开口中依次形成第一及第二导电材料，然后移除该阻层，并在该电路板表面形成绝缘保护层，然后薄化该绝缘保护层，露出对应该电性连接垫位置的该第二导电材料，供该电路板与外界电性导接；本发明的形成电路板电性连接端的制法利用电镀方式在电路板表面的电性连接垫上形成导电结构，从而降低材料成本及缩短制程时间，增加该导电材料的结合强度，克服了现有技术存在的问题。

Description

形成电路板电性连接端的制法

技术领域

本发明是关于一种形成电路板电性连接端的制法，特别是关于在电路板的电性连接垫上利用电镀方式形成导电元件的制作方法。

背景技术

现行的覆晶技术是在半导体集成电路(Integrated Circuit，IC)芯片的表面上配置电极焊垫(Electrode Pad)，且在一有机电路封装基板上形成相对应的电性连接垫，由在该芯片及电路封装基板之间设置焊锡凸块或其它导电粘合材料，提供该芯片以电性接触面朝下的方式设置在该电路封装基板上，其中，该焊锡凸块或导电粘合材料提供该芯片及电路封装基板间的电性输入/输出(Input/Output，I/O)以及机械性的连接。

然后将该电路封装基板与半导体芯片及被动元件等进行封装制程时，为提供该基板与外界电子装置电性连接，通常必须在该基板表面设置多个焊球，为使焊球有效地接置在基板上，必须在该供接置焊球的基板电性连接垫上预先形成供接置焊球的焊锡材料。

目前业界普遍使用模板印刷技术(Stencil Printing Technology)形成基板上的焊锡材料。常用的模板印刷技术如图1所示，其主要提供一电路封装基板10，且该基板10表面形成防焊层11，如绿漆，并具有如锡膏(Solder Paste)的焊锡材料(未标出)形成多个电性连接垫12，先在该电路封装基板10上设置具有多个网格13a的模板13，在该模板13上放有焊锡材料后，使用如滚轮14在该模板13上来回滚动，或以喷洒方式(Spraying)，使该焊锡材料经由该模板13的网格13a，在移开该模板13后在该电性连接垫上形成焊锡(未标出)。之后，在足以使该焊锡熔融的回焊温度条件下，进行回焊(Reflow-soldering)制程，使该焊锡经回焊在该基板10的电性连接垫12上形成可供与外部电性连接的焊锡元件(未标出)。

但是在实际操作上，由于当今通讯、网络及计算机等各种便携式(Portable)产品的大幅增长，可缩小IC面积且具有高密度与多管脚化特性的球栅阵列(BGA)、覆晶式(Flip chip)、芯片尺寸封装(CSP，Chip sizepackage)与多芯片模块(MCM，Multi chip module)等半导体装置日渐成为市场上的主流，并常与微处理器、芯片组与绘图芯片等高性能芯片搭配，以发挥更高速的运算能力，但这些结构势必缩小基板线路宽度与电性连接垫尺寸，当电性连接垫间隙持续缩减时，由于基板上绝缘保护层的存在，将遮蔽部分接触电性连接垫的面积，使露出该绝缘保护层的电性连接垫尺寸缩小更多，造成后续利用模板印刷技术形成焊锡凸块对位产生问题，同时该绝缘保护层所占空间与其形成高度的影响，使模板印刷技术中的模板开孔尺寸势必随之缩减，不仅因模板开模不易而造成该模板的制造成本提高，而且因该模板的开孔孔距细微而难以使焊锡材料穿过，造成制程技术上的瓶颈。

再者，焊锡材料的生成精度除了要求模板印刷技术中的模板尺寸大小正确外，还须确认模板印刷的次数与清洁问题。因为焊锡材料具有粘度(Viscosity)，当印刷次数越多，残留在模板孔壁内的焊锡材料也越多，导致下次印刷使用的焊锡材料数量及形状与设计规格不符，因此，实际操作时，在使用一定印刷次数后必须进行模板的清洁，否则极易产生焊锡材料的形状、尺寸不符等问题，造成制程的不便与可靠性的降低。

除非以电镀方式形成焊锡材料，否则不论采用模板印刷或电镀方式，都必须在电性连接垫上设置大量焊锡材料，才能达到与外界电子装置电性连接时具有足够高度，同时确保后续熔接的焊结性，如此，除了焊锡材料的成本提高之外，镀焊锡材料也要花费较长时间，而使制程时间增长。同时，使用大量焊锡材料意味着需要更高的材料成本，造成制程成本大幅提高。

发明内容

为克服上述现有技术的缺点，本发明的主要目的在于提供一种形成电路板电性连接端的制法，利用电镀方式在电路板表面的电性连接垫上形成导电结构。

本发明的另一目的在于提供一种形成电路板电性连接端的制法，减少焊锡材料使用量，从而降低材料成本及缩短制程时间。

本发明的再一目的在于提供一种形成电路板电性连接端的制法，可在电路板的电性连接垫上先形成导电材料，然后在电路板表面形成绝缘保护层，有效钳制该导电材料，增加该导电材料的结合强度。

本发明的另一目的在于提供一种形成电路板电性连接端的制法，避免因电路板表面绝缘保护层的存在，使露出该绝缘保护层的电性连接垫尺寸缩小，造成后续利用模板印刷技术沉积焊锡材料对位产生问题。

本发明的再一目的在于提供一种形成电路板电性连接端的制法，避免现有模板印刷技术中当电性连接垫尺寸以及间距缩小时，该模板的开孔必须随之变小，导致模板开模不易与该模板的制造成本提高，以及因该模板的开孔孔距细微焊锡材料难以穿过，造成制程技术上的瓶颈。

本发明的又一目的在于提供一种形成电路板电性连接端的制法，避免现有模板印刷技术中必须在使用一段时间后进行模板清洁，否则印刷次数越多，残留在模板孔壁的焊锡材料也越多，从而影响下次印刷焊锡材料的用量及尺寸，造成制程的不便与可靠性的降低。

为实现上述及其它目的，本发明提供的一种形成电路板电性连接端的制法包括：提供一具有线路层的电路板，该电路板表面具有一绝缘层，在该电路板的表面绝缘层上形成多个开口显露部份线路层，再在该绝缘层表面及开口形成一导电层，及在该导电层上形成一露出部分导电层的图案化阻层，由电镀制程在该导电层上形成电性连接垫及导电线路，并使该电性连接垫连接该部分线路层；在该电路板上形成另一阻层，并在该阻层中形成露出该电性连接垫的开口；在该电性连接垫上依次电镀形成第一导电材料及第二导电材料；移除电路板上的图案化阻层与阻层，以及被图案化阻层覆盖的导电层；在该电路板表面形成绝缘保护层，并使该绝缘保护层覆盖该电性连接垫上的第一及第二导电材料；以及薄化该绝缘保护层，露出对应该电性连接垫位置的第二导电材料。

本发明在该电路板表面线路制程时，先形成一导电层及图案化阻层，利用电镀方式在该导电层上形成电性连接垫及导电线路，然后再持续利用该导电层在后续制程中电镀形成该第一及第二导电材料，这样，可先形成材料成本较低且电镀速率较快的铜金属层，然后再形成成本较高且电镀速率较慢的焊锡材料，因此仅需使用少量的焊锡材料，从而降低材料成本并缩短制程时间，同时也可通过该铜金属层厚度(第一导电材料)调整形成的该焊锡材料(第二导电材料)高度。

因此，现有方法是在集成电路封装基板表面上形成绝缘保护层覆盖电性连接垫周围后，再利用模板印刷技术在该绝缘保护层限定的电性连接垫上表面沉积焊锡材料，导致沉积焊锡材料对位的问题，以及当电性连接垫尺寸及间距缩小，伴随模板的开孔缩减造成该模板开模不易、制造成本提高、焊锡材料不易穿过沉积，和模板清洁等问题导致制程技术上的不便与可靠性降低等问题。本发明的形成电路板电性连接端的制法，是利用在制作图案化线路结构时，将其图案化所需的导电层，或在预先完成图案化线路层的电路板上形成导电层，再搭配阻层进行影像转移覆盖电性连接垫以外的区域，界定并露出要形成导电材料的电性连接垫，先在该电性连接垫的上表面电镀形成与该电性连接垫上表面尺寸接近的第一及第二导电材料，从而与电性连接垫有较大接触面积，接着，再在该电路板表面形成如防焊层的绝缘保护层，并使该绝缘保护层覆盖该第一及第二导电材料，使该绝缘保护层与该导电材料之间有效贴合钳制，并通过表面蚀刻等方式加以薄化该绝缘保护层，借以显露出作为电路板与外界电性导接的该第二导电材料，另外，由于本发明是在形成第一及第二导电材料后再在电路板上形成绝缘保护层，并以蚀刻薄化方式移除部分绝缘保护层，借以显露该第二导电材料，因此，可在薄化过程的同时清洁该导电材料。

附图说明

图1是现有模板印刷技术在基板的电性连接垫上沉积焊锡材料的剖面示意图；以及

图2A到图2G是本发明的形成电路板电性连接端的制法的剖面示意图。

具体实施方式

实施例

图2A到图2G详细说明了本发明的形成电路板电性连接端的制法的实施例。

如图2A所示，在一具有线路层300的电路板30的表面线路制程中，在该电路板30的表面绝缘层31上形成多个开口310，露出部份线路层300(该部分线路层作为间隔线路层电性导通的连接垫(land))，再在该绝缘层31表面及开口310形成一作为电镀制程所需的电流传导路径的导电层32，该导电层32的材质为金属或导电高分子材料，使该导电层32部份连接电路板30的部分线路层300，并在该导电层32上形成一露出部分导电层32的图案化阻层33，由电镀制程在该导电层32上形成电性连接垫34及导电线路340，并在开口310内形成导电盲孔341。

如图2B所示，为避免后续在不需要设置导电材料的导电线路340上电镀形成导电材料，需要额外在该电路板上覆盖另一阻层330，再形成对应该电性连接垫34位置的开口331，该开口331可由曝光(Exposure)及显影(Development)制程或激光开孔方式形成。

如图2C所示，接着持续通过导电层32进行电镀制程，在该显露于外部的电性连接垫34上依次形成第一导电材料351及第二导电材料352。其中，该第一及第二导电材料351和352可采用相同或不同金属材质，例如该第一导电材料351可以是铜金属层或金属合金结构，但不局限在一层，该第二导电材料352可以是焊锡材料，先形成材料成本较低且电镀速率较快的铜金属层，然后再形成成本较高且电镀速率较慢的焊锡材料，如此仅需使用少量的焊锡材料，借以降低材料成本并缩短制程所需时间，同时也可通过该第一导电材料351(例如铜金属层)调整后续形成的第二导电材料352(例如焊锡材料)的高度。

如图2D所示，可将形成在该电路板30上的所有图案化阻层33及阻层330，以及被该图案化阻层33覆盖的导电层32加以移除。

如图2E所示，在该形成第一及第二导电材料351和352的电路板30表面形成一绝缘保护层36，该绝缘保护层36可以是绿漆的防焊层。

如图2F所示，再对该电路板30进行表面蚀刻等薄化方式，例如可使用电浆蚀刻等方式去除部分绝缘保护层36，使该第二导电材料352露出该绝缘保护层36，供电路板30由该第二导电材料352与外界电性连接。

如图2G所示，若该第二导电材料352的材质为焊锡材料，后续可利用回焊方法使该焊锡材料形成焊锡凸块353。

因此，本发明提供的形成电路板电性连接端的制法是利用在制作图案化线路结构时所需的导电层，或在预先完成图案化线路层的电路板上形成导电层，再搭配阻层进行影像转移覆盖电性连接垫以外的区域，界定并露出要形成导电材料的电性连接垫，借以在该电性连接垫的上表面电镀形成与该电性连接垫上表面尺寸接近的第一及第二导电材料，从而与电性连接垫有较大接触面积，接着，再在该电路板表面形成例如防焊层的绝缘保护层，并使该绝缘保护层覆盖该第一及第二导电材料，使该绝缘保护层与该导电材料之间有效贴合钳制，增加该导电材料的结合强度，并通过表面蚀刻等方式加以薄化该绝缘保护层，显露出作为电路板与外界电性导接的该第二导电材料；另外，由于本发明在形成第一及第二导电材料后才在电路板上形成绝缘保护层，并以蚀刻薄化方式移除部分绝缘保护层，借以显露出该第二导电材料，因此，可在薄化过程的同时清洁该导电材料。现有方法是在集成电路封装基板的表面上形成绝缘保护层覆盖在电性连接垫周围后，再利用模板印刷技术在该绝缘保护层限定的电性连接垫上表面沉积焊锡材料，因此导致的沉积焊锡材料对位的问题，以及当电性连接垫尺寸及间距缩小，伴随模板的开孔缩减造成该模板开模不易、制造成本提高、焊锡材料不易穿过沉积和模板清洁等问题导致制程技术上的不便与可靠性降低等问题，本发明则克服以上现有技术缺点。

此外，应注意上述的电性连接垫可应用在电路板中的凸块焊垫、预焊锡焊垫或焊球垫等，先前附图仅以部分电性连接垫表示，实际上该电性连接垫的数目，是依实际制程所需加以设计并分布在电路板表面，该制程可实施在电路板的单一侧面或双侧面上。

Claims (9)

1.一种形成电路板电性连接端的制法，其特征在于，该形成电路板电性连接端的制法包括：

提供一具有线路层的电路板，该电路板表面具有一绝缘层，在该电路板的表面绝缘层上形成多个开口显露部份线路层，再在该绝缘层表面及开口形成一导电层，以及在该导电层上形成一露出部分导电层的图案化阻层，由电镀制程在该导电层上形成电性连接垫及导电线路，并使该电性连接垫连接该部分线路层；

在该电路板上形成另一阻层，并在该阻层中形成露出该电性连接垫的开口；

在该电性连接垫上依次电镀形成第一导电材料及第二导电材料；

移除电路板上的图案化阻层与阻层，以及被图案化阻层覆盖的导电层；

在该电路板表面形成绝缘保护层，并使该绝缘保护层覆盖该电性连接垫上的第一及第二导电材料；以及

薄化该绝缘保护层，露出对应该电性连接垫位置的第二导电材料。

2.如权利要求1所述的形成电路板电性连接端的制法，其特征在于，该导电层是电镀制程所需的电流传导路径。

3.如权利要求1所述的形成电路板电性连接端的制法，其特征在于，该导电层的材质是金属或导电高分子材料。

4.如权利要求1所述的形成电路板电性连接端的制法，其特征在于，该阻层可由曝光、显影制程或激光开孔方式形成多个开口。

5.如权利要求1所述的形成电路板电性连接端的制法，其特征在于，该第一及第二导电材料可采用相同的金属材质。

6.如权利要求1所述的形成电路板电性连接端的制法，其特征在于，该第一及第二导电材料可采用不同的金属材质。

7.如权利要求1所述的形成电路板电性连接端的制法，其特征在于，该第一导电材料是铜金属层，该第二导电材料是焊锡材料。

8.如权利要求7所述的形成电路板电性连接端的制法，其特征在于，该形成电路板电性连接端的制法还包括对该焊锡材料进行回焊制程，在该电路板表面形成焊锡凸块。

9.如权利要求1所述的形成电路板电性连接端的制法，其特征在于，该薄化制程利用电浆蚀刻方式制作。

Images