KR100924554B1 - 플립 칩 패키지 및 이의 제조 방법 - Google Patents

플립 칩 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR100924554B1
KR100924554B1 KR1020070123771A KR20070123771A KR100924554B1 KR 100924554 B1 KR100924554 B1 KR 100924554B1 KR 1020070123771 A KR1020070123771 A KR 1020070123771A KR 20070123771 A KR20070123771 A KR 20070123771A KR 100924554 B1 KR100924554 B1 KR 100924554B1
Authority
KR
South Korea
Prior art keywords
terminal portion
substrate
organic
semiconductor chip
organic antioxidant
Prior art date
Application number
KR1020070123771A
Other languages
English (en)
Other versions
KR20090056564A (ko
Inventor
이웅선
조일환
박명근
조철호
도은혜
김기영
김지은
남종현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070123771A priority Critical patent/KR100924554B1/ko
Priority to US11/965,365 priority patent/US7859108B2/en
Publication of KR20090056564A publication Critical patent/KR20090056564A/ko
Application granted granted Critical
Publication of KR100924554B1 publication Critical patent/KR100924554B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1361—Coating by immersion in coating bath
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1554—Rotating or turning the PCB in a continuous manner

Abstract

플립 칩 패키지 및 이의 제조 방법이 개시되어 있다. 플립 칩 패키지는 기판 몸체, 상기 기판 몸체에 배치된 금속 배선의 단자부, 상기 단자부를 노출하는 개구를 갖는 솔더 레지스트 패턴 및 상기 단자부를 덮는 유기 산화 방지막을 포함하는 기판 및 상기 유기 산화 방지막을 관통하여 상기 단자부와 전기적으로 접속된 범프를 갖는 반도체 칩을 포함한다. 쉽게 산화되는 구리를 포함하는 단자부의 표면에 유기물을 포함하는 산화 방지막을 형성하여 단자부의 산화를 방지할 뿐만 아니라 쉽게 반도체 칩의 범프를 단자부 상에 결합할 수 있는 장점을 갖는다.

Description

플립 칩 패키지 및 이의 제조 방법{FLIP CHIP PACKAGE AND METHOD OF MANUAFACTURING THEREOF}
본 발명은 플립 칩 패키지 및 이의 제조 방법에 관한 것이다.
최근 들어, 반도체 제조 기술의 개발에 따라 단시간 내에 보다 많은 데이터를 처리하기에 적합한 반도체 소자를 갖는 다양한 종류의 반도체 패키지들이 개발되고 있다.
반도체 패키지는 순도 높은 실리콘으로 이루어진 웨이퍼 상에 반도체 소자를 포함하는 반도체 칩을 제조하는 반도체 칩 제조 공정, 반도체 칩을 전기적으로 검사하는 다이 소팅 공정 및 양품 반도체 칩을 패키징하는 패키징 공정 등을 통해 제조된다.
최근에는 반도체 패키지의 부피가 반도체 칩의 부피의 약 100% 내지 105%에 불과한 플립 칩 패키지와 같은 칩 스케일 패키지(chip scale package)가 개발되고 있다.
플립 칩 패키지는 반도체 칩의 본딩 패드에 범프를 형성한 후, 반도체 칩의 범프를 기판의 단자부에 접속함으로써 반도체 패키지의 부피를 크게 감소시킨다.
그러나, 종래 플립 칩 패키지는 기판의 단자부의 산화에 의하여 범프 및 단자부의 전기적 특성이 크게 감소 되는 문제점을 갖는다.
본 발명의 하나의 목적은 기판의 단자부의 산화를 방지 및 추가 공정 없이 단자부 및 반도체 칩의 범프를 전기적으로 연결할 수 있는 플립 칩 패키지를 제공한다.
본 발명의 다른 목적은 상기 플립 칩 패키지의 제조 방법을 제공한다.
본 발명에 따른 플립 칩 패키지는 기판 몸체, 상기 기판 몸체에 배치된 금속 배선의 단자부, 상기 단자부를 노출하는 개구를 갖는 솔더 레지스트 패턴 및 상기 단자부를 덮는 유기 산화 방지막을 포함하는 기판 및 상기 유기 산화 방지막을 관통하여 상기 단자부와 전기적으로 접속된 범프를 갖는 반도체 칩을 포함한다.
플립 칩 패키지의 상기 단자부는 구리를 포함한다.
플립 칩 패키지의 상기 유기 산화 방지막은 상기 단자부 상에 선택적으로 배치된다.
플립 칩 패키지의 상기 유기 산화 방지막은 상기 솔더 레지스트 패턴의 전면적에 걸쳐 배치되어 상기 단자부를 덮는다.
플립 칩 패키지의 상기 유기 산화 방지막의 두께는 1㎛ 내지 100㎛이다.
플립 칩 패키지의 상기 유기 산화 방지막은 에폭시 계열 수지, 폴리프로필렌 계열 수지 및 폴리에틸렌 계열 수지로 이루어진 군으로부터 선택된 어느 하나를 포함한다.
플립 칩 패키지의 상기 유기 산화 방지막은 열 가소성 수지를 포함한다.
플립 칩 패키지의 상기 반도체 칩 및 상기 기판 사이에 개재된 접착 부재를 더 포함한다.
플립 칩 패키지의 상기 범프는 금(Au) 또는 솔더를 포함한다.
본 발명에 따른 플립 칩 패키지의 제조 방법은 단자부를 갖는 기판 몸체 및 상기 단자부를 노출하는 개구를 갖는 솔더 레지스트 패턴을 갖는 기판을 마련하는 단계, 상기 단자부를 덮는 유기 산화 방지막을 형성하는 단계 및 상기 단자부와 대응하는 반도체 칩의 범프로 상기 유기 산화 방지막을 관통하여 상기 단자부 및 상기 범프를 전기적으로 연결하는 단계를 포함한다.
상기 기판을 마련하는 단계에서, 상기 단자부는 구리를 포함한다.
상기 유기 산화 방지막을 형성하는 단계에서, 상기 유기 산화 방지막은 에폭시 계열 수지, 폴리프로필렌 계열 수지 및 폴리에틸렌 계열 수지로 이루어진 군으로부터 선택된 어느 하나를 포함한다.
상기 유기 산화 방지막을 형성하는 단계는, 상기 단자부와 대응하는 곳이 개구 된 패턴 마스크를 상기 솔더 레지스트 패턴 상에 배치하는 단계, 상기 패턴 마스크에 산화 방지 물질을 제공하는 단계 및 상기 패턴 마스크를 상기 솔더 레지스트 패턴으로부터 제거하는 단계를 포함한다.
상기 유기 산화 방지막을 형성하는 단계는, 상기 기판을 회전시키는 단계 및 회전되는 상기 기판의 상기 솔더 레지스트 패턴 상에 유동성 산화 방지 물질을 제공하는 단계를 포함한다.
상기 유기 산화 방지막을 형성하는 단계는, 상기 솔더 레지스트 패턴 상에 산화 방지 물질을 스프레이 하는 단계를 포함한다.
상기 유기 산화 방지막을 형성하는 단계는, 상기 기판을 산화 방지 물질이 수용된 용기에 침지하는 단계를 포함한다.
상기 유기 산화 방지막을 형성하는 단계에서, 상기 유기 산화 방지막의 두께는 0.1㎛ 내지 100㎛이다.
상기 단자부 및 상기 범프를 전기적으로 연결하는 단계에서, 상기 반도체 칩 및 상기 기판 중 어느 하나에 열 및 초음파를 인가하는 단계를 포함한다.
상기 단자부 및 상기 범프를 전기적으로 연결하는 단계에서, 상기 반도체 칩은 50℃ 내지 300℃로 가열되고 상기 기판은 20℃ 내지 200℃로 가열되며, 상기 단자부 및 상기 범프에는 1 Pa 내지 500 Pa의 압력이 인가된다.
상기 단자부 및 상기 범프를 전기적으로 연결하는 단계 후, 상기 반도체 칩 및 상기 기판 사이에 상기 반도체 칩 및 상기 기판을 부착하는 접착 부재를 형성하는 단계를 포함한다.
본 발명에 의하면, 쉽게 산화되는 구리를 포함하는 단자부의 표면에 유기물을 포함하는 산화 방지막을 형성하여 단자부의 산화를 방지할 뿐만 아니라 쉽게 반도체 칩의 범프를 단자부 상에 결합할 수 있는 장점을 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 플립 칩 패키지 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 플립 칩 패키지를 도시한 단면도이다.
플립 칩 패키지(300)는 기판(100) 및 반도체 칩(200)을 포함한다.
기판(100)은 기판 몸체(110), 금속 배선의 단자부(120), 솔더 레지스트 패턴(130) 및 유기 산화 방지막(140)을 포함한다.
기판 몸체(110)는, 예를 들어, 플레이트 형상을 갖는 인쇄회로기판(PCB)이다. 기판 몸체(110)는 제1 면(111) 및 제1 면(111)과 대향 하는 제2 면(112)을 포함한다.
금속 배선의 단자부(120)는, 예를 들어, 기판 몸체(110)의 제1 면(111) 상에 배치된다. 본 실시예에서, 금속 배선의 단자부(120)는, 예를 들어, 우수한 전기적 특성을 갖는 구리를 포함할 수 있다.
솔더 레지스트 패턴(130)은 기판 몸체(110)의 제1 면(111) 상에 배치된다. 솔더 레지스트 패턴(130)은 금속 배선의 단자부(120)를 노출하는 개구(135)를 갖는다.
유기 산화 방지막(140)은 금속 배선의 단자부(120)를 덮어, 구리를 포함하는 단자부(120)의 표면에 산화막이 형성되는 것을 방지한다.
본 실시예에서, 유기 산화 방지막(140)은 도 1에 도시된 바와 같이 솔더 레 지스트 패턴(140)의 표면상에는 배치되지 않고, 오직 단자부(120) 상에 선택적으로 배치될 수 있다.
비록 본 실시예에서는 유기 산화 방지막(140)이 도 1에 도시된 바와 같이 단자부(120) 상에 선택적으로 배치된 것이 설명 및 도시되어 있지만, 이와 다르게, 유기 산화 방지막(140)은 도 2에 도시된 바와 같이 솔더 레지스트 패턴(130) 및 단자부(120)를 모두 덮을 수 있다.
도 1을 다시 참조하면, 단자부(120)의 표면으로부터 측정된 유기 산화 방지막(140)의 두께는 약 0.1㎛ 내지 약 100㎛일 수 있다. 유기 산화 방지막(140)의 두께가 약 0.1㎛ 보다 얇을 경우, 단자부(120) 상에 유기 산화 방지막(140)이 부분적으로 형성되지 않고 이로 인해 단자부(120)의 일부가 산화될 수 있다. 이와 다르게, 유기 산화 방지막(140)의 두께가 약 100㎛ 보다 두꺼울 경우, 후박한 유기 산화 방지막(140)에 의하여 후술 될 반도체 칩의 범프 및 단자부(120)가 전기적으로 연결되지 않을 수 있다.
단자부(120) 상에 배치된 유기 산화 방지막(140)으로서 사용될 수 있는 물질의 예로서는 에폭시 계열 수지, 폴리프로필렌 계열 수지 및 폴리에틸렌 계열 수지 등과 같은 고분자 합성 수지들을 들 수 있다. 고분자 합성 수지를 포함하는 유기 산화 방지막(140)은 외력에 의한 기판(100)의 손상 및/또는 긁힘 등을 방지하는 보호막으로서 역할할 수 있다.
한편, 단자부(120) 상에 배치된 유기 산화 방지막(140)은 열 가소성 수지를 포함할 수 있다.
반도체 칩(200)은 반도체 칩 몸체(210) 및 범프(220)를 포함한다.
반도체 칩 몸체(210)는 기판(100)의 제1 면(111) 상부에 배치되며, 반도체 칩 몸체(210)는 회로부(미도시) 및 본딩 패드(212)를 포함한다.
회로부는 데이터를 저장하는 데이터 저장부 및 데이터를 처리하는 데이터 처리부를 포함하며, 본딩 패드(212)는 회로부와 전기적으로 연결된다.
범프(220)는 본딩 패드(212) 상에 배치되며, 범프(220)는 본딩 패드(212) 상에 돌기 형태로 배치된다. 범프(220)는 솔더, 금 또는 구리를 포함할 수 있다. 본 실시예에서, 범프(220)는 금을 포함한다.
반도체 칩(200)의 범프(220)는 기판(100)의 단자부(120) 상에 형성된 유기 산화 방지막(140)을 관통하고, 이로 인해 범프(220) 및 단자부(120)는 전기적으로 접속된다.
범프(220) 및 단자부(120)가 전기적으로 접속된 후, 단자부(120) 상에는 유기 산화 방지막(140)이 남아 있기 때문에 단자부(120)의 산화는 남겨진 유기 산화 방지막(140)에 의하여 방지된다.
한편, 기판(100) 및 반도체 칩(200)의 사이에는 접착 부재(250)가 배치될 수 있다. 접착 부재(250)는 반도체 칩(200)을 기판(100)에 부착한다. 또한, 본 실시예에서, 접착 부재(250)는 반도체 칩(200) 및 기판(100)의 사이에 빈 공간이 형성되는 것을 방지하는 역할을 한다. 접착 부재(250)는 접착 물질을 포함하는 비도전성 필름(non conductive film)일 수 있다.
본 실시예에 의하면, 쉽게 산화되는 구리를 포함하는 단자부(120) 상에 유기 물을 포함하는 유기 산화 방지막(140)을 형성할 경우, 단자부(120) 상에 단자부(120)의 산화를 방지하는 니켈층 및/또는 금층(gold layer)을 형성하지 않아도 되기 때문에 플립 칩 패키지의 구조가 보다 단순 해지고, 플립 칩 패키지의 제조 공정수가 감소 되며, 플립 칩 패키지의 제조 원가가 크게 감소 된다.
도 3 내지 도 11들은 본 발명의 일실시예에 의한 플립 칩 패키지의 제조 방법을 도시한 단면도들이다.
도 3은 플립 칩 패키지의 기판을 도시한 단면도이다.
도 3을 참조하면, 플립 칩 패키지를 제조하기 위해서, 기판(100)이 마련된다.
기판(100)은 직육면체 형상을 갖는 기판 몸체(110)를 포함한다. 기판 몸체(110)는 제1 면(111) 및 제1 면(111)과 대향 하는 제2 면(112)을 갖는 인쇄회로기판일 수 있다.
기판 몸체(110)의 제1 면(111) 상에는 단자부(120)가 형성된다. 단자부(120)로서 사용될 수 있는 물질의 예로서는 전기적 특성이 우수한 구리를 들 수 있다.
기판 몸체(110)의 제1 면(111) 상에 단자부(120)가 형성된 후, 제1 면(111) 상에는 단자부(120)를 노출하는 개구(135)를 갖는 솔더 레지스트 패턴(130)이 형성된다.
도 4는 도 3에 도시된 기판의 단자부에 배치된 유기 산화 방지막을 도시한 단면도이다.
도 4를 참조하면, 솔더 레지스트 패턴(130)이 형성된 후, 솔더 레지스트 패 턴(130)의 개구(135)에 의하여 노출된 단자부(120)의 산화를 방지하기 위하여 단자부(120) 상에는 유기 산화 방지막(140)이 형성된다.
도 5 및 도 6들은 도 4에 도시된 단자부를 형성하는 단계를 도시한 단면도들이다.
도 5를 참조하면, 솔더 레지스트 패턴(130) 상에는 패턴 마스크(136)가 배치된다. 패턴 마스크(136)는 솔더 레지스트 패턴(130)의 개구(135)와 대응하는 개구(137)를 갖는다.
솔더 레지스트 패턴(130) 상에 패턴 마스크(136)가 배치된 후, 패턴 마스크(136) 상에는 유동성 유기 산화 방지 물질이 제공된다. 본 실시예에서, 유기 산화 방지 물질은, 예를 들어, 에폭시 계열 수지, 폴리프로필렌 계열 수지 및 폴리에틸렌 계열 수지 등과 같은 고분자 합성 수지일 수 있다.
유동성 유기 산화 방지 물질(141)은 스크래이퍼(scrafer,142) 등에 의하여 패턴 마스크(136)의 개구(137)를 통해 단자부(120) 상에 선택적으로 형성되어 단자부(120) 상에는 유기 산화 방지막(140)이 형성된다.
단자부(120) 상에 선택적으로 형성되는 유기 산화 방지막(140)의 두께는 약 0.1㎛ 내지 약 100㎛일 수 있다. 유기 산화 방지막(140)의 두께가 약 0.1㎛ 이하일 경우, 단자부(120) 상에 유기 산화 방지막(140)이 형성되지 않는 부분이 발생 될 수 있고 이로 인해 단자부(120)의 일부에 산화막이 형성될 수 있다. 한편, 유기 산화 방지막(140)의 두께가 약 100㎛ 이상일 경우, 두꺼운 유기 산화 방지막(140)에 의하여 후술 될 반도체 칩의 범프 및 단자부(120)가 전기적으로 접속되지 않을 수 있다.
비록 본 실시예에서는 도 5 및 도 6에 도시된 바와 같이 패턴 마스크(136)를 사용하여 단자부(120) 상에 유기 산화 방지막(140)을 형성하지만, 이와 다르게 패턴 마스크(136) 없이 유기 산화 방지물(136)을 솔더 레지스트 패턴(130) 상에 직접 제공한 후, 스크레이퍼(142)로 단자부(120) 상에 유기 산화 방지막(140)을 형성하여도 무방하다.
도 7은 본 발명의 다른 실시예에 의한 유기 산화 방지막을 솔더 레지스트 패턴 상에 형성하는 공정을 도시한 단면도이다.
도 7을 참조하면, 유기 산화 방지막을 단자부(120) 상에 형성하기 위하여, 기판(100)을 기판 회전 장치(102)를 이용하여 고속 회전시킨 상태에서 단자부(120)를 노출하는 개구(135)를 갖는 솔더 레지스트 패턴(130) 상에 유동성 유기 산화 방지물을 제공하여 솔더 레지스트 패턴(130) 상에 유기 산화 방지막(140)을 형성한다.
본 실시예에서, 유기 산화 방지막(140)의 두께는, 예를 들어, 0.1㎛ 내지 약 100㎛일 수 있다. 본 실시예에서, 유동성 유기 산화 방지 물질은, 예를 들어, 에폭시 계열 수지, 폴리프로필렌 계열 수지 및 폴리에틸렌 계열 수지 등과 같은 고분자 합성 수지일 수 있다.
기판(100)을 고속 회전시킨 상태에서 유동성 유기 산화 방지물을 솔더 레지스트 패턴(130) 상에 제공하여 형성된 유기 산화 방지막(140)은 특히 높은 평탄도를 갖는 장점을 갖는다.
도 8은 본 발명의 또 다른 실시예에 의한 유기 산화 방지막을 솔더 레지스트 패턴 상에 형성하는 공정을 도시한 단면도이다.
도 8을 참조하면, 유기 산화 방지막을 단자부(120) 상에 형성하기 위하여 유동성 산화 방지 물질(141)이 디스펜서(150)를 통해 단자부(120)를 노출하는 개구(135)를 갖는 솔더 레지스트 패턴(130) 상에 제공되어 솔더 레지스트 패턴(130) 상에는 유기 산화 방지막(140)이 형성된다.
본 실시예에서, 디스펜서(150)에 의하여 제공된 유기 산화 방지 물질(141)에 의하여 형성된 유기 산화 방지막(140)의 두께는, 예를 들어, 0.1㎛ 내지 약 100㎛일 수 있다.
본 실시예에서, 디스펜서(150)에 의하여 솔더 레지스트 패턴(130)으로 분사되는 유동성 유기 산화 방지 물질은, 예를 들어, 에폭시 계열 수지, 폴리프로필렌 계열 수지 및 폴리에틸렌 계열 수지 등과 같은 고분자 합성 수지일 수 있다.
디스펜서(150)를 이용하여 기판(100)의 솔더 레지스트 패턴(130) 상에 분사된 유기 산화 방지물에 의하여 형성된 유기 산화 방지막(140)은 높은 두께 균일성을 갖는 효과를 갖는다.
도 9는 본 발명의 또 다른 실시예에 의한 유기 산화 방지막을 솔더 레지스트 패턴 상에 형성하는 공정을 도시한 단면도이다.
도 9를 참조하면, 단자부(120)를 노출하는 솔더 레지스트 패턴(130)을 갖는 기판(100)은 유동성 산화 방지 물질(141)이 수납된 수납용기(160)에 침지 되고 이로 인해 단자부(120)에는 유동성 산화 방지막(140)이 형성된다.
도 10은 본 발명에 의하여 유기 산화 방지막을 갖는 기판상에 반도체 칩의 범프를 정렬시킨 것을 도시한 단면도이다.
도 10을 참조하면, 도 5 내지 도 9들을 통해 솔더 레지스트 패턴(130)의 개구(135)에 의하여 노출된 단자부(120)를 덮는 유기 산화 방지막(140)이 형성된 후, 기판(100)의 단자부(120) 및 반도체 칩(200)의 본딩 패드(212)의 범프(220)는 상호 정렬 된다.
도 11은 도 10에 도시된 반도체 칩의 범프 및 기판의 단자부를 전기적으로 연결한 것을 도시한 단면도이다.
도 11을 참조하면, 반도체 칩(200)의 범프(220) 및 기판(100)의 단자부(120)가 상호 정렬된 후, 반도체 칩(200)의 범프(220) 및 기판(100)의 단자부(120)는 상호 결합 된다.
반도체 칩(200)의 범프(220) 및 기판(100)의 단자부(120)를 상호 결합하기 위하여 반도체 칩(200) 및 기판(100)에는 열 및/또는 초음파가 제공된다.
구체적으로, 반도체 칩(200)은, 예를 들어, 약 50℃ 내지 약 300℃로 가열되고, 기판(100)은, 예를 들어, 약 20℃ 내지 약 200℃로 가열되며, 기판(100)의 단자부(120) 및 반도체 칩(200)의 범프(220)에는 약 1 Pa 내지 약 500 Pa의 압력이 인가되어 반도체 칩(200)의 범프(220)는 유기 산화 방지막(140)을 관통하여 기판(100)의 단자부(120)와 전기적으로 연결된다.
반도체 칩(200)의 범프(220) 및 기판(100)의 단자부(120)가 전기적으로 연결된 후, 반도체 칩(200) 및 기판(100) 사이의 갭에는 유동성 접착 물질이 제공되고, 유동성 접착 물질은 경화되어 반도체 칩(200) 및 기판(100) 사이에는 접착 부재(250)가 형성된다.
이상에서 상세하게 설명한 바에 의하며, 쉽게 산화되는 구리를 포함하는 단자부의 표면에 유기물을 포함하는 산화 방지막을 형성하여 단자부의 산화를 방지할 뿐만 아니라 쉽게 반도체 칩의 범프를 단자부 상에 결합할 수 있는 장점을 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 플립 칩 패키지를 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 의한 플립 칩 패키지를 도시한 단면도이다.
도 3은 플립 칩 패키지의 기판을 도시한 단면도이다.
도 4는 도 3에 도시된 기판의 단자부에 배치된 유기 산화 방지막을 도시한 단면도이다.
도 5 및 도 6들은 도 4에 도시된 단자부를 형성하는 단계를 도시한 단면도들이다.
도 7은 본 발명의 다른 실시예에 의한 유기 산화 방지막을 솔더 레지스트 패턴 상에 형성하는 공정을 도시한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 의한 유기 산화 방지막을 솔더 레지스트 패턴 상에 형성하는 공정을 도시한 단면도이다.
도 9는 본 발명의 또 다른 실시예에 의한 유기 산화 방지막을 솔더 레지스트 패턴 상에 형성하는 공정을 도시한 단면도이다.
도 10은 본 발명에 의하여 유기 산화 방지막을 갖는 기판상에 반도체 칩의 범프를 정렬시킨 것을 도시한 단면도이다.
도 11은 도 10에 도시된 반도체 칩의 범프 및 기판의 단자부를 전기적으로 연결한 것을 도시한 단면도이다.

Claims (20)

  1. 기판 몸체, 상기 기판 몸체에 배치된 금속 배선의 단자부, 상기 단자부를 노출하는 개구를 갖는 솔더 레지스트 패턴 및 상기 단자부를 덮는 유기 산화 방지막을 포함하는 기판; 및
    상기 유기 산화 방지막을 관통하여 상기 단자부와 전기적으로 접속된 범프를 갖는 반도체 칩을 포함하며,
    상기 유기 산화 방지막은 상기 솔더 레지스트 패턴의 전면적에 걸쳐 배치되어 상기 단자부를 덮는 플립 칩 패키지.
  2. 제1항에 있어서,
    상기 단자부는 구리를 포함하는 것을 특징으로 하는 플립 칩 패키지.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 유기 산화 방지막의 두께는 0.1㎛ 내지 100㎛인 것을 특징으로 하는 플립 칩 패키지.
  6. 제1항에 있어서,
    상기 유기 산화 방지막은 에폭시 계열 수지, 폴리프로필렌 계열 수지 및 폴리에틸렌 계열 수지로 이루어진 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 플립 칩 패키지.
  7. 제1항에 있어서,
    상기 유기 산화 방지막은 열 가소성 수지를 포함하는 것을 특징으로 하는 플립 칩 패키지.
  8. 제1항에 있어서,
    상기 반도체 칩 및 상기 기판 사이에 개재된 접착 부재를 더 포함하는 것을 특징으로 하는 플립 칩 패키지.
  9. 제1항에 있어서,
    상기 범프는 금(Au) 또는 구리를 포함하는 것을 특징으로 하는 플립 칩 패키지.
  10. 단자부를 갖는 기판 몸체 및 상기 단자부를 노출하는 개구를 갖는 솔더 레지스트 패턴을 갖는 기판을 마련하는 단계;
    상기 솔더 레지스터 패턴의 전면적을 덮어 상기 단자부를 덮는 유기 산화 방지막을 형성하는 단계; 및
    상기 단자부와 대응하는 반도체 칩의 범프로 상기 유기 산화 방지막을 관통하여 상기 단자부 및 상기 범프를 전기적으로 연결하는 단계를 포함하는 플립 칩 패키지의 제조 방법.
  11. 제10항에 있어서,
    상기 단자부는 구리를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  12. 제10항에 있어서,
    상기 유기 산화 방지막을 형성하는 단계에서, 상기 유기 산화 방지막은 에폭시 계열 수지, 폴리프로필렌 계열 수지 및 폴리에틸렌 계열 수지로 이루어진 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  13. 삭제
  14. 제10항에 있어서,
    상기 유기 산화 방지막을 형성하는 단계는, 상기 기판을 회전시키는 단계; 및
    회전되는 상기 기판의 상기 솔더 레지스트 패턴 상에 유동성 산화 방지 물질을 제공하는 단계를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  15. 제10항에 있어서,
    상기 유기 산화 방지막을 형성하는 단계는, 상기 솔더 레지스트 패턴 상에 산화 방지 물질을 스프레이 하는 단계를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  16. 제10항에 있어서,
    상기 유기 산화 방지막을 형성하는 단계는, 상기 기판을 산화 방지 물질이 수용된 용기에 침지하는 단계를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  17. 제10항에 있어서,
    상기 유기 산화 방지막을 형성하는 단계에서, 상기 유기 산화 방지막의 두께는 0.1㎛ 내지 100㎛인 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  18. 제10항에 있어서,
    상기 단자부 및 상기 범프를 전기적으로 연결하는 단계에서, 상기 반도체 칩 및 상기 기판 중 어느 하나에 열 및 초음파를 인가하는 단계를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  19. 제10항에 있어서,
    상기 단자부 및 상기 범프를 전기적으로 연결하는 단계에서, 상기 반도체 칩은 50℃ 내지 300℃로 가열되고 상기 기판은 20℃ 내지 200℃로 가열되며, 상기 단자부 및 상기 범프에는 1 Pa 내지 500 Pa의 압력이 인가되는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  20. 제10항에 있어서,
    상기 단자부 및 상기 범프를 전기적으로 연결하는 단계 후, 상기 반도체 칩 및 상기 기판 사이에 상기 반도체 칩 및 상기 기판을 부착하는 접착 부재를 형성하는 단계를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
KR1020070123771A 2007-11-30 2007-11-30 플립 칩 패키지 및 이의 제조 방법 KR100924554B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070123771A KR100924554B1 (ko) 2007-11-30 2007-11-30 플립 칩 패키지 및 이의 제조 방법
US11/965,365 US7859108B2 (en) 2007-11-30 2007-12-27 Flip chip package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123771A KR100924554B1 (ko) 2007-11-30 2007-11-30 플립 칩 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090056564A KR20090056564A (ko) 2009-06-03
KR100924554B1 true KR100924554B1 (ko) 2009-11-02

Family

ID=40674911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123771A KR100924554B1 (ko) 2007-11-30 2007-11-30 플립 칩 패키지 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US7859108B2 (ko)
KR (1) KR100924554B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872711B1 (ko) * 2007-06-29 2008-12-05 주식회사 동부하이텍 칩적층 구조물 및 이의 제조 방법
USRE48422E1 (en) * 2007-09-05 2021-02-02 Research & Business Foundation Sungkyunkwan Univ. Method of making flip chip
KR100874588B1 (ko) * 2007-09-05 2008-12-16 성균관대학교산학협력단 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법
TWI474451B (zh) * 2011-09-15 2015-02-21 Chipmos Technologies Inc 覆晶封裝結構及其形成方法
JP5124693B1 (ja) * 2012-04-24 2013-01-23 有限会社 ナプラ 電子機器
KR20160127226A (ko) * 2015-04-23 2016-11-03 에스케이하이닉스 주식회사 지지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
US9721880B2 (en) * 2015-12-15 2017-08-01 Intel Corporation Integrated circuit package structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323612A (ja) 1999-05-13 2000-11-24 Nippon Circuit Kogyo Kk フリップチップ・ボールグリッドアレイ基板およびその製造法
KR20020036669A (ko) * 2000-11-10 2002-05-16 가나이 쓰토무 반도체 장치의 플립 칩 실장 구조 및 실장 방법
KR20050118706A (ko) * 2003-04-02 2005-12-19 프리스케일 세미컨덕터, 인크. 구리 접속부를 갖는 집적 회로 다이 및 그 제조 방법
KR100685177B1 (ko) * 2006-03-10 2007-02-22 삼성전기주식회사 보드 온 칩 패키지 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1478341A (en) * 1973-06-07 1977-06-29 Hitachi Chemical Co Ltd Printed circuit board and method of making the same
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5920462A (en) * 1998-04-10 1999-07-06 Ford Motor Company Heat spreader mounting pad configurations for laser soldering
KR100673379B1 (ko) 1999-12-22 2007-01-23 삼성전자주식회사 적층 패키지와 그 제조 방법
JP4387548B2 (ja) 2000-03-28 2009-12-16 株式会社東芝 半導体装置及びその製造方法
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
US6930136B2 (en) * 2001-09-28 2005-08-16 National Starch And Chemical Investment Holding Corporation Adhesion promoters containing benzotriazoles
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
US7112524B2 (en) * 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof
KR100535814B1 (ko) 2004-05-31 2005-12-09 삼성전자주식회사 서브워드라인 드라이버의 안정된 부스팅 마진을 얻을 수있는 워드라인 제어신호 발생회로, 워드라인 제어신호발생방법, 및 그것을 구비한 반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323612A (ja) 1999-05-13 2000-11-24 Nippon Circuit Kogyo Kk フリップチップ・ボールグリッドアレイ基板およびその製造法
KR20020036669A (ko) * 2000-11-10 2002-05-16 가나이 쓰토무 반도체 장치의 플립 칩 실장 구조 및 실장 방법
KR20050118706A (ko) * 2003-04-02 2005-12-19 프리스케일 세미컨덕터, 인크. 구리 접속부를 갖는 집적 회로 다이 및 그 제조 방법
KR100685177B1 (ko) * 2006-03-10 2007-02-22 삼성전기주식회사 보드 온 칩 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090056564A (ko) 2009-06-03
US20090140426A1 (en) 2009-06-04
US7859108B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
KR100924554B1 (ko) 플립 칩 패키지 및 이의 제조 방법
JP6476231B2 (ja) 半導体パッケージおよびその製造方法
US8873244B2 (en) Package structure
US8785256B2 (en) Method of manufacturing semiconductor package
KR102196173B1 (ko) 반도체 패키지 및 제조 방법
US9704842B2 (en) Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package
CN103972140B (zh) 封装方法及封装半导体器件
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
TW200839992A (en) Varied solder mask opening diameters within a ball grid array substrate
KR20100136174A (ko) 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법
US20080224276A1 (en) Semiconductor device package
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
US20080217759A1 (en) Chip package substrate and structure thereof
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
CN112352305B (zh) 芯片封装结构及芯片封装方法
KR100817030B1 (ko) 반도체 패키지 및 이의 제조방법
US20100127380A1 (en) Leadframe free leadless array semiconductor packages
KR100533761B1 (ko) 반도체패키지
KR100592866B1 (ko) 반도체 모듈 및 그 제조 방법
US11527472B2 (en) Electronic package, supporting structure and fabrication method thereof
CN111354686B (zh) 电子封装件及其制法暨封装用基板及其制法
KR100456815B1 (ko) 반도체 패키지 및 이것의 반도체 칩 부착방법
JP2005109068A (ja) 半導体装置およびその製造方法
KR100668939B1 (ko) 보드 레벨 반도체 장치 및 그 제조 방법
JP4473668B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee