JP2000323612A - フリップチップ・ボールグリッドアレイ基板およびその製造法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】銅回路パターン上に無電解パラジウムめっき皮
膜を形成したフリップチップボールグリットアレイ基板
及びその製造法。 【解決手段】無電解パラジウムめっき皮膜の膜厚が０．
０１〜１μｍにすることにより、熱履歴による半田濡れ
性の低下や金属表面の酸化劣化が起こらないあるいは起
こっても非常に少なくすることができる。銅回路パター
ン上に無電解パラジウムめっき皮膜を形成するに際し
て、 （１）ソルダーレジストパターンを形成する （２）脱脂，ソフトエッチングの工程を行う （３）プレディップ，触媒付与、無電解パラジウムめっ
きを行う ことにより均一なめっき析出性が可能で、工程管理が容
易である上、工程も短縮でき得られた無電解パラジウム
めっきされたＦ／Ｃ−ＢＧＡは、半田濡れ性もまた防錆
性も優れている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する分野】本発明は、電子機器、電気機器、
コンピューター、通信機器等に用いられる半導体パッケ
ージ基板、特に、フリップチップ・ボールグリッドアレ
イ基板（以下、Ｆ／Ｃ−ＢＧＡ基板と略記する）及びそ
の製造法に関するものである。

【０００２】

【従来の技術】従来のプリント配線板の製造工程におい
ては、後工程で半田接続を行う場合には、銅表面の酸化
防止、並びに、半田濡れ性の確保を目的として、銅表面
へのプリフラックス皮膜の形成を行っている。半導体素
子の高集積化に伴って、半導体パッケージ基板の高密度
化も必要とされてきており、基板の多層化、配線パター
ンの細線化が急速に進んでいる。最近の軽薄短小化され
たプリント配線板の製造工程においては、後工程で金ワ
イヤボンディングを行う場合には、ワイヤボンディング
性の向上のため銅表面に金めっき層の形成を一般に行っ
ている。一方、半田接続を行う場合には、銅表面に金め
っきを、あるいは、銅表面の酸化防止、並びに、半田濡
れ性の確保を目的として有機物皮膜の形成を行ってい
る。しかし、半導体素子の高集積化に伴って、半導体パ
ッケージ基板の高密度化も更に必要とされてきており、
基板の多層化、配線パターンの細線化が急速に進んでい
る。ＢＧＡ基板においては、通常、片面には半導体素子
を銀ペーストなどでダイボンディングした後に、金ワイ
ヤ，アルミワイヤなどでワイヤボンディングを行い、も
う一方の片面には半田ボールを接続した後に、別の基板
への半田実装を行っている。このため、ＢＧＡ基板で
は、ワイヤボンディングに対応するために銅表面に直接
金めっきを、あるいは、銅表面にニッケルめっきを施し
た後に金めっきを行っている。しかし、銅上にニッケル
めっき次いで金めっきを施した場合においても、複数回
の熱履歴を経ることで半田濡れ性が低下するという問題
が発生している。そのため金めっきの膜厚を厚くするこ
とでこの問題は解決されているが、コストの点で好まし
くない。また、ＢＧＡ基板は、微細パターンのため、電
解メッキ法では電解めっき用の導通リード線のスペース
が必要であり、この方法は実施困難になってきている。
導通リード線が不用の無電解めっきの方法も考えられる
が、無電解ニッケル・金めっきでは均一なメッキ金属の
析出が難しいと言う問題もあり、工程の管理においても
大変である。しかし、現在開発されつつある Ｆ／Ｃ−
ＢＧＡ基板においては、ワイヤボンディングを行わない
で、金めっき上に半田ボールを搭載する方法が行われて
いる。しかし、ボンディングを行わないので金めっきは
必要無いが、接続点が非常に微細なため、半田ボールの
接続信頼性の問題があり金めっきが依然として行われて
いる。又、プリフラックス処理も考えられるが、形成さ
れたプリフラックス皮膜は、半導体搭載前の８０〜１５
０℃での加熱処理（ベーキング）により、表面が変色
（銅の酸化変色）すると言う問題が発生する。また、Ｆ
／Ｃ−ＢＧＡ基板がリフロー半田処理等により複数回に
及ぶ加熱処理を受けた場合には、プリフラックス皮膜の
熱による分解、蒸発、変質或いは銅表面の酸化変色等が
起こり、酸化防止，半田濡れ性確保と言ったプリフラッ
クス処理の基本に係る問題が発生する。そのため、プリ
フラックス処理は、まだ接続信頼性の問題が解決されて
おらず、これも行われていない、あるいは行われていて
も僅かである。このように、基板の種類や接続の方法に
より、出来た製品の接続信頼に違いが有り夫々良い方法
を選択しなくてはいけない。

【０００３】

【発明が解決しようとする課題】電子機器の軽薄短小化
の要請に対応するため、プリント配線板は高集積化半導
体などの素子を高密度に実装できるように、配線の細線
化，高密度化、基板の薄型化、フレキシブル基板の使
用、或いは、三次元配線化などの方法で対応してきた。
本発明が解決しようとする課題は、現在開発中のＦ／Ｃ
−ＢＧＡ基板に係る課題である。パターンの細線化，高
密度化に伴い、穴あけ，めっき，パターン形成，ソルダ
ーレジスト塗布などの製造プロセスにおいては、より高
精度の技術が要求されるだけではなく、これらの工程を
経て形成された銅回路パターン、ソルダーレジストパタ
ーンによる１０μｍ単位程度の微細な凹凸パターン形状
へ、簡単な操作の処理を行って、回路パターンの全接続
面での半田接続性、接続信頼性を向上すること或いは長
期間保管しても性能が低下しないことである。

【０００４】

【課題を解決するための手段】本発明は、Ｆ／Ｃ−ＢＧ
Ａの銅回路パターン上に無電解パラジウムめっき皮膜を
施すことにより、熱履歴による半田濡れ性の低下や金属
表面の酸化劣化が起こらないことを確認し、技術を開発
した無電解パラジウムめっきされたＦ／Ｃ−ＢＧＡ基板
とその製造法である。この方法は、無電解ニッケル・金
めっき法に比べて、前面に均一なパラジウムめっき金属
の析出性が可能で、製造工程の管理が容易である上、製
造工程も短縮でき、得られたパラジウムめっきされたＦ
／Ｃ−ＢＧＡは、半田濡れ性もまた防錆性も優れてお
り、長期間保管しても性能が低下しないことが分った。

【０００５】請求項１は、銅回路パターン上に無電解パ
ラジウムめっき皮膜を形成したフリップチップ・ボール
グリッドアレイ（Ｆ／Ｃ−ＢＧＡ）基板及びその製造法
である。

【０００６】請求項２は、無電解パラジウムめっき皮膜
の膜厚が０．０１〜１μｍであることを特徴とする請求
項１に記載のＦ／Ｃ−ＢＧＡ基板の製造法である。

【０００７】請求項３は、銅回路パターン上に無電解パ
ラジウムめっき皮膜を形成するに際して、 （１）ソルダーレジストパターンを形成する （２）脱脂，ソフトエッチングの工程を行う （３）プレディップ，触媒付与、無電解パラジウムめっ
きの工程を行う ことを特徴とする請求項１に記載のＦ／Ｃ−ＢＧＡ基板
の製造法である。

【０００８】

【発明実施の形態】本発明におけるＦ／Ｃ−ＢＧＡ基板
は、半導体素子との接続、並びに、別の基板との接続に
半田を使用する表面実装型のプリント配線板であって、
金線などによる接続を必要としない基板である。

【０００９】本発明の基板としては、両面に５〜４０μ
ｍの銅箔を設けた厚さ０．０５〜１．０ｍｍの銅張積層
板、或いは、それらを積層した多層板である。絶縁材料
としては、エポキシ樹脂，ポリイミド樹脂，ビスマレイ
ミドトリアジン（ＢＴ）樹脂などの熱硬化性樹脂、或い
は、これらの樹脂を、ガラスクロス，ガラス不織布，紙
などの基材に含浸させたものが用いられる。

【０００１０】本発明におけるＦ／Ｃ−ＢＧＡ基板は、
ドリル或いはレーザーによる穴明けの後、めっき，エッ
チングなどにより回路パターンを形成した銅回路基板で
ある。半導体との接合部及び半田接合部の銅面以外は、
ソルダーレジストを塗布して保護膜を形成し、長期間の
使用において、水分や湿度に対して腐食や防錆を行う。
本発明に使用されるソルダーレジストは、一般に用いら
れているソルダーレジスト（例えば、商品名：太陽イン
キ製造（株）ＰＳＲ−４０００）が用いられ、印刷・Ｕ
Ｖ照射・未硬化のレジスト剥離の方法でソルダーレジス
トパターンが回路パターン上に形成され、半田搭載に関
係しないパターンの回路を保護する。こうして作製され
たＦ／Ｃ−ＢＧＡ回路基板は、外形が５〜５０ｍｍ角、
回路パターン幅が、２０〜２００μｍ、半導体と半田接
合部分のパターン幅が５０〜１００μｍ、単位チップ当
りの半田接合用パターンの数も２００〜１５００個程度
を有するというファインパターンを形成している。ま
た、半田接合部分周辺のソルダーレジスト開口部の幅
は、１００〜５００μｍである。

【００１１】本発明で作製された回路基板において、半
導体素子や他の基板との半田接合を行う前に、銅表面の
酸化防止、並びに、半田接合性能の向上を目的として、
脱脂，ソフトエッチングを行い、続いて、プレディッ
プ，触媒付与の工程を経て、無電解パラジウムめっきを
行う。

【００１２】本発明の実施の形態について以下詳述す
る。本発明においては、ソルダーレジストで保護膜を形
成し、露出している銅面に対して均一な厚みのパラジウ
ム面を形成するため、脱脂，ソフトエッチング及びプレ
ディップ，触媒付与の工程を順次実施する。その操作に
ついて具体的に説明する。本発明において、先ず、基板
の銅表面洗浄を行う。その方法は、脱脂続いてソフトエ
ッチングを行う。脱脂の方法は、銅回路表面の油脂等の
汚れを除去するために行う。用いられる薬液は、酸性、
アルカリ性、あるいは中性脱脂剤で、回路面に薬液をス
プレーや浸漬方式等で行う。次に、酸化物を取り除くた
めに、銅面にソフトエッチングを行う。表面の酸化物を
除去すると同時に、銅面の粗化を行うことにより、無電
解パラジウムめっきのめっき接続性を向上させる。ソフ
トエッチングの薬液は、硫酸−過酸化水素や、過硫酸ア
ンモニウム，過硫酸ナトリウム，過硫酸カリウム等過硫
酸塩類等で、その処理条件は、基板の形状により適宜条
件を選択しなくてはいけない。続いて、本発明の無電解
パラジウムメッキを行う。先ず、無電解パラジウムめっ
きをする前に、銅面への均一なパラジウムめっき金属を
析出させるためにプレディップ処理（例えば、石原薬品
社，奥野製薬工業社，上村工業社，アトテックジャパン
社，日本高純度化学社等の製品）を行い、続いて、基板
の銅表面を活性化し且つ均一にパラジウムを析出するた
めに触媒液（例えば、同上社の製品）に漬ける。本発明
は、Ｆ／Ｃ−ＢＧＡに無電解パラジウムめっきをする方
法であるが、細線化された小形の回路パターン故に、電
解パラジウムめっきも考えられるが、電解のリード線が
必要になるとか、めっきされたパラジウムの皮膜の厚み
が製品内或いは製品間で変動し易いと言う問題がある。
本発明は、このような問題を完全に解決するため検討し
た結果、無電解パラジウムめっき法が、めっきされたパ
ラジウムの皮膜の厚みが均一であり、操作も簡単であ
り、コスト的にも優れている技術である。本発明の無電
解パラジウムめっき液は、一般に用いられている、公知
のめっき液（例えば、同上社の製品）が使用可能であ
る。しかし、Ｆ／Ｃ−ＢＧＡの回路パターンが非常に細
かいので、その処理条件は適宜選択しなくてはいけな
い。

【００１３】本発明の銅パターン上に形成する無電解パ
ラジウムめっき皮膜の厚さは、後処理工程（例えば、半
田の濡れ性、密着性、防錆性）に於いて直接影響があ
り、必ず、銅表面に形成された無電解パラジウムめっき
皮膜の厚さは、０．０１〜１μｍの範囲でなくてはいけ
ない。好ましくは、０．１〜０．８μｍである。０．０
１μｍより未満では、銅表面の保護効果、即ち、酸化防
止効果が不十分であり、半田濡れ性が確保されない。ま
た、熱履歴による半田濡れ性の低下も起きやすくなる。
一方、１μｍを超えると、パラジウム皮膜にクラックが
発生しやすくなるという問題があることに加えて、コス
トの面からも好ましくない。

【００１４】

【実施例１】 本発明は、公知方法（例えば、Ｃ．Ｆ．
クームズ編，安達芳夫・島田良乙共訳「プリント回路ハ
ンドブック」（近代科学社））に準じて実施した。実施
例を具体的に説明する。

【００１５】ガラスクロスを基材として、ＢＴ樹脂（三
菱ガス化学株式会社の製品）を含浸の後、銅箔をプレス
成形して作製された両面銅張積層板を用いて、穴開け，
銅めっき，回路パターン形成を行い、銅パターン回路基
板を作成した。続いて，ソルダーレジストパターン形成
を経て、銅表面が露出しているＦ／Ｃ―ＢＧＡ基板を得
た。この基板は、半田接合用パターンの幅が７０〜８０
μｍ、これを取り囲むソルダーレジスト開口部の幅が２
００〜２２０μｍであり、１基板当たり半導体との半田
接合用パターンを５００箇所有している。

【００１６】この Ｆ／Ｃ−ＢＧＡ基板について、アト
テック社の一連の製品を用いて、脱脂，ソフトエッチン
グ、続いて、プレディップ，触媒付与を経た後、無電解
パラジウムめっきを行った。脱脂工程では、酸性脱脂剤
に５分間（４０℃）浸漬した。ソフトエッチング工程
は、ソフトエッチング液（２５℃）に６０秒間浸漬し
た。

【００１７】無電解パラジウムめっきのパラジウムの析
出性、密着性を向上するため、プレディップ工程（室
温、１分），触媒付与工程（３０℃、５分）を行った。

【００１８】続いて、無電解パラジウムめっき（６０
℃、３分）を実施した。めっき後、基板をイオン交換水
にて１分間洗浄し、５０℃の送風乾燥器内で１０分間乾
燥を行った。０．１μｍの厚みの無電解パラジウムめっ
き皮膜が全面均一に形成されていた。

【００１９】尚、プレディップ−触媒付与工程以外の各
工程間においては、イオン交換水による水洗を１分間行
った。得られた銅回路パターン上に無電解パラジウムめ
っき皮膜を形成したＦ／Ｃ―ＢＧＡ基板の半田濡れ性の
評価，長期保管安定性の評価を行った。比較のため、結
果は、

【００２５】に記載した。

【００２０】

【実施例２】実施例１において、無電解パラジウムめっ
き皮膜の厚みを１μｍにした（メッキ条件：６０℃、２
０分）以外は、実施例１と同様に行った。無電解パラジ
ウムめっき皮膜が全面均一に厚く形成されていた。結果
は、

【００２５】に記載した。

【００２１】

【比較例１】実施例１において、脱脂から無電解パラジ
ウムめっきまでの工程を行わず、銅表面のままとした以
外は、実施例１と同様に行った。比較のため、結果は、

【００２５】に記載した。

【００２２】

【比較例２】実施例１において、脱脂から無電解パラジ
ウムめっきまでの工程を行わず、その代わりに、耐熱性
プリフラックス（メック（株）メックシールＣＬ−５８
２４）：０．３μｍを銅の上に形成させて、実施例１と
同様の試験を行った。比較のため、結果は、

【００２５】に記載した。

【００２３】

【比較例３】実施例１において、脱脂からプレディップ
工程、触媒付与工程を行わず、無電解パラジウムめっき
のみを行ってサンプルを作成した。めっき時間を１０分
としたが、パラジウムめっき膜厚は、０．０μｍであっ
た。比較のため、結果は、

【００２５】に記載した。

【００２４】

【比較例４】及び

【比較例５】実施例１の方法で、めっき時間を短く（３
０秒）或いは長く（３０分）した場合のパラジウムめっ
き皮膜の厚みは、各々、０．００５μｍ，１．５μｍで
あった。評価の結果、パラジウムめっき皮膜の厚さが指
定範囲を外れると、半田の濡れ性において好ましくなか
った。特に、比較例４では、パラジウムメッキ面に多数
のピンホールが金属顕微鏡（×２００−×５００倍）で
確認された。また、パラジウムめっき皮膜の厚さが１μ
ｍを超えた資料は半田濡れ性の評価の過程でクラックが
入った。比較のため、結果は、

【００２５】に記載した。

【００２５】

【評価結果】半田濡れ性の評価 めっき直後、及び、恒温恒湿槽（４０℃，９０％ＲＨ）
内で７日間保管後の半田濡れ性の評価を実施した。評価
は、ポストフラックス（ケンコ・エレクトロニクス社：
Ｎｏ．１８３）を塗布後、半田浴浸漬（２２０℃、５
秒）を行い、パターンの半田濡れ率を測定した。 半田濡れ性評価基準 １基板５００箇所のパターンの内、半田が載った割合：
パターンの率（％） ◎ １００％ ○ ９９．８〜８０．０％ △ ７９．８〜６０．０％ × ５９．８％以下結果を

【表１】に示す。

【表１】

【００２６】

【発明の効果】Ｆ／Ｃ−ＢＧＡ基板において、銅による
回路パターン上に無電解パラジウムめっき皮膜を形成す
ることにより、基板保管時の酸化防止、並びに、半田付
け性能の確保が可能となり、プリフラックス皮膜におけ
る熱による分解，蒸発や後工程での脱落，剥離の問題
や、無電解ニッケル・金めっきにおける金属析出性の不
安定性や工程の煩雑さもなく、製造コストも安くなる。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K022 AA02 AA42 BA28 BA31 CA03 DA01 DB29 EA02 5F044 KK09

Claims (3)

【特許請求の範囲】
1. 【請求項１】銅回路パターン上に無電解パラジウムめっ
   き皮膜を形成したフリップチップ・ボールグリッドアレ
   イ基板及びその製造法
2. 【請求項２】無電解パラジウムめっき皮膜の膜厚が０．
   ０１〜１μｍであることを特徴とする請求項１に記載の
   フリップチップ・ボールグリッドアレイ基板の製造法
3. 【請求項３】銅回路パターン上に無電解パラジウムめっ
   き皮膜を形成するに際し、 （１）ソルダーレジストパターンを形成する （２）脱脂，ソフトエッチングの工程を行う （３）プレディップ，触媒付与、無電解パラジウムめっ
   きの工程を行う ことを特徴とする請求項１に記載のフリップチップ・ボ
   ールグリッドアレイ基板の製造法