JP4511011B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4511011B2
JP4511011B2 JP2000329627A JP2000329627A JP4511011B2 JP 4511011 B2 JP4511011 B2 JP 4511011B2 JP 2000329627 A JP2000329627 A JP 2000329627A JP 2000329627 A JP2000329627 A JP 2000329627A JP 4511011 B2 JP4511011 B2 JP 4511011B2
Authority
JP
Japan
Prior art keywords
plating layer
nickel plating
solder
electronic component
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000329627A
Other languages
English (en)
Other versions
JP2002134645A (ja
Inventor
義政 宮本
範征 清水
国紀 横峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000329627A priority Critical patent/JP4511011B2/ja
Publication of JP2002134645A publication Critical patent/JP2002134645A/ja
Application granted granted Critical
Publication of JP4511011B2 publication Critical patent/JP4511011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子等の電子部品を搭載するために用いられる配線基板に関するものである。
【0002】
【従来の技術】
従来、半導体素子等の電子部品を搭載するために用いられる配線基板は、例えばガラス−エポキシ板等から成る絶縁板やエポキシ樹脂等から成る絶縁層を複数層積層して成る絶縁基体の内部および表面に銅箔等から成る配線導体を設けて成る。この配線基板においては、絶縁基体表面の配線導体の一部が半導体素子等の電子部品の電極を接続するための電子部品接続用パッドや外部電気回路基板に接続される外部接続用パッドを形成している。そして、この配線基板は、電子部品接続用パッドに電子部品の電極を半田を介して接合して電子部品を搭載することにより電子装置となり、この電子装置は外部接続用パッドを外部電気回路基板の配線導体に半田を介して接合することにより外部電気回路基板に実装される。
【0003】
なお、このような配線基板においては、配線導体が酸化腐食するのを防止するとともに電子部品接続用パッドや外部接続用パッドと半田との接合を良好とするために、配線導体の露出表面に厚みが0.5〜10μm程度のニッケルめっき層および厚みが0.01〜0.8μm程度の金めっき層が順次被着されている。この場合、ニッケルめっき層上に被着させた金めっき層は、ニッケルめっき層と半田との濡れ性を良好とするためのものであり、ニッケルめっき層と半田との接合時に半田中に拡散吸収されて消滅してしまう。そして、この金めっき層の厚みが0.01μm未満では、ニッケルめっき層と半田との濡れ性が低下する傾向にあり、他方0.8μmを超えると電子部品接続用パッドや外部接続用パッドに半田を接合させたときに半田中に脆弱な金−錫合金が多量に形成されて半田の機械的強度が低下してしまう。したがって、配線導体に半田を接合させる場合、配線導体の表面に被着させたニッケルめっき層上の金めっき層の厚みは通常0.01〜0.8μm程度に設定される。
【0004】
【発明が解決しようとする課題】
しかしながら、この従来の配線基板によると、これに半導体素子等の電子部品を搭載して電子装置となした後、これを外部電気回路基板に実装して半導体素子等の電子部品を長期間にわたり作動させると、半導体素子等の電子部品が作動時に発生する熱等に起因する熱応力が半田と電子部品接続用パッドや外部接続用パッドとの間に繰返し印加されることによりニッケルめっき層と半田との間で剥離が生じ、そのため、搭載する電子部品を外部電気回路に長期間にわたり正常に接続することができないという問題点を有していた。
【0005】
そこで、本発明者は、鋭意研究の結果、金めっき層の厚みが0.01〜0.8μmと薄いことから、ニッケルめっき層上に金めっき層を被着させた後に行われる配線基板の洗浄や乾燥の際にニッケルめっき層を十分に保護することができず、そのためニッケルめっき層の表面に酸化物や水酸化物が形成されるとともにこれが拡散して金めっき層の表面に酸素を含む領域を形成して半田との濡れ性を阻害し、それによりニッケルと半田との接合強度が低下するためであると考え、本発明を完成するに至った。
【0006】
本発明は、かかる上述の問題点に鑑み完成されたものであり、その目的は、ニッケルめっき層と半田との間で剥離が発生することがなく、搭載する電子部品を外部電気回路に長期間にわたり、正常に接続することが可能な配線基板を提供することにある。
【0007】
【課題を解決するための手段】
本発明の配線基板の製造方法は、銅から成る配線導体を有する絶縁基体を準備する工程と、非イオン性界面活性剤を含む無電解ニッケルめっき液に前記配線導体を浸漬することにより、前記配線導体表面にニッケルめっき層を被着させる工程と、無電解金めっき液に前記ニッケルめっき層を浸漬することにより、前記ニッケルめっき層表面に金めっき層を被着させる工程と、前記金めっき層表面を60℃以下の純水で洗浄し、30℃から60℃の純水に浸漬した後、前記金めっき層表面を乾燥させる工程と、を備えたことを特徴とするものである。
【0008】
本発明の配線基板によれば、金めっき層表面の酸素存在領域の深さが3nm以下であることから、半田接合時の半田濡れ性が良好である。したがって、これに電子部品を半田を介して搭載するとともに外部電気回路基板に半田を介して実装した後、電子部品を長期間にわたり作動させたとしても、ニッケルめっき層と半田とは強固に接合されて両者の間に剥離が発生するようなことはない。
【0009】
【発明の実施の形態】
つぎに、本発明を添付の図面に基づき詳細に説明する。図1は、本発明を半導体素子を搭載するための配線基板に適用した場合の実施の形態の一例を示す断面図であり、1は絶縁基体、2は配線導体である。この絶縁基体1と配線導体2とで本発明の配線基板が構成される。
【0010】
絶縁基体1は、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る板状の芯体1aの上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る絶縁層1bをそれぞれ複数層ずつ積層して成り、その上面から下面にかけては銅箔から成る複数の配線導体2が形成されている。
【0011】
絶縁基体1を構成する芯体1aは、厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.2〜1.0mm程度の複数の貫通孔4を有している。そして、その上下面および各貫通孔4の内壁には配線導体2の一部が被着されており、上下面の配線導体2が貫通孔4を介して電気的に接続されている。
【0012】
このような芯体1aは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、芯体1a上下面の配線導体2は、芯体1a用のシートの上下全面に厚みが5〜50μm程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、貫通孔4内壁の配線導体2は、芯体1aに貫通孔4を設けた後に、この貫通孔4内壁に無電解めっきおよび電解めっき法により厚みが5〜50μm程度の銅箔を析出させることにより形成される。
【0013】
さらに、芯体1aは、その貫通孔4の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱5が充填されている。樹脂柱5は、貫通孔4を塞ぐことにより貫通孔4の直上および直下に絶縁層1bを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を貫通孔4内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱5を含む芯体1aの上下面に絶縁層1bが積層されている。
【0014】
芯体1aの上下面に積層された絶縁層1bは、それぞれの厚みが20〜50μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数の貫通孔6を有している。これらの絶縁層1bは、配線導体2を高密度に配線するための絶縁間隔を提供するためのものであり、最表層を除く絶縁層1bにはその表面および貫通孔6内に配線導体2の一部が被着されている。そして、上層の配線導体2と下層の配線導体2とを貫通孔6を介して電気的に接続することにより高密度配線を立体的に形成可能としている。このような絶縁層1bは、厚みが20〜50μm程度の未硬化の熱硬化性樹脂のフィルムを芯体1a上下面に貼着し、これを熱硬化させるとともにレーザー加工により貫通孔6を穿孔し、さらにその上に同様にして次の絶縁層1bを順次積み重ねることによって形成される。なお、各絶縁層1b表面および貫通孔6内に被着された配線導体2は、各絶縁層1bを形成する毎に各絶縁層1bの表面および貫通孔6内に5〜50μm程度の厚みの銅箔を公知のセミアディティブ法やフルアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
【0015】
絶縁基体1の上面から下面にかけて形成された配線導体2は、半導体素子3の各電極を外部電気回路基板に接続するための導電路として機能し、絶縁基体1の上面に露出している部位が半導体素子3の各電極に鉛−錫共晶合金から成る半田7を介して接続される電子部品接続用パッド2aを、絶縁基体1の下面に露出した部位が外部電気回路基板に鉛−錫共晶合金から成る半田8を介して接続される外部接続用パッド2bを形成している。
【0016】
そして、この配線基板においては、電子部品接続用パッド2aに半導体素子3の各電極を半田7を介して接続して半導体素子3を搭載することによって電子装置となり、この電子装置における外部接続用パッド2bを外部電気回路基板の配線導体に半田8を介して接続することにより外部電気回路基板に実装されることとなる。
【0017】
なお、電子部品接続用パッド2aおよび外部接続用パッド2bの表面には、図2に要部拡大断面図で示すように、厚みが0.5〜10μm程度のニッケルめっき層9が被着されており、その上に厚みが0.01〜0.8μm程度の金めっき層10が被着されている。
【0018】
ニッケルめっき層9は、例えばリンを4〜12重量%程度含有する無電解ニッケル−リンめっきから成り、銅から成る配線導体2を保護するとともに半田7・8が接合される接合用下地金属層として機能する。
【0019】
このようなニッケルめっき層9は、先ず、配線導体2が形成された配線基板を界面活性剤と塩酸水溶液から成る温度が25〜50℃の酸性の洗浄液に1〜5分間浸漬して銅から成る配線導体2の表面を清浄とし、次にこれを純水で洗浄した後、塩化パラジウム4.0g/l,水酸化カリウム50.0g/l,エチレンジアミンテトラアセティクアシッド5.0g/lから成る温度が25〜40℃のパラジウム活性液中に1〜5分間程度浸漬して配線導体2の表面にパラジウム触媒を付着させ、次にこれを純水で洗浄した後、硫酸ニッケル40g/l,クエン酸ナトリウム24g/l,酢酸ナトリウム14g/l,次亜リン酸ナトリウム20g/l,塩化アンモニウム5g/lから成る温度が50〜90℃の無電解ニッケルめっき液中に2〜60分間浸漬することによって配線導体2の表面に被着される。
【0020】
なお、ニッケルめっき層9は、その厚みが0.5μm未満では、電子部品接続用パッド2aおよび外部接続用パッド2bを良好に被覆することができずに、配線導体2の表面に酸化や変色をきたして半田7・8との接合が弱いものとなる傾向にあり、他方、10μmを超えると、ニッケルめっき層9の内部応力によりニッケルめっき層9にクラックや剥がれが発生してしまいやすい。したがって、ニッケルめっき層9の厚みは0.5〜10μmの範囲が好ましい。
【0021】
また、ニッケルめっき層9を上述のようにニッケル−リンめっきから形成する場合、ニッケルめっき層9中のリンの含有量が4重量%未満であると、配線導体2にニッケルめっき層9を被着させる際、ニッケルめっきの析出速度が遅くなり、所定の厚みのニッケルめっき層9を得るために長時間を要するので配線基板の生産性が極めて悪くなり、他方、12重量%を超えると、ニッケルめっき層9上に被着させる金めっき層10との反応性が悪くなり、ニッケルめっき層9を金めっき層10で良好に被覆することが困難となる傾向にある。したがって、ニッケルめっき層9中のリンの含有量は、4〜12重量%の範囲が好ましい。
【0022】
さらに、ニッケルめっき層9は、その表面の結晶粒界に沿って形成される溝の深さを0.2μm以下としておくことが好ましい。ニッケルめっき層9表面の結晶粒界に沿って形成される溝の深さが0.2μmを超えると、ニッケルめっき層9上に無電解金めっき層10を被着させる際に、この粒界に沿った部位でニッケルめっき層9中のニッケルが局所的に多量に溶出して腐食が発生しやすい。そのような腐食が発生すると、この部位でのニッケルめっき層9と半田7・8との反応性が阻害されてニッケルめっき層9と半田7・8との接合強度が劣ったものとなる。
【0023】
なお、ニッケルめっき層9表面の結晶粒界に沿って形成される溝の深さを0.2μm以下とするには、例えば、ニッケルめっき液中に非イオン性の界面活性剤を数ppm添加し、析出するニッケルめっき層9とめっき液との界面張力を小さなものとした状態でニッケルめっきをすることにより、溝の深さを0.2μm以下とすることができる。また、ニッケルめっき層9表面の結晶粒界に形成される溝の深さは下地の配線導体2表面の微視的な凹凸のばらつきにも影響を受けるので、そのような微視的凹凸のばらつきがある場合、これを均一とするために配線導体2の表面を例えば100〜200g/lの過硫酸ナトリウムからなる20〜30℃のエッチング液で1〜3分程度エッチングすることが好ましい。
【0024】
また、ニッケルめっき層9上に被着された金めっき層10は、ニッケルめっき層9が酸化腐食するのを防止するとともにニッケルめっき層9と半田7・8との濡れ性を良好なものとする作用をなし、配線導体2表面のニッケルめっき層9上に半田7・8を接合させると、半田7・8中に拡散吸収されて消滅してしまう。
【0025】
このような金めっき層10は、配線導体2の表面にニッケルめっき層9を被着させた後、これを純水で洗浄し、次にこれをシアン化金カリウム5.0g/l,クエン酸カリウム50.0g/l,エチレンジアミンテトラアセティクアシッド5.0g/lから成る温度が50〜90℃の無電解金めっき液中に2〜10分間浸漬することによってニッケルめっき層9の表面に被着され、その後、この配線基板を純水で洗浄した後、乾燥させると本発明の配線基板が完成する。
【0026】
そして、本発明の配線基板では、金めっき層10を被着した後にニッケルめっき層9の表面にニッケルの酸化物や水酸化物が形成されることおよびそれが金めっき層10の表面に拡散することを防止し、それにより金めっき層10表面の酸素存在領域の深さを3nm以下としている。このように、金めっき層10表面の酸素存在領域の深さを3nm以下としたことから、電子部品接続用パッド2aおよび外部接続用パッド2bに半田を接合させる際に半田とニッケルめっき層9とが良好に濡れ、その結果、ニッケルめっき層9と半田7・8とが極めて強固に接合される。そして、本発明の配線基板によれば、電子部品の電極と電子部品接続用パッド2aとを半田7を介して接合して電子部品を搭載するとともに外部接続用パッド2bを半田8を介して外部電気回路基板の配線導体に接合して外部電気回路基板に実装した後、搭載する電子部品3を長期間にわたり作動させたとしても電子部品接続用パッド2aや外部接続用パッド2bと半田7や8とがニッケルめっき層9と半田7・8との間で剥離することがなく、搭載する電子部品3を外部電気回路に長期間にわたり正常に接続することが可能である。
【0027】
なお、金めっき層10表面の酸素存在領域の深さが3nmを超えると、電子部品接続用パッド2aおよび外部接続用パッド2bに半田を接合させる際に半田とニッケルめっき層9とが良好に濡れずに両者の接合が弱いものとなる傾向にある。したがって、金めっき層10表面の酸素存在領域の深さは3nm以下の範囲に特定される。
【0028】
このように、金めっき層表面の酸素存在領域の深さを3nm以下とするには、配線導体2の表面のニッケルめっき層9上に金めっき層10を被着させた後の純水洗浄を60℃以下の温度の純水で行い、最後に30〜60℃の純水に配線基板を1〜2分間浸漬した後、100〜300mm/秒の速度で引き上げて乾燥させればよい。このとき、金めっき層10を被着させた後の純水洗浄の温度が60℃を超えると、ニッケルめっき層9の表面にニッケルの水酸化物が形成されるとともにこれが拡散して金めっき層10の表面に深さが3nmを超える酸素存在領域が形成されてしまいやすい。また最後に配線基板を浸漬する純水の温度が30℃未満では、配線基板を引き上げる際に配線基板に付着した水分が十分に乾燥除去されずに、ニッケルめっき層9に腐食を発生させやすい。したがって、ニッケルめっき層9上に金めっき層10を被着させた後の純水洗浄の温度は60℃以下に特定される。また、配線基板を最後に浸漬する純水の温度は30〜60℃の範囲に特定される。
【0029】
また、金めっき層10表面の酸素存在領域の深さの測定は、例えばESCA(Electron Spectroscopy for Chemical Analysis)等を用いて、アルゴンイオンのスパッタリングによる酸素の検出を金めっき層10の表面から深さ方向に行い、酸素が検出できなくなるまでのスパッタリング時間により算出することができる。
【0030】
かくして、本発明の配線基板によれば、搭載する電子部品を外部電気回路に長期間にわたり正常に接続することができる。
【0031】
なお、本発明は、上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施の形態の一例では、絶縁基体1はガラス織物に熱硬化性樹脂を含浸させた材料および熱硬化性樹脂から形成されていたが、絶縁基体1は、セラミックス材料等の他の絶縁材料から形成されていてもよく、また、配線導体2としては、タングステンやモリブデン・銅・銀等の金属粉末のメタライズ導体等の他の導電材料を使用することができる。
【0032】
【発明の効果】
本発明の配線基板の製造方法によれば、配線基板の電子部品接続用パッドや外部接続用パッドに半田を接合させる際に半田とニッケルめっき層とが良好に濡れ、その結果、ニッケルめっき層と半田とが極めて強固に接合される。したがって、これに電子部品を半田を介して搭載するとともに外部電気回路基板に半田を介して実装した後、電子部品を長期間にわたり作動させたとしても、ニッケルめっき層と半田とは強固に接合されて両者の間に剥離が発生するようなことはなく、搭載する電子部品を長期間にわたり正常に接続することが可能である。
【図面の簡単な説明】
【図1】本発明の配線基板および電子装置の実施形態の一例を示す断面図である。
【図2】図1に示す配線基板および電子装置の要部拡大断面図である。
【符号の説明】
1・・・・・絶縁基体
2・・・・・配線導体
3・・・・・電子部品としての半導体素子
7,8・・・半田
9・・・・・ニッケルめっき層
10・・・・・金めっき層

Claims (1)

  1. 銅から成る配線導体を有する絶縁基体を準備する工程と、
    非イオン性界面活性剤を含む無電解ニッケルめっき液に前記配線導体を浸漬することにより、前記配線導体表面にニッケルめっき層を被着させる工程と、
    無電解金めっき液に前記ニッケルめっき層を浸漬することにより、前記ニッケルめっき層表面に金めっき層を被着させる工程と、
    前記金めっき層表面を60℃以下の純水で洗浄し、30℃から60℃の純水に浸漬した後、前記金めっき層表面を乾燥させる工程と、
    を備えたことを特徴とする配線基板の製造方法。
JP2000329627A 2000-10-27 2000-10-27 配線基板の製造方法 Expired - Fee Related JP4511011B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000329627A JP4511011B2 (ja) 2000-10-27 2000-10-27 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000329627A JP4511011B2 (ja) 2000-10-27 2000-10-27 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002134645A JP2002134645A (ja) 2002-05-10
JP4511011B2 true JP4511011B2 (ja) 2010-07-28

Family

ID=18806270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000329627A Expired - Fee Related JP4511011B2 (ja) 2000-10-27 2000-10-27 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4511011B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5288362B2 (ja) * 2007-01-17 2013-09-11 奥野製薬工業株式会社 多層めっき皮膜及びプリント配線板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH101530A (ja) * 1996-06-18 1998-01-06 Nippon Kayaku Co Ltd 樹脂組成物及びその硬化物
JPH1050751A (ja) * 1996-07-30 1998-02-20 Kyocera Corp ワイヤボンディング細線の接合方法
JPH10144813A (ja) * 1996-11-06 1998-05-29 Sumitomo Kinzoku Electro Device:Kk Icパッケージの電極構造及びその製造方法
JPH11135921A (ja) * 1997-10-28 1999-05-21 Matsushita Electric Works Ltd めっき方法
JP2000059009A (ja) * 1998-08-13 2000-02-25 Nec Corp プリント配線板の製造方法
JP2000169970A (ja) * 1998-12-07 2000-06-20 Yoshinobu Abe 不活性雰囲気めっき方法
JP2000212754A (ja) * 1999-01-22 2000-08-02 Sony Corp めっき方法及びその装置、並びにめっき構造
JP2000277897A (ja) * 1999-03-24 2000-10-06 Hitachi Chem Co Ltd はんだボール接続用端子とその形成方法並びに半導体搭載用基板の製造方法
JP2002115076A (ja) * 2000-10-11 2002-04-19 Hitachi Chem Co Ltd 置換金めっき方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH101530A (ja) * 1996-06-18 1998-01-06 Nippon Kayaku Co Ltd 樹脂組成物及びその硬化物
JPH1050751A (ja) * 1996-07-30 1998-02-20 Kyocera Corp ワイヤボンディング細線の接合方法
JPH10144813A (ja) * 1996-11-06 1998-05-29 Sumitomo Kinzoku Electro Device:Kk Icパッケージの電極構造及びその製造方法
JPH11135921A (ja) * 1997-10-28 1999-05-21 Matsushita Electric Works Ltd めっき方法
JP2000059009A (ja) * 1998-08-13 2000-02-25 Nec Corp プリント配線板の製造方法
JP2000169970A (ja) * 1998-12-07 2000-06-20 Yoshinobu Abe 不活性雰囲気めっき方法
JP2000212754A (ja) * 1999-01-22 2000-08-02 Sony Corp めっき方法及びその装置、並びにめっき構造
JP2000277897A (ja) * 1999-03-24 2000-10-06 Hitachi Chem Co Ltd はんだボール接続用端子とその形成方法並びに半導体搭載用基板の製造方法
JP2002115076A (ja) * 2000-10-11 2002-04-19 Hitachi Chem Co Ltd 置換金めっき方法

Also Published As

Publication number Publication date
JP2002134645A (ja) 2002-05-10

Similar Documents

Publication Publication Date Title
JP4674120B2 (ja) 配線基板およびその製造方法
US7197820B2 (en) Circuit board and its manufacturing method
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
JP3940617B2 (ja) 配線基板およびその製造方法
JP4511011B2 (ja) 配線基板の製造方法
JP2002111187A (ja) 配線基板
JPH04144190A (ja) 配線基板およびその製造方法
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP2007273896A (ja) 配線基板
JP4614528B2 (ja) 配線基板の製造方法
JP2002111180A (ja) 配線基板
JP4562314B2 (ja) 電子装置の実装構造
KR19990039245A (ko) 다중 도금층을 가진 기판의 제조방법
JP4142934B2 (ja) 配線基板の製造方法
JP4238235B2 (ja) 配線基板
JP4132042B2 (ja) 配線基板
JPH05235519A (ja) 配線板の製造法
JP2004165573A (ja) 配線基板の製造方法
JP2002076634A (ja) 配線基板およびこれを用いた電子部品モジュール
JP2002261115A (ja) 電子装置の実装構造
JP2002252305A (ja) 電子装置の実装構造
JP2003133670A (ja) 配線基板およびこれを用いた電子装置
JP2004165325A (ja) 配線基板の製造方法
JP2002252306A (ja) 電子装置の実装構造
JP2004140190A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4511011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees