JP4562314B2 - 電子装置の実装構造 - Google Patents

電子装置の実装構造 Download PDF

Info

Publication number
JP4562314B2
JP4562314B2 JP2001161156A JP2001161156A JP4562314B2 JP 4562314 B2 JP4562314 B2 JP 4562314B2 JP 2001161156 A JP2001161156 A JP 2001161156A JP 2001161156 A JP2001161156 A JP 2001161156A JP 4562314 B2 JP4562314 B2 JP 4562314B2
Authority
JP
Japan
Prior art keywords
nickel
solder
electronic device
layer
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001161156A
Other languages
English (en)
Other versions
JP2002353271A (ja
Inventor
智子 桑原
義政 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001161156A priority Critical patent/JP4562314B2/ja
Publication of JP2002353271A publication Critical patent/JP2002353271A/ja
Application granted granted Critical
Publication of JP4562314B2 publication Critical patent/JP4562314B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、下面にニッケル層で被覆された外部接続用パッドを有する絶縁基体上に半導体素子等の電子部品を搭載して成る電子装置を、上面に銅から成る電子装置接続用パッドを有する外部電気回路基板上に半田を介して実装して成る電子装置の実装構造に関するものである。
【0002】
【従来の技術】
従来、例えばガラス−エポキシ板等から成る絶縁板やエポキシ樹脂等から成る絶縁層を複数層積層して成る絶縁基体の内部および上下面に銅箔等から成る複数の配線導体を設けるとともにこの絶縁基体上に半導体素子等の電子部品を搭載して成る電子装置が知られている。
【0003】
このような電子装置においては、絶縁基体上に導出した配線導体の一部に電子部品の電極がボンディングワイヤや金属バンプを介して電気的に接続されており、絶縁基体の下面に導出した配線導体の一部が外部電気回路基板に半田を介して接続される外部接続用パッドを形成している。さらに、外部接続用パッドには外部電気回路基板との半田を介した接続を容易なものとするために例えば鉛−錫共晶合金等の半田が予め接合されている。
【0004】
なお、このような電子装置において外部接続用パッドに半田を接合するには、外部接続用パッドの露出表面に厚みが0.5〜10μm程度のニッケルめっき層および厚みが0.01〜0.8μm程度の金めっき層を順次被着させておくとともに、その上に半田を溶融させて付着させる方法が採用される。このとき、金めっき層は溶融した半田内に拡散吸収されて消滅し、またニッケルめっき層と半田との間にはニッケル−錫合金層が形成される。
【0005】
そして、この電子装置は外部接続用パッドに接合された半田を外部電気回路基板上に設けた電子装置接続用パッド上に溶融接合させることにより外部電気回路基板に実装される。このとき、例えば外部電気回路基板の電子装置接続用パッドが銅から成る場合には、電子装置接続用パッドに含有される銅が、溶融した半田中に拡散してこれがニッケルめっき層と半田との間のニッケル−錫合金層と反応することによりニッケルめっき層と半田との間に銅−ニッケル−錫合金層が形成されることが知られている。
【0006】
【発明が解決しようとする課題】
しかしながら、この従来の電子装置の実装構造によると、半導体素子等の電子部品が作動時に発生する熱等に起因する熱応力が半田と外部接続用パッドとの間に繰返し印加されるとニッケルめっき層と半田との間で剥離が生じやすく、そのため電子部品を長期間にわたり正常に作動させることができないという問題点を有していた。
【0007】
本発明は、かかる上述の問題点に鑑み完成されたものであり、その目的は、ニッケルめっき層と半田との間で剥離が発生することがなく、電子部品を長期間にわたり、正常に作動させることが可能な電子装置の実装構造を提供することにある。
【0008】
【課題を解決するための手段】
本発明の電子装置の実装構造は、下面にニッケル層で被覆された外部接続用パッドを有する絶縁基体上に電子部品を搭載して成る電子装置を、上面に銅から成る電子装置接続用パッドを有する外部電気回路基板上に、外部接続用パッドと電子装置接続用パッドとを錫を含有する半田を介して接合することにより実装して成る電子装置の実装構造であって、前記半田は、前記外部接続用パッドを被覆する前記ニッケル層に接合されつつ、前記電子装置接続用パッドを構成する前記銅に接合されており、且つ前記銅が前記半田中に拡散されており、ニッケル層と半田との間に銅−ニッケル−錫合金層が形成されているとともに、この銅−ニッケル−錫合金層は、ニッケル層側に半田の側よりもニッケルの含有量が多いニッケル偏析層が形成されていることを特徴とするものである。
【0009】
本発明の電子装置の実装構造によれば、電子装置の外部接続用パッドを被覆するニッケルめっき層と半田との間に形成された銅−ニッケル−錫合金層のうち、ニッケルめっき層側に半田側よりもニッケルの含有量が多いニッケル偏析層が形成されていることから、このニッケルの含有量が多いニッケル偏析層を介してニッケルめっき層と半田とが強固に接合される。
【0010】
【発明の実施の形態】
つぎに、本発明を添付の図面に基づき詳細に説明する。図1は、本発明を半導体素子を搭載した電子装置に適用した場合の実施の形態の一例を示す断面図であり、1は電子装置、2は外部電気回路基板である。この外部電気回路基板2上に電子装置1を半田3を介して実装することにより本発明の電子装置の実装構造が形成される。
【0011】
電子装置1は、主として絶縁基体4とこれに搭載された電子部品5と封止部材6とから構成されている。この例では、電子部品5は例えばLSI等の半導体素子である。また、封止部材6はエポキシ樹脂等の封止樹脂である。
【0012】
絶縁基体4は、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る板状の芯体7の上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る絶縁層8をそれぞれ複数層ずつ積層して成り、その上面から下面にかけては銅箔等から成る複数の配線導体9が形成されている。
【0013】
絶縁基体4を構成する芯体7は、厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.2〜1.0mm程度の複数の貫通孔10を有している。そして、その上下面および各貫通孔10の内壁には配線導体9の一部が被着されており、上下面の配線導体9が貫通孔10を介して電気的に接続されている。
【0014】
このような芯体7は、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、芯体7上下面の配線導体9は、芯体7用のシートの上下全面に厚みが5〜50μm程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、貫通孔10内壁の配線導体9は、芯体7に貫通孔10を設けた後に、この貫通孔10内壁に無電解めっき法および電解めっき法により厚みが5〜50μm程度の銅箔を析出させることにより形成される。
【0015】
さらに、芯体7は、その貫通孔10の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱11が充填されている。樹脂柱11は、貫通孔10を塞ぐことにより貫通孔10の直上および直下に絶縁層8を形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を貫通孔10内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱11を含む芯体7の上下面に絶縁層8が積層されている。
【0016】
芯体7の上下面に積層された絶縁層8は、それぞれの厚みが20〜50μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数の貫通孔12を有している。これらの絶縁層8は、配線導体9を高密度に配線するための絶縁間隔を提供するためのものであり、最表層を除く絶縁層8にはその表面および貫通孔12内に配線導体9の一部が被着されている。そして、上層の配線導体9と下層の配線導体9とを貫通孔12を介して電気的に接続することにより高密度配線を立体的に形成可能としている。なお、最表層の絶縁層8は、ソルダレジスト層である。このような絶縁層8は、厚みが20〜50μm程度の未硬化の熱硬化性樹脂のフィルムを芯体7の上下面に貼着し、これを熱硬化させるとともにレーザ加工により貫通孔12を穿孔し、さらにその上に同様にして次の絶縁層8を順次積み重ねることによって形成される。なお、各絶縁層8表面および貫通孔12内に被着された配線導体9は、各絶縁層8を形成する毎に各絶縁層8の表面および貫通孔12内に5〜50μm程度の厚みの銅箔を公知のセミアディティブ法やサブトラクティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
【0017】
絶縁基体4の上面から下面にかけて形成された配線導体9は、電子部品5の各電極を外部電気回路基板2に接続するための導電路として機能し、絶縁基体4の上面に露出している部位が電子部品5の各電極に鉛−錫合金から成る半田13を介して接続された電子部品接続用パッド14を、絶縁基体4の下面に露出した部位が外部電気回路基板2に鉛−錫合金から成る半田3を介して接続された外部接続用パッド15を形成している。なお、この例では電子部品5の各電極は電子部品接続用パッド14に半田13を介して接続されているが、電子部品5の電極は例えばボンディングワイヤを介して電子部品接続用パッド14に接続されてもよい。その場合、電子部品接続用パッド14は電子部品5が搭載される部位の周囲に配置される。
【0018】
そして、絶縁基体4上面の電子部品接続用パッド14に電子部品5の各電極を半田13を介して接続した後、電子部品5をエポキシ樹脂等から成る封止部材6により封止することにより電子装置1が完成し、この電子装置1の外部接続用パッド15を半田3を介して外部電気回路基板2の電子装置接続用パッド16に接続することによって電子装置1が外部電気回路基板2に実装される。
【0019】
なお、このような電子装置1においては、半田3を介した外部電気回路基板2への実装を容易なものとするために、半田3を外部接続用パッド15に予め取着させておく。そうすることによって電子装置1を外部電気回路基板2に実装する際に半田3の保持や位置合わせなどを容易かつ確実に行なうことができる。
【0020】
外部接続用パッド15に半田3を予め取着させるには、まず、図2(a)に要部拡大断面図で示すように、外部接続用パッド15の表面に0.5〜10μmの厚みのニッケルめっき層17および0.01〜0.8μmの厚みの金めっき層18を被着させるとともに、その上に例えば鉛−錫合金や銀−錫合金等の錫を含有する直径が0.4〜0.7mm程度の球状の半田3を接触させる。次に、これらを例えば窒素ガス雰囲気中で半田3の溶融温度以上の温度に加熱してリフローさせれば、図2(b)に要部拡大断面図で示すように、球状の半田3が一旦溶融した後に固化して半田3が外部接続用パッド15に取着される。なおこのとき、ニッケルめっき層17上の金めっき層18は溶融した半田3中に拡散吸収されて消滅する。また、ニッケルめっき層17と半田3との間には、ニッケルめっき層17中のニッケルと半田3中の錫とが反応して厚みが0.5〜5μm程度のニッケル−錫の合金層19が形成される。
【0021】
なお、ニッケルめっき層17としては、例えばリンを4〜12重量%程度含有する無電解ニッケルめっきが好適に使用される。そして、そのようなニッケルめっき層17用のめっき液としては、例えば硫酸ニッケル40g/l、クエン酸ナトリウム24g/l、酢酸ナトリウム14g/l、次亜リン酸ナトリウム20g/l、塩化アンモニウム5g/lからなる温度が50〜90℃の無電解ニッケルめっきが使用される。また、金めっき層18用のめっき液としては、例えばシアン化金カリウム5g/l、クエン酸カリウム50g/l、エチレンジアミン4酢酸ナトリウム5g/lから成る温度50〜90℃の無電解金めっき液が使用される。
【0022】
なお、ニッケルめっき層17は、外部接続用パッド15が酸化腐蝕するのを防止して外部接続用パッド15と半田3との接合を容易かつ強固なものとするためのものであり、その厚みが0.5μm未満では、外部接続用パッド15を良好に被覆することができずに、外部接続用パッド15の表面に酸化や変色をきたして半田3との接合が弱いものとなる傾向にあり、他方、10μmを超えると、ニッケルめっき層17の内部応力によりニッケルめっき層17にクラックや剥がれが発生しやすくなる。したがって、ニッケルめっき層17の厚みは0.5〜10μmの範囲が好ましい。
【0023】
また、ニッケルめっき層17がリンを含有する無電解ニッケルめっきから成る場合、ニッケルめっき層17中のリンの含有量が4重量%未満であると、外部接続用パッド15にニッケルめっき層17を被着させる際、ニッケルめっきの析出速度が遅くなり所定の厚みのニッケルめっき層17を得るために長時間を要するのでめっきの効率が悪くなり、他方12重量%を超えると、ニッケルめっき層17上に金めっき層18を良好に被着させることが困難となる。従って、ニッケルめっき層17中のリンの含有量は、4〜12重量%の範囲が好ましい。
【0024】
さらに、ニッケルめっき層17上に被着させる金めっき層18は、ニッケルめっき層17と半田3とを良好に接合させるためのものであり、その厚みが0.01μm未満であると、ニッケルめっき層17と半田3との接合が弱いものとなる傾向にあり、他方0.8μmを超えると、半田3中に金が多量に溶け込んでしまい、半田3が脆化し、電子部品5が作動時に発生する熱等による応力によってニッケルめっき層17と半田3との間で剥離が発生しやすくなる。従って、金めっき層18の厚みは0.01〜0.8μmの範囲が好ましい。
【0025】
また、このようなニッケルめっき層17および金めっき層18は、例えば絶縁基体1の電子部品接続用パッド14に電子部品5の電極を接続する前に被着させればよい。そして、それと同時に電子部品接続用パッド14にも同様にニッケルめっき層および金めっき層を被着させてもよい。そうすることで電子部品接続用パッド14が酸化腐蝕するのが有効に防止されるとともに電子部品接続用パッド14と半田13との接合を容易かつ強固なものとすることができる。
【0026】
他方、電子装置1が実装された外部電気回路基板2は、例えば一般的なプリント板であり、ガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る絶縁板20の上面に銅箔から成る複数の電子装置接続用パッド16が形成されて成る。このような外部電気回路基板2は常法によって製作される。
【0027】
そして、電子装置1を外部電気回路基板2に実装するには、電子装置1をその外部接続用パッド15に予め取着させた半田3と電子装置接続用パッド16とが接するようにして外部電気回路基板2上に載置し、これらを例えば窒素ガス雰囲気中で半田3が溶融する温度以上の温度に加熱して半田3を溶融させる方法が採用される。
【0028】
このとき、図3に要部拡大断面図で示すように、電子装置1の外部接続用パッド15を被覆するニッケル層17と半田3との間に厚みが1〜25μm程度の銅−ニッケル−錫合金層21が形成される。この銅−ニッケル−錫合金21は、半田3を溶融させた際に、電子装置接続用パッド16に含有される銅が半田3中に拡散し、その銅がニッケルめっき層17と半田3との間に形成されていたニッケル−錫合金19と反応することによって形成される。
【0029】
そして、本発明の電子装置の実装構造では、外部接続用パッド15上に形成されたニッケルめっき層17と半田3との間に形成された銅−ニッケル−錫合金層21のニッケルめっき層17側に半田3側よりもニッケルの含有量が多いニッケル偏析層21aが形成されている。このように外部接続用パッド15上に形成されたニッケルめっき17と半田3との間に形成された銅−ニッケル−錫合金層21のうち、ニッケルめっき層17の側に半田3側よりもニッケルの含有量が多いニッケル偏析層21aが形成されていることから、このニッケルの含有量が多いニッケル偏析層21aを介して外部接続用パッド15上のニッケルめっき層17と半田3とが強固に接合され、その結果、電子部品5が作動時に発生する熱等による熱応力が繰り返し印加されたとしても、外部接続パッド15と半田3との間に剥離が発生することがなく、電子部品5を長期間にわたり正常かつ安定して作動させることができる。
【0030】
このように、外部接続用パッド15上に被着されたニッケルめっき層17と半田3との間に形成された銅−ニッケル−錫合金層21のニッケルめっき層17側に半田3側よりもニッケルの含有量が多いニッケル偏析層21aを形成するには、ニッケルめっき層17上に半田3を取着させた際にニッケルめっき層17と半田3との間に緻密で均一なニッケル−錫合金層19を形成するとともに半導体装置1を外部電気回路基板2に実装する際に半田3を溶融させる溶融温度を低くするとともに溶融時間を短くすればよい。このように略均一なニッケル−錫合金層19がニッケルめっき層17と半田3との間に形成された電子装置1を外部電気回路基板2に半田3の溶融温度を低くかつ溶融時間を短くして実装すると、外部電気回路基板2の電子装置接続用パッド16から半田3中に拡散した銅がニッケルめっき層17と半田3との間に形成されたニッケル−錫合金層19との間で多量に反応することがなく、したがって、ニッケルめっき層17と半田3との間に形成される銅−ニッケル−錫合金層21のうち、ニッケルめっき層17側に半田3の側よりもニッケルの含有量が多いニッケル偏析層21aを例えば0.05〜2.5μmの厚みに形成することができる。
【0031】
なお、ニッケルめっき層17上に半田3を取着させた際にニッケルめっき層17と半田3との間に緻密で均一なニッケル−錫合金層19を形成するには、例えばニッケルめっき層17表面のニッケル結晶粒界に沿って形成される溝の深さを0.2μm以下とすることが有効である。ニッケルめっき層17表面のニッケル結晶粒界に沿って形成される溝の深さを0.2μm以下とするには、ニッケルめっき17を施す外部接続パッド15をニッケルめっき前に100〜200g/lの過硫酸ナトリウムからなる20〜30℃のエッチング液に1〜3分浸漬しエッチングしたり、あるいはニッケルめっき液中に非イオン性の界面活性剤を数ppm添加し、析出するニッケルめっき層17とめっき液との界面張力を小さなものとした状態でめっきをすること等により溝の深さを0.2μm以下とすることができる。
【0032】
なお、ニッケルめっき層17と半田3との間に形成された銅−ニッケル−錫合金層21のうち、ニッケルめっき層17側に形成されるニッケル偏析層21aは、その厚みが0.05μm未満であると、このニッケル偏析層21aを介して外部接続用パッド15上のニッケルめっき層17と半田3とが強固に接合されない。したがってニッケルめっき層17と半田3との間に形成された銅−ニッケル−錫合金層21のうち、ニッケルめっき層17側に形成されるニッケル偏析層21aは、その厚みが0.05μm以上あることが好ましい。また、ニッケルめっき層17と半田3とを強固に接合させるためには、ニッケル偏析層21a中のニッケルの含有量が15重量%以上であることが好ましい。
【0033】
かくして、本発明の電子装置の実装構造によれば、電子部品5を長期間にわたり正常に作動させることができる。
【0034】
なお、本発明は、上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施の形態の一例では、絶縁基体4はガラス織物に熱硬化性樹脂を含浸させた材料および熱硬化性樹脂から形成されていたが、絶縁基体4は、セラミックス材料等の他の絶縁材料から形成されていてもよく、また、配線導体9としては、タングステンやモリブデン・銅・銀等の金属粉末のメタライズ導体等の他の導電材料を使用することができる。
【0035】
【発明の効果】
本発明の電子装置の実装構造によれば、電子装置の外部接続パッドを被覆するニッケルめっき層と半田との間に形成された銅−ニッケル−錫合金層のうち、ニッケルめっき層側に半田側よりもニッケルの含有量が多いニッケル偏析層が形成されていることから、このニッケルの含有量が多いニッケル偏析層を介してニッケルめっき層と半田とが強固に接合され、その結果、電子部品が作動時に発生する熱等による熱応力が繰り返し印加されたとしても外部接続パッドと半田とが剥離することがなく、電子部品を長期間にわたり正常に作動させることができる。
【図面の簡単な説明】
【図1】本発明の電子装置の実装構造の実施形態の一例を示す断面図である。
【図2】(a)・(b)は、図1に示す電子装置1の外部接続用パッド15に半田3を予め取着させる方法を説明するための要部拡大断面図である。
【図3】図1に示す電子装置の実装構造の要部拡大断面図である。
【符号の説明】
1・・・・・電子装置
2・・・・・外部電気回路基板
3・・・・・半田
4・・・・・絶縁基体
5・・・・・電子部品
15・・・・・外部接続用パッド
17・・・・・ニッケルめっき層
16・・・・・電子装置接続用パッド
21・・・・・銅−ニッケル−錫合金層
21a・・・・ニッケル偏析層

Claims (1)

  1. 下面にニッケル層で被覆された外部接続用パッドを有する絶縁基体上に電子部品を搭載して成る電子装置を、上面に銅から成る電子装置接続用パッドを有する外部電気回路基板上に、前記外部接続用パッドと前記電子装置接続用パッドとを錫を含有する半田を介して接合することにより実装して成る電子装置の実装構造であって、
    前記半田は、前記外部接続用パッドを被覆する前記ニッケル層に接合されつつ、前記電子装置接続用パッドを構成する前記銅に接合されており、且つ前記銅が前記半田中に拡散されており、
    前記ニッケル層と前記半田との間に銅−ニッケル−錫合金層が形成されているとともに、該銅−ニッケル−錫合金層は、前記ニッケル層側に前記半田の側よりもニッケルの含有量が多いニッケル偏析層が形成されていることを特徴とする電子装置の実装構造。
JP2001161156A 2001-05-29 2001-05-29 電子装置の実装構造 Expired - Fee Related JP4562314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001161156A JP4562314B2 (ja) 2001-05-29 2001-05-29 電子装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001161156A JP4562314B2 (ja) 2001-05-29 2001-05-29 電子装置の実装構造

Publications (2)

Publication Number Publication Date
JP2002353271A JP2002353271A (ja) 2002-12-06
JP4562314B2 true JP4562314B2 (ja) 2010-10-13

Family

ID=19004476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001161156A Expired - Fee Related JP4562314B2 (ja) 2001-05-29 2001-05-29 電子装置の実装構造

Country Status (1)

Country Link
JP (1) JP4562314B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154553A (ja) * 1997-07-30 1999-02-26 Denso Corp バンプを有する電子部品及びその実装構造
JPH11307565A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp 半導体装置の電極およびその製造方法ならびに半導体装置
JP2002261115A (ja) * 2001-02-27 2002-09-13 Kyocera Corp 電子装置の実装構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154553A (ja) * 1997-07-30 1999-02-26 Denso Corp バンプを有する電子部品及びその実装構造
JPH11307565A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp 半導体装置の電極およびその製造方法ならびに半導体装置
JP2002261115A (ja) * 2001-02-27 2002-09-13 Kyocera Corp 電子装置の実装構造

Also Published As

Publication number Publication date
JP2002353271A (ja) 2002-12-06

Similar Documents

Publication Publication Date Title
US4993148A (en) Method of manufacturing a circuit board
JP4674120B2 (ja) 配線基板およびその製造方法
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
JP4562314B2 (ja) 電子装置の実装構造
JP2009212160A (ja) 配線基板およびその製造方法
JP2003133474A (ja) 電子装置の実装構造
JP4614528B2 (ja) 配線基板の製造方法
JP4780857B2 (ja) 配線基板の製造方法
JP5311656B2 (ja) 配線基板
JP3252757B2 (ja) ボールグリッドアレイ
JP2002261115A (ja) 電子装置の実装構造
JP2002353368A (ja) 電子装置の実装構造
JP2002252305A (ja) 電子装置の実装構造
JP2004207534A (ja) 配線基板およびこれを用いた電子装置
JP2002353586A (ja) 配線基板およびこれを用いた電子装置
JP2002252307A (ja) 電子装置の実装構造
JP2002252306A (ja) 電子装置の実装構造
JP4511011B2 (ja) 配線基板の製造方法
JPH0590761A (ja) 配線基板の製造方法
JP2003347469A (ja) 電子装置
JP2002353605A (ja) 配線基板およびこれを用いた電子装置およびその実装構造
JP2003133670A (ja) 配線基板およびこれを用いた電子装置
JP2002111187A (ja) 配線基板
JP2004165573A (ja) 配線基板の製造方法
JP2004055958A (ja) ピン付き配線基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4562314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees