JP4614528B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4614528B2 JP4614528B2 JP2000362225A JP2000362225A JP4614528B2 JP 4614528 B2 JP4614528 B2 JP 4614528B2 JP 2000362225 A JP2000362225 A JP 2000362225A JP 2000362225 A JP2000362225 A JP 2000362225A JP 4614528 B2 JP4614528 B2 JP 4614528B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- nickel plating
- nickel
- solder
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子等の電子部品を搭載するために用いられる配線基板およびこの配線基板上に半導体素子等の電子部品を搭載して成る電子装置に関するものである。
【０００２】
【従来の技術】
従来、半導体素子等の電子部品を搭載するために用いられる配線基板は、例えばガラス−エポキシ板等から成る絶縁板やエポキシ樹脂等から成る絶縁層を複数層積層して成る絶縁基体の内部および表面に銅箔等から成る配線導体を設けて成る。この配線基板においては、絶縁基体表面の配線導体の一部が半導体素子等の電子部品の電極を接続するための電子部品接続用パッドや外部電気回路基板に接続される外部接続用パッドとして供され、これらの電子部品接続用パッドや外部接続用パッドには電子部品や外部電気回路基板との接合を容易なものとするために例えば鉛−錫共晶合金等の錫を含有する半田が予め接合される場合がある。
【０００３】
なお、このような配線基板において電子部品接続用パッドや外部接続用パッドに半田を接合するには、配線導体の露出表面に厚みが0.5〜10μｍ程度のニッケルめっき層および厚みが0.01〜0.8μｍ程度の金めっき層を順次被着させておくとともに、その上に半田を溶融させて付着させる方法が採用される。このとき、金めっき層は溶融した半田内に拡散吸収されて消滅し、またニッケルめっき層と半田との間には厚みの不均一なニッケル−錫合金層が形成される。
【０００４】
そして、この配線基板は、電子部品接続用パッドに電子部品の電極を半田を介して接続して電子部品を搭載することにより電子装置となり、この電子装置は外部接続用パッドを外部電気回路基板の配線導体に半田を介して接続することにより外部電気回路基板に実装される。
【０００５】
【発明が解決しようとする課題】
しかしながら、この従来の配線基板によると、これに半導体素子等の電子部品を搭載して電子装置となした後、これを外部電気回路基板に実装して半導体素子等の電子部品を長期間にわたり作動させると、半導体素子等の電子部品が作動時に発生する熱等に起因する熱応力が半田と電子部品接続用パッドや外部接続用パッドとの間に繰返し印加されることによりニッケルめっき層と半田との間で剥離が生じ、そのため、搭載する電子部品を外部電気回路に長期間にわたり正常に接続することができないという問題点を有していた。
【０００６】
そこで、本発明者は、鋭意研究の結果、ニッケルめっき層と半田との間にニッケル−錫合金層が実質的に殆ど形成されていないニッケル−錫合金の非形成部が特にニッケルめっき層表面の結晶粒界に沿って数多く存在し、このようなニッケル−錫合金の非形成部からニッケルめっき層と半田との剥離が発生しやすいということを見出し、本発明を完成するに至った。
【０００７】
本発明は、かかる上述の問題点に鑑み完成されたものであり、その目的は、ニッケルめっき層と半田との間で剥離が発生することがなく、搭載する電子部品を外部電気回路に長期間にわたり、正常に接続することが可能な配線基板および電子装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の配線基板の製造方法は、銅から成る配線導体を有する絶縁基体を準備する工程と、非イオン性界面活性剤を含む無電解ニッケルめっき液に前記配線導体を浸漬することにより、前記配線導体上に、表面に、結晶粒界に沿って形成される溝が形成されたニッケルめっき層を被着させる工程と、前記ニッケルめっき層上に錫を含有する半田を溶融させて付着させることにより、ニッケル‐錫合金層を形成する工程と、を備えたことを特徴とするものである。
【０００９】
また、本発明の電子装置の製造方法は、配線基板の製造方法により作製された配線基板に電子部品を搭載させる工程を備えたことを特徴とするものである。
【００１２】
【発明の実施の形態】
つぎに、本発明を添付の図面に基づき詳細に説明する。図１は、本発明を半導体素子を搭載するための配線基板およびこれに半導体素子を搭載した電子装置に適用した場合の実施の形態の一例を示す断面図であり、１は絶縁基体、２は配線導体である。この絶縁基体１と配線導体２とで本発明の配線基板が構成され、これに半導体素子３を搭載することにより本発明の電子装置が形成される。
【００１３】
絶縁基体１は、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る板状の芯体１ａの上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る絶縁層１ｂをそれぞれ複数層ずつ積層して成り、その上面から下面にかけては銅箔から成る複数の配線導体２が形成されている。
【００１４】
絶縁基体１を構成する芯体１ａは、厚みが0.3〜1.5ｍｍ程度であり、その上面から下面にかけて直径が0.2〜1.0ｍｍ程度の複数の貫通孔４を有している。そして、その上下面および各貫通孔４の内壁には配線導体２の一部が被着されており、上下面の配線導体２が貫通孔４を介して電気的に接続されている。
【００１５】
このような芯体１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、芯体１ａ上下面の配線導体２は、芯体１ａ用のシートの上下全面に厚みが５〜50μｍ程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、貫通孔４内壁の配線導体２は、芯体１ａに貫通孔４を設けた後に、この貫通孔４内壁に無電解めっき法および電解めっき法により厚みが５〜50μｍ程度の銅箔を析出させることにより形成される。
【００１６】
さらに、芯体１ａは、その貫通孔４の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱５が充填されている。樹脂柱５は、貫通孔４を塞ぐことにより貫通孔４の直上および直下に絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を貫通孔４内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱５を含む芯体１ａの上下面に絶縁層１ｂが積層されている。
【００１７】
芯体１ａの上下面に積層された絶縁層１ｂは、それぞれの厚みが20〜60μｍ程度であり、各層の上面から下面にかけて直径が30〜100μｍ程度の複数の貫通孔６を有している。これらの絶縁層１ｂは、配線導体２を高密度に配線するための絶縁間隔を提供するためのものであり、最表層を除く絶縁層１ｂにはその表面および貫通孔６内に配線導体２の一部が被着されている。そして、上層の配線導体２と下層の配線導体２とを貫通孔６を介して電気的に接続することにより高密度配線を立体的に形成可能としている。このような絶縁層１ｂは、厚みが20〜60μｍ程度の未硬化の熱硬化性樹脂のフィルムを芯体１ａ上下面に貼着し、これを熱硬化させるとともにレーザー加工により貫通孔６を穿孔し、さらにその上に同様にして次の絶縁層１ｂを順次積み重ねることによって形成される。なお、各絶縁層１ｂ表面および貫通孔６内に被着された配線導体２は、各絶縁層１ｂを形成する毎に各絶縁層１ｂの表面および貫通孔６内に５〜50μｍ程度の厚みの銅箔を公知のセミアディティブ法やフルアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
【００１８】
絶縁基体１の上面から下面にかけて形成された配線導体２は、半導体素子３の各電極を外部電気回路基板に接続するための導電路として機能し、絶縁基体１の上面に露出している部位が半導体素子３の各電極に鉛−錫共晶合金から成る半田７を介して接続される電子部品接続用パッド２ａを、絶縁基体１の下面に露出した部位が外部電気回路基板に鉛−錫共晶合金から成る半田８を介して接続される外部接続用パッド２ｂを形成している。
【００１９】
そして、この配線基板においては、電子部品接続用パッド２ａに半導体素子３の各電極を半田７を介して接続して半導体素子３を搭載することによって電子装置となり、この電子装置における外部接続用パッド２ｂを外部電気回路基板の配線導体に半田８を介して接続することにより本発明の電子装置が外部電気回路基板に実装されることとなる。
【００２０】
さらに、本発明の配線基板および電子装置においては、半田７は半導体素子３を搭載する前に電子部品接続用パッド２ａに予め接合されており、半田８は外部電気回路基板に実装する前に外部接続用パッド２ｂに予め接合されている。それにより、電子部品接続用パット２ａと半導体素子３の電極との接続および外部接続用パッド２ｂと外部電気回路基板の配線導体との接続の作業性が極めて良好なものとなっている。
【００２１】
なお、電子部品接続用パッド２ａおよび外部接続用パッド２ｂの表面には、図２に要部拡大断面図で示すように、厚みが0.5〜10μｍ程度のニッケルめっき層９が被着されており、その上に厚みが0.05〜５μｍ程度のニッケル−錫合金層10を介して半田７・８が接合されている。
【００２２】
このように電子部品接続用パッド２ａおよび外部接続用パッド２ｂに半田７・８を接合させるには、配線導体２の露出表面に例えばリンを４〜12重量％程度含有する無電解ニッケルめっき層９を0.5〜10μｍの厚みに被着させるとともに、このニッケルめっき層９上に厚みが0.01〜0.8μｍの無電解金めっき層を被着させておき、その上に半田を溶融させて付着させる方法が採用される。このとき、ニッケルめっき層９上の無電解金めっき層は半田中に拡散吸収されて消滅し、また、ニッケルめっき層９中のニッケルと半田７・８中の錫とが反応してニッケルめっき層９と半田７・８との間にニッケル−錫の合金層10が形成される。
【００２３】
この場合、無電解ニッケルめっき層９用の無電解めっき液としては、硫酸ニッケル40ｇ／ｌ，クエン酸ナトリウム24ｇ／ｌ，酢酸ナトリウム14ｇ／ｌ，次亜リン酸ナトリウム20ｇ／ｌ，塩化アンモニウム５ｇ／ｌから成り、温度が50〜90℃の無電解ニッケルめっき液を用いればよく、無電解金めっき層用の無電解金めっき液としては、シアン化金カリウム5.0ｇ／ｌ，クエン酸カリウム50.0ｇ／ｌ，エチレンジアミンテトラアセティクアシッド5.0ｇ／ｌから成り、温度が50〜90℃の無電解金めっき液を用いればよい。
【００２４】
なお、ニッケルめっき層９は、その厚みが0.5μｍ未満では、電子部品接続用パッド２ａおよび外部接続用パッド２ｂを良好に被覆することができずに、配線導体２の表面に酸化や変色をきたして半田７・８との接合が弱いものとなる傾向にあり、他方、10μｍを超えると、ニッケルめっき層９の内部応力によりニッケルめっき層９にクラックや剥がれが発生してしまいやすい。したがって、ニッケルめっき層９の厚みは0.5〜10μｍの範囲が好ましい。
【００２５】
また、ニッケルめっき層９中のリンの含有量が４重量％未満であると、ニッケルめっきの析出速度が遅くなり、所定の厚みのニッケルめっき層９を得るために長時間を要するので配線基板の生産性が極めて悪くなり、他方、12重量％を超えると、ニッケルめっき層９上に被着させる金めっき層との反応性が悪くなり、ニッケルめっき層９を金めっき層で良好に被覆することが困難となる傾向にある。したがって、ニッケルめっき層９中のリンの含有量は、４〜12重量％の範囲が好ましい。
【００２６】
さらに、ニッケルめっき層９は、その表面の結晶粒界に沿って形成される溝の深さを0.2μｍ以下としておくことが好ましい。ニッケルめっき層９表面の結晶粒界に沿って形成される溝の深さが0.2μｍを超えると、ニッケルめっき層９上に無電解金めっき層を被着させる際に、この粒界に沿った部位でニッケルめっき層９中のニッケルが局所的に多量に溶出して腐食が発生しやすい。そのような腐食が発生すると、電子部品接続用パッド２ａおよび外部接続用パッド２ｂに半田７・８を接合させた際に、この部位でのニッケルめっき層９と半田７・８との反応性が阻害されてニッケル−錫合金層10が実質的に殆ど形成されないニッケル−錫合金の非形成部が広い面積で形成されてこのニッケル−錫合金の非形成部から剥離が発生しやすくなり、その結果、ニッケルめっき層９と半田７・８との接合強度が劣ったものとなる。なお、ニッケルめっき層９表面の結晶粒界に沿って形成される溝の深さを0.2μｍ以下とするには、たとえばニッケルめっき液中に非イオン性の界面活性剤を数ｐｐｍ添加し、析出するニッケルめっき層９とめっき液との界面張力を小さなものとした状態でめっきをすることにより、溝の深さを0.2μｍ以下とすることができる。
【００２７】
また、ニッケルめっき層９と半田７・８との間に形成されたニッケル−錫の合金層10は、その厚みを0.05〜５μｍ程度としている。そして、ニッケルめっき層９と半田７・８との間の90％以上の面積に形成されており、そのことが重要である。ニッケルめっき層９と半田７・８との間の90％以上の面積に厚みが0.05〜５μｍのニッケル−錫合金層10が形成されていることから、半導体素子３を搭載した後、これを外部電気回路基板に実装して半導体素子３を長期間にわたり作動させたとしても、半導体素子３が作動時に発生する熱等による応力によってニッケルめっき層９と半田７・８との間で剥離が発生するようなことはない。
【００２８】
なお、ニッケルめっき層９と半田７・８との間の90％以上の面積に形成されるニッケル−錫合金層10の厚みが0.05μｍ未満では、ニッケルめっき層９とニッケル−錫合金層10との密着が悪く、両者の間から剥離が生じることがあり、他方、５μｍを超えると、強度的に脆くて弱いニッケル−錫合金層10の厚みが厚いため、ニッケル−錫合金層10から剥離が生じることがある。したがって、ニッケルめっき層９と半田７・８との間の90％以上の面積に形成されるニッケル−錫合金層10の厚みは0.05〜５μｍの範囲に特定される。
【００２９】
さらに、ニッケルめっき層９と半田７・８との間に形成される厚みが0.05〜５μｍのニッケル−錫合金層10の形成面積がニッケルめっき層９と半田７・８との間の面積の90％未満であると、ニッケルめっき層９と半田７・８との間に厚みが0.05〜５μｍのニッケル−錫合金層が形成されていない領域からニッケルめっき層９と半田７・８との間に剥離が発生しやすいものとなる。したがって、ニッケルめっき層９と半田７・８との間に形成される厚みが0.05〜５μｍのニッケル−錫合金層10の形成面積はニッケルめっき層９と半田７・８との間の面積の90％以上に特定される。
【００３０】
このように、ニッケルめっき層９と半田７・８との間の90％以上の面積に厚みが0.05〜５μｍのニッケル−錫合金層10を形成するには、上述のようにニッケルめっき層９表面の結晶粒界に沿って形成される溝の深さを0.2μｍ以下とする等してニッケルめっき層９の結晶粒界に沿った腐食の発生をなくすとともに、このニッケルめっき層９上に半田を溶融させる時間および温度を適宜調整すればよい。
【００３１】
かくして、本発明の配線基板および電子装置によれば、搭載する電子部品を外部電気回路に長期間にわたり正常に接続することができる。
【００３２】
なお、本発明は、上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施の形態の一例では、絶縁基体１はガラス織物に熱硬化性樹脂を含浸させた材料および熱硬化性樹脂から形成されていたが、絶縁基体１は、セラミックス材料等の他の絶縁材料から形成されていてもよく、また、配線導体２としては、タングステンやモリブデン・銅・銀等の金属粉末のメタライズ導体等の他の導電材料を使用することができる。
【００３３】
【発明の効果】
本発明の配線基板の製造方法および電子装置の製造方法によれば、外部電気回路基板に実装して電子部品を長期間にわたり作動させたとしても、ニッケルめっき層と半田との間に剥離が発生するようなことはなく、したがって、搭載する電子部品を長期間にわたり正常に接続することが可能である配線基板及び電子装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の配線基板および電子装置の実施形態の一例を示す断面図である。
【図２】図１に示す配線基板および電子装置の要部拡大断面図である。
【符号の説明】
１・・・・・絶縁基体
２・・・・・配線導体
３・・・・・電子部品としての半導体素子
７，８・・・半田
９・・・・・ニッケルめっき層
10・・・・・ニッケル−錫合金層
【発明の属する技術分野】
本発明は、半導体素子等の電子部品を搭載するために用いられる配線基板およびこの配線基板上に半導体素子等の電子部品を搭載して成る電子装置に関するものである。
【０００２】
【従来の技術】
従来、半導体素子等の電子部品を搭載するために用いられる配線基板は、例えばガラス−エポキシ板等から成る絶縁板やエポキシ樹脂等から成る絶縁層を複数層積層して成る絶縁基体の内部および表面に銅箔等から成る配線導体を設けて成る。この配線基板においては、絶縁基体表面の配線導体の一部が半導体素子等の電子部品の電極を接続するための電子部品接続用パッドや外部電気回路基板に接続される外部接続用パッドとして供され、これらの電子部品接続用パッドや外部接続用パッドには電子部品や外部電気回路基板との接合を容易なものとするために例えば鉛−錫共晶合金等の錫を含有する半田が予め接合される場合がある。
【０００３】
なお、このような配線基板において電子部品接続用パッドや外部接続用パッドに半田を接合するには、配線導体の露出表面に厚みが0.5〜10μｍ程度のニッケルめっき層および厚みが0.01〜0.8μｍ程度の金めっき層を順次被着させておくとともに、その上に半田を溶融させて付着させる方法が採用される。このとき、金めっき層は溶融した半田内に拡散吸収されて消滅し、またニッケルめっき層と半田との間には厚みの不均一なニッケル−錫合金層が形成される。
【０００４】
そして、この配線基板は、電子部品接続用パッドに電子部品の電極を半田を介して接続して電子部品を搭載することにより電子装置となり、この電子装置は外部接続用パッドを外部電気回路基板の配線導体に半田を介して接続することにより外部電気回路基板に実装される。
【０００５】
【発明が解決しようとする課題】
しかしながら、この従来の配線基板によると、これに半導体素子等の電子部品を搭載して電子装置となした後、これを外部電気回路基板に実装して半導体素子等の電子部品を長期間にわたり作動させると、半導体素子等の電子部品が作動時に発生する熱等に起因する熱応力が半田と電子部品接続用パッドや外部接続用パッドとの間に繰返し印加されることによりニッケルめっき層と半田との間で剥離が生じ、そのため、搭載する電子部品を外部電気回路に長期間にわたり正常に接続することができないという問題点を有していた。
【０００６】
そこで、本発明者は、鋭意研究の結果、ニッケルめっき層と半田との間にニッケル−錫合金層が実質的に殆ど形成されていないニッケル−錫合金の非形成部が特にニッケルめっき層表面の結晶粒界に沿って数多く存在し、このようなニッケル−錫合金の非形成部からニッケルめっき層と半田との剥離が発生しやすいということを見出し、本発明を完成するに至った。
【０００７】
本発明は、かかる上述の問題点に鑑み完成されたものであり、その目的は、ニッケルめっき層と半田との間で剥離が発生することがなく、搭載する電子部品を外部電気回路に長期間にわたり、正常に接続することが可能な配線基板および電子装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の配線基板の製造方法は、銅から成る配線導体を有する絶縁基体を準備する工程と、非イオン性界面活性剤を含む無電解ニッケルめっき液に前記配線導体を浸漬することにより、前記配線導体上に、表面に、結晶粒界に沿って形成される溝が形成されたニッケルめっき層を被着させる工程と、前記ニッケルめっき層上に錫を含有する半田を溶融させて付着させることにより、ニッケル‐錫合金層を形成する工程と、を備えたことを特徴とするものである。
【０００９】
また、本発明の電子装置の製造方法は、配線基板の製造方法により作製された配線基板に電子部品を搭載させる工程を備えたことを特徴とするものである。
【００１２】
【発明の実施の形態】
つぎに、本発明を添付の図面に基づき詳細に説明する。図１は、本発明を半導体素子を搭載するための配線基板およびこれに半導体素子を搭載した電子装置に適用した場合の実施の形態の一例を示す断面図であり、１は絶縁基体、２は配線導体である。この絶縁基体１と配線導体２とで本発明の配線基板が構成され、これに半導体素子３を搭載することにより本発明の電子装置が形成される。
【００１３】
絶縁基体１は、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る板状の芯体１ａの上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る絶縁層１ｂをそれぞれ複数層ずつ積層して成り、その上面から下面にかけては銅箔から成る複数の配線導体２が形成されている。
【００１４】
絶縁基体１を構成する芯体１ａは、厚みが0.3〜1.5ｍｍ程度であり、その上面から下面にかけて直径が0.2〜1.0ｍｍ程度の複数の貫通孔４を有している。そして、その上下面および各貫通孔４の内壁には配線導体２の一部が被着されており、上下面の配線導体２が貫通孔４を介して電気的に接続されている。
【００１５】
このような芯体１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、芯体１ａ上下面の配線導体２は、芯体１ａ用のシートの上下全面に厚みが５〜50μｍ程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、貫通孔４内壁の配線導体２は、芯体１ａに貫通孔４を設けた後に、この貫通孔４内壁に無電解めっき法および電解めっき法により厚みが５〜50μｍ程度の銅箔を析出させることにより形成される。
【００１６】
さらに、芯体１ａは、その貫通孔４の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱５が充填されている。樹脂柱５は、貫通孔４を塞ぐことにより貫通孔４の直上および直下に絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を貫通孔４内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱５を含む芯体１ａの上下面に絶縁層１ｂが積層されている。
【００１７】
芯体１ａの上下面に積層された絶縁層１ｂは、それぞれの厚みが20〜60μｍ程度であり、各層の上面から下面にかけて直径が30〜100μｍ程度の複数の貫通孔６を有している。これらの絶縁層１ｂは、配線導体２を高密度に配線するための絶縁間隔を提供するためのものであり、最表層を除く絶縁層１ｂにはその表面および貫通孔６内に配線導体２の一部が被着されている。そして、上層の配線導体２と下層の配線導体２とを貫通孔６を介して電気的に接続することにより高密度配線を立体的に形成可能としている。このような絶縁層１ｂは、厚みが20〜60μｍ程度の未硬化の熱硬化性樹脂のフィルムを芯体１ａ上下面に貼着し、これを熱硬化させるとともにレーザー加工により貫通孔６を穿孔し、さらにその上に同様にして次の絶縁層１ｂを順次積み重ねることによって形成される。なお、各絶縁層１ｂ表面および貫通孔６内に被着された配線導体２は、各絶縁層１ｂを形成する毎に各絶縁層１ｂの表面および貫通孔６内に５〜50μｍ程度の厚みの銅箔を公知のセミアディティブ法やフルアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
【００１８】
絶縁基体１の上面から下面にかけて形成された配線導体２は、半導体素子３の各電極を外部電気回路基板に接続するための導電路として機能し、絶縁基体１の上面に露出している部位が半導体素子３の各電極に鉛−錫共晶合金から成る半田７を介して接続される電子部品接続用パッド２ａを、絶縁基体１の下面に露出した部位が外部電気回路基板に鉛−錫共晶合金から成る半田８を介して接続される外部接続用パッド２ｂを形成している。
【００１９】
そして、この配線基板においては、電子部品接続用パッド２ａに半導体素子３の各電極を半田７を介して接続して半導体素子３を搭載することによって電子装置となり、この電子装置における外部接続用パッド２ｂを外部電気回路基板の配線導体に半田８を介して接続することにより本発明の電子装置が外部電気回路基板に実装されることとなる。
【００２０】
さらに、本発明の配線基板および電子装置においては、半田７は半導体素子３を搭載する前に電子部品接続用パッド２ａに予め接合されており、半田８は外部電気回路基板に実装する前に外部接続用パッド２ｂに予め接合されている。それにより、電子部品接続用パット２ａと半導体素子３の電極との接続および外部接続用パッド２ｂと外部電気回路基板の配線導体との接続の作業性が極めて良好なものとなっている。
【００２１】
なお、電子部品接続用パッド２ａおよび外部接続用パッド２ｂの表面には、図２に要部拡大断面図で示すように、厚みが0.5〜10μｍ程度のニッケルめっき層９が被着されており、その上に厚みが0.05〜５μｍ程度のニッケル−錫合金層10を介して半田７・８が接合されている。
【００２２】
このように電子部品接続用パッド２ａおよび外部接続用パッド２ｂに半田７・８を接合させるには、配線導体２の露出表面に例えばリンを４〜12重量％程度含有する無電解ニッケルめっき層９を0.5〜10μｍの厚みに被着させるとともに、このニッケルめっき層９上に厚みが0.01〜0.8μｍの無電解金めっき層を被着させておき、その上に半田を溶融させて付着させる方法が採用される。このとき、ニッケルめっき層９上の無電解金めっき層は半田中に拡散吸収されて消滅し、また、ニッケルめっき層９中のニッケルと半田７・８中の錫とが反応してニッケルめっき層９と半田７・８との間にニッケル−錫の合金層10が形成される。
【００２３】
この場合、無電解ニッケルめっき層９用の無電解めっき液としては、硫酸ニッケル40ｇ／ｌ，クエン酸ナトリウム24ｇ／ｌ，酢酸ナトリウム14ｇ／ｌ，次亜リン酸ナトリウム20ｇ／ｌ，塩化アンモニウム５ｇ／ｌから成り、温度が50〜90℃の無電解ニッケルめっき液を用いればよく、無電解金めっき層用の無電解金めっき液としては、シアン化金カリウム5.0ｇ／ｌ，クエン酸カリウム50.0ｇ／ｌ，エチレンジアミンテトラアセティクアシッド5.0ｇ／ｌから成り、温度が50〜90℃の無電解金めっき液を用いればよい。
【００２４】
なお、ニッケルめっき層９は、その厚みが0.5μｍ未満では、電子部品接続用パッド２ａおよび外部接続用パッド２ｂを良好に被覆することができずに、配線導体２の表面に酸化や変色をきたして半田７・８との接合が弱いものとなる傾向にあり、他方、10μｍを超えると、ニッケルめっき層９の内部応力によりニッケルめっき層９にクラックや剥がれが発生してしまいやすい。したがって、ニッケルめっき層９の厚みは0.5〜10μｍの範囲が好ましい。
【００２５】
また、ニッケルめっき層９中のリンの含有量が４重量％未満であると、ニッケルめっきの析出速度が遅くなり、所定の厚みのニッケルめっき層９を得るために長時間を要するので配線基板の生産性が極めて悪くなり、他方、12重量％を超えると、ニッケルめっき層９上に被着させる金めっき層との反応性が悪くなり、ニッケルめっき層９を金めっき層で良好に被覆することが困難となる傾向にある。したがって、ニッケルめっき層９中のリンの含有量は、４〜12重量％の範囲が好ましい。
【００２６】
さらに、ニッケルめっき層９は、その表面の結晶粒界に沿って形成される溝の深さを0.2μｍ以下としておくことが好ましい。ニッケルめっき層９表面の結晶粒界に沿って形成される溝の深さが0.2μｍを超えると、ニッケルめっき層９上に無電解金めっき層を被着させる際に、この粒界に沿った部位でニッケルめっき層９中のニッケルが局所的に多量に溶出して腐食が発生しやすい。そのような腐食が発生すると、電子部品接続用パッド２ａおよび外部接続用パッド２ｂに半田７・８を接合させた際に、この部位でのニッケルめっき層９と半田７・８との反応性が阻害されてニッケル−錫合金層10が実質的に殆ど形成されないニッケル−錫合金の非形成部が広い面積で形成されてこのニッケル−錫合金の非形成部から剥離が発生しやすくなり、その結果、ニッケルめっき層９と半田７・８との接合強度が劣ったものとなる。なお、ニッケルめっき層９表面の結晶粒界に沿って形成される溝の深さを0.2μｍ以下とするには、たとえばニッケルめっき液中に非イオン性の界面活性剤を数ｐｐｍ添加し、析出するニッケルめっき層９とめっき液との界面張力を小さなものとした状態でめっきをすることにより、溝の深さを0.2μｍ以下とすることができる。
【００２７】
また、ニッケルめっき層９と半田７・８との間に形成されたニッケル−錫の合金層10は、その厚みを0.05〜５μｍ程度としている。そして、ニッケルめっき層９と半田７・８との間の90％以上の面積に形成されており、そのことが重要である。ニッケルめっき層９と半田７・８との間の90％以上の面積に厚みが0.05〜５μｍのニッケル−錫合金層10が形成されていることから、半導体素子３を搭載した後、これを外部電気回路基板に実装して半導体素子３を長期間にわたり作動させたとしても、半導体素子３が作動時に発生する熱等による応力によってニッケルめっき層９と半田７・８との間で剥離が発生するようなことはない。
【００２８】
なお、ニッケルめっき層９と半田７・８との間の90％以上の面積に形成されるニッケル−錫合金層10の厚みが0.05μｍ未満では、ニッケルめっき層９とニッケル−錫合金層10との密着が悪く、両者の間から剥離が生じることがあり、他方、５μｍを超えると、強度的に脆くて弱いニッケル−錫合金層10の厚みが厚いため、ニッケル−錫合金層10から剥離が生じることがある。したがって、ニッケルめっき層９と半田７・８との間の90％以上の面積に形成されるニッケル−錫合金層10の厚みは0.05〜５μｍの範囲に特定される。
【００２９】
さらに、ニッケルめっき層９と半田７・８との間に形成される厚みが0.05〜５μｍのニッケル−錫合金層10の形成面積がニッケルめっき層９と半田７・８との間の面積の90％未満であると、ニッケルめっき層９と半田７・８との間に厚みが0.05〜５μｍのニッケル−錫合金層が形成されていない領域からニッケルめっき層９と半田７・８との間に剥離が発生しやすいものとなる。したがって、ニッケルめっき層９と半田７・８との間に形成される厚みが0.05〜５μｍのニッケル−錫合金層10の形成面積はニッケルめっき層９と半田７・８との間の面積の90％以上に特定される。
【００３０】
このように、ニッケルめっき層９と半田７・８との間の90％以上の面積に厚みが0.05〜５μｍのニッケル−錫合金層10を形成するには、上述のようにニッケルめっき層９表面の結晶粒界に沿って形成される溝の深さを0.2μｍ以下とする等してニッケルめっき層９の結晶粒界に沿った腐食の発生をなくすとともに、このニッケルめっき層９上に半田を溶融させる時間および温度を適宜調整すればよい。
【００３１】
かくして、本発明の配線基板および電子装置によれば、搭載する電子部品を外部電気回路に長期間にわたり正常に接続することができる。
【００３２】
なお、本発明は、上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施の形態の一例では、絶縁基体１はガラス織物に熱硬化性樹脂を含浸させた材料および熱硬化性樹脂から形成されていたが、絶縁基体１は、セラミックス材料等の他の絶縁材料から形成されていてもよく、また、配線導体２としては、タングステンやモリブデン・銅・銀等の金属粉末のメタライズ導体等の他の導電材料を使用することができる。
【００３３】
【発明の効果】
本発明の配線基板の製造方法および電子装置の製造方法によれば、外部電気回路基板に実装して電子部品を長期間にわたり作動させたとしても、ニッケルめっき層と半田との間に剥離が発生するようなことはなく、したがって、搭載する電子部品を長期間にわたり正常に接続することが可能である配線基板及び電子装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の配線基板および電子装置の実施形態の一例を示す断面図である。
【図２】図１に示す配線基板および電子装置の要部拡大断面図である。
【符号の説明】
１・・・・・絶縁基体
２・・・・・配線導体
３・・・・・電子部品としての半導体素子
７，８・・・半田
９・・・・・ニッケルめっき層
10・・・・・ニッケル−錫合金層
Claims (2)
- 銅から成る配線導体を有する絶縁基体を準備する工程と、
非イオン性界面活性剤を含む無電解ニッケルめっき液に前記配線導体を浸漬することにより、前記配線導体上に、表面に、結晶粒界に沿って形成される溝が形成されたニッケルめっき層を被着させる工程と、
前記ニッケルめっき層上に錫を含有する半田を溶融させて付着させることにより、ニッケル‐錫合金層を形成する工程と、
を備えたことを特徴とする配線基板の製造方法。 - 請求項１記載の配線基板の製造方法により作製された配線基板に電子部品を搭載させる工程を備えたことを特徴とする電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362225A JP4614528B2 (ja) | 2000-11-29 | 2000-11-29 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362225A JP4614528B2 (ja) | 2000-11-29 | 2000-11-29 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164463A JP2002164463A (ja) | 2002-06-07 |
| JP4614528B2 true JP4614528B2 (ja) | 2011-01-19 |
Family
ID=18833540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000362225A Expired - Fee Related JP4614528B2 (ja) | 2000-11-29 | 2000-11-29 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4614528B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5545964B2 (ja) * | 2010-02-22 | 2014-07-09 | 株式会社小松製作所 | 熱電発電モジュール |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307565A (ja) * | 1998-04-24 | 1999-11-05 | Mitsubishi Electric Corp | 半導体装置の電極およびその製造方法ならびに半導体装置 |
| JP2001060760A (ja) * | 1999-06-18 | 2001-03-06 | Mitsubishi Electric Corp | 回路電極およびその形成方法 |
-
2000
- 2000-11-29 JP JP2000362225A patent/JP4614528B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307565A (ja) * | 1998-04-24 | 1999-11-05 | Mitsubishi Electric Corp | 半導体装置の電極およびその製造方法ならびに半導体装置 |
| JP2001060760A (ja) * | 1999-06-18 | 2001-03-06 | Mitsubishi Electric Corp | 回路電極およびその形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002164463A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993148A (en) | Method of manufacturing a circuit board | |
| JP4674120B2 (ja) | 配線基板およびその製造方法 | |
| JP3826731B2 (ja) | 多層プリント配線基板及び多層プリント配線基板の製造方法 | |
| JP4614528B2 (ja) | 配線基板の製造方法 | |
| JP2003133474A (ja) | 電子装置の実装構造 | |
| JP4562314B2 (ja) | 電子装置の実装構造 | |
| JPH0730244A (ja) | バンプ電極、及び該バンプ電極の形成方法 | |
| JP2002111187A (ja) | 配線基板 | |
| JP2002261115A (ja) | 電子装置の実装構造 | |
| JP2002252305A (ja) | 電子装置の実装構造 | |
| JP2002353586A (ja) | 配線基板およびこれを用いた電子装置 | |
| JPH04221881A (ja) | プリント配線板の製造方法 | |
| JP3252757B2 (ja) | ボールグリッドアレイ | |
| JP2003133670A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP4511011B2 (ja) | 配線基板の製造方法 | |
| JP2002252306A (ja) | 電子装置の実装構造 | |
| JP2002252307A (ja) | 電子装置の実装構造 | |
| JP2002353605A (ja) | 配線基板およびこれを用いた電子装置およびその実装構造 | |
| JP2002111186A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP2002353368A (ja) | 電子装置の実装構造 | |
| JPH0590761A (ja) | 配線基板の製造方法 | |
| JP2004207534A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP2002111180A (ja) | 配線基板 | |
| JP2003347469A (ja) | 電子装置 | |
| CN110634752A (zh) | 印刷电路板、包括该印刷电路板的封装基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101019 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4614528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |