JP2008028069A - 外部接合電極付き基板およびその製造方法 - Google Patents

外部接合電極付き基板およびその製造方法 Download PDF

Info

Publication number
JP2008028069A
JP2008028069A JP2006197825A JP2006197825A JP2008028069A JP 2008028069 A JP2008028069 A JP 2008028069A JP 2006197825 A JP2006197825 A JP 2006197825A JP 2006197825 A JP2006197825 A JP 2006197825A JP 2008028069 A JP2008028069 A JP 2008028069A
Authority
JP
Japan
Prior art keywords
gold
nickel
film
substrate
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006197825A
Other languages
English (en)
Inventor
Setsuo Ando
節夫 安藤
Noriyoshi Hirao
則好 平尾
Fumitake Taniguchi
文丈 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2006197825A priority Critical patent/JP2008028069A/ja
Publication of JP2008028069A publication Critical patent/JP2008028069A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 安価にてはんだ接合信頼性と良好な金ワイヤボンディング性を兼ね備えた接合電極およびその製造方法を使用して製造される低コストで信頼性に優れた基板を提供することを目的とする。
【解決手段】 セラミック又はフェライトからなる基材1と、該基材に形成した外部接続電極部3と、該外部接続電極部の表面上に形成したニッケルあるいはニッケル合金を主体とする金属膜よりなる下地層5と、該下地層の表面上に形成したパラジウムあるいはパラジウム合金よりなる中間層6と、該中間層の表面上に形成した金あるいは金合金よりなる表面被覆層7とを備えてなる外部接合電極付き基板。
【選択図】図1

Description

本発明は電子部品を搭載する基板に設けられる接合電極およびその製造方法に関し、例えばセラミック又はフェライト材料で形成された基体の表面に露出して接合電極が形成された基板と、その接合電極の製造方法に関する。
携帯電子機器の小型化に伴い、半導体パッケージは高密度実装可能なBall Grid Array(BGA)タイプが普及しつつある。半導体チップは金ワイヤボンディングによりパッケージ基板と接続され、パッケージ基板ははんだ接合によりマザーボードと接続される。
金ワイヤボンディングやはんだ接続信頼性確保のために、基材の表面に形成された導電体の電極上には例えば、特開2003-183843号記載のリン系ニッケルめっきおよび金めっきを施している。また特開平10-135607号ではボロン系ニッケルめっきを併用した2層ニッケルおよび金めっき技術が提案されている。これらの技術によるとはんだ接合時には最表面の金膜で濡れ性を確保するとともに、ニッケル膜ではんだとの合金層を形成し良好な接合強度が得られる。またニッケル膜は基材電極の導電体がはんだに侵食されるのを防止するバリヤ的な役目も有するとされる。
一方、金ワイヤボンディングに関しては例えば金膜厚は0.3μm以上が好ましいとされる(千野ほか:MES2000,11,299(2000):以下文献1とする)。その理由としてワイヤボンディング時の熱処理によりニッケルが金膜中を拡散して最表面に偏析し、ワイヤボンディングの金属間接合を阻害するため、ニッケルの拡散経路を遮断するには金膜の厚膜化が有効としている。そのため最表面へのニッケル偏析防止には0.3μm以上の金膜厚が必要という。またニッケル拡散は表面層の金めっき時に発生したピンホールを介して起こることが示唆されており、ニッケル層と金層の界面腐食による強度低下が示唆されている(渡辺:表面技術,vol53,No1,22(2002):以下文献2とする)。
特開2003-183843号 特開平10-135607号
前記従来技術においては基材電極上にいずれもニッケルめっきおよび金めっきの2層からなる。この構成ではニッケル膜上に密着性の良好な金めっき膜の形成が必須である。そのために置換型金めっき液を用いるのが一般的である。すなわち金めっき液中で被めっき表面のニッケル膜を溶解することで電子を取り出し、その電子を金イオンの還元に利用する。この置換反応によりニッケル膜上に密着性の良好な金膜が析出するが、ニッケルの溶出箇所と金の析出箇所が異なるため置換金めっき膜はピンホールが発生しやすい。そのためピンホールを介してニッケルが表面に偏析しやすく、結果としてワイヤボンディング性が低下するという問題があった。また置換金めっき反応はニッケル表面が金で覆われるにしたがって反応速度が低下し、実用上0.1μm程度しか析出しない。そこで金ワイヤボンディングに必要な0.3μmの金を得るには、さらに自己触媒型金めっき液を用いた2段金めっきが必要であり、コスト高になるという問題があった。また、厚付け金めっきで金膜を0.3μm程度に厚付けし見かけ上ピンホールが消失したとしても、ピンホールが封孔されるまでの金めっき中にニッケル溶出によるニッケル膜と金膜との界面腐食が進行し、はんだ接続信頼性に悪影響を与えるという問題があった。
本発明はこのような問題点に鑑みなされたものであって、安価にてはんだ接合信頼性と良好な金ワイヤボンディング性を兼ね備えた接合電極およびその製造方法を使用して製造される低コストで信頼性に優れた基板を提供することを目的とする。
ニッケル膜上の金膜が置換反応ゆえにピンホールが多数発生する点に着眼し、ニッケル上に置換反応を利用しないで密着性に優れためっき膜を形成する方法を得るべく鋭意研究したところ、ニッケル膜上に還元型パラジウムめっき膜が密着性よく析出し、さらにパラジウムめっき膜上の金は置換型の1段金めっきでも良好な金ワイヤボンディング性が得られるという知見を得た。
本発明は斯かる知見に基づきなされたものであって、本願第一の発明は、セラミック又はフェライトからなる基材と、該基材に形成した外部接続電極部と、該外部接続電極部の表面上に形成したニッケルあるいはニッケル合金を主体とする金属膜よりなる下地層と、該下地層の表面上に形成したパラジウムあるいはパラジウム合金よりなる中間層と、該中間層の表面上に形成した金あるいは金合金よりなる表面被覆層とを備えてなることを特徴とする外部接合電極付き基板である。
外部接続電極部は銀あるいは銀合金であることが好ましい。基材はセラミック又はフェライトからなりその製造には焼成過程があるが、不活性化雰囲気(窒素等)ではなく大気中で焼成できればコスト的なメリットが大きい。大気中で焼成しても酸化しない金属として銀あるいは銀合金であることが好ましい。
下地層の膜厚は2〜15μmであることが好ましい。はんだ接続した場合、はんだと下地層のニッケルはNi-Sn合金を形成するため下地層が2μmより薄いと下地層は消失しNi-Sn合金と外部接続電極部とが接する。電極部を形成する銀がNi-Sn合金を経てはんだ中に拡散するはんだ喰われと呼ばれる現象が生じる。銀が拡散した後の電極部にはボイドが形成されやすくボイドは電気伝導性を低下させるため好ましくない。一方、15μmより厚い場合、はんだ喰われを防止するには厚すぎて特別な効果がなく無駄になる。Ni-Sn合金は融点温度が高いため当該合金自体ははんだに拡散し難い。したがってNi-Sn合金が形成されてもなお下地層を残すことのできる十分な厚さの下地層を形成することが重要である。下地層は外部接続電極部と金属結合により強力に接合するため2〜15μmと厚い膜であるにも拘わらず膜応力の増大による剥離の問題は無い。
中間層の膜厚は0.05〜1.0μmであることが好ましい。0.05μmより薄いと表面被覆層の置換金めっき反応で中間層が消失する可能性がある。一方、1.0μmより厚いと特別な効果が得られず無駄となる。
表面被覆層の膜厚は0.03〜0.2μmであることが好ましい。はんだ接続した場合、表面被覆層が0.03μmより薄いと十分なはんだ濡れ性が確保できない。一方、0.2μmより厚いとはんだ濡れ性に特別な効果はなく無駄になる。前述の従来技術の膜厚(0.3μm)より薄く限定できるのは、中間層のPdにもはんだ濡れ性が多少あるためである。
本願第二の発明は、基材に形成した外部接続電極部の表面上にニッケルあるいはニッケル合金を主体とする金属膜よりなる下地層を形成し、
該下地層の表面上に還元型パラジウムめっきによりパラジウムあるいはパラジウム合金よりなる中間層と形成し、
該中間層の表面上に置換型金めっきにより金あるいは金合金を主体とする表面被覆層を形成することを特徴とする外部接合電極付き基板の製造方法である。
還元型めっき液および置換型めっき液は市販されているめっき液を使用することができ、限定されるものではない。また、めっき条件は各市販めっき液の取扱い条件に準じることができる。
下地層、中間層および表面被覆層を無電解めっき法により形成することが好ましい。無電解めっき法は化学反応によりめっき析出が進行するので、電気的に孤立した電極部にめっきを付与できるといったメリットがある。一方、電解めっき法用いるには電極部に給電するためのめっき引出し配線の形成が必須になり、高密度配線形成に不利になるだけでなく、引出し配線自身がアンテナの役割をするので高周波で使用する場合、ノイズの原因となる。
本発明に係る外部接合電極付き基板の製造方法は、基材表面に接合電極が形成された被めっき物に対し、下地層として無電解ニッケルめっきを施し、続いて中間層として無電解パラジウムめっきを施し、最後に表面層として置換型金めっき皮膜を形成することを特徴としている。無電解ニッケルめっきはリン系またはボロン系の少なくとも1種類を用いることができる。
下地層のニッケル膜上に中間層としてパラジウムめっきを施すが、パラジウムめっき液は還元型めっき液を用いても密着性に優れている。すなわちニッケルとパラジウムの電位差が約1.24Vと非常に小さいので、パラジウムめっき中にニッケル溶出がほとんど発生しないため、文献2にあるような界面腐食による密着性低下が起こりにくいことを特徴としている。したがってめっき膜中にピンホールが発生しやすい置換型めっきで密着性を確保する必要がなく、ピンホールの少ない還元型パラジウムめっきを施すことができる。これによりニッケルの表面層への拡散を抑制することが可能となった。
また、金ワイヤを用いた良好なボンディング性を確保するには、接合電極側も同種金属であるほうが金属結合はより強固となる。したがって基材の接合電極最表面は金であることが望ましく、パラジウム膜表面に金めっき膜を形成することを特徴としている。さらに金膜厚は文献1のようにニッケルの拡散を防止する必要がないので金薄膜化が可能となり、低コストな製造方法であることも特徴としている。
本発明によれば、基材の表面に形成された導電体の電極形成部上に表面被覆層を備えた電極でかつ前記電極形成部の表面上にニッケルあるいはニッケル合金を主体とする金属膜よりなる下地層が形成され、該下地層の表面上に還元型パラジウムめっきによって形成されるパラジウムあるいはパラジウム合金よりなるピンホールの少ない中間層ならびに該中間層の表面上に置換型金めっきによって形成される金あるいは金合金よりなる界面腐食のない前記表面被覆層を形成することで、金ワイヤボンディング性およびはんだボール又ははんだペーストを使ったはんだ接合信頼性に優れた基板を提供できる。
次に、本発明の実施の形態を図面を参照しながら下記に述べる。なお以下、実施例により本発明を詳細に説明するが、それら実施例により本発明が限定されるものではない。
本発明の基板およびそれに電子部品を搭載した電子部品モジュールはセラミック(又はフェライト)シート作製工程、シートへの導体印刷工程、シート積層工程、焼成工程、電極めっき工程、部品搭載工程を経て製造することができる。図1は本発明に係る基板の製造方法により製造される基板の一形態を模式的に示した断面図である。同図のパッケージ基板は、セラミック又はフェライトからなる基材1の内層には銀あるいは銀合金からなる内部配線2が形成されており、これと銀あるいは銀合金からなり基材1の表面に一部が露出して形成される外部接続電極部3(露出面200μm×250μm)とが導電接続されるように構成される。基材1の表面は絶縁層4であり、絶縁層4表面より窪んだ位置に外部接続電極部3の露出面は形成される。そして外部接続電極部3の露出面には下地層としてニッケルあるいはニッケル合金皮膜5が被着され、該下地層の表面には中間層としてパラジウムあるいはパラジウム合金皮膜6が被着されている。さらに該中間層の表面には表面被覆層として金皮膜7が被着されている。最表面の金皮膜7と絶縁層4の表面はほぼ同一面上に形成される。
次に該基板の電極10の製造方法について説明する。まず所定の成形および焼成処理を経て形成された配線2、外部接続電極部3および絶縁層4を含むフェライト基材1を作製した。次に外部接続電極部3の表面に無電解めっき法による皮膜の形成を行なうために、次のめっき前処理を施した。
(前処理)
前記フェライト基材を40℃に加温した脱脂液(商品名:Z-200、ワールドメタル社製)に1分間浸漬した。そして3段水洗槽を用いた洗浄後、10%硫酸水溶液に室温で1分浸漬した。そして3段水洗槽で洗浄後、外部接続電極部3表面の活性化のために、活性化液(商品名:PB-300、荏原ユージライト社製)に室温で1分間浸漬した。そして3段水洗槽で洗浄した。
[実施例1]
前記前処理を施したフェライト基材を、無電解ニッケル−リンめっき液(商品名:エニパックLV、荏原ユージライト社製)に90℃で浸漬し、約2μmのニッケル−リン皮膜を形成した。そして3段水洗槽で洗浄後、還元型無電解パラジウムめっき液(商品名:パレットII、小島化学薬品社製)に70℃で浸漬し、約0.05μmのパラジウム皮膜を形成した。直ちに3段水洗槽で洗浄後、置換型無電解金めっき液(商品名:NCゴールドMP、小島化学薬品社製)に75℃で浸漬し、約0.03μmの金皮膜を形成した。最表面層が置換型金めっき膜であるにも拘わらずニッケルの金めっき表面層への偏析は認められなかった。また、何れの界面においても界面腐食は認められなかった。そして温風乾燥後、金ワイヤボンディング評価およびはんだボールシェア試験をおこなった。金ワイヤボンディング装置は、新川社製(UTC-100)を使用し、φ27μm金線11を用いてステージ温度170℃で超音波振動によりボンディングした。またボンディング後の引張り試験機はレスカ社製(PRT-1000)を使用し、引張り速度0.5mm/secで測定した(図2参照)。一方ボールシェア試験は、電極10に対応する位置に共晶はんだボール12を搭載後225℃でリフローし接続した。そしてボンドテスタ13にてはんだボール12の端部に接合面と平行にせん断応力を印加して破断し、はんだボール破断部分を実体顕微鏡にて観察して破断モードを確認した(図3参照)。
[実施例2]
実施例1と同様のフェライト基材1を用いて、実施例1と同様の手順で外部接続電極部3の表面にニッケル−リン皮膜を約8μm、パラジウム皮膜を約1.0μmそして金皮膜を約0.1μm形成した。ニッケルの金めっき表面層への偏析は認められなかった。また、何れの界面においても界面腐食は認められなかった。そして実施例1と同様の手順で金ワイヤボンディング試験およびボールシェア試験を実施した。
[実施例3]
実施例1と同様のフェライト基材1を用いて、実施例1と同様の手順で外部接続電極部3の表面にニッケル−リン皮膜を約15μm、パラジウム皮膜を約0.4μmそして金皮膜を約0.2μm形成した。ニッケルの金めっき表面層への偏析は認められなかった。また、何れの界面においても界面腐食は認められなかった。そして実施例1と同様の手順で金ワイヤボンディング試験およびボールシェア試験を実施した。
[比較例1]
前記前処理を施したフェライト基材1を、無電解ニッケル−リンめっき液(商品名:エニパックLV、荏原ユージライト社製)に90℃で浸漬し、約2μmの皮膜を形成した。そして3段水洗槽で洗浄後、置換型無電解金めっき液(商品名:スーパーメックス#250、エヌ・イー・ケムキャット社製)に70℃で浸漬し、約0.03μmの皮膜を形成した。局部電池反応によるニッケルの金めっき表面層への偏析が認められた。金めっきを行っている間にニッケル溶出によるニッケル膜と金膜との界面腐食が進行した。そして温風乾燥後金ワイヤボンディング評価およびはんだボールシェア試験をおこなった。金ワイヤボンディング装置は、新川社製(UTC-100)を使用し、27μm金線を用いてステージ温度170℃でボンディングした。またボンディング後の引張り試験機はレスカ社製(PRT-1000)を使用し、引張り速度0.5mm/secで測定した。一方ボールシェア試験は、電極10に対応する位置に共晶はんだボールを搭載後225℃でリフローし接続した。そしてボンドテスタにて破断し、はんだボール破壊部分を実体顕微鏡にて観察して破断モードを確認した。
[比較例2]
比較例1と同様のフェライト基材1を用いて、実施例1と同様の手順で外部接続電極部3の表面にニッケル−リン皮膜を約8μm形成した。そして3段水洗槽で洗浄後、置換型無電解金めっき液(商品名:スーパーメックス#250、エヌ・イー・ケムキャット社製)に70℃で浸漬し、約0.03μmの皮膜を形成した。続いて3段水洗槽で洗浄後、還元型無電解金めっき液(商品名:スーパーメックス#850、エヌ・イー・ケムキャット社製)に70℃で浸漬し、約0.1μmの皮膜を形成した。局部電池反応によるニッケルの金めっき表面層への偏析が認められた。厚付け金めっきを行っている間にニッケル溶出によるニッケル膜と金膜との界面腐食が進行した。そして実施例1と同様の手順で金ワイヤボンディング試験およびボールシェア試験を実施した。
[比較例3]
比較例1と同様のフェライト基材を用いて、実施例1と同様の手順で外部接続電極部3の表面にニッケル−リン皮膜を約8μm形成した。そして3段水洗槽で洗浄後、置換型無電解金めっき液(商品名:スーパーメックス#250、エヌ・イー・ケムキャット社製)に70℃で浸漬し、約0.03μmの皮膜を形成した。続いて3段水洗槽で洗浄後、還元型無電解金めっき液(商品名:スーパーメックス#850、エヌ・イー・ケムキャット社製)に70℃で浸漬し、約0.2μmの皮膜を形成した。厚付け金めっきを行っている間にニッケル溶出によるニッケル膜と金膜との界面腐食が進行した。還元型無電解金めっきにより金皮膜をより厚くしたものの0.2μmと不充分な厚さであったためニッケルの拡散経路が完全には遮断されずにニッケルの金めっき表面層への偏析が若干認められた。そして実施例1と同様の手順で金ワイヤボンディング試験およびボールシェア試験を実施した。
表1にその測定結果を示す。
Figure 2008028069
[金ワイヤボンディング強度]
この表1から明らかなように、表面被覆層の金膜厚が同じでも本発明の基板の電極10における金ワイヤボンディング強度の方が従来技術よりも優れていることがわかった。実施例では金めっき表面層へのニッケルの偏析が認められないため表面の金めっき膜と金ワイヤとの濡れ性が良く十分に高いボンディング強度を得ることができた。実施例では引張り試験により金ワイヤが破断し、金ワイヤと電極10との接合面が剥がれることはなかった。比較例では金めっき表面層へのニッケルの偏析が認められたため表面の金めっき膜と金ワイヤとの濡れ性が悪く十分に高いボンディング強度を得ることはできない。比較例では引張り試験により金ワイヤと電極10との接合面が剥がれた。
[はんだボールシェア破断モード]
この表1から明らかなように、本発明の基板の電極10におけるはんだ接続性は界面破断を生じることなくはんだ内で破断することから信頼性に優れていることが確認された。図3に示すようにはんだ12内の破断位置14はせん断応力の印加位置に近いところである。比較例ではニッケル膜と金皮膜との界面腐食のためニッケル/はんだ間で破断し、はんだ接続信頼性は実施例より劣ることが確認された。なお、表面の金皮膜ははんだ濡れ性を確保した後はAu-Sn合金となってはんだ中に拡散し、パラジウム皮膜はPd-Sn合金となってはんだ中に拡散するためはんだ接合後は何れの皮膜も膜の形態を保たない。はんだはニッケル−リン皮膜との間でNi-Sn合金を形成するが当該合金は融点温度が高いためはんだ中に拡散しにくい。実施例では何れも十分な厚さのニッケル−リン皮膜としたためNi-Sn合金を形成してもなお電極10との間にニッケル−リン皮膜が残っていた。そのためはんだ喰われを防止することができた。
本発明により高コストの原因である還元型無電解金めっきを廃止できることがわった。還元型無電解パラジウムめっきは還元型無電解金めっきに比べて大幅に低コストである。
本発明は電子部品との接合電極を備えた基板およびその製造方法に関し、例えばセラミック又はフェライト材料で形成された基体の表面に接合電極が形成された基板と、その接合電極の製造方法に関する。本発明によれば安価にてはんだ接合信頼性と良好な金ワイヤボンディング性を兼ね備えた接合電極およびその製造方法を使用して製造される低コストで信頼性に優れた基板を提供することができる。
本発明の接合電極を備えた基板の断面を模式的に示した図である。 金ワイヤの引張り試験方法を模式的に示す図である。 はんだボールの破断試験方法を模式的に示す図である。
符号の説明
1:基材
2:内部配線
3:外部接続電極部
4:絶縁層
5:下地層
6:中間層
7:表面被覆層
10:電極
11:金線
12:ハンダボール
13:ボンドテスタ
14:破断位置

Claims (7)

  1. セラミック又はフェライトからなる基材と、該基材に形成した外部接続電極部と、該外部接続電極部の表面上に形成したニッケルあるいはニッケル合金を主体とする金属膜よりなる下地層と、該下地層の表面上に形成したパラジウムあるいはパラジウム合金よりなる中間層と、該中間層の表面上に形成した金あるいは金合金よりなる表面被覆層とを備えてなることを特徴とする外部接合電極付き基板。
  2. 請求項1において、前記外部接続電極部は銀あるいは銀合金であることを特徴とする外部接合電極付き基板。
  3. 請求項1において、前記下地層が2〜15μmであることを特徴とする外部接合電極付き基板。
  4. 請求項1において、前記中間層が0.05〜1.0μmであることを特徴とする外部接合電極付き基板。
  5. 請求項1において、前記表面被覆層が0.03〜0.2μmであることを特徴とする外部接合電極付き基板。
  6. セラミック又はフェライトからなる基材に形成した外部接続電極部の表面上にニッケルあるいはニッケル合金を主体とする金属膜よりなる下地層を形成し、
    該下地層の表面上に還元型パラジウムめっきによりパラジウムあるいはパラジウム合金よりなる中間層と形成し、
    該中間層の表面上に置換型金めっきにより金あるいは金合金を主体とする表面被覆層を形成することを特徴とする外部接合電極付き基板の製造方法。
  7. 請求項6において、前記下地層、前記中間層および前記表面被覆層を無電解めっき法により形成することを特徴とする外部接合電極付き基板の製造方法。
JP2006197825A 2006-07-20 2006-07-20 外部接合電極付き基板およびその製造方法 Pending JP2008028069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006197825A JP2008028069A (ja) 2006-07-20 2006-07-20 外部接合電極付き基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006197825A JP2008028069A (ja) 2006-07-20 2006-07-20 外部接合電極付き基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008028069A true JP2008028069A (ja) 2008-02-07

Family

ID=39118412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006197825A Pending JP2008028069A (ja) 2006-07-20 2006-07-20 外部接合電極付き基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008028069A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013143447A (ja) * 2012-01-10 2013-07-22 Toshiba Corp 半導体装置の製造方法およびボンディング装置
JP2015176703A (ja) * 2014-03-14 2015-10-05 東芝ライテック株式会社 発光モジュール用基板、発光モジュール、および照明装置
JP2016058737A (ja) * 2014-09-11 2016-04-21 日本特殊陶業株式会社 セラミック配線基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111188A (ja) * 2000-10-04 2002-04-12 Kyocera Corp 配線基板
JP2004140108A (ja) * 2002-10-16 2004-05-13 Kyocera Corp 配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111188A (ja) * 2000-10-04 2002-04-12 Kyocera Corp 配線基板
JP2004140108A (ja) * 2002-10-16 2004-05-13 Kyocera Corp 配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013143447A (ja) * 2012-01-10 2013-07-22 Toshiba Corp 半導体装置の製造方法およびボンディング装置
JP2015176703A (ja) * 2014-03-14 2015-10-05 東芝ライテック株式会社 発光モジュール用基板、発光モジュール、および照明装置
JP2016058737A (ja) * 2014-09-11 2016-04-21 日本特殊陶業株式会社 セラミック配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP4674120B2 (ja) 配線基板およびその製造方法
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
JP5293185B2 (ja) 電子部品の製造方法
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
JP2006196648A (ja) 外部接合電極付き電子部品およびその製造方法
US7982138B2 (en) Method of nickel-gold plating and printed circuit board
WO2005034597A1 (ja) 配線基板のパッド構造及び配線基板
JP2012140705A (ja) 基板構造物及びその製造方法
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
JP4817043B2 (ja) セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法
JP2005317729A (ja) 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
KR101183175B1 (ko) 인쇄회로기판 및 그 도금층 형성방법
JP2006196647A (ja) 外部接合電極付き電子部品およびその製造方法
US10833043B2 (en) Laser ablation for wire bonding on organic solderability preservative surface
JP2002111187A (ja) 配線基板
JP2011006762A (ja) 端子接続部の表面被膜構造及びその形成方法
JP2015109334A (ja) 半導体装置
JP4511011B2 (ja) 配線基板の製造方法
JP4364033B2 (ja) リードピン付き配線基板
KR20220001005A (ko) 인쇄회로기관의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판
TWI551361B (zh) 獲得用於在印刷電路板及積體電路基材上之銅打線接合之鈀表面處理之方法及由其製備之製品
JP2002111180A (ja) 配線基板
JP2009215599A (ja) 金めっき皮膜構造、金めっき皮膜形成方法およびガラスセラミック配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120525