JP4817043B2 - セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法 - Google Patents

セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法 Download PDF

Info

Publication number
JP4817043B2
JP4817043B2 JP2005248594A JP2005248594A JP4817043B2 JP 4817043 B2 JP4817043 B2 JP 4817043B2 JP 2005248594 A JP2005248594 A JP 2005248594A JP 2005248594 A JP2005248594 A JP 2005248594A JP 4817043 B2 JP4817043 B2 JP 4817043B2
Authority
JP
Japan
Prior art keywords
film
ceramic substrate
mainly composed
gold
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005248594A
Other languages
English (en)
Other versions
JP2007063042A (ja
JP2007063042A5 (ja
Inventor
文丈 谷口
悟 稲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2005248594A priority Critical patent/JP4817043B2/ja
Publication of JP2007063042A publication Critical patent/JP2007063042A/ja
Publication of JP2007063042A5 publication Critical patent/JP2007063042A5/ja
Application granted granted Critical
Publication of JP4817043B2 publication Critical patent/JP4817043B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、誘電体セラミクス基板やフェライト積層基板に代表されるセラミクス基板において、基板上に半導体素子を搭載するためのセラミクス基板と、これを用いた電子部品及びセラミクス基板の製造方法に関する。
誘電体セラミクス基板やフェライト積層基板に代表させるセラミクス基板は、高密度化、集積化が進んでおり、基板上に半導体素子を搭載するケースが急増している。基板上に半導体体素子などを固定するには、Snを主体とする半田を基板上に塗布し、素子を搭載後に熱履歴をかけ、半田を溶融、冷却(はんだ付け)することにより行われる。
近年、配線の高密度化に伴い、セラミクス基板と半導体素子との電気的接合に、ワイヤボンディングが用いられるようになってきた。多数の配線が要求される高密度なワイヤボンディングでは、100μm以下の金線を、加熱した基板上のワイヤボンディング用端子に、超音波振動を与えながら摺動させることにより接合が取られる。
ワイヤボンディング用端子部には非特許文献1に開示されるように、銀(Ag)もしくは銅(Cu)などからなる端子上に、ニッケル(Ni)めっき皮膜、置換金(Au)めっき皮膜、還元金(Au)めっき皮膜を順次、形成し得ること一般的である。このような、端子構造ではニッケル皮膜は、下地層である銀や銅を半田から保護するバリヤー層として機能し、金皮膜は金ワイヤーとの接続を容易とするために付与される。還元金めっきは、任意の膜厚の金皮膜を得ることができる利点があるものの、めっき液がNi不純物に弱く、下地層として、置換金めっき膜が必要とされる。
社団法人プリント回路学会誌「サーキットテクノロジー」(1993年Vol.8 No.5 368〜372頁)
しかしながら、置換金めっきはNiめっきを腐食するという性質を持つために腐食部分が還元金めっき後もピンホールとして残存し、基板に熱が加わると、体積膨張したニッケルが水酸化物として金表面を汚染し、ワイヤボンデング性を著しく妨げるという問題もあった。このため、高価な還元金めっき皮膜を0.2〜0.7μmの厚さで形成し、ピンホールを塞ぐ必要があり、結果として多大なコストがかかる。また、厚金めっき(還元金めっき)を施してもピンホールが埋まりきらず、ボンディング強度が熱処理で劣化するという問題があった。
このような問題に対して、金めっき厚を0.1μm以下の置換金のみとし、ワイヤボンディング前に、プラズマ処理により金皮膜表面の水酸化ニッケルのクリーニングを行う方法が提案されている。しかしながら、置換金めっきのみの皮膜は多くのピンホールを有し、熱処理時に金表面に多く拡散したニッケルはプラズマ処理によっても除去することは難しく、ボンディングの信頼性が乏しく、信頼性を求められる電子部品では用いられていないのが現状であった。
第1の発明は、複数の外部電極を有するセラミクス基板であって、セラミクス基板に形成される外部電極は、AgもしくはCuを主体とする下地層の表面にNiを主体とする被膜としてNi−P被膜又はNi−B被膜と、前記Niを主体とする被膜の表面にPdを主体とする被膜として純Pd被膜又はPd−P被膜と、表層として前記Pdを主体とする被膜の表面にAu−Pd皮膜とを有し、前記Au−Pd皮膜は前記Pdを主体とする被膜の一部と前記Au−Pd皮膜の表面に形成されたAuを主体とする被膜との相互の熱拡散により形成され、その表面には水酸化ニッケルを有さないことを特徴とするセラミクス基板である。
第2の発明は、複数の外部電極を有するセラミクス基板の製造方法であって、セラミクス基板に形成される外部電極は、AgもしくはCuを主体とする下地層の表面にNiを主体とする被膜としてNi−P被膜又はNi−B被膜を1〜15μmの膜厚で形成する第1工程と、前記Niを主体とする膜の表面に、Pdを主体とする膜として純Pd被膜又はPd−P被膜を0.05〜2μmの膜厚で形成する第2工程と、前記Pdを主体とする被膜の表面に、その厚みよりも薄くAu被膜を0.02〜0.1μmの膜厚で形成する第3工程と、第3工程を経たセラミクス基板を250〜400℃で加熱して、Pdを主体とする皮膜と、Auを主体とする皮膜との相互拡散によって、表層をAu−Pd皮膜とし、その下層を、Pdを主体とする皮膜とする第4工程により形成されることを特徴とするセラミクス基板の製造方法である。
Niを主体とする膜の表面にPd層を設けることにより、置換金のNiへの腐食、ピンホールを抑えることができる。パラジュームめっきは還元法によってNiを主体とする膜に析出されるため、ニッケルを主体とする層を腐食しない。腐食によるピンホールが少ないため、金層を薄くしても、最表面が水酸化ニッケルで汚染されることが無くなる。
Auを主体とする皮膜は膜厚を0.02〜0.1μmとするのが望ましい。金膜が0.02μm以下の膜厚であると、Pdを主体とする皮膜との相互拡散によりAu−Pd皮膜とした場合にボンディングの際に金線とのなじみが悪く、十分な強度がでない。また、半田づけの際に半田への拡散が悪く、半田濡れ性が良くない。金膜が0.1μm以上の膜厚であると、金は高価な金属であるため、製造コストの増加を招く。
Pd膜は、はんだへの拡散速度が遅く半田濡れが悪いため、電子部品をプリント基板等に実装する際にはんだ接合不良の不具合を起こすリスクが大きくなる。そこで最表層金属膜を均一なAu−Pd合金膜とすることにより、速やかに半田中に拡散し、強固な接着強度が得られる。ボンディングの際にも、薄いAu膜は金線とのなじみが悪く、十分な接着強度が得られない場合もあるが、均一なAu−Pd合金では、金線と強い接着強度をもたらす。
金とパラジュウムの合金は、元素濃度比で1:15〜10:1が望ましい。金の元素濃度がPdの15分の1以下であると半田への拡散速度が遅く、十分な半田接合性が得られない上に、金線とのなじみが悪く、十分なボンディング接合強度が得られない。金の元素濃度がパラジュームの10倍以上であると、製造コストの増加を招く。
第3の発明は、前記セラミクス基板に搭載された実装素子と前記外部電極とを100μm以下のAu線で結線したことを特徴とする電子部品である。
本発明によれば、安価でボンディング性、半田濡れ性に優れたセラミクス基板、電子部品とセラミクス基板の製造方法を提供することができる。
本発明のセラミクス基板および電子部品の製造工程について説明する。まず、アルミナ、シリカなどを主成分とするセラミクスグリーンシートを形成したのち、AgもしくはCu等を主成分とする電極用ペーストをスクリーン印刷法により印刷し、内部電極および端子電極を形成する。パターンの異なる内部印刷がされたシートおよび端子電極が印刷されたセラミクスグリーンシートを数枚積層し圧着し、積層体ブロックとした後、焼成する。焼成することにより、積層ブロックは複数の電極を有したセラミクス基板となる。
次に、端子電極にめっき法によりNiを主体とする膜を形成する。めっきは電解めっき法、無電界めっき法いずれを用いてもよい。無電界めっき法を用いるときは、ジメチルアミンボランを還元剤とし、Ni−B皮膜としてもよいし、ジアリン酸ナトリームを還元剤としてNi−P皮膜としてもよい。Niを主体とする膜は1〜15μmの膜厚であることが望ましい。
膜厚が1μm以下であると、半田接合の際に下地層が半田中に拡散するのをぐことができない。15μm以上であると、めっき膜の応力により、割れが入ったり、密着力が低下したりする。
次いで、Niを主体とする層の上にPdを主体とする膜を無電界めっき法により形成する。この時、ギ酸等と還元剤とし、純パラジュームの膜としても良いし、亜リン酸ナトリームや次亜リン酸ナトリームを還元剤としてPd−P皮膜としてもよい。Pdを主体として膜は0.05〜2μmの膜厚であることが望ましい。0.05μm以下であると、ニッケル膜を覆いきれず、金液による腐食を受け、半田濡れ性、ボンディング接着強度が十分では無くなる。2μm以上であると、製造コスト的に不利である。
次いで、Au被膜を無電界めっき法により形成する。無電界めっき液はシアンタイプでも良いしノーシアンタイプでも良い。また、置換タイプのめっき液を用いてもよいし、還元タイプのめっき液やそれらを併用したタイプのめっき液を用いても良い。
このようにしてできあがった基板に部品を実装して電子部品とする工程について説明する。
セラミクス基板の所定の端子に、Snを主体とする半田ペーストを塗布し、ついで、半導体素子、容量素子、抵抗素子等を実装する。実装した後、基板を所定の温度に加熱し、半田ペーストを溶解、凝固させ実装部品を固定する。この時の加熱温度は、半田の融点によるが、250〜400℃が望ましい。250℃以下では半田の溶融が十分では無く接触不良を起こし、400℃以上に加熱すると半田食われなどの不具合を起こす可能性が高くなる。加熱にはリフロー炉などを用いて基板を均一に加熱することが望ましい。
また、この加熱によりワイヤボンディング端子および外部接続端子においては、Pd被膜とAu被膜が相互に拡散し、均一なAu−Pd皮膜が形成される。
次に半導体素子の端子と基上のワイヤボンディング端子とを金線で、ワイヤボンディングにより接続する。ボンディングワイヤは信頼性および実装の高密度化を考えると100μm以下の金線が望ましい。
(実施例1)
本発明について一実施例を示して説明する。
まず、アルミナを主成分とするセラミクスグリーンシートを作成した。そして、このセラミクスグリーンシートの表面に、主に銀を主成分とする電極用ペーストをスクリーン印刷法により印刷して内部電極を形成した。印刷パターンの異なる内部電極を形成したセラミクスグリーンシートを複数枚数積層して、圧着し、積層ブロック体を得た。さらに、積層ブロック体表面に銀を主体とするペーストを印刷し、端子電極を形成した。この積層ブロックを900℃にて1時間焼成して、セラミクス基板とした。
次に、この基板を硫酸にて表面を洗浄した後、塩化パラジュームを主成分とする水溶液に浸漬し触媒を電極表面に付与した。イオン交換水で余分なパラジューム溶液を洗浄した後、過熱したジアリン酸ナトリームを還元剤とした無電界Ni−Pめっき液に所定時間浸漬し、Ni−P皮膜を形成した。ついで、これをイオン交換水で洗浄した後、加熱したギ酸を還元剤とした無電界パラジュームめっき液に所定時間、浸漬しPd皮膜を形成した。さらに、これをイオン交換水で洗浄した後、加熱したノーシアン置換型めっき液に所定時間、浸漬したのちイオン交換水で洗浄し、乾燥し、セラミクス基板試料とした。
このようにして得られた、基板試料の端子電極の一つにSn−Ag−Cuを主成分とする半田ペーストを塗布し、半導体素子を搭載し、ピーク温度340℃に設定されたリフロー炉を通路し、固定した。次に、半導体素子上のパッドと基板上の端子電極を25μmの金線で超音波ボンダーを用いて結線した。
次に、接続したボンディングワイヤに対して引っ張り試験を行い、ボンディングワイヤの接続強度、および破壊モードを測定した。また、235℃に加熱した、Sn−Pb半田に2秒浸漬した後、外部接続用の端子電極が半田で覆われている面積を計測し半田濡れ性評価とした。さらに、AES分析により端子の最外層膜の組成について調べた。また、表層からPd膜までを薬剤で剥離しNi−P膜の状態を観察した。
(比較例1)
実施例1と同様の方法でセラミクス基板試料を作成した。
次に、この基板を硫酸にて表面を洗浄した後、塩化パラジュームを主成分とする水溶液に浸漬し触媒を電極表面に付与した。イオン交換水で余分なパラジューム溶液を洗浄した後、過熱したジアリン酸ナトリームを還元剤とした無電界Ni−Pめっき液に所定時間浸漬し、Ni−P皮膜を形成した。さらに、これをイオン交換水で洗浄した後、加熱したノーシアン置換型めっき液に所定時間、浸漬したのちイオン交換水で洗浄し、乾燥し、セラミクス基板試料とした。
このようにして得られた、基板試料の端子電極の一つにSn−Ag−Cuを主成分とする半田ペーストを塗布し、半導体素子を搭載し、ピーク温度340℃に設定されたリフロー炉を通路し、固定した。次に、半導体素子上のパッドと基板上の端子電極を25μmの金線で超音波ボンダーを用いて結線した。
次に、接続したボンディングワイヤに対して引っ張り試験を行い、ボンディングワイヤの接続強度、および破壊モードを測定した。また、235℃に加熱した、Sn−Pb半田に2秒浸漬した後、外部接続用の端子電極が半田で覆われている面積を計測し半田濡れ性評価とした。さらに、AES分析により端子の最外層膜の組成について調べた。また、表層からPd皮膜までを薬剤で剥離しNi−P膜の状態を観察した。
(比較例2)
実施例1と同様の方法でセラミクス基板試料を作成し、めっき膜を形成した。
基板試料の端子電極の一つに、半導体素子を導電性接着剤で固着した。次に、半導体素子上のパッドと基板上の端子電極を25μmの金線で超音波ボンダーを用いて結線した。
次に、接続したボンディングワイヤに対して引っ張り試験を行い、ボンディングワイヤの接続強度、および破壊モードを測定した。また、235℃に加熱した、Sn−Pb半田に2秒浸漬した後、外部接続用の端子電極が半田で覆われている面積を計測し半田濡れ性評価とした。さらに、AES分析により端子の最外層膜の組成について調べた。
Figure 0004817043
図1および図2はオージェ分析により、実施例1および比較例1の熱処理前後のめっき表面の元素を調べたものである。これにより、本発明ではボンディングを著しく阻害する水酸化ニッケルがめっき表面に出ることを防いでいることが分かる。
図3および図4はオージェ分析器機により、めっきの深さ方向の元素を調べたものである。実施例のように熱履歴を受けると最表層膜は均一なAu−Pd合金を形成することが分かり、表1よりその均一な合金が形成されることにより、ボンディング性および半田濡れ性が向上することが確認された。
図5および図6は実施例1および比較例1で作成された試料のPd皮膜までを薬剤により除去した後に、Ni−Pめっき膜表面を電子顕微鏡にて観察した写真である。本発明によれば、Ni−P被膜の腐食防ぐことができることが分かる。これにより、水酸化ニッケルがピンホールからめっき表面まで上がってくることが無く、ボンディング性および半田濡れ性に優れたセラミクス基板とすることができる。
本発明によれば、安価でボンディング性、半田濡れ性に優れたセラミクス基板、電子部品とセラミクス基板の製造方法を提供することができる。
実施例1で得られたセラミクス基板電極表面の端子電極表面の元素を示したオージェ分析結果である。 比較例1で得られたセラミクス基板電極表面の端子電極表面の元素を示したオージェ分析結果である。 実施例1で得られたセラミクス基板電極表面の端子電極表面のめっき深さ方向の元素を示したオージェ分析結果である。 比較例2で得られたセラミクス基板電極表面の端子電極表面のめっき深さ方向の元素を示したオージェ分析結果である。 実施例1で得られたセラミクス基板のNi−Pめっき膜表面の電子顕微鏡像である。 比較例1で得られたセラミクス基板のNi−Pめっき膜表面の電子顕微鏡像である。

Claims (6)

  1. 数の外部電極を有するセラミクス基板であって、
    セラミクス基板に形成される外部電極は、AgもしくはCuを主体とする下地層の表面にNiを主体とする被膜としてNi−P被膜又はNi−B被膜と、前記Niを主体とする被膜の表面にPdを主体とする被膜として純Pd被膜又はPd−P被膜と、表層として前記Pdを主体とする被膜の表面にAu−Pd皮膜とを有し、
    前記Au−Pd皮膜は前記Pdを主体とする被膜の一部と前記Au−Pd皮膜の表面に形成されたAuを主体とする被膜との相互の熱拡散により形成されたことを特徴とするセラミクス基板。
  2. 前記Au−Pd皮膜の表面には水酸化ニッケルを有さないことを特徴とする請求項1に記載のセラミクス基板。
  3. Au−Pd皮膜は、AuとPdの元素濃度比で1:15〜10:1の均一な皮膜であることを特徴とする請求項1又は2に記載のセラミクス基板。
  4. 請求項1乃至3のいずれかに記載のセラミクス基板に搭載された実装素子と前記外部電極とを100μm以下のAu線で結線したことを特徴とする電子部品。
  5. 複数の外部電極を有するセラミクス基板の製造方法であって、
    セラミクス基板に形成される外部電極は、AgもしくはCuを主体とする下地層の表面にNiを主体とする被膜としてNi−P被膜又はNi−B被膜を1〜15μmの膜厚で形成する第1工程と、
    前記Niを主体とする膜の表面に、Pdを主体とする膜として純Pd被膜又はPd−P被膜を0.05〜2μmの膜厚で形成する第2工程と、
    前記Pdを主体とする被膜の表面に、その厚みよりも薄くAu被膜を0.02〜0.1μmの膜厚で形成する第3工程と、
    第3工程を経たセラミクス基板を250〜400℃で加熱して、Pdを主体とする皮膜と、Auを主体とする皮膜との相互拡散によって、表層をAu−Pd皮膜とし、その下層を、Pdを主体とする皮膜とする第4工程により形成されることを特徴とするセラミクス基板の製造方法。
  6. 第4工程にて、前記外部電極の表層をAuとPdの元素濃度比で1:15〜10:1の均一な皮膜とすることを特徴とする請求項5に記載のセラミクス基板の製造方法。
JP2005248594A 2005-08-30 2005-08-30 セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法 Active JP4817043B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005248594A JP4817043B2 (ja) 2005-08-30 2005-08-30 セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005248594A JP4817043B2 (ja) 2005-08-30 2005-08-30 セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法

Publications (3)

Publication Number Publication Date
JP2007063042A JP2007063042A (ja) 2007-03-15
JP2007063042A5 JP2007063042A5 (ja) 2008-08-28
JP4817043B2 true JP4817043B2 (ja) 2011-11-16

Family

ID=37925651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005248594A Active JP4817043B2 (ja) 2005-08-30 2005-08-30 セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法

Country Status (1)

Country Link
JP (1) JP4817043B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6024242B2 (ja) 2012-07-02 2016-11-09 セイコーエプソン株式会社 電子デバイスの製造方法
JP2014146652A (ja) * 2013-01-28 2014-08-14 Toppan Printing Co Ltd 配線基板およびその製造方法
JP5906264B2 (ja) * 2014-02-12 2016-04-20 新光電気工業株式会社 配線基板及びその製造方法
WO2022030637A1 (ja) 2020-08-07 2022-02-10 株式会社U-Map セラミックス基板、AlN単結晶体、AlNウィスカ、及びAlNウィスカ複合物

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2543619B2 (ja) * 1990-09-05 1996-10-16 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
JPH06260577A (ja) * 1993-03-08 1994-09-16 Nec Corp 配線電極の被膜構造
JPH1050915A (ja) * 1996-08-06 1998-02-20 Hitachi Ltd 半導体装置及びその製造方法
JP3728572B2 (ja) * 1996-10-31 2005-12-21 株式会社日立製作所 配線基板の製造方法
JPH10284666A (ja) * 1997-04-01 1998-10-23 Furukawa Electric Co Ltd:The 電子部品機器
JPH10287994A (ja) * 1997-04-14 1998-10-27 World Metal:Kk ボンディング部のメッキ構造
JPH10289973A (ja) * 1997-04-16 1998-10-27 Sony Corp リードフレームの表面処理方法
JP2004055624A (ja) * 2002-07-16 2004-02-19 Murata Mfg Co Ltd 基板の製造方法
JP2005158771A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2005116300A1 (ja) * 2004-05-25 2005-12-08 Shinko Electric Industries Co., Ltd. 半導体部品の外装パラジウムめっき構造及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007063042A (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
JP5293185B2 (ja) 電子部品の製造方法
JP4674120B2 (ja) 配線基板およびその製造方法
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
US9355987B2 (en) Electronic component and manufacturing method for electronic component
JP4619292B2 (ja) 配線基板のパッド構造及び配線基板
US8759986B2 (en) Substrate structure and method of manufacturing the same
JP4817043B2 (ja) セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法
JP3660798B2 (ja) 回路基板
JP2004055624A (ja) 基板の製造方法
JPH08306816A (ja) 電極パッド
JP5680342B2 (ja) めっき膜、プリント配線板及びモジュール基板
JP2007063042A5 (ja)
EP1357771A1 (en) Electronic parts
JP2004200644A (ja) 配線基板
JPH04144190A (ja) 配線基板およびその製造方法
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP2011086717A (ja) 回路装置及びその製造方法
JP5625510B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP2000340596A (ja) 半導体装置の製造方法
JP5207782B2 (ja) 金めっき皮膜構造、金めっき皮膜形成方法およびガラスセラミック配線基板
JP5552957B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP4534183B2 (ja) 電子部品
JP3857219B2 (ja) 配線基板およびその製造方法
JPH03165590A (ja) セラミック配線回路板およびその製造方法
JPH0646672B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4817043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350