JP5552957B2 - 端子構造、プリント配線板、モジュール基板及び電子デバイス - Google Patents

端子構造、プリント配線板、モジュール基板及び電子デバイス Download PDF

Info

Publication number
JP5552957B2
JP5552957B2 JP2010182190A JP2010182190A JP5552957B2 JP 5552957 B2 JP5552957 B2 JP 5552957B2 JP 2010182190 A JP2010182190 A JP 2010182190A JP 2010182190 A JP2010182190 A JP 2010182190A JP 5552957 B2 JP5552957 B2 JP 5552957B2
Authority
JP
Japan
Prior art keywords
layer
substrate
terminal
terminal structure
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010182190A
Other languages
English (en)
Other versions
JP2012043880A (ja
Inventor
雄平 堀川
健一 吉田
佐藤　　淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010182190A priority Critical patent/JP5552957B2/ja
Priority to US13/189,062 priority patent/US8816213B2/en
Publication of JP2012043880A publication Critical patent/JP2012043880A/ja
Application granted granted Critical
Publication of JP5552957B2 publication Critical patent/JP5552957B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、端子構造、プリント配線板、モジュール基板及び電子デバイスに関する。
電子デバイスには、種々の電子部品を搭載したモジュール基板をマザーボード等に接続することによって作製されるパッケージ基板が用いられている。通常、このようなモジュール基板は、その表面の端子をマザーボードの導体部とはんだ接合することによってマザーボードと接続されて、モジュール基板に搭載される電子部品が機能するようになっている。
上述のような電子デバイスの信頼性を確保する観点から、モジュール基板とマザーボードとの接続や電子部品とモジュール基板との接続は容易に破断しないことが求められている。このため、マザーボードとの接続に用いられるモジュール基板等やその接続部を形成する端子は、はんだボールプル試験により評価されるはんだ接合強度や、落下試験により評価される耐落下性に優れることが求められている。
ところで、モジュール基板内での電子部品の接合のために、接合箇所の導体部分に施す表面処理として無電解ニッケルめっきを行った上で無電解金めっきを行うことがある。しかしながら、無電解金めっきを行うと、金の析出に伴いニッケルの表面が腐食されることがあり、これによってはんだ付け性やワイヤボンディング性が低下することが知られている。そのため、無電解ニッケル皮膜と無電解金めっき皮膜の間に無電解ニッケル皮膜の保護層を形成することや、耐腐食性の高い無電解ニッケル皮膜を設けることが提案されている（例えば、特許文献１参照）。
特開２００８−１７７２６１号公報
電子デバイスに内蔵されるモジュール基板や電子部品には、その電子デバイスの用途に応じて様々な特性を有することが求められる。このため、上述のようなモジュール基板の端子も、電子機器の用途に応じて、求められる特性が異なる。例えば、携帯電話など日常的に持ち運びされる電子デバイスや、それらに内蔵されるプリント配線板及びモジュール基板、並びにこれらに設けられる端子は、落下に伴う衝撃に対して耐久性を有することが必要である。
このような耐久性は、従来の落下試験では、試験サンプルを基板の接続面に対して垂直に落下させることで評価されているが、実際に上述の電子デバイス等が使用される場面では、電子デバイス等は基板の接続面に対して水平方向に落下することも多い。
そこで、従来の端子構造の耐久性を、本発明者らはさらに詳細に検討した。その結果、従来の端子構造を用いてモジュール基板等をマザーボードにはんだ接合して搭載した場合、その端子構造が優れたはんだ接合強度を有していても、基板の接続面に対して水平方向への落下に伴う衝撃に対しては、端子構造において容易に破断してしまうことが分かった。
本発明は、上記事情に鑑みてなされたものであり、基板の接続面に垂直及び水平方向の衝撃が加えられても、十分に優れた落下強度を有する端子構造、プリント配線板及びモジュール基板を提供することを目的とする。また、そのようなプリント配線板及びモジュール基板を搭載することによって、落下等の衝撃が加えられても、電気的接続が容易に破断しない電子デバイスを提供することを目的とする。
上記目的を達成するため、本発明では、金、銀及び銅から選ばれる少なくとも一種の金属を含む導体層、導体層の上にニッケル及びリンを含む第一の層、第一の層の上に第一の層よりもリンに対するニッケルの原子比が小さく、かつＮｉ３Ｐを含む第二の層、並びに第二の層の上にＮｉ−Ｃｕ−Ｓｎ系の第一の金属間化合物を含む第三の層、が積層された端子と、端子の第三の層の上にはんだ層と、を備える端子構造であって、第二の層の第三の層側の表面の一部を、Ｎｉ−Ｐ−Ｓｎ系の第二の金属間化合物が覆っており、積層方向における第二の金属間化合物の最大厚みが０．０５〜０．７μｍである、端子構造を提供する。なお、本明細書では必要により、第一の層、第二の層及び第三の層が積層された方向を「積層方向」と呼ぶことがある。
本発明の端子構造、及び当該端子構造を備えるプリント配線板及びモジュール基板は、基板の接続面に対して垂直及び水平方向の衝撃が加えられても、十分に優れた落下強度を実現することができる。また、そのような端子構造を有するプリント配線板及びモジュール基板が搭載された電子デバイスは、落下等の衝撃が加えられても、電気的接続が容易に破断しない。このような効果が得られる理由は必ずしも明らかではないが、本発明者らは以下の通り推察する。
本発明の端子構造は、ニッケル及びリンを含む第一の層、第一の層の上に第一の層よりもリンに対するニッケルの原子比が小さく、かつＮｉ３Ｐを含む第二の層、並びに第二の層の上にＮｉ−Ｃｕ−Ｓｎ系の第一の金属間化合物を含む第三の層、を備える端子と、該端子の第三の層の上にはんだ層と、を備えている。本発明の端子構造では、第一の層と第三の層との間にＮｉ３Ｐを含む第二の層を備えており、第一の層及び第二の層からのニッケルの拡散が抑制されている。このため、第一の層及び第二の層のボイドの発生を抑制することができる。また、はんだ接合時にニッケルめっき層上に形成される金属間化合物の結晶粒を微細なものにすることができる。
さらに、本発明の端子構造は、第二の層の第三の層側の表面の一部を、Ｎｉ−Ｐ−Ｓｎ系の第二の金属間化合物が覆っている。この第二の金属間化合物は、第二の層と第三の層との間に適度に介在し、第二の層と第三の層との界面における金属組成の急激な変化を緩衝する機能を有する。これにより、Ｎｉ３Ｐを含む第二の層と、はんだ接合時に形成されるＮｉ−Ｃｕ−Ｓｎ系の第一の金属間化合物を含む第三の層との接着力が向上すると考えられる。
なお、第二の金属間化合物が第二の層と第三の層の間に存在しなくとも、比較的低い硬度を有する第三の層がいわゆるクッションのような働きをすることで、落下試験にて評価される耐久性はある程度確保される。しかしながら、第二の層と第三の層との接着力が十分ではないため、シェア試験にて評価される耐久性が確保できず、端子構造において第二の層と第三の層の間で容易に破断してしまう。なお、本明細書では必要により、基板に対して、基板の接続面に垂直方向の衝撃を加える試験を「落下試験」、基板の接続面に水平方向の衝撃を加える試験を「シェア試験」と呼ぶことがある。
一方、Ｎｉ−Ｐ−Ｓｎ系の第二の金属間化合物が第三の層の表面全体を被覆すると、Ｎｉ３ＰとＮｉ−Ｃｕ−Ｓｎ系の第一の金属間化合物とが十分に接触しないことになり、落下試験にて評価される耐久性が低下してしまう。
このように、本発明の端子構造、及び当該端子構造を備えるプリント配線板及びモジュール基板であれば、基板の接続面に対して垂直及び水平方向の衝撃が加えられても、十分に優れた落下強度を実現することができる。また、そのような端子構造を有するプリント配線板及びモジュール基板が搭載された電子デバイスであれば、落下等の衝撃が加えられても、電気的接続が容易に破断しない。
すなわち、本発明は、落下強度向上のためには、Ｎｉ３Ｐを含む第二の層と、Ｎｉ−Ｃｕ−Ｓｎ系の第一の金属間化合物を含む第三の層との界面において、Ｎｉ−Ｐ−Ｓｎ系の第二の金属間化合物が第二の層の表面の一部を覆っていることが有効であるという本発明者らの独自の知見に基づくものである。かかる知見に基づいて、特定の層構造にすることによって、第一及び第二の層の腐食が抑制され、十分に優れた落下強度を有する端子とすることができる。
また、本発明の端子構造は、積層方向に沿った断面において、第二の金属間化合物による第二の層の表面の線被覆率が５〜５０％であることが好ましい。これにより、第二の層と第三の層との接着力がより一層向上し、さらに優れた落下強度を実現することが可能な端子構造となる。
本発明の接続構造はまた、積層方向に沿った断面において、第二の金属間化合物が、第三の層から第二の層へ向けて凸形状を有していることが好ましい。硬度が比較的高く脆化している第二の層へ、該第二の層に対して相対的に硬度の低い第二の金属間化合物が楔のように食い込むことになるため、さらに優れた落下強度を実現することが可能な端子構造となる。
本発明ではまた、上述の端子構造を備えるプリント配線板、及び上述の端子構造と、該端子構造の導体層と電気的に接続した電子機器と、を備えるモジュール基板を提供する。本発明のプリント配線板及びモジュール基板は、上述の特徴を有する端子構造を備えることから、電子デバイスに搭載された場合に優れた落下強度を実現することができる。
本発明では、さらに、上述のプリント配線板及びモジュール基板の少なくとも一方が搭載された電子デバイスを提供する。このような電子デバイスは、上記特徴を有する端子構造を備えるプリント配線板又はモジュール基板が搭載されているため、落下等の衝撃が加わっても、電気的接続の破断の発生を十分に抑制することができる。
本発明によれば、基板の接続面に垂直及び水平方向の衝撃が加えられても、十分に優れた落下強度を実現することが可能な端子構造、プリント配線板及びモジュール基板を提供することができる。また、そのようなプリント配線板及びモジュール基板を搭載することによって、落下等の衝撃が加えられても、電気的接続が容易に破断しない電子デバイスを提供することができる。
本発明の電子デバイスの好適な実施形態を模式的に示す断面図である。 本発明の端子構造の好適な実施形態を模式的に示す断面図である。 本発明の端子構造の前駆体構造を模式的に示す断面図である。 本発明の端子構造の前駆体構造を備えるモジュール基板を模式的に示す断面図である。 モジュール基板をマザーボードに接続する方法を模式的に示す工程図である。 モジュール基板を作製する方法を模式的に示す工程図である。
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一又は同等の要素には同一の符号を付与し、重複する説明を省略する。
図１は、本発明の電子デバイスの好適な実施形態を模式的に示す断面図である。
（電子デバイス）
電子デバイス３００は、マザーボード８０と、該マザーボード８０に載置されたモジュール基板２００と、該モジュール基板２００に載置された電子部品２８とを備えている。マザーボード８０上には電極端子８２が、モジュール基板２００の一方の面上には電極端子８２と対向するように端子構造１４がそれぞれ設けられており、端子構造１４はさらに端子１２とはんだ層７５とを有する。電極端子８２と端子１２とは、該はんだ層７５を介して接続されている。同様に、電子部品２８の端子と、該端子と対向するようにモジュール基板２００の他方面上に設けられた端子１２とが、はんだ層７５（図示せず）を介して接続されている。
（端子構造）
図２は、本発明の端子構造の好適な実施形態を模式的に示す断面図である。すなわち、図２は、端子構造１４により接続されたマザーボード８０とモジュール基板２００との接続部１６を模式的に示している。端子構造１４は、モジュール基板２００上に、銅端子４０及び該銅端子４０上の被覆層５０からなる端子１２と、該端子１２上のはんだ層７５とを備えている。被覆層５０は、銅端子４０側から、ニッケル及びリンを含む第一の層５２と、第一の層５２よりもリンに対するニッケルの原子比が小さく、かつＮｉ３Ｐを含む第二の層５４と、Ｎｉ−Ｃｕ−Ｓｎ系の第一の金属間化合物（図示せず）を含む第三の層５６とが順次積層された構造を有しており、第二の層５４の第三の層５６側の表面の一部を、Ｎｉ−Ｐ−Ｓｎ系の第二の金属間化合物８５が覆っている。また、はんだ層７５と電極端子８２との間には、Ｃｕ３Ｓｎ４等の金属間化合物を含む第四の層８４が介在している。
なお、第二の金属間化合物８５は、第二の層５４の表面を網目状に覆っていてもよく、該表面上に点在していてもよい。すなわち、第二の金属間化合物８５は第二の層５４と第三の層５６との界面に網目状に存在していてもよく、粒子状に存在していてもよい。
第一の層５２は、主成分としてニッケル及びリン並びにそれらの化合物を含有しており、第一の層５２全体におけるリン濃度は、好ましくは１０〜３０原子％、より好ましくは１５〜２５原子％である。また、第一の層５２全体におけるニッケル濃度は、好ましくは７０〜９０原子％、より好ましくは７５〜８５原子％である。なお、第一の層５２は、上述の主成分以外の成分（例えば、パラジウム、金及び銅）を含んでいてもよい。ただし、第一の層５２中における上記主成分の濃度は、好ましくは９０原子％以上であり、より好ましくは９５原子％以上であり、さらに好ましくは９９原子％以上である。
第一の層５２は、厚さ方向にリン濃度及びニッケル濃度が連続的に変化していてもよい。例えば、第一の層５２は、リン濃度が、はんだ層７５に近接するにつれて、連続的に高くなる部分を有していてもよい。
第一の層５２の厚みは、第一の層５２と銅端子４０及び第二の層５４との良好な接合強度と落下強度とを両立する観点から、好ましくは１〜２０μｍ、より好ましくは２〜１０μｍ、さらに好ましくは２〜６μｍである。
なお、端子構造１４の各層の厚みは、以下のようにして求めることができる。まず、端子構造１４を積層方向に沿って切断し、露出した端子構造１４の断面を、例えばＴＥＭ（透過型電子顕微鏡）を用いて１０万倍に拡大して観察する。そして、任意に選んだ５箇所について各層の厚みを測定し、その平均値を各層の厚みとすることができる。
第二の層５４は、第一の層５２よりも、リンに対するニッケルの原子比が小さい層であり、主成分としてＮｉ３Ｐを含有する。リンに対するニッケルの原子比は、好ましくは２．８〜３．０である。また、第二の層５４全体におけるＮｉ３Ｐ濃度は、好ましくは８０質量％以上であり、より好ましくは９０質量％以上であり、さらに好ましくは９５質量％以上である。第二の層５４におけるＮｉ３Ｐ濃度が高いほど、はんだ接合時におけるはんだボール（後述）へのニッケルの拡散を抑制することが可能となり、落下強度に優れるはんだ接合を形成することができる。第二の層５４は、はんだ層７５に近接するにつれて、Ｎｉ３Ｐ濃度が高くなる部分を有していてもよい。
第二の層５４の厚みは、第二の層５４と第一の層５２及び第三の層５６との良好な接合強度と落下強度とを両立する観点から、好ましくは０．４μｍ以上であり、より好ましくは０．４５μｍ以上であり、さらに好ましくは０．５μｍ以上である。なお、第二の層５４の厚みに特に上限はないが、プリント配線板やモジュール基板のサイズ低減の観点から、好ましくは２μｍ以下であり、より好ましくは１μｍ以下である。
第三の層５６は、第一の金属間化合物として好ましくは（Ｃｕ，Ｎｉ）６Ｓｎ５を含有する。このような第三の層５６は、互いに含有元素が異なる第二の層５４とはんだ層７５と間で、落下の衝撃を緩衝する機能を有する。このような作用によって、落下強度を向上することができる。なお、第三の層５６は、第一の金属間化合物以外に、銅とニッケルの合金等、その他の成分を含んでいてもよい。ただし、第三の層における第一の金属間化合物の濃度は、好ましくは８０質量％以上であり、より好ましくは９０質量％以上であり、さらに好ましくは９５質量％以上である。
第三の層５６の厚みは、第三の層５６と第二の層５４及びはんだ層７５との良好な接合強度と落下強度とを両立する観点から、好ましくは０．５〜５μｍ、より好ましくは１〜４μｍである。
第二の層５４の第三の層５６側の表面の一部は、Ｎｉ−Ｐ−Ｓｎ系の第二の金属間化合物８５によって覆われている。この第二の金属間化合物８５は、第二の層５４と第三の層５６との間に適度に介在し、第二の層５４と第三の層５６との界面における金属組成の急激な変化を緩衝する機能を有する。これにより、Ｎｉ３Ｐを含む第二の層５４と、Ｓｎ−Ａｇ−Ｃｕ系はんだ接合時に形成されるＮｉ−Ｃｕ−Ｓｎ系の第一の金属間化合物を含む第三の層５６との接着力が向上すると考えられる。なお、第二の金属間化合物８５は、第三の層５６から第二の層５４へ向けて食い込むように凸形状を有していることが好ましい。これにより、第二の層５４と第三の層５６との接着力が一層向上する。
第二の金属間化合物８５の厚み、すなわち、積層方向における最大長さは、良好な落下強度を確保する観点から、好ましくは０．０５〜０．７μｍ、より好ましくは０．０６〜０．５μｍである。
また、第二の金属間化合物８５が第二の層５４の表面を覆っている割合、すなわち、積層方向に沿った断面における、第二の金属間化合物８５による第二の層５４の表面の線被覆率は５〜５０％であることが好ましく、６〜４８％であることがより好ましく、６〜３５％であることがさらに好ましい。なお、この線被覆率は以下のようにして求めることができる。すなわち、端子構造１４を、積層方向に沿って切断し、露出した端子構造１４の断面を、例えばＴＥＭを用いて１０万倍に拡大して観察する。そして、第二の層５４と、第三の層５６又は第二の金属間化合物８５との界面をトレースした長さＬ１と、Ｌ１における第二の層５４と第二の金属間化合物８５との界面の長さＬ２とを求める。そして、下記式（１）によって線被覆率を求めることができる。
線被覆率（％）＝（Ｌ２／Ｌ１）×１００ ・・・（１）
はんだ層７５は、鉛フリーであるＳｎ−Ａｇ−Ｃｕ系のはんだを主成分として含有することが好ましく、その組成はＳｎ−３Ａｇ−０．５Ｃｕを有することがより好ましい。これによって、環境汚染の懸念が十分に低減された端子構造１６とすることができる。
はんだ層７５と第二の層５４との間に形成される第三の層５６は、はんだ層７５と端子１２との界面における割れの発生を抑制する作用を有する。したがって、はんだ層７５がＳｎ−Ａｇ−Ｃｕ系のはんだを主成分として含有するとき、十分に優れた落下強度を実現することができる。
はんだ層７５の厚みは、はんだ層７５と第三の層５６との良好な接合強度と落下強度とを両立する観点から、０．０７５〜１ｍｍ、より好ましくは０．１〜０．５ｍｍである。
銅端子４０、第一の層５２、第二の層５４、第三の層５６及びはんだ層７５の組成は、各層の断面又はボールの断面を、市販のエネルギー分散型分光器（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｓｐｅｃｔｒｏｍｅｔｅｒ：ＥＤＳ）を用いて分析することによって測定することができる。また、各層の厚み方向における元素濃度の変化率は、市販のＸ線光電子分光（Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｍｉｃｒｏ Ａｎａｌｙｚｅｒ：ＥＰＭＡ）装置を用いて、厚み方向に沿って当該元素濃度を測定することによって求めることができる。
（端子構造の製造方法）
次に、本実施形態の電子デバイス３００が備える端子構造１４を製造する方法の一例を、以下に説明する。
本製造方法は、前駆体構造を形成する、脱脂工程、プレディップ工程、活性化工程、ポストディップ工程、無電解ニッケルめっき工程、無電解パラジウムめっき工程、無電解金めっき工程及びはんだボール付着工程と、端子構造を形成する、はんだ塗布工程、基板搭載工程及びはんだリフロー工程と、を有する。
［前駆体構造の形成］
まず、モジュール基板上に端子構造を形成するために、モジュール基板上に端子構造の前駆体構造を形成する各工程について説明する。
図３は、モジュール基板２００上に端子構造１４を形成するための、端子構造１４の前駆体構造１３を模式的に示す断面図である。前駆体構造１３は、基板１０に設けられた銅端子４０上に、銅端子４０側からニッケル及びリンを含む第一の層５２と、第一の層５２よりもリンに対するニッケルの原子比が小さく、主成分としてＮｉ３Ｐを含む第二の層５４と、主成分としてＮｉ−Ｃｕ−Ｓｎ系の第一の金属間化合物を含む第三の層５６とが順次積層された端子１２と、端子１２上にはんだボール７０とを備える構造を有している。このような前駆体構造１３は以下のようにして形成することができる。
まず、市販の基板１０又は公知の方法によって作製された基板１０を準備する。この基板１０の銅端子４０上に以下の工程によってめっき膜を形成する。
脱脂工程は市販の脱脂液を用いて行うことができる。モジュール基板１００の銅端子４０の表面を脱脂するために、該銅端子４０を脱脂液に浸漬した後、取り出して水洗いすることが好ましい。
プレディップ工程は、後続の活性化工程で用いる活性化処理液と同じものを用いることができる。このプレディップ工程を行うことによって、活性化工程における活性化処理液の有効成分の濃度が変動することを抑制することができる。
活性化工程は、市販の活性化処理液を用いて行うことができる。ポストディップ工程も、市販のポストディップ液を用いて行うことができる。ポストディップ工程によって、活性化工程で銅端子表面に付着した活性剤のうち、余剰な活性剤を除去することができる。
無電解ニッケルめっき工程では、市販の無電解ニッケルめっき液に、銅端子４０を浸漬する。この際、無電解ニッケルめっき液の温度は５０〜９５℃、好ましくは６０〜９０℃にすることが好ましい。無電解ニッケルめっき液には、リンを含む溶液を用いることが好ましい。無電解ニッケルめっき液のｐＨは、４．０〜６．０に、例えば希硫酸やアンモニアを用いて調整することが好ましい。本工程により形成される無電解ニッケルめっき膜中のリン濃度は、５〜１６質量％とすることが好ましい。なお、このような無電解ニッケルめっき膜は、無電解ニッケルめっき液中のリン濃度又はめっき液のｐＨを調整することで形成することができる。
無電解パラジウムめっき工程では、市販の無電解パラジウムめっき液を用いて、厚さ０．０５〜０．５μｍの無電解パラジウムめっきを、無電解ニッケルめっき膜の表面に形成する。パラジウムは金と比較してはんだへの拡散速度が遅いため、ニッケルの拡散を抑制することができる。また、無電解パラジウムめっきを形成することによって、置換型金めっきを行う際に、無電解ニッケルめっき膜の侵食を抑制することができる。無電解パラジウムめっき液には、リンを含む溶液を用いることが好ましい。本工程により形成される無電解パラジウムめっき膜中のリン濃度は、０．０１〜５質量％とすることが好ましい。なお、このような無電解パラジウムめっき膜は、無電解パラジウムめっき液中のリン濃度又はめっき液のｐＨを調整することで形成することができる。
無電解金めっき工程では、市販の無電解金めっき液を用いて、金めっき膜を形成する。この際、ニッケルめっき膜がリンを含むため、ニッケルの溶出が抑制され、ニッケルめっき膜の腐食を抑制することができる。
以上の工程によって、銅端子４０上に、無電解ニッケルめっき膜からなるニッケルめっき層、無電解パラジウムめっき膜からなるパラジウムめっき層及び無電解金めっき膜からなる金めっき層が順次積層されためっき膜を形成することができる。
はんだボール付着工程では、めっき膜の銅端子４０側とは反対側の表面に、市販のフラックスを用いてはんだボール７０を付着させる。その後、銅端子４０、めっき膜及びはんだボール７０を、温度２２０〜２５０℃で１〜５分間加熱することによって、原子の相互拡散が生じ、第一の層５２、第二の層５４及び第三の層５６が形成され、図３に示すような前駆体構造１３を得ることができる。これらの層の厚さは、無電解ニッケルめっきの厚みや組成、及び加熱の条件を変えることによって調整することができる。なお、無電解めっきによって形成されたパラジウムめっき層や金めっき層に含まれるパラジウムや金は、本工程において、所定の分析機器を用いても検出できない程度にまではんだ中に拡散する。これにより、これらの層ははんだボール７０（はんだ層７５）と一体化することになる。
なお、ニッケルめっき膜がリンを含む場合、金めっき膜の形成時やはんだを用いてプリント配線板やモジュール基板をマザーボード等に接合する際に、ニッケルがはんだ中へ拡散することで安定なＮｉ３Ｐ相が形成される。そのため、ニッケルの拡散を抑制することができ、ボイドの形成が抑制される。
図４は、このようにして得られた前駆体構造１３を備えるモジュール基板１００を模式的に示す断面図である。
モジュール基板１００は、基板１０の一方面上にチップコンデンサ２０を備えており、当該チップコンデンサは、銅端子４２に接続されている。また、基板１０の内部には、コンデンサ２２やＩＣチップ２４が埋め込まれており、これらの電子部品は、銅配線によって接続されている。
モジュール基板１００は、基板１０の他方面上に、前駆体構造１３を有している。前駆体構造１３は、基板１０に設けられた銅端子４０及び該銅端子４０上の被覆層５０からなる端子１２と、該端子１２に付着されたはんだボール７０とを有する。
なお、上述のモジュール基板１００における基板１０は、エポキシ樹脂などの樹脂性基板であってもよく、ガラスセラミックス基板であってもよい。樹脂性基板である場合は、市販のプリント配線板に、必要に応じてフィルタやコンデンサなどの電子部品を接続し、銅スルーホールめっきを施して基板１０を形成することができる。ガラスセラミックス基板の場合は、以下のようにして作製することができる。ガラス粉末、結合剤、溶剤、可塑剤及び分散剤等を含む誘電体ペーストを用いたグリーンシートを、必要に応じて導体パターンとともに多層化し、焼成することによって得ることができる。
基板１０に設けられる電子部品としては、フィルタ、ＩＣ及びコンデンサなどの各種電子部品が挙げられる。これらの電子部品を、基板１０の電極端子にはんだ等を用いて接続することにより、モジュール基板１００が得られる。
［端子構造の形成］
次に、モジュール基板とマザーボード及び電子部品との接続部に、端子構造を形成する各工程について説明する。
図５は、前駆体構造１３が設けられ、電子部品２８が搭載されたモジュール基板２００を、マザーボード８０に接続する方法を模式的に示す工程図である。この接続方法は、はんだ塗布工程［図５（ａ）］と、基板搭載工程［図５（ｂ）］及び［図５（ｃ）］と、はんだリフロー工程［図５（ｄ）］と、を有する。以下、図５を参照しながら、モジュール基板２００を、マザーボード８０に接続する方法について説明する。
はんだ塗布工程では、図５（ａ）に示すように、電極端子８２を有するマザーボード８０を準備する。この電極端子８２の表面にクリームはんだＳを塗布する。このクリームはんだＳの塗布は、メタルマスクを用いた印刷により塗布してもよい。クリームはんだＳの種類はＳｎ−Ａｇ−Ｃｕ系のはんだを含むことが好ましい。
基板搭載工程では、図５（ｂ）に示すように、端子１２とはんだボール７０とを有する前駆体構造１３が設けられ、電子部品２８が搭載されたモジュール基板２００（１１０）の裏面と、マザーボード８０の表面とを向かい合わせて、端子１２と対向する電極端子８２とがはんだボール７０及びクリームはんだＳを介して接触するように位置合わせを行う。そして、図５（ｃ）に示すように、マザーボード８０上にモジュール基板２００を載置する。
はんだリフロー工程では、図５（ｄ）に示すように、マザーボード８０と当該マザーボード８０に載置されたモジュール基板２００とをはんだリフロー炉に入れて加熱し、その後冷却する。加熱により、クリームはんだＳ及び前駆体構造１３のはんだボール７０が融解し、冷却により、固形化して端子１２と電極端子８２とがはんだ層７５を介して接続される。これによって、モジュール基板２００とマザーボード８０とが接続されて一体化される。このときの加熱によって、原子の相互拡散が生じ、第二の層と第三の層の間において、Ｎｉ−Ｐ−Ｓｎ系の第二の金属間化合物が第二の層の表面の一部を覆うように形成される。このようにして、モジュール基板２００とマザーボード８０との接続部１６に、図２に示すような端子構造１４を形成することができる。
ここで、第二の層と第三の層の間において、第二の金属間化合物が第二の層の表面の一部を覆うように形成されるためには、第１のはんだリフロー工程における加熱温度は、２２０〜２４０℃であることが好ましく、２２５〜２３５℃であることがより好ましい。
なお、前述の基板搭載工程で使用する、前駆体構造１３が設けられ、電子部品２８が搭載されたモジュール基板１１０は、以下の手順で作製することができる。図６は、このようなモジュール基板１１０を作製する方法を模式的に示す工程図である。
まず、図６（ｅ）に示すように、市販のモジュール基板２００の表面の端子１２の上に、クリームはんだＳを塗布する。このクリームはんだＳの塗布は、メタルマスクを用いた印刷で塗布してもよい。
次に、図６（ｆ）に示すように、クリームはんだＳが塗布された端子１２の上に、端子１２と電子部品２８の端子とがそれぞれ対向するようにして、電子部品２８を載置する。
そして、図６（ｇ）に示すように、電子部品２８が載置されたモジュール基板２００をはんだリフロー炉に入れて加熱し、その後冷却する。加熱によりクリームはんだＳが融解し、冷却により固形化して端子１２と電子部品２８とがはんだ層７５を介してそれぞれ接続される。以上の工程によって、端子１２と電子部品２８との接続部に、図２に示すような端子構造１４を形成することができる。
さらに、図６（ｈ）に示すように、モジュール基板２００の裏面の端子１２の上にはんだボールを付着させることにより、前駆体構造１３が設けられ、電子部品２８が搭載されたモジュール基板１１０を得ることができる。
上記の工程により、端子構造１４を有する接続部１６を得ることができる。接続部１６の端子構造１４は、第一の層５２の上にＮｉ３Ｐを含む第二の層５４を有しているため、モジュール基板２００をマザーボード８０に接続する場合、第一の層５２及び第二の層５４からはんだ層７５へのニッケルの拡散を十分に抑制することができる。このため、接続部１６、特にはんだ層７５と端子１２との界面付近におけるボイドの発生が十分に抑制されている。さらに、端子構造１４は、Ｎｉ−Ｃｕ−Ｓｎ系の第一の金属間化合物を含む第三の層５６を備えているとともに、第二の層５４と第三の層５６の間において、Ｎｉ−Ｐ−Ｓｎ系の第二の金属間化合物８５が第二の層５４の表面の一部を覆っている。このため、第二の層５４と第三の層５６との間の接着力が向上されている。
このように、本実施形態の電子デバイス３００では、モジュール基板とマザーボード及び電子部品との接続部において、ボイドの発生が十分に抑制され、はんだ層と端子との界面付近の耐衝撃性が向上されている。このことに加え、同接続部において、第二の金属間化合物の存在により端子内の耐衝撃性も向上している。そのため、このような接続部（接続構造）を有する電子デバイスは、落下試験やシェア試験にて評価される耐久性が非常に高く、携帯電話、携帯型パーソナルコンピュータ及び携帯ゲーム機等に特に好適に用いられる。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、上記実施形態は、電子デバイスを用いて説明したが、本発明の端子構造は、電子機器が搭載されていない単層のプリント配線板や多層のプリント配線板に備えられてもよい。また、上記実施形態では銅端子を用いたが、銀端子や金端子であってもよく、金、銀又は銅あるいはこれらの合金を含む端子であってもよい。
以下、本発明の内容を実施例及び比較例を用いてより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
［実施例１］
パッケージ用基板である高耐熱基板（日立化成工業株式会社製、製品名：ＦＲ４、厚み：３ｍｍ）を準備した。この基板にＮＣドリルを用いてスルーホールを形成し、銅スルーホールめっきを行った。その後、所定形状のエッチングレジストを形成し、不要な銅配線をエッチングにより除去してデイジーチェーン回路パターンを形成した。その後、不要な箇所にめっきが析出しないようにするために、ソルダーレジストで基板の表面の一部をオーバーコートして、はんだボール接続用の銅パッド（φ０．６ｍｍ）を形成した。
（前駆体構造を備えるパッケージ基板の作製）
上記基板の一方面に、厚み０．３ｍｍのシリコンダミーウエハを接着剤で貼り付けた。その後、樹脂封止を行って、総厚みが１．１ｍｍの基板を得た。この基板に、以下に説明する工程を順次行って、所定の前駆体構造を備えるパッケージ基板を作製した。
（脱脂工程）
上記基板を、脱脂液（奥野製薬工業株式会社製、商品名：エースクリーン８５０）に、４０℃で３分間浸漬した後、基板を取り出して、１分間水洗した。
（プレディップ工程）
基板を、プレディップ液（奥野製薬工業株式会社製、商品名：ＮＮＰアクセラＢ）に、２５℃で３０秒間浸漬した。本工程は、次の工程で用いるめっき浴の各成分の濃度が低くなるのを抑制するために実施した。
（活性化工程）
基板を、めっき活性化処理液（奥野製薬工業株式会社製、商品名：ＮＮＰアクセラ）に、３５℃で５分間浸漬した。その後、めっき活性化処理液から基板を取り出して、１分間水洗した。
（ポストディップ工程）
基板を、ポストディップ液（奥野製薬工業株式会社製、商品名：ＮＮＰポストディップ４０１）に、２５℃で２分間浸漬して、基板の不導体部分に付着したパラジウム成分を除去した。
（無電解ニッケルめっき工程）
水酸化ナトリウム水溶液を用いてｐＨ：４．６に調整した無電解ニッケルめっき液（表２に示す浴種Ａ）に、基板を８５℃で２３分間浸漬して、銅パッド上に膜厚３．４μｍの無電解ニッケルめっき膜を形成した。その後、無電解ニッケルめっき浴から基板を取り出して１分間水洗した。なお、ＥＰＭＡにより無電解ニッケルめっき膜中のリン濃度を測定したところ、リン濃度は１１質量％であった。
（無電解パラジウムめっき工程）
基板を、無電解パラジウムめっき液（表３に示す浴種Ｃ）に、６０℃で３分間浸漬して、無電解ニッケルめっき膜上に膜厚０．１μｍの無電解パラジウムめっき膜を形成した。その後、無電解パラジウムめっき液から基板を取り出して１分間水洗した。なお、ＥＰＭＡにより無電解パラジウムめっき膜中のリン濃度を測定したところ、リン濃度は０．０１質量％であった。
（無電解金めっき工程）
基板を、無電解金めっき液（表４に示す浴種Ａ）に、８０℃で１０分間浸漬して、無電解パラジウムめっき膜上に膜厚０．０７μｍの無電解金めっき膜を形成した。その後、無電解金めっき液から基板を取り出して、１分間水洗した。
以上の工程によって、基板の銅パッド上に、銅パッド側からニッケルめっき層、パラジウムめっき層及び金めっき層を有するめっき膜を形成し、銅パッドとめっき膜とからなる端子を有する基板を得た。
（はんだボール付着工程）
この基板のめっき膜上に、Ｓｎ−Ａｇ−Ｃｕ系のφ０．８ｍｍのはんだボールを付着させた。
はんだボールが付着した端子を有する基板を、リフロー炉に入れて加熱し、所定の前駆体構造を備えるパッケージ基板を作製した。リフロー条件は、プリヒート温度：１５０℃、２２０℃（はんだ融点）以上での溶融時間：３０秒間、トップ温度：２３５℃、その後送風空冷により５℃／秒で冷却、とした。このようにして得られた、所定の前駆体構造を備えるパッケージ基板を、１０ｍｍサイズにダイサーカットした。
（端子構造を備える評価用基板の作製）
上記パッケージ基板とは別に、デイジーチェーン回路パターンが形成された、長さ３０ｍｍ×幅１２０ｍｍ×厚み０．８ｍｍの基板を準備した。この基板に、以下に説明する工程を順次行って、所定の端子構造を備えるパッケージ基板を作製した。
（はんだ塗布工程）
この基板の電極端子に、Ｓｎ−Ａｇ−Ｃｕ系のクリームはんだペーストを印刷した。
（基板搭載工程）
この基板の電極端子と、ダイサーカットした上述のパッケージ基板のはんだボールとが向かい合うようにして、パッケージ基板を上記基板に載せた。
（はんだリフロー工程）
パッケージ基板を上記基板に載せたまま、これをリフロー炉に入れて加熱し、基板とパッケージ基板との接続部に所定の端子構造を備える評価用基板を得た。リフロー条件は、プリヒート温度：１５０℃、２２０℃（はんだ融点）以上での溶融時間：３０秒間、トップ温度：２３５℃、その後送風空冷により５℃／秒で冷却、とした。
［実施例２〜１０及び比較例１〜６］
無電解ニッケルめっき、無電解パラジウムめっき及び無電解金めっきの条件を表１〜４の条件、並びに評価用基板の作製時のはんだリフロー工程におけるリフロー条件及び冷却条件を表５及び６の条件としたこと以外は、実施例１と同様にして、基板上にパッケージ基板を実装して評価用基板を得た。ただし、表１に示すとおり、比較例１、２、５及び６では無電解パラジウムめっき工程を行わなかった。また、表５に示すとおり、比較例２、５及び６では評価用基板の作製時のリフロー工程後に熱アニールを行った。熱アニールは、リフロー後の評価用基板を１５０℃に設定された恒温層に表５の条件で保持することによって行った。
Figure 0005552957
Figure 0005552957
Figure 0005552957
Figure 0005552957
Figure 0005552957
Figure 0005552957
［端子構造の評価］
各実施例及び各比較例の評価用基板の端子構造の断面を鏡面研磨して、断面をＥＰＭＡで観察を行った。なお、主成分としてＮｉ３Ｐを含む層（第二の層という）と、第二の層よりもリンに対するニッケルの原子比が大きい層（第一の層という）との界面は、組成分析によって求めた。すなわち、リンに対するニッケルの原子比が２．８〜３．２の領域を第二の層とし、当該原子比が３．２を超える領域を第一の層とした。
その結果、各実施例の評価用基板の端子構造においては、図２に示すような接続部１６が形成されていることが確認された。比較例３及び４では、図２に示すような積層構造が形成されていたものの、比較例１ではＮｉ−Ｐ−Ｓｎ系の金属間化合物が形成されていなかった。また、比較例２、５及び６ではＮｉ−Ｐ−Ｓｎ系の金属間化合物が層状に形成されており、主成分としてＮｉ３Ｐを含む層の、Ｎｉ−Ｃｕ−Ｓｎ系の金属間化合物を含む層側の全表面を覆っていた。さらに、パラジウムめっき層や金めっき層に含まれていたパラジウムや金は検出限界以下となっており、これらの元素ははんだ層等へ拡散していることが確認された。
［Ｎｉ−Ｐ−Ｓｎ系の金属間化合物の評価］
各実施例及び各比較例の評価用基板の端子構造の断面を薄片加工して、ＴＥＭで観察を行った。そして、ＴＥＭの画像（倍率：１０万倍）上において、５個のＮｉ−Ｐ−Ｓｎ系の金属間化合物（第二の金属間化合物という）粒子の積層方向における厚さ（図２中のＨ）をそれぞれ測定し、その平均値を第二の金属間化合物の厚さとした。その結果を表７に示す。
次に、このＴＥＭの画像から、第二の金属間化合物粒子による第二の層の表面の線被覆率を次のようにして求めた。すなわち、第二の層と、Ｎｉ−Ｃｕ−Ｓｎ系の金属間化合物を含む層（第三の層という）又は第二の金属間化合物粒子との界面をトレースした長さＬ１と、Ｌ１における第二の層と第二の金属間化合物粒子との界面の長さＬ２とを求め、下記式（１）によって線被覆率を求めた。その結果を表７に示す。
線被覆率（％）＝（Ｌ２／Ｌ１）×１００ ・・・（１）
［落下試験］
落下試験装置を用いて、各実施例及び各比較例の評価用基板の落下試験を行った。具体的には、評価用基板に、評価用基板の接続面に垂直方向の衝撃（衝撃加速度：１４７００ｍ／秒２）を繰り返して加え、パッケージ基板の端子と基板の電極端子との間の抵抗値を落下毎に測定した。落下試験は、同様に作製された６個の評価用基板を用いて行い、抵抗値が初期抵抗の１００倍以上となるまでの落下回数の平均値を求めた。落下回数の平均値が１００回以上のものを「Ｓ」、６０回以上１００回未満のものを「Ａ」、３０回以上６０回未満のものを「Ｂ」、３０回未満のものを「Ｃ」評価とした。その結果を表７に示す。
［シェア試験］
ハイスピードボンドテスター（Ｄａｇｅ社製、製品名：ＤＡＧＥ−４０００ＨＳ）を用いて、各実施例及び各比較例の評価用基板のシェア試験を行った。具体的には、第三の層とはんだ層との界面から５０μｍだけはんだ層よりの位置をシェアツールの最下点とし、試験速度２０００ｍｍ／秒として、シェアツールで評価用基板の接続面に水平方向のせん断応力をはんだ層に負荷した。そして、シェア試験後の端子構造の透過型電子顕微鏡観察を行い、パッケージ基板の端子と基板の電極端子との間のシェア破壊モードを観察した。観察の結果、はんだ層内部で破壊が起こっていたものを「Ａ」、第三の層内部で破壊が起こっていたものを「Ｂ」、第二の層及び第三の層の界面で破壊が起こっていたものを「Ｃ」評価とした。その結果を表７に示す。
Figure 0005552957
表６に示すとおり、実施例１〜１０では落下試験及びシェア試験共に良好な評価結果となった。したがって、実施例１〜１０では、基板の接続面に対して垂直及び水平方向の衝撃が加えられても、十分に優れた落下強度を実現することが可能な端子構造が得られていたことが分かった。
１０…基板、１２…端子、１３…前駆体構造、１４…端子構造、１６…接続部、２０…チップコンデンサ、２２…コンデンサ、２４…ＩＣチップ、２８…電子部品、４０，４２…銅端子（導体）、５０…被覆層、５２…第一の層、５４…第二の層、５６…第三の層、７０…ハンダボール、７５…はんだ層、８０…マザーボード、８２…電極端子、８４…第四の層、８５…第二の金属間化合物、１００、１１０、２００…モジュール基板、３００…電子デバイス。

Claims (6)

  1. 金、銀及び銅から選ばれる少なくとも一種の金属を含む導体層、
    前記導体層の上にニッケル及びリンを含む第一の層、
    前記第一の層の上に前記第一の層よりもリンに対するニッケルの原子比が小さく、かつＮｉ３Ｐを含む第二の層、並びに
    前記第二の層の上にＮｉ−Ｃｕ−Ｓｎ系の第一の金属間化合物を含む第三の層、が積層された端子と、
    前記端子の前記第三の層の上にはんだ層と、を備える端子構造であって、
    前記第二の層の前記第三の層側の表面の一部を、Ｎｉ−Ｐ−Ｓｎ系の第二の金属間化合物が覆っており、積層方向における前記第二の金属間化合物の最大厚みが、０．０５〜０．７μｍである端子構造。
  2. 積層方向に沿った断面において、前記第二の金属間化合物による前記第二の層の表面の線被覆率は５〜５０％である、請求項１記載の端子構造。
  3. 積層方向に沿った断面において、前記第二の金属間化合物は、前記第三の層から前記第二の層へ向けて凸形状を有する、請求項１又は２記載の端子構造。
  4. 請求項１〜３のいずれか一項に記載の端子構造を備えるプリント配線板。
  5. 請求項１〜３のいずれか一項に記載の端子構造と、該端子構造における前記導体層と電気的に接続した電子機器と、を備えるモジュール基板。
  6. 請求項４記載のプリント配線板及び請求項５記載のモジュール基板の少なくとも一方が搭載された電子デバイス。
JP2010182190A 2010-08-17 2010-08-17 端子構造、プリント配線板、モジュール基板及び電子デバイス Active JP5552957B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010182190A JP5552957B2 (ja) 2010-08-17 2010-08-17 端子構造、プリント配線板、モジュール基板及び電子デバイス
US13/189,062 US8816213B2 (en) 2010-08-17 2011-07-22 Terminal structure, printed wiring board, module substrate, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010182190A JP5552957B2 (ja) 2010-08-17 2010-08-17 端子構造、プリント配線板、モジュール基板及び電子デバイス

Publications (2)

Publication Number Publication Date
JP2012043880A JP2012043880A (ja) 2012-03-01
JP5552957B2 true JP5552957B2 (ja) 2014-07-16

Family

ID=45593930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010182190A Active JP5552957B2 (ja) 2010-08-17 2010-08-17 端子構造、プリント配線板、モジュール基板及び電子デバイス

Country Status (2)

Country Link
US (1) US8816213B2 (ja)
JP (1) JP5552957B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101704868B1 (ko) * 2012-04-16 2017-02-08 가부시키가이샤 다니구로구미 납땜 장치 및 방법 그리고 제조된 기판 및 전자 부품

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438190B2 (ja) * 2000-07-13 2010-03-24 日立化成工業株式会社 配線板と球状はんだとの接合部分の界面強度を評価する破壊試験方法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP3477486B2 (ja) * 2001-09-13 2003-12-10 松下電器産業株式会社 電子部品の実装体の製造方法
DE10146274A1 (de) * 2001-09-19 2003-04-10 Bosch Gmbh Robert Metallische Oberfläche eines Körpers, Verfahren zur Herstellung einer strukturierten metallischen Oberfläche eines Körpers und dessen Verwendung
JP3682654B2 (ja) * 2002-09-25 2005-08-10 千住金属工業株式会社 無電解Ｎｉメッキ部分へのはんだ付け用はんだ合金
US6867503B2 (en) * 2003-05-07 2005-03-15 Texas Instruments Incorporated Controlling interdiffusion rates in metal interconnection structures
US7701069B2 (en) * 2003-06-30 2010-04-20 Intel Corporation Solder interface locking using unidirectional growth of an intermetallic compound
US7005745B2 (en) * 2004-01-22 2006-02-28 Texas Instruments Incorporated Method and structure to reduce risk of gold embrittlement in solder joints
JP4185892B2 (ja) * 2004-06-08 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US20060024943A1 (en) * 2004-07-30 2006-02-02 Kang Sung K Prevention and control of intermetallic alloy inclusions that form during reflow of Pb free, Sn rich, solders in contacts in microelectronic packaging in integrated circuit contact structures where electroless Ni(P) metallization is present
JP2006196648A (ja) * 2005-01-13 2006-07-27 Hitachi Metals Ltd 外部接合電極付き電子部品およびその製造方法
JP2008042071A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 無電解めっき方法
JP5288362B2 (ja) 2007-01-17 2013-09-11 奥野製薬工業株式会社 多層めっき皮膜及びプリント配線板
EP1956114A1 (en) * 2007-01-30 2008-08-13 ATOTECH Deutschland GmbH A layer assembly, a method of forming said layer assembly and a circuit carrier comprising said layer assembly
KR100902163B1 (ko) * 2007-03-28 2009-06-10 한국과학기술원 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법
KR100876646B1 (ko) * 2007-04-27 2009-01-09 한국과학기술원 취성파괴 방지를 위한 무전해 ＮｉＸＰ로 표면처리된전자부품의 접합 방법

Also Published As

Publication number Publication date
US20120044651A1 (en) 2012-02-23
JP2012043880A (ja) 2012-03-01
US8816213B2 (en) 2014-08-26

Similar Documents

Publication Publication Date Title
JP5552958B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
KR100867871B1 (ko) 솔더 페이스트, 및 전자장치
KR100688833B1 (ko) 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
US7122894B2 (en) Wiring substrate and process for manufacturing the same
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
JP2012140705A (ja) 基板構造物及びその製造方法
JP5929722B2 (ja) 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法
JP6280754B2 (ja) 配線基板、及び配線基板の製造方法
JP5680342B2 (ja) めっき膜、プリント配線板及びモジュール基板
JP6212901B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP5552957B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
JP4719424B2 (ja) パッド
JP5625510B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP6155755B2 (ja) 電子デバイス用の端子構造及び電子デバイス
JP6154110B2 (ja) 実装基板
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
JP2004128262A (ja) はんだ被覆ボールの製造方法、およびはんだ被覆ボール
JP6186802B2 (ja) 電子デバイス用の接合構造及び電子デバイス
WO2005087980A2 (ja) 半導体装置、半導体装置の製造方法および配線基板の製造方法
JP2003258161A (ja) 電子部品実装用配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R150 Certificate of patent or registration of utility model

Ref document number: 5552957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250