KR100902163B1 - 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법 - Google Patents

취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법 Download PDF

Info

Publication number
KR100902163B1
KR100902163B1 KR1020070030556A KR20070030556A KR100902163B1 KR 100902163 B1 KR100902163 B1 KR 100902163B1 KR 1020070030556 A KR1020070030556 A KR 1020070030556A KR 20070030556 A KR20070030556 A KR 20070030556A KR 100902163 B1 KR100902163 B1 KR 100902163B1
Authority
KR
South Korea
Prior art keywords
copper
nickel
lead
solder
electronic component
Prior art date
Application number
KR1020070030556A
Other languages
English (en)
Other versions
KR20080088116A (ko
Inventor
유진
지영근
고용호
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020070030556A priority Critical patent/KR100902163B1/ko
Priority to US11/907,528 priority patent/US20080237314A1/en
Publication of KR20080088116A publication Critical patent/KR20080088116A/ko
Application granted granted Critical
Publication of KR100902163B1 publication Critical patent/KR100902163B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/34—Coated articles, e.g. plated or painted; Surface treated articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/18—Dissimilar materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 무연솔더와 니켈이나 구리의 금속층을 합금원소에 의하여 표면처리간의 계면반응 조절에 따른 취성파괴 방지에 관한 방법에 관한 것이다. 보다 상세하게는 니켈 혹은 구리로 처리된 전자부품의 접합시 무연솔더에 합금원소(M)를 첨가하여 무연솔더의 조성을 조절하거나 니켈 혹은 구리표면위에 합금원소(M) 중 한 가지 원소를 도금함으로써 솔더 접합부에서 생성되는 금속간화합물의 상(phase)을 변화시켜 취성파괴를 막을 수 있는 접합방법에 관한 것이다.
본 발명의 특징은 전자부품간의 접합에 있어서, 무전해 니켈 혹은 구리로 표면 처리된 부분에 적절한 함량의 합금원소는 Zn, Al, Be, Si, Ge, Mg로 구성되며 한 가지 이상을 가지는 무연솔더를 사용하거나 상기의 원소 중 하나를 니켈 혹은 구리 표면위에 도금함으로써 리플로우를 거쳤을 때 금속간 화합물의 생성을 억제하는 대신 새로운 금속간 화합물을 나타나게 함으로써 솔더와 표면처리간의 기계적 특성을 크게 증가시킬 수 있는 전자부품의 접합방법을 제공한다. 또한 본 발명은 전자부품과 전자부품을 솔더링 접합시 기존의 무연솔더에서 나타나는 금속간화합물의 변화를 유도하여 취성파괴를 방지함으로써 전자기기의 신뢰성을 보장할 수 있다.

Description

취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소 접합방법{A method of joining lead-free solders and metallization with alloy elements for prevention of brittle fracture}
도 1은 본 발명에 따른 구리 혹은 니켈 표면처리된 패키지부품들을 동일한 표면처리된 인쇄회로기판과의 접속과정을 나타낸 개략도로서
도1(a)는 인쇄회로기판(10)에 구리 혹은 니켈(12)로 표면처리(또는, 구리 혹은 니켈 위에 상기의 원소 중 한 가지의 도금층이 형성된 표면처리) 후 Sn-3.5Ag-M 솔더 (전자부품에 한 가지 원소의 도금층이 형성된 경우 솔더내의 M은 없어도 됨)(18)를 올려서 리플로우를 거쳐 솔더(18)와 금속표면(12)간에 금속간화합물(16)의 생성을 통해 접합이 이루어진 단계
도 1(b)는 도 1(a)와 접속할 패키지부품 혹은 기판(20)에 니켈 또는 구리 표면처리(또는, 구리 혹은 니켈 위에 상기의 원소 중 한 가지의 도금층이 형성된 표면처리)(12) 후 (a)와 패키지부품(20)과 접속 전 정렬시킨 단계
도 1(c)는 상기 도 1(b)단계에서 정렬되어진 인쇄회로기판(10)과 패키지부품(20)을 리플로우 공정으로 접속한 단계
도 2는 실시예로서 무연솔더 내부의 아연 함량변화에 따른 충격시험 결과를 나타낸 것으로서,
(a)는 구리로 표면처리된 기판위에서의 충격시험 결과이고,
(b)는 무전해니켈로 표면처리된 기판위에서의 충격시험 결과이다.
도 3은 1번 리플로우 후 충격시험을 시행한 시편의 인쇄회로기판 쪽 단면을 나타내는 주사전자현미경 사진으로서,
(a)는 아연함량이 3wt％인 솔더와 구리 금속표면간의 단면사진으로 Cu6Sn5가 발견되지 않았으며, 충격회수가 250회 이상이었으며,
(b)는 아연함량이 7wt％인 솔더와 무전해니켈 금속표면간의 단면사진으로 Ni3P, Ni3SnP층이 발견되지 않았으며, 충격회수가 250회 이상이었다.
도 4는 구리와 무전해니켈 금속표면에서 무연솔더의 아연함량을 증가시킬 때 생성이 억제되는 금속간화합물 혹은 상(phase)의 두께변화와 충격시험과의 연관성을 나타낸 것으로서,
(a)는 구리 금속표면에서 Cu6Sn5 금속간화합물의 두께변화와 충격시험과의 연관성이고,
(b)는 (a)에서 충격파괴회수가 170회인 Sn-3.5Ag-1.0Zn 솔더의 파괴단면을 나타내는 주사전자현미경 사진(취성파괴가 Cu6Sn5 내에서 발생)이고,
(c) 무전해니켈 금속표면에서 Ni3P층의 두께변화와 충격시험과의 연관성을 나타내는 그래프이고,
(d)는 (c)에서 충격파괴회수가 110회인 Sn-3.5Ag-1.0Zn 솔더의 파괴단면을 나타내는 주사전자현미경 사진(취성파괴가 Ni3P를 따라 발생)이다.
<도면의 주요부분에 대한 부호 설명>
10 : 인쇄회로기판
12 : 구리 혹은 니켈 표면(또는 금속 원소 중 한 가지의 도금층이 형성된 표면)
14 : 솔더마스크
16 : 금속간화합물
18 : Sn-3.5Ag-M 솔더(기판에 한 가지의 원소가 도금된 경우 M은 없어도 됨)
20 : 패키지 부품 혹은 기판
본 발명은 무연솔더 또는 니켈이나 구리의 금속층을 합금원소에 의하여 표면처리간의 계면반응 조절에 따른 취성파괴 방지에 관한 방법에 관한 것이다. 보다 상세하게는 니켈 혹은 구리로 처리된 전자부품의 접합시 사용되는 솔더의 조성을 조절하거나 니켈 혹은 구리표면위에 한 가지의 원소층을 도금함으로써 솔더 접합부 에서 생성되는 금속간화합물의 상(phase)을 변화시켜 취성파괴를 막을 수 있는 접합방법에 관한 것이다.
전자소자의 패키징 공정에서 기존의 와이어본딩 및 TAB(tape automated bonding) 등의 접속방법의 경우 인쇄회로기판의 접속밀도와 전기적 신호전달의 효율성를 낮추기 때문에 최근에는 이를 보완하기 위해 솔더를 이용한 플립칩이나 BGA 접속방법이 각광받고 있다.
솔더를 이용한 접합에서 가장 중요한 사항은 솔더와 하부금속층(under bump metallization, UBM) 사이에서 안정한 금속간화합물을 형성하여 열적 신뢰성, 기계적 신뢰성 및 전기적 신뢰성을 보장하는 것이다.
납-주석합금(Pb-Sn)은 대표적인 솔더재료로 사용되어 왔지만 납의 유해성으로 인하여 전자부품에서 납의 사용이 규제 및 금지되고 있다. 따라서 납을 함유하지 않는 무연솔더의 개발이 지속적으로 이루어지고 있고 현재 Sn-Ag, Sn-Cu, Sn-Ag-Cu, Sn-Zn, Sn-Zn-Bi 계열의 무연솔더들이 Pb-Sn을 대체하고 있다. 또한, 위와 같은 무연솔더와 적합한 UBM의 선택 및 개발에 대한 연구가 활발히 진행중이며 BGA 패키지와 인쇄회로기판용으로 전해니켈, 무전해니켈, 구리 표면층이 널리 사용되고 있다.
앞서 언급했듯이 무연솔더와 UBM 사이의 계면반응 및 신뢰성 평가에서 가장 중요한 사항으로 계면에서 형성되는 금속간화합물의 특성과 생성거동이다. 또한 솔더와 반응시 UBM의 상변화에 따라 계면의 신뢰성이 크게 영향을 받는다. 특히 고성능, 고기능화, 초소형화 되고 있는 휴대용 전자기기에 솔더를 이용한 접속기술이 보편화되면서 기계적 충격에 강한 신뢰성을 요구하고 있다.
본 발명은 구리 혹은 니켈 처리된 전자부품을 합금원소(Zn, Al, Be, Si, Ge, Mg) 중 한가지 이상의 합금원소의 함량을 조절한 무연솔더를 사용하거나 상기 원소 중 한 가지의 도금층을 전자부품의 표면에 형성하여 구리 혹은 니켈 표면층에서 형성되는 금속간 화합물의 상(phase) 및 하부금속층(under bump metallization, UBM)의 상변화를 조절하여 전자부품의 접합시 솔더 접합부에서의 취성파괴를 방지할 수 있는 방법을 제공하는 것을 목적으로 한다.
본 발명은 전자부품간의 접합에 있어서, 구리 또는 니켈로 표면처리된 전자부품의 무연솔더에 합금원소(M) 중에서 선택된 어느 하나 이상의 금속을 첨가하거나, 전자부품의 니켈 혹은 구리 표면위에 합금원소(M) 중 하나를 도금하여 금속간화합물을 생성시키는 것을 특징으로 하는 합금원소의 접합 방법을 나타낸다.
상기에서 무연솔더는 Sn-Ag, Sn-Cu 또는 Sn-Ag-Cu 중에서 선택된 어느 하나를 사용할 수 있다.
상기에서 합금원소(M)는 Zn, Al, Be, Si, Ge, Mg 중에서 선택된 어느 하나 이상을 사용할 수 있다.
상기에서 합금원소(M)의 함량은 Zn 1∼7wt％, Al 1.5∼5wt％, Be 1∼5wt％, Si과 Ge 8∼15wt％, Mg 1∼7wt％인 것을 사용할 수 있다.
상기에서 합금원소를 솔더 내부에 직접 첨가하는 대신 상기의 원소(M) 중 어느 하나를 전해도금 또는 무전해도금에 의하여 니켈 혹은 구리 표면위에 증착하여 솔더와 반응시킬 수 있다.
상기에서 구리 표면위에 합금원소가 증착되어 전자부품에 형성되는 금속간화합물은 Cu-M 상이 형성되어 Cu6Sn5 또는 Cu3Sn의 생성을 억제할 수 있다.
상기에서 니켈 표면위에 합금원소가 증착되어 전자부품에 형성되는 금속간화합물은 Ni-M 상이 형성되어 Ni3Sn4, Ni3P 또는 Ni3SnP의 생성을 억제할 수 있다.
본 발명은 전자부품간의 접합에 있어서, 전자부품의 표면처리에서 합금원소(M) 중 한 가지의 도금층이 없을 경우 구리의 상부에는 금(Au) 또는 OSP(Organic Solderability Preservative) 중에서 어느 하나이고, 니켈 상부에는 금(Au), 은(Ag), 팔라듐(Pd), 주석(Sn) 중에서 선택된 어느 하나의 금속으로 형성될 수 있다.
상기에서 전자부품간의 접합은 반도체칩, 패키지부품 또는 인쇄회로기판 중에서 선택된 전자부품을 사용할 수 있다.
이하 본 발명을 보다 상세히 설명하고자 한다.
본 발명은 전자부품간의 접합에 있어서, 무전해 니켈 혹은 구리 표면 처리된 부분에 적절한 함량의 합금원소(Zn, Al, Be, Si, Ge, Mg) 중 한 가지 이상의 금속 원소를 가지는 무연솔더를 사용하거나, 상기의 원소 중 한 가지를 니켈 혹은 구리 표면위에 도금함으로써 리플로우를 거쳤을 때 상기의 element가 없는 경우에서 나타나는 금속간화합물의 생성을 억제하는 대신 새로운 금속간 화합물을 나타나게 함으로써 솔더와 표면처리간의 기계적 특성을 크게 증가시킬 수 있는 전자부품의 접합방법을 나타낸다.
리플로우를 거침으로써 상기의 합금원소(M)가 포함되지 않는 조건에서 리플로우 했을 때 나타나는 금속간화합물의 생성을 억제하는 대신 새로운 금속간 화합물을 나타나게 함으로써 솔더와 표면처리간의 기계적 특성을 크게 증가시킨 전자부품의 접합방법을 나타낸다.
즉, 본 발명은 무연솔더와 구리 혹은 니켈 표면 처리된 전자부품의 접합 시 취성파괴를 막을 수 있는 접합방법으로서, 무연솔더에 상기 원소의 함량을 변화 시키거나 상기 원소 중 한 가지 원소의 도금층을 형성함으로써 리플로우 공정에서 형성되는 금속간화합물의 형성거동 및 UBM의 상변화 현상을 제어하여 전자부품간의 취성파괴를 막을 수 있는 방법이다.
본 발명에서 전자부품은 반도체칩, 패키지부품, 인쇄회로기판 중에서 선택된 어느 하나을 사용할 수 있다. 즉 본 발명의 전자부품과 전자부품의 접합방법은 (1)반도체칩과 패키지 부품의 접합공정, (2)패키지 부품과 패키지 부품의 접합공정, (3)패키지 부품과 인쇄회로기판의 접합공정, (4)반도체 칩과 인쇄회로기판의 접합공정에 적용할 수 있다.
상기에서 구리 표면처리된 전자부품의 경우에는 Sn-Ag, Sn-Cu, Sn-Ag-Cu 솔 더에 금속원소(M)의 적절한 양을 첨가시키거나 상기 원소 중 한 가지의 도금층을 구리 표면위에 형성함으로써 Cu6Sn5 및 Cu3Sn의 생성을 억제하는 대신 Cu-M 금속간화합물을 형성시켜야 한다. 이로 인해 취약한 특성을 나타내는 Cu6Sn5 및 Cu3Sn의 생성을 억제하고, 충격에 내성이 강한 Cu-M 금속간화합물을 형성시킴으로써 취성파괴를 방지할 수 있다.
한편, 니켈 표면 처리된 전자부품의 경우에는 Sn-Ag, Sn-Cu, Sn-Ag-Cu 솔더에 상기의 원소(M)의 적절한 함량을 첨가시키거나 상기 원소 중 한 가지의 도금층을 니켈 표면위에 형성함으로써 Ni3Sn4 금속간화합물의 스폴링(spalling)현상을 방지할 뿐 아니라, Ni(P)/Au 위에서 매우 취약한 특성을 보이는 Ni3Sn4, Ni3P 및 Ni3SnP층의 생성을 억제함으로써 계면의 기계적 특성을 크게 증가시킬 수 있다.
상기에서 사용되는 솔더는 합금원소(M)를 함유하고 있어서 리플로우 후에 구리표면의 경우 Cu-M, 니켈의 경우 Ni-M 금속간화합물을 형성해야 한다. 또한, 상기 원소 중 한 가지의 도금층으로 입힐 경우에도 리플로우 중에 도금층의 원소가 솔더로 들어감으로써 계면에 Cu-M 혹은 Ni-M 금속간화합물이 형성되어야 한다. 솔더 내의 권장하는 조성은 열역학적 상평형도를 근거(상평형도에서 Cu-M, Ni-M 금속간화합물이 나올 수 있는 조성)로 하여 Zn : 1∼7wt％, Al : 1.5∼3wt％, Be : 1∼3wt％, Si 혹은 Ge : 8∼13wt％, Mg : 1∼7wt％으로 조절한다.
한편 상기에서 전자부품에 표면 처리될 구리 혹은 니켈층은 전기도금법, 무 전해도금법, 스퍼터링법, 라미네이션법으로 증착할 수 있다. 또한, 구리의 상부에는 금(Au), OSP(Organic Solderability Preservative) 중 하나, 니켈 상부에는 금(Au), 은(Ag), 팔라듐(Pd), 주석(Sn) 중에서 선택된 어느 하나의 금속으로 형성할 수 있다. 이때 상부에 증착되는 금속층은 전기도금법, 무전해도금법, 이머전 도금법, 스퍼터링법, 증발(evaporation)법 중에서 선택된 어느 하나 이상의 방법으로 증착할 수 있다.
상기의 원소(M)는 구리 혹은 니켈 표면위에 전기도금, 무전해도금 방법으로 도금을 통하여 증착할 수도 있다. 따라서, Sn-Ag, Sn-Cu, Sn-Ag-Cu 솔더와 반응시 원소(M)가 솔더 내부로 확산해 들어감으로써 솔더에 직접 첨가하는 방법과 동일한 결과를 얻을 수 있다.
이하에서 본 발명의 이해를 돕기 위하여 첨부된 도면에 의거하여 보다 상세하게 설명하기로 한다. 도면은 본 발명에 대한 이해를 돕기 위한 것으로서 이에 의해 본 발명의 권리범위가 제한되지는 않는다.
도 1은 본 발명에 따른 전자부품간의 접속과정을 나타내는 개략도이며, 전자부품의 표면처리는 구리 혹은 니켈층으로 되어 있으며, 사용된 솔더는 Sn-Ag, Sn-Cu, Sn-Ag-Cu 솔더에 합금원소인 Zn, Al, Be, Si, Ge, Mg 중 한가지 이상을 첨가한 것이다. 한편, 솔더에 합금원소를 첨가하는 대신 전자부품의 구리 혹은 니켈 층위에 상기 원소 중 한 가지의 도금층을 증착할 수도 있다.
먼저 인쇄회로기판(10)의 금속 표면처리는 구리 혹은 니켈을 증착할 수 있으며, 전기도금법, 무전해도금법, 스퍼터링법, 라미네이션법을 이용할 수 있다. 그리 고 구리 혹은 니켈 표면위에 상기 원소 중 한 가지의 도금층을 증착할 수도 있다. 무연솔더를 리플로우 과정을 통해 솔더접합을 형성한 후(도 1(a)) 금속 표면처리가 된 패키지부품이나 기판(20)을 정렬(alignment)을 시킨 후(도 1(b)) 리플로우 과정을 한 번 더 거쳐서 전자부품간의 접속을 시킨다(도 1(c)). 이 때, 구리 표면층을 사용한 경우, 합금원소(M)을 포함하지 않은 경우에는 Cu6Sn5, Cu3Sn 금속간화합물이 형성되지만, 합금원소(M)을 포함하게 되면 Cu-M 금속간 화합물을 형성하게 된다. 니켈 표면층을 사용한 경우, 합금원소(M)을 포함하지 않은 경우 Ni3Sn4 금속간화합물이 형성되고, 더욱이 이 금속간화합물의 스폴링(spalling)이 발생하여 취성파괴의 주요 원인이 된다. 하지만 합금원소(M)을 첨가하게 되면, Ni-M 금속간화합물이 같이 형성되며, 무전해 Ni(P)/Au층의 경우 매우 취약한 특성을 보이는 Ni3P 및 Ni3SnP의 생성을 억제하여 기계적 신뢰성을 크게 향상시킨다.
본 발명에서 적용되는 무연솔더는 상기의 권장조성을 가지는 솔더를 사용한다. 즉, 구리표면에서는 Cu6Sn5, Cu3Sn의 생성을 억제할 수 있는 정도의 합금원소(M)의 함량을 조절할 수 있으며, 니켈에서는 Ni3Sn4, Ni3P, Ni3SnP층의 생성을 억제할 수 있는 함량의 합금원소(M)를 첨가할 수 있다. 또한, 상기 원소 중 한 가지 원소를 솔더에 첨가하는 대신 구리 혹은 니켈 표면층위에 도금층을 형성하여 솔더에 첨가한 경우와 같은 효과를 낼 수도 있다.
도 1(a) 내지 도 1(c)에서는 패키지 부품과 인쇄회로기판의 접합에 관하여 기술하였지만 본 발명은 패키지 부품과 인쇄회로기판의 접합 이외에 다음 4가지 경우의 (1)반도체 칩과 패키지 부품의 접합공정, (2)패키지 부품과 패키지 부품의 접합공정, (3)패키지 부품과 인쇄회로기판의 접합공정, (4)반도체 칩과 인쇄회로기판의 접합공정 등 전자부품 상호간의 접합공정에 직접 적용 가능하다.
도 2는 실시예로서 무연솔더 내부의 아연함량에 따른 충격시험 결과(파괴횟수)를 나타낸 그래프이다. 도 2(a)는 구리 금속표면에서의 결과이며, 아연을 3wt％이상 첨가할 경우, 충격 신뢰성이 크게 증가하는 것을 나타낸다. 이는 아연이 3wt％이상 첨가되면, 계면에서 Cu6Sn5 금속간화합물의 생성을 완전히 억제함으로써 나타난 결과이다. 또한, 장시간 열처리시 충격신뢰성이 일반적으로 저하되는 것이 보이며, 이는 열처리동안 금속간화합물의 성장으로 인한 결과이다. 도 2(b)는 무전해 니켈 금속표면에서의 결과이며, 아연을 1wt％ 이상 첨가할 경우, 충격신뢰성이 크게 증가하는 것을 나타내며, 이는 계면에서 Ni3Sn4와 Ni3P, Ni3SnP층의 생성을 억제함으로써 나타난 결과이다.
도 3(a)는 구리 금속표면위에서 Sn-3.5Ag-3Zn와의 리플로우 반응시 생성된 금속간화합물을 보여주는 주사전자현미경 사진이며, 충격 시험 중에 파괴가 전혀 일어나지 않았다. 즉, Cu6Sn5을 억제하는 대신 Zn를 함유한 금속간화합물이 형성되면 충격 신뢰성이 크게 증가하는 것을 볼 수 있다.
도 3(b)는 무전해니켈 금속표면위에서 Sn-3.5Ag-7Zn와의 반응을 나타낸 사진으로서, Ni3Sn4와 Ni3P, Ni3SnP층이 전혀 발견되지 않았으며 Ni5Zn21 금속간화합물만 발견되었으며, 이것 역시 충격 시험 중에 파괴가 전혀 일어나지 않았다. 즉, 매우 취약한 특성을 보이는 Ni3P, Ni3SnP층의 생성을 완전히 억제함으로써 충격 신뢰성을 크게 향상시킬 수 있다.
도 4(a)는 구리 금속표면위에서 아연함량이 증가함에 따라 Cu6Sn5 금속간화합물의 두께가 줄어드는 것을 확인 한 후, Cu6Sn5 두께와 충격신뢰성간의 연관성을 보여주는 그래프이다. Cu6Sn5 두께가 줄어들수록 충격신뢰성이 선형적으로 증가하는 것을 확인할 수 있다.
도 4(b)는 Cu6Sn5가 존재하게 되면 충격 시험 중 Cu6Sn5를 따라 취성파괴가 일어나는 것을 보여주는 주사전자현미경사진이다. 즉, 합금원소(예 : 아연)의 함량을 적절히 조절하여 솔더와 Cu UBM사이에 Cu6Sn5의 생성을 억제하는 것이 취성파괴 방지의 주요 사항이다.
도 4(c)는 무전해 니켈 금속표면위에서 아연함량이 증가함에 따라 Ni3P의 두께가 줄어드는 것을 확인한 후, Ni3P의 두께와 충격 신뢰성과의 연관성을 나타내는 그래프이다. 무전해 니켈 금속표면위에서는 Ni3P의 두께를 줄임으로써 충격 신뢰성을 크게 증가시킬 수 있는 것을 확인할 수 있다.
도 4(d)는 충격 시험 중 취성파괴가 금속간화합물과 Ni3P사이에서 진행하는 것을 확인할 수 있는 주사전자현미경사진이다. 즉, Ni3P의 생성을 억제할 수 있는 합금원소(예 : 아연)을 무연솔더에 넣음으로써 취성파괴를 방지할 수 있다.
상술한 바와 같이, 본 발명을 도면을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명은 전자부품과 전자부품을 솔더링 접합시 기존의 무연솔더에서 나타나는 금속간화합물의 변화를 유도하여 취성파괴의 원인이 되는 것들을 미연에 방지함으로써 전자기기의 신뢰성을 보장할 수 있다.

Claims (9)

  1. 무연솔더를 이용한 전자부품간의 접합 방법에 있어서,
    구리 또는 니켈로 표면처리된 전자부품의 니켈 또는 구리 표면위에 Zn, Al, Be, Si, Ge, Mg 중에서 선택된 어느 하나의 합금원소(M)를 도금하여 Cu-M 또는 Ni-M의 금속간화합물을 상기 구리 또는 니켈로 표면처리된 전자부품의 도금층과 무연솔더의 계면에 생성시키는 단계를 포함하는 것을 특징으로 하는 합금원소의 접합방법.
  2. 제1항에 있어서, 무연솔더는 Sn-Ag, Sn-Cu 또는 Sn-Ag-Cu 중에서 선택된 어느 하나인 것을 특징으로 하는 합금원소의 접합방법.
  3. 삭제
  4. 제1항에 있어서, 합금원소(M)의 함량은 Zn 1∼7wt％, Al 1.5∼5wt％, Be 1∼5wt％, Si 혹은 Ge 8∼15wt％, Mg 1∼7wt％인 것을 특징으로 하는 합금원소의 접합방법.
  5. 제1항에 있어서, 합금원소(M) 중에서 선택된 어느 하나를 전해도금 또는 무전해도금에 의하여 니켈 혹은 구리 표면위에 증착하여 솔더와 반응시키는 것을 특징으로 하는 합금원소의 접합방법.
  6. 제1항에 있어서, 구리 표면위에 합금원소(M)가 증착되어 구리 표면처리된 전자부품의 도금층과 무연솔더의 계면에 형성되는 금속간화합물 Cu-M이 형성되어 Cu6Sn5 또는 Cu3Sn의 생성을 억제하는 것을 특징으로 하는 합금원소의 접합방법.
  7. 제1항에 있어서, 니켈 표면위에 합금원소(M)가 증착되어 니켈로 표면처리된 전자부품의 도금층과 무연솔더의 계면에 형성되는 금속간화합물 Ni-M이 형성되어 Ni3Sn4, Ni3P 또는 Ni3SnP의 생성을 억제하는 것을 특징으로 하는 합금원소의 접합방법.
  8. 삭제
  9. 제1항에 있어서, 전자부품간의 접합은 반도체칩, 패키지부품 또는 인쇄회로기판 중에서 선택된 전자부품인 것을 특징으로 하는 합금원소의 접합방법.
KR1020070030556A 2007-03-28 2007-03-28 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법 KR100902163B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070030556A KR100902163B1 (ko) 2007-03-28 2007-03-28 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법
US11/907,528 US20080237314A1 (en) 2007-03-28 2007-10-12 Method of joining electronic package capable of prevention for brittle fracture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030556A KR100902163B1 (ko) 2007-03-28 2007-03-28 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법

Publications (2)

Publication Number Publication Date
KR20080088116A KR20080088116A (ko) 2008-10-02
KR100902163B1 true KR100902163B1 (ko) 2009-06-10

Family

ID=39792511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030556A KR100902163B1 (ko) 2007-03-28 2007-03-28 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법

Country Status (2)

Country Link
US (1) US20080237314A1 (ko)
KR (1) KR100902163B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023284A1 (en) * 2005-08-24 2007-03-01 Fry's Metals Inc. Reducing joint embrittlement in lead-free soldering processes
JP5042894B2 (ja) * 2008-03-19 2012-10-03 松田産業株式会社 電子部品およびその製造方法
JP5552957B2 (ja) * 2010-08-17 2014-07-16 Ｔｄｋ株式会社 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP5552958B2 (ja) * 2010-08-17 2014-07-16 Ｔｄｋ株式会社 端子構造、プリント配線板、モジュール基板及び電子デバイス
US8884434B2 (en) * 2010-09-27 2014-11-11 Infineon Technologies Ag Method and system for improving reliability of a semiconductor device
WO2013029656A1 (de) 2011-08-30 2013-03-07 Ev Group E. Thallner Gmbh Verfahren zum permanenten bonden von wafern durch eine verbindungsschicht mittels festkörperdiffusion oder phasenumwandlung
CN103718280B (zh) * 2011-09-16 2016-12-21 松下知识产权经营株式会社 安装结构及其制造方法
TWI467718B (zh) 2011-12-30 2015-01-01 Ind Tech Res Inst 凸塊結構以及電子封裝接點結構及其製造方法
US20140106179A1 (en) * 2012-10-17 2014-04-17 Raytheon Company Plating design and process for improved hermeticity and thermal conductivity of gold-germanium solder joints
KR101513494B1 (ko) * 2013-12-04 2015-04-21 엠케이전자 주식회사 무연 솔더, 솔더 페이스트 및 반도체 장치
DE102016112390B4 (de) 2016-07-06 2021-08-12 Infineon Technologies Ag Lötpad und Verfahren zum Verbessern der Lötpadoberfläche

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207888B1 (ko) * 1995-12-22 1999-07-15 포만 제프리 엘 무연 땜납을 사용하여 플립-칩을 상호접속하는 방법
US20010028109A1 (en) * 2000-02-22 2001-10-11 Kozo Shimizu Solder alloy, a circuit substrate, a semiconductor device and a method of manufacturing the same
JP2004273959A (ja) * 2003-03-11 2004-09-30 Seiko Epson Corp 半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器
JP2005254298A (ja) * 2004-03-12 2005-09-22 Nippon Steel Corp 半導体実装用半田合金とその製造方法、及び半田ボール、電子部材

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW556329B (en) * 1999-02-26 2003-10-01 Hitachi Ltd Wiring board, its production method, semiconductor device and its production method
JP3757881B2 (ja) * 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
US20040258556A1 (en) * 2003-06-19 2004-12-23 Nokia Corporation Lead-free solder alloys and methods of making same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207888B1 (ko) * 1995-12-22 1999-07-15 포만 제프리 엘 무연 땜납을 사용하여 플립-칩을 상호접속하는 방법
US20010028109A1 (en) * 2000-02-22 2001-10-11 Kozo Shimizu Solder alloy, a circuit substrate, a semiconductor device and a method of manufacturing the same
JP2004273959A (ja) * 2003-03-11 2004-09-30 Seiko Epson Corp 半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器
JP2005254298A (ja) * 2004-03-12 2005-09-22 Nippon Steel Corp 半導体実装用半田合金とその製造方法、及び半田ボール、電子部材

Also Published As

Publication number Publication date
US20080237314A1 (en) 2008-10-02
KR20080088116A (ko) 2008-10-02

Similar Documents

Publication Publication Date Title
KR100902163B1 (ko) 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법
KR100718169B1 (ko) 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법
KR100876646B1 (ko) 취성파괴 방지를 위한 무전해 ＮｉＸＰ로 표면처리된전자부품의 접합 방법
US8242378B2 (en) Soldering method and related device for improved resistance to brittle fracture with an intermetallic compound region coupling a solder mass to an Ni layer which has a low concentration of P, wherein the amount of P in the underlying Ni layer is controlled as a function of the expected volume of the solder mass
JP5365749B2 (ja) 鉛フリーはんだボール
US20130153646A1 (en) Method for suppressing kirkendall voids formation at the interface between solder and copper pad
KR101738841B1 (ko) Ｂｉ-Ｓｎ계 고온 땜납 합금으로 이루어진 고온 땜납 이음
US9773721B2 (en) Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part
TWI554164B (zh) 配線基板及配線基板之製造方法
WO2007097508A1 (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
WO2014115858A1 (ja) 配線基板およびその製造方法
US20090020871A1 (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of fabricating the same
JP4392020B2 (ja) 鉛フリーはんだボール
US6630251B1 (en) Leach-resistant solder alloys for silver-based thick-film conductors
KR100922891B1 (ko) 황이 함유된 전해도금 구리로 표면처리된 전자부품과 솔더의 접합시에 발생하는 커켄달 간극의 억제방법 및 이에 의해 제조된 전자패키지
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
US20060024943A1 (en) Prevention and control of intermetallic alloy inclusions that form during reflow of Pb free, Sn rich, solders in contacts in microelectronic packaging in integrated circuit contact structures where electroless Ni(P) metallization is present
US6137690A (en) Electronic assembly
US20120280023A1 (en) Soldering method and related device for improved resistance to brittle fracture
KR100883863B1 (ko) 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및이의 접합방법
Kim et al. A new Cu-Zn solder wetting layer for improved impact reliability
US20090212422A1 (en) JOINT RELIABILITY OF SOLDER JOINT BETWEEN Sn-yAg SOLDER AND Ni-P UNDER BUMP METALLIC LAYER BY COBALT ADDITION
Alam et al. Reaction kinetics of Pb-Sn and Sn-Ag solder balls with electroless Ni-P/Cu pad during reflow soldering in microelectronic packaging
KR101281949B1 (ko) 기계적 특성의 향상을 위한 ｅｎｅｐｉｇ 표면 처리에서의 최적의 팔라듐 함유량
Hanim INTERMETALLIC EVOLUTION FOR ISOTHERMAL AGING UP TO 2000HOURS ON Sn-4Ag-0.5 Cu AND Sn-37Pb SOLDERS WITH Ni/Au LAYERS MA Azmah Hanim, A. Ourdjini 2, O. Saliza Azlina 3, I. Siti Rabiatul Aisha 4

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee