DE102016112390B4 - Lötpad und Verfahren zum Verbessern der Lötpadoberfläche - Google Patents
Lötpad und Verfahren zum Verbessern der Lötpadoberfläche Download PDFInfo
- Publication number
- DE102016112390B4 DE102016112390B4 DE102016112390.0A DE102016112390A DE102016112390B4 DE 102016112390 B4 DE102016112390 B4 DE 102016112390B4 DE 102016112390 A DE102016112390 A DE 102016112390A DE 102016112390 B4 DE102016112390 B4 DE 102016112390B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- tin
- bismuth
- antimony
- micrometers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 111
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 97
- 229910052718 tin Inorganic materials 0.000 claims abstract description 95
- 229910052797 bismuth Inorganic materials 0.000 claims abstract description 69
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims abstract description 68
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910052787 antimony Inorganic materials 0.000 claims abstract description 62
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 55
- 238000005476 soldering Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 17
- 238000007747 plating Methods 0.000 claims description 17
- 238000004544 sputter deposition Methods 0.000 claims description 16
- 230000002708 enhancing effect Effects 0.000 claims description 4
- 239000011135 tin Substances 0.000 description 77
- 229910045601 alloy Inorganic materials 0.000 description 15
- 239000000956 alloy Substances 0.000 description 15
- 239000002245 particle Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- MPDDTAJMJCESGV-CTUHWIOQSA-M (3r,5r)-7-[2-(4-fluorophenyl)-5-[methyl-[(1r)-1-phenylethyl]carbamoyl]-4-propan-2-ylpyrazol-3-yl]-3,5-dihydroxyheptanoate Chemical compound C1([C@@H](C)N(C)C(=O)C2=NN(C(CC[C@@H](O)C[C@@H](O)CC([O-])=O)=C2C(C)C)C=2C=CC(F)=CC=2)=CC=CC=C1 MPDDTAJMJCESGV-CTUHWIOQSA-M 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000005266 casting Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910005578 NiBi Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000013590 bulk material Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000851 Alloy steel Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49527—Additional leads the additional leads being a multilayer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05023—Disposition the whole internal layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05113—Bismuth [Bi] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/0512—Antimony [Sb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05611—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Lötpad (10), umfassend:eine Oberfläche (12);eine Zinnschicht (14), die auf der Oberfläche (12) angeordnet ist; undeine Bismutschicht (18) und eine Antimonschicht (20) und eine Nickelschicht (22), die auf der Zinnschicht (14) angeordnet sind, wobei die Bismutschicht (18) auf der Zinnschicht (14) angeordnet ist, die Antimonschicht (20) auf der Bismutschicht (18) angeordnet ist und die Nickelschicht (22) auf der Antimonschicht (20) angeordnet ist, wobei jede Schicht die gesamte jeweilige darunterliegende Schicht bedeckt.
Description
- GEBIET
- Die vorliegende Offenbarung betrifft im Allgemeinen ein Lötpad. Die Offenbarung betrifft ferner einen Leadframe. Die Offenbarung betrifft ferner eine elektronische Komponente, insbesondere eine elektronische Komponente einschließlich des Lötpads. Die Offenbarung betrifft ferner ein Verfahren zum Verbessern einer Lötpadoberfläche.
- HINTERGRUND
- Elektronische Komponenten können auf eine Platte montiert sein, um in einem elektronischen Schaltkreis zu wechselwirken. Zum Beispiel kann die Platte eine Leiterplatte (PCB - Printed Circuit Board) sein. Befestigen der elektronischen Komponenten an der Platte kann durch Löten der elektronischen Komponenten mittels Lötpads der elektronischen Komponenten an Lötpads, die auf der Platte angeordnet sind, bewirkt werden.
- Zuverlässigkeit auf Plattenebene kann in Umgebungen mit hoher Temperatur eine Herausforderung darstellen. Besonders in Kraftfahrzeuganwendungen kann eine verbesserte Befestigung der Komponenten an der Platte anspruchsvoll sein. In Kraftfahrzeuganwendungen kann die Platte einer rauen Umgebung, einschließlich hoher Temperatur und starken Vibrationen, ausgesetzt sein. Eine Verbindungsqualität von Komponenten zu der Platte kann in der TCoB-Leistungsfähigkeit (TCoB: Temperature Cycle on Board) sichtbar sein.
- Ein in der Industrie häufig verwendetes Standardlot ist eine Legierung, die Zinn, Silber und Kupfer beinhaltet. Die Legierung ist unter dem Namen SAC bekannt. Die Legierung kann in verschiedenen Zusammensetzungen verwendet werden. Eine Zusammensetzung ist SnAg3,8Cu0,7. Diese Legierung ist als SAC387 bekannt. SAC387 kann möglicherweise nicht alle Anforderungen in einer rauen Umgebung erfüllen. Eine tatsächliche SAC387-Lotleistungsfähigkeit kann einer Leistungsfähigkeit von Zinn-Blei-Lot unterlegen sein.
- Die Druckschrift US 2006 / 0 068 218 A1 offenbart eine Struktur mit drei aufeinander aufgebrachten Schichten aus Kupfer, Zinn und Nickel.
- Die Druckschrift
US 2015 / 0 108 650 A1 offenbart eine eutektische Lotstruktur für einen Chip. Die Struktur umfasst ein Substrat, eine Lotstruktur auf dem Substrat und einen Chip auf der Lotstruktur. Der Chip wird durch eine eutektische Reaktion der Lotstruktur an das Substrat gebondet. - Die Druckschrift
DE 10 2012 208 681 A1 offenbart eine Zinnbeschichtung mit einer im Wesentlichen equiaxialen Kornstruktur. - Die Druckschrift
US 2006 / 0 081 995 A1 offenbart ein gelötetes Material und zugehörige Lötverfahren. - Die Druckschrift
US 2007 / 0 001 315 A1 offenbart ein Substrat zum Vorrichtungsbonden, welches zum Bonden oder Fixieren von Vorrichtungen verwendet wird. - KURZDARSTELLUNG
- Verschiedene Aspekte gelten für ein Lötpad, umfassend: eine Oberfläche; eine Zinnschicht, die auf der Oberfläche angeordnet ist; und eine Bismutschicht und eine Antimonschicht und eine Nickelschicht, die auf der Zinnschicht angeordnet sind, wobei die Bismutschicht auf der Zinnschicht angeordnet ist, die Antimonschicht auf der Bismutschicht angeordnet ist und die Nickelschicht auf der Antimonschicht angeordnet ist, wobei jede Schicht die gesamte jeweilige darunterliegende Schicht bedeckt.
- Verschiedene Aspekte gelten für ein Verfahren zum Verbessern einer Lötpadoberfläche, wobei das Verfahren umfasst: Bereitstellen eines Lötpads, das wenigstens eine Lötpadoberfläche umfasst; Plattieren oder Sputtern von Zinn auf die wenigstens eine Lötpadoberfläche, um eine erste Zinnschicht zu bilden; Plattieren oder Sputtern von Bismut auf die erste Zinnschicht, um eine erste Bismutschicht zu bilden; Plattieren oder Sputtern von Antimon auf die erste Bismutschicht, um eine erste Antimonschicht zu bilden; Plattieren oder Sputtern von Nickel auf die erste Antimonschicht, um eine erste Nickelschicht zu bilden; Plattieren oder Sputtern von Zinn auf die erste Nickelschicht, um eine zweite Zinnschicht zu bilden; Plattieren oder Sputtern von Bismut auf die zweite Zinnschicht, um eine zweite Bismutschicht zu bilden; Plattieren oder Sputtern von Antimon auf die zweite Bismutschicht, um eine zweite Antimonschicht zu bilden; und Plattieren oder Sputtern von Nickel auf die zweite Antimonschicht, um eine zweite Nickelschicht zu bilden.
- Verschiedene Aspekte gelten für ein Lötpad, umfassend: eine Oberfläche; eine Zinnschicht, die auf der Oberfläche angeordnet ist; und eine Bismutschicht und eine Antimonschicht und eine Nickelschicht, die auf der Zinnschicht angeordnet sind, wobei die Zinnschicht, die Bismutschicht, die Antimonschicht und die Nickelschicht einen Schichtstapel bilden, und wobei mehrere solcher Schichtstapel aufeinander auf der Lötpadoberfläche gebildet sind.
- Figurenliste
- Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Beispielen bereitzustellen Die Zeichnungen veranschaulichen Beispiele und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Beispielen. Andere Beispiele und viele der beabsichtigten Vorteile von Beispielen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden.
-
1 veranschaulicht schematisch ein erstes Beispiel für ein Lötpad in einer Querschnittsansicht. -
2 veranschaulicht schematisch ein zweites Beispiel für ein Lötpad in einer Querschnittsansicht in Übereinstimmung mit der Offenbarung. -
3 veranschaulicht schematisch ein drittes Beispiel für ein Lötpad in einer Querschnittsansicht in Übereinstimmung mit der Offenbarung. -
4 veranschaulicht schematisch ein viertes Beispiel für ein Lötpad in einer Querschnittsansicht. -
5 veranschaulicht schematisch ein fünftes Beispiel für ein Lötpad in einer Querschnittsansicht. -
6 veranschaulicht schematisch ein erstes Beispiel für eine elektronische Komponente in einer Querschnittsansicht in Übereinstimmung mit der Offenbarung. -
7 veranschaulicht ein Beispiel für ein Verfahren zum Verbessern einer Lötpadoberfläche in einem Flussdiagramm in Übereinstimmung mit der Offenbarung. - AUSFÜHRLICHE BESCHREIBUNG
- In der folgenden Beschreibung werden Beispiele mit Bezugnahme auf die Zeichnungen beschrieben, wobei allgemein durchgehend gleiche Bezugszahlen benutzt werden, um auf gleiche Elemente zu verweisen. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezielle Einzelheiten dargelegt, um ein eingehendes Verständnis eines oder mehrerer Aspekte von Beispielen bereitzustellen. Es kann einem Fachmann jedoch klar sein, dass ein oder mehrere Aspekte der Beispiele mit einem geringeren Grad dieser speziellen Einzelheiten praktiziert werden kann. Die folgende Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Umfang wird durch die beigefügten Ansprüche definiert.
- Die verschiedenen zusammengefassten Aspekte können in verschiedenen Formen ausgeführt werden. Die folgende Beschreibung zeigt verschiedene Kombinationen und Konfigurationen durch Veranschaulichung, in denen die Aspekte praktiziert werden können. In diesem Zusammenhang kann Richtungsterminologie, wie etwa z.B. „obere(r/s)“, „untere(r/s)“, „oben“, „unten“, „links“, „rechts“, „Vorderseite“, „Rückseite“, „vertikal“, „horizontal“ usw., mit Bezugnahme auf die Orientierung der zu beschreibenden Figuren verwendet werden. Da Komponenten von Beispielen in einer Reihe verschiedener Orientierungen positioniert werden können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keinerlei Weise beschränkend.
- Es versteht sich, dass die beschriebenen Aspekte und/oder Beispiele lediglich Beispiele sind und dass andere Aspekte und/oder Beispiele benutzt werden können und strukturelle und funktionale Modifikationen vorgenommen werden können, ohne vom Konzept der vorliegenden Offenbarung abzuweichen. Während ein bestimmtes Merkmal oder ein bestimmter Aspekt eines Beispiels bezüglich nur einer von mehreren Implementierungen offenbart sein kann, kann außerdem ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für eine beliebige gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann.
- Ferner sollen in dem Ausmaß, in dem die Ausdrücke „beinhalten“, „aufweisen“, „mit“ oder andere Varianten davon in entweder der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine dem Ausdruck „umfassen“ ähnliche Weise einschließend sein. Außerdem ist der Ausdruck „beispielhaft“ lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint.
- Lötpads und Verfahren zum Verbessern von Lötpads werden hier beschrieben. Bemerkungen, die in Verbindung mit den beschriebenen Lötpads gemacht werden, können auch für entsprechende Verfahren gelten und umgekehrt. Falls zum Beispiel ein spezielles Material eines Lötpads beschrieben wird, kann ein entsprechendes Verfahren zum Verbessern eines Lötpads eine Handlung des Bereitstellens des entsprechenden Materials auf eine geeignete Weise beinhalten, selbst wenn eine solche Handlung nicht ausdrücklich beschrieben oder in den Figuren veranschaulicht ist. Entsprechend kann das Verfahren eine Handlung des Bereitstellens der speziellen Komponente beinhalten.
- Hier beschriebene elektronische Komponenten können einen oder mehrere Halbleiterchips oder Halbleiter-Dies beinhalten. Die Dies können mit verschiedenen Technologien hergestellt sein und können zum Beispiel integrierte elektrische, elektrooptische oder elektromechanische Schaltkreise und/oder passive Elemente beinhalten. Die Dies können integrierte Schaltkreise, wie etwa z.B. integrierte Logikschaltkreise, Steuerschaltkreise, Mikroprozessoren, Speichervorrichtungen, beinhalten. Die Dies können von beliebiger Art sein und brauchen nicht aus einem speziellen Halbleitermaterial, wie etwa zum Beispiel Si, SiC, SiGe, GaAs oder einem organischen Halbleitermaterial, hergestellt zu sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa zum Beispiel Isolatoren, Kunststoffe oder Metalle.
- Lötpads und Leadframes, wie hier beschrieben, können aus verschiedenen Materialien bestehen. Beispiele für Materialien können Kupfer, Aluminium und Silberplattierung beinhalten, sind aber nicht auf diese beschränkt. Ein Lötpad oder ein Leadframe kann Kupfer, Aluminium, eine Kupferlegierung, eine Legierung
42 , eine Stahllegierung, eine Aluminiumlegierung und so weiter als ein Basismaterial beinhalten. Das Basismaterial kann mit anderen Metallschichten plattiert sein. - Leadframes, wie hier beschrieben, können ein Die-Pad beinhalten. Ein Die-Pad kann eine obere Oberfläche und eine untere Oberfläche, die der oberen Oberfläche gegenüberliegt, aufweisen. Ein Die-Pad kann eine Die-Montageoberfläche beinhalten. Die Die-Montageoberfläche kann auf einer oberen Oberfläche sein. Die Die-Montageoberfläche kann zu der oberen Oberfläche des Die-Pads koplanar sein. Die Die-Montageoberfläche kann von der oberen Oberfläche des Die-Pads durch eine Stufe getrennt sein, d.h. die Die-Montageoberfläche kann in einer anderen Ebene als die obere Oberfläche liegen. Die Die-Montageoberfläche kann kleiner als die Die-Padoberfläche sein. Die Die-Montageoberfläche kann in der Mitte des Die-Pads angeordnet sein.
- Leadframes, wie hier beschrieben, können einen oder mehrere Leadfinger beinhalten. Ein Leadfinger kann ein Innenkontaktpad beinhalten. In einem Beispiel können Leadfinger auf einer Seite des Die-Pad angeordnet sein. In einem weiteren Beispiel können Leadfinger um das Die-Pad rundherum angeordnet sein.
- Lötpads, wie hier beschrieben, können von beliebiger Form sein. Zum Beispiel kann ein Lötpad eine flache Oberfläche aufweisen. Ein Lötpad in der Bedeutung der vorliegenden Offenbarung kann auch konvexe oder konkave Oberflächen beinhalten. Ein Lötpad kann z.B. durch die Oberfläche eines Drahtes ausgebildet sein.
- Lötpadoberflächen, wie hier beschrieben, sind von einer Zinnschicht bedeckt. Eine obere Materialschicht ist auf der Zinnschicht bereitgestellt. Während eines Lötprozesses kann die Zinnschicht zusammen mit der oberen Materialschicht mit einem SAC-Lot wechselwirken, insbesondere mit einem SAC387-Lot, das zum Löten des Lötpads an ein entsprechendes Lötpad verwendet wird.
- Während eines Lötprozesses kann sich eine Legierung in der Nähe des Lötpads bilden. Die Legierung kann eine Stabilität der gebildeten Lötverbindung verbessern. Die Legierung kann besonders die Stabilität der gebildeten Lötverbindung für höhere Betriebstemperaturen verbessern. Die Legierung kann insbesondere die Stabilität der gebildeten Lötverbindung für Betriebstemperaturen bis zu 150°C verbessern. Die Legierung kann eine Kriechbeständigkeit anheben und somit die Lebensdauer der Lötverbindung unter Temperaturwechselbedingungen erhöhen. Eine Schmelztemperatur der Legierung kann in einem selben Temperaturbereich wie eine Schmelztemperatur des verwendeten SAC-Lots liegen.
- Lötpadoberflächen, wie hier beschrieben, sind von einer Zinnschicht bedeckt und die Zinnschicht ist von einer Bismutschicht, einer Antimonschicht und einer Nickelschicht bedeckt.
- Während eines Lötprozesses kann sich eine Legierung in der Nähe des Lötpads bilden, die auf den Schichtmaterialien Zinn, Bismut, Antimon und Nickel zusammen mit den in dem SAC-Lot beinhalteten Materialien, d.h. Zinn, Silber und Kupfer, basiert. Zinn kann den Hauptanteil der Legierung darstellen.
- Bismut und Nickel können zum Bilden intermetallischer Phasen NiBi mit 74 Gew.-% Bi oder 91 Gew.-% Bi wechselwirken. Die intermetallischen NiBi-Phasen können die Lötverbindung härten.
- Die in der Nähe des Lötpads gebildete Legierung kann ein Verhältnis von Antimon zu Bismut zwischen etwa 1 und etwa 1,5 bis zu einem Verhältnis zwischen etwa 1 und etwa 3 (basierend auf dem Gewicht von Antimon) beinhalten. Dieses Verhältnis kann zu einer Struktur mit niedriger Korngröße in der Lötverbindung führen.
-
1 zeigt ein Lötpad10 in einer Querschnittsansicht. Das Lötpad10 kann von beliebiger Form und Größe sein. In einem Beispiel kann eine mögliche Lötpadgröße etwa 0,25 mm × 0,8 mm betragen. In einem weiteren Beispiel kann eine mögliche Lötpadgröße auch etwa 0,2 mm × 0,5 mm betragen. Eine Lötpadgröße kann jedoch eine beliebige andere geeignete Abmessung aufweisen. Das Lötpad kann ein flaches Pad sein, das in ein Gehäuse eines sogenannten „Leadless Package“ integriert ist. Das Lötpad kann Teil eines Leads eines Packages mit Leads sein. Das Lötpad kann ein Draht sein. Es ist anzumerken, dass1 eine Querschnittsansicht eines Lötpads nur schematisch veranschaulichen soll. - Das Lötpad
10 kann eine Oberfläche12 beinhalten. Die Oberfläche des Lötpads10 kann in einer Ebene liegen. Die Oberfläche des Lötpads10 kann von konvexer Form sein, die die Oberfläche eines Drahtes repräsentiert. Die Oberfläche des Lötpads10 kann auch eine andere geeignete Form aufweisen. - Eine Zinnschicht kann auf der Oberfläche
12 angeordnet sein. Die Zinnschicht14 kann eine Dicke in einem Bereich von etwa 5 Mikrometer bis etwa 15 Mikrometer aufweisen. In einem Beispiel kann die Dicke der Zinnschicht14 in einem Bereich von etwa 7 Mikrometer bis etwa12 Mikrometer liegen. In einem weiteren Beispiel kann die Dicke der Zinnschicht in einem Bereich von etwa 9 Mikrometer bis etwa 11 Mikrometer liegen. - Eine Schicht
16 kann auf der Zinnschicht14 abgeschieden oder angeordnet sein. Die Schicht16 kann eine Bismutschicht, eine Antimonschicht oder eine Nickelschicht sein. - Das Lötpad
10 kann mit seiner Oberfläche12 , auf der die Zinnschicht14 und die weitere Schicht16 angeordnet sind, unter Verwendung einer SAC-Lotpaste an ein PCB gelötet sein. Während des Lötprozesses kann die Zinnschicht14 zusammen mit der oberen Schicht16 mit dem Lot SAC387 wechselwirken. Die Eigenschaften des Lots SAC387 können daher in der Nähe des Lötpads12 modifiziert werden. Das Volumenmaterial (Bulkmaterial), das nach dem Plattenzusammenbau ausgebildet wird, kann die TCoB-Leistungsfähigkeit verbessern. -
2 zeigt ein zweites Beispiel eines Lötpads10 in einer Querschnittsansicht. Das Lötpad10 weist die Oberfläche12 auf, auf der die Zinnschicht14 angeordnet ist. Auf der Zinnschicht14 ist eine Bismutschicht18 angeordnet. Auf der Bismutschicht18 ist eine Antimonschicht20 angeordnet. Auf der Antimonschicht20 ist eine Nickelschicht22 angeordnet. Jede Schicht bedeckt, obwohl in2 nicht sichtbar, im Wesentlichen die gesamte jeweilige darunterliegende Schicht. Die Dicke der Zinnschicht14 kann die gleiche sein wie die mit Bezugnahme auf1 erläuterte. - Die Dicke der Bismutschicht
18 kann in einem Bereich von etwa 2 Mikrometer bis etwa 10 Mikrometer liegen. In einem Beispiel kann die Dicke der Bismutschicht18 in einem Bereich von etwa 4 Mikrometer bis etwa 8 Mikrometer liegen. In einem weiteren Beispiel kann die Dicke der Bismutschicht18 in einem Bereich von etwa 5 Mikrometer bis etwa 7 Mikrometer liegen. - Die Antimonschicht
20 kann eine Dicke aufweisen, die in einem Bereich von etwa 1 Mikrometer bis etwa 6 Mikrometer liegen kann. In einem Beispiel kann die Dicke der Antimonschicht20 in einem Bereich von etwa 2 Mikrometer bis etwa 5 Mikrometer liegen. In einem anderen Beispiel kann die Dicke der Antimonschicht20 in einem Bereich von etwa 3 Mikrometer bis etwa 4 Mikrometer liegen. - Die Nickelschicht
22 kann eine Dicke aufweisen, die in einem Bereich von etwa 0,1 Mikrometer bis etwa 0,6 Mikrometer liegen kann. In einem Beispiel kann die Dicke in einem Bereich von etwa 0,2 Mikrometer bis etwa 0,5 Mikrometer liegen. In einem weiteren Beispiel kann die Dicke der Nickelschicht22 in einem Bereich von etwa 0,3 Mikrometer bis etwa 0,4 Mikrometer liegen. - Ein Verhältnis einer Dicke der Bismutschicht
18 zu einer Dicke der Nickelschicht22 kann etwa 20:1 betragen. Ein Verhältnis einer Dicke der Bismutschicht18 zu einer Dicke der Antimonschicht20 kann etwa 2:1 betragen. Ein Verhältnis einer Dicke der Antimonschicht20 zu einer Dicke der Nickelschicht22 kann etwa 10:1 betragen. Ein Verhältnis einer Dicke der Zinnschicht14 zu einer Gesamtdicke der Bismutschicht18 , der Antimonschicht20 und der Nickelschicht22 kann etwa zwischen 0,3:1 und 5:1 liegen. -
2 zeigt einen Schichtstapel, der in Übereinstimmung mit der Offenbarung auf der Zinnschicht14 zuerst die Bismutschicht18 , dann die Antimonschicht20 und dann die Nickelschicht22 beinhaltet. Es versteht sich, dass in weiteren Beispielen eine Reihenfolge der drei Schichten (Bismut, Antimon und Nickel) unterschiedlich sein kann. Zum Beispiel kann die Antimonschicht20 direkt auf der Zinnschicht14 abgeschieden sein, gefolgt von der Bismutschicht18 . - Wie für das erste Beispiel in
1 gezeigt, wird eine Wechselwirkung stattfinden, wenn das Lötpad10 mit seiner Oberfläche12 einschließlich der darüber liegenden Schichten14 ,18 ,20 und22 mit einem Standard-SAC387 an eine Platte gelötet wird. Lot SAC387 kann eine Legierung mit den Materialien Zinn, Bismut, Antimon und Nickel bilden, die die Stabilität der Lötverbindung speziell während Temperaturzyklen verbessern kann. -
3 zeigt ein drittes Beispiel für ein verbessertes Lötpad10 mit der Oberfläche12 . Im dritten Beispiel kann das Lötpad10 den gleichen Schichtstapel wie in2 gezeigt auf seiner Oberfläche12 aufweisen, beginnend mit einer Zinnschicht14A , eine Bismutschicht18A , eine Antimonschicht20A und eine Nickelschicht22A . Im Gegensatz zu dem zweiten Beispiel ist das dritte Beispiel ein Mehrfachstapelbeispiel. Mit anderen Worten beginnt ein neuer Schichtstapel auf der Nickelschicht22A , wobei eine Zinnschicht14B auf der Nickelschicht22A angeordnet ist. Eine Bismutschicht18B kann auf der Zinnschicht14B angeordnet sein. Eine Antimonschicht20B kann auf der Bismutschicht18B angeordnet sein. Eine Nickelschicht22B kann auf der Antimonschicht20B angeordnet sein. Die Schichten14B ,18B ,20B und22B bilden einen zweiten Schichtstapel. Auf dem zweiten Schichtstapel kann ein dritter Schichtstapel gebildet sein. Auf der Nickelschicht22B kann eine Zinnschicht14C angeordnet sein. Auf der Zinnschicht14C kann eine Bismutschicht18C angeordnet sein. Auf der Bismutschicht18C kann eine Antimonschicht20C angeordnet sein. Auf der Antimonschicht20C kann eine Nickelschicht22C angeordnet sein. Das dritte Beispiel, wie in3 gezeigt, ist ein Beispiel für einen dreifachen Schichtstapel. Es versteht sich, dass anstelle von drei Stapeln auch zwei, vier oder eine andere Anzahl übereinander gelagerter Stapel möglich ist. - Die drei in
3 gezeigten Stapel sind als im Vergleich zu dem Stapel aus2 eine größere Gesamtdicke aufweisend veranschaulicht. Es versteht sich, dass dies in einer realen Anwendung nicht notwendigerweise zutreffen muss. Die Dicke der Zinnschicht14A zuzüglich der Dicke der Zinnschicht14B zu der Dicke der Zinnschicht14C addiert kann in einem Bereich von etwa 5 Mikrometer bis etwa 15 Mikrometer liegen. - Zum Beispiel kann jede der drei Zinnschichten eine Dicke von etwa 2 Mikrometer aufweisen, die sich zu einer Gesamtdicke von 6 Mikrometer aufsummieren. In einem anderen Beispiel kann jede der Zinnschichten
14A ,14B und14C eine Dicke von etwa 5 Mikrometer aufweisen, die sich zu etwa 15 Mikrometer aufsummieren. Die Zinnschichten14A ,14B und14C weisen nicht notwendigerweise die gleiche Dicke auf. Jede der Zinnschichten14A ,14B und14C kann eine andere Dicke aufweisen. In einem Beispiel kann die Dicke der Zinnschicht14A etwa 3 Mikrometer betragen. Die Dicke der Zinnschicht14B kann etwa 2 Mikrometer betragen. Die Dicke der Zinnschicht14C kann etwa 1 Mikrometer betragen. Die Gesamtdicke der Zinnschichten14A ,14B und14C kann dann etwa 6 Mikrometer betragen und kann in einem Bereich von etwa 5 Mikrometer bis etwa 15 Mikrometer liegen. In einem weiteren Beispiel kann die Gesamtdicke der Zinnschichten14A ,14B und14C in einem Bereich von etwa 7 Mikrometer bis etwa12 Mikrometer liegen. In einem anderen Beispiel kann die Gesamtdicke der Zinnschichten14A ,14B und14C in einem Bereich von etwa 9 Mikrometer bis etwa 11 Mikrometer liegen. - Das Gleiche gilt für die Bismutschichten
18A ,18B und18C , die Antimonschichten20A ,20B und20C und die Nickelschichten22A ,22B und22C , die von gleicher Dicke oder unterschiedlichen Dicken sein können, mit einem Bereich einer Gesamtdicke für jedes Material wie nachfolgend angegeben. - Die Gesamtdicke der Bismutschichten
18A ,18B und18C kann in einem Bereich von etwa 2 Mikrometer bis etwa10 Mikrometer liegen, oder von etwa 4 Mikrometer bis etwa 8 Mikrometer. In einem weiteren Beispiel kann die Gesamtdicke der drei Bismutschichten in einem Bereich von etwa 5 Mikrometer bis etwa 7 Mikrometer liegen. Es versteht sich, dass sich der Bereich der Gesamtdicke in einem Beispiel, das mehr als drei Stapel oder weniger als drei Stapel beinhaltet, nicht notwendigerweise ändert. Nur die Dicke je Schicht wird verändert. Wiederum weisen die Bismutschichten18A ,18B und18C nicht notwendigerweise die gleiche Dicke auf. In einem Beispiel kann die Bismutschicht18A eine Dicke von 3 Mikrometer aufweisen, die Dicke der Bismutschicht18B kann 1 Mikrometer betragen und die Dicke der Bismutschicht18C kann 3 Mikrometer betragen, wodurch eine Gesamtdicke von 7 Mikrometer gegeben wird, die in einem Bereich von etwa 2 Mikrometer bis etwa10 Mikrometer liegt. Die Dicken der Bismutschichten18A ,18B und18C können auch die gleichen sein, zum Beispiel jeweils ein Mikrometer. - Die Gesamtdicke aller Antimonschichten
20A ,20B und20C kann in einem Bereich von etwa 1 Mikrometer bis etwa 6 Mikrometer liegen. In einem Beispiel kann die Dicke in einem Bereich von etwa 2 Mikrometer bis etwa 5 Mikrometer liegen. In einem anderen Beispiel kann die Gesamtdicke aller Antimonschichten in einem Bereich von etwa 3 Mikrometer bis etwa 4 Mikrometer liegen. - Eine Gesamtdicke der Nickelschichten
22A ,22B und22C kann in einem Bereich von etwa 0,1 Mikrometer bis etwa 0,6 Mikrometer liegen. In einem Beispiel kann die Gesamtdicke der Nickelschichten22A ,22B und22C in einem Bereich von etwa 0,2 Mikrometer bis etwa 0,5 Mikrometer liegen. In einem weiteren Beispiel kann die Gesamtdicke der Nickelschichten in einem Bereich von etwa 0,3 Mikrometer bis etwa 0,4 Mikrometer liegen. - In dem Mehrfachschichtstapelbeispiel aus
3 kann Bilden einer Legierung, während das Lötpad unter Verwendung eines SAC387-Lots gelötet wird, aufgrund der sich abwechselnden Schichten weiter verbessert werden. Die Abfolge oder Reihenfolge der Schichten ist nicht notwendigerweise in allen Stapeln die gleiche. -
4 zeigt ein viertes Beispiel für ein Lötpad10 mit einer Oberfläche12 . Auf der Oberfläche12 kann eine Zinnschicht24 angeordnet sein. Die Zinnschicht24 kann als wiederaufgeschmolzene Metallpartikelpaste aufgetragen sein. Die Zinnschicht24 kann Bismutpartikel und/oder Antimonpartikel und/oder Nickelpartikel beinhalten. Während eines Lötprozesses kann das Zinn schmelzen und die Partikel26 und das Zinn können mit den Lotkomponenten von SAC387 wechselwirken, um eine beständige Lötverbindung zu bilden. -
5 zeigt ein fünftes Beispiel für ein Lötpad10 mit Oberfläche12 . Auf der Oberfläche12 kann eine Zinnschicht28 angeordnet sein. Die Zinnschicht28 kann als eine wiederaufgeschmolzene Metallpartikelpaste aufgetragen sein. Die Zinnschicht28 kann Bismutpartikel30 , Antimonpartikel32 und Nickelpartikel34 beinhalten. Im Beispiel aus5 sind die Bismutpartikel schematisch als nichtgefüllte Kreise veranschaulicht. Außerdem sind die Antimonpartikel schematisch als schwarze Punkte oder gefüllte Kreise veranschaulicht. Ferner sind die Nickelpartikel schematisch als Kreise mit Kreuzen veranschaulicht. In einem Beispiel kann der effektive Volumenprozentsatz von Zinn in der Zinnschicht28 in einem Bereich von etwa 20% bis etwa 60% oder von etwa 30% bis 50% liegen. - In einem Beispiel kann der effektive Volumenprozentsatz von Bismutpartikel
30 in der Zinnschicht28 in einem Bereich von etwa 10% bis etwa 40% liegen. In einem weiteren Beispiel kann der effektive Volumenprozentsatz von Bismut in einem Bereich von etwa 20% bis etwa 30% liegen. - In einem Beispiel kann der effektive Volumenprozentsatz von Antimonpartikel
32 in der Zinnschicht28 in einem Bereich von etwa 5% bis etwa 20% liegen. In einem weiteren Beispiel kann der effektive Volumenprozentsatz von Antimon in einem Bereich von etwa 10% bis etwa 15% liegen. - In einem Beispiel kann der effektive Volumenprozentsatz von Nickelpartikel
34 in der Zinnschicht28 in einem Bereich von etwa 1% bis etwa 3% liegen. In einem weiteren Beispiel kann der effektive Volumenprozentsatz von Nickel in der Zinnschicht28 in einem Bereich von etwa 1,5% bis etwa 2,5% liegen. -
6 veranschaulicht schematisch eine elektronische Komponente40 in einer Querschnittsansicht. Die elektronische Komponente40 kann einen Leadframe42 beinhalten. Der Leadframe42 kann ein Die-Pad42A und zwei Leadpads42B aufweisen. Ein Chip oder Die44 kann an einer ersten Oberfläche des Die-Pads42A angebracht sein. Kontakte des Die44 (nicht veranschaulicht) können elektrisch mittels Bonddrähten46 mit den Leadpads42B verbunden sein. Eine Oberfläche des Leadframe42 , die eine Lötpadoberfläche48 bilden kann, kann der Oberfläche gegenüberliegen, an der der Die44 angebracht sein kann. Die Lötpadoberfläche48 kann einer Oberfläche der Leadpads42B gegenüberliegen, mit denen die Bonddrähte46 verbunden sein können. - Die elektronische Komponente
40 kann ferner eine Gussmasse50 beinhalten, die ein Package bildet. Das Package oder die Gussmasse50 kann den Die44 , die Bonddrähte46 und wenigstens teilweise den Leadframe42 bedecken. Die Lötpadoberfläche48 kann möglicherweise nicht von der Gussmasse50 bedeckt sein und kann eine Montageoberfläche bilden. Auf der Lötpadoberfläche48 kann eine Schicht52 aufgetragen sein. Es versteht sich, dass die Schicht52 der Zinnschicht28 , wie in5 gezeigt, oder der Zinnschicht24 , wie in4 gezeigt, entsprechen kann. In weiteren Beispielen kann die Schicht52 einem Schichtstapel oder mehreren Schichtstapeln, wie mit Bezugnahme auf1 bis3 erläutert, entsprechen. Mit anderen Worten kann die Schicht52 eine Zinnschicht14 , eine Bismutschicht18 , eine Antimonschicht20 und eine Nickelschicht22 beinhalten. Es versteht sich, dass die Schicht52 auf die Lötpadoberfläche aufgetragen werden kann, sobald die elektronische Komponente40 fertiggestellt ist. In einem anderen Beispiel kann die Schicht52 vor dem Fertigstellen der elektronischen Komponente auf den Leadframe aufgetragen werden. - In einem weiteren Beispiel kann die elektronische Komponente ein sogenanntes Leadless Package beinhalten. Ein Leadless Package beinhaltet nicht notwendigerweise Leads, die sich von dem Package aus erstrecken. Eine Lötpadoberfläche kann auf einer Montageoberfläche des Packages bereitgestellt sein. Auf der Lötpadoberfläche kann eine Schicht angeordnet sein, die der Zinnschicht
28 , wie in5 gezeigt, der Zinnschicht24 , wie in4 gezeigt, oder einem Schichtstapel oder mehreren Schichtstapeln, wie mit Bezugnahme auf1 bis3 erläutert, entspricht. -
7 veranschaulicht schematisch ein Verfahren zum Verbessern einer Lötpadoberfläche. In einem SchrittS1 wird ein Lötpad mit einer Lötpadoberfläche bereitgestellt. In einem SchrittS2 wird Zinn auf die Lötpadoberfläche plattiert oder gesputtert, um eine Zinnschicht zu bilden. In einem SchrittS3 wird Bismut auf die Zinnschicht plattiert oder gesputtert, um eine Bismutschicht zu bilden. In einem SchrittS4 wird Antimon auf die Bismutschicht plattiert oder gesputtert, um eine Antimonschicht zu bilden. In einem SchrittS5 wird Nickel auf die Antimonschicht plattiert oder gesputtert, wodurch eine Nickelschicht gebildet wird. In Übereinstimmung mit der Offenbarung werden die SchritteS2 bisS5 einmal oder mehrmals wiederholt, um ein Mehrfachstapelbeispiel, wie in3 gezeigt, zu bilden. - Die verbesserte Lötpadoberfläche kann zuverlässiges Packagelöten auf das PCB mit einer SAC-Lotpaste ermöglichen. Während des Lötprozesses kann ein Volumenmaterial (Bulkmaterial) gebildet werden, das eine zuverlässige Lötverbindung bereitstellen kann.
- Es versteht sich, dass die vorgeschlagenen Lötpads und die Verbesserung von Lötpads nicht auf eine Montage elektronischer Komponenten an Platten beschränkt sind. Vielmehr kann eine beliebige Lötverbindung verbessert werden, indem die oben beschriebenen Schichten auf einer Lötpadoberfläche angeordnet werden.
- Obwohl die Beispiele mit Bezug auf eine oder mehrere Implementierungen veranschaulicht und beschrieben wurden, können Abänderungen und/oder Modifikationen an den veranschaulichten Beispielen vorgenommen werden, ohne vom Konzept der beigefügten Ansprüche abzuweichen. Mit besonderer Berücksichtigung der verschiedenen von den oben beschriebenen Strukturen durchgeführten Funktionen, sollen die Ausdrücke (die einen Bezug auf ein „Mittel“ beinhalten), die zum Beschreiben solcher Strukturen verwendet werden, soweit nicht anders angegeben, irgendeiner Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Struktur durchführt (z.B. die funktional äquivalent ist), selbst wenn sie der offenbarten Struktur strukturell nicht äquivalent ist, die die Funktion in den hier veranschaulichten beispielhaften Implementierungen der Offenbarung durchführt.
Claims (12)
- Lötpad (10), umfassend: eine Oberfläche (12); eine Zinnschicht (14), die auf der Oberfläche (12) angeordnet ist; und eine Bismutschicht (18) und eine Antimonschicht (20) und eine Nickelschicht (22), die auf der Zinnschicht (14) angeordnet sind, wobei die Bismutschicht (18) auf der Zinnschicht (14) angeordnet ist, die Antimonschicht (20) auf der Bismutschicht (18) angeordnet ist und die Nickelschicht (22) auf der Antimonschicht (20) angeordnet ist, wobei jede Schicht die gesamte jeweilige darunterliegende Schicht bedeckt.
- Lötpad (10) nach
Anspruch 1 , wobei eine Dicke der Zinnschicht (14) in einem Bereich von etwa 5 Mikrometer bis etwa 15 Mikrometer liegt. - Lötpad (10) nach
Anspruch 1 oder2 , wobei eine Dicke der Bismutschicht (18) in einem Bereich von etwa 2 Mikrometer bis etwa 10 Mikrometer liegt. - Lötpad (10) nach einem der vorhergehenden Ansprüche, wobei eine Dicke der Antimonschicht (20) in einem Bereich von etwa 1 Mikrometer bis etwa 6 Mikrometer liegt.
- Lötpad (10) nach einem der vorhergehenden Ansprüche, wobei eine Dicke der Nickelschicht (22) in einem Bereich von etwa 0,1 Mikrometer bis etwa 0,6 Mikrometer liegt.
- Lötpad (10) nach
Anspruch 1 , wobei die Zinnschicht (14), die Bismutschicht (18), die Antimonschicht (20) und die Nickelschicht (22) einen Schichtstapel bilden, und wobei mehrere solcher Schichtstapel aufeinander auf der Lötpadoberfläche (12) gebildet sind. - Lötpad (10) nach
Anspruch 6 , wobei eine Gesamtdicke aller Zinnschichtdicken in den mehreren Schichtstapeln in einem Bereich von etwa 5 Mikrometer bis etwa 15 Mikrometer liegt, eine Gesamtdicke aller Bismutschichtdicken in den mehreren Schichtstapeln in einem Bereich von etwa 2 Mikrometer bis etwa 10 Mikrometer liegt, eine Gesamtdicke aller Antimonschichtdicken in den mehreren Schichtstapeln in einem Bereich von etwa 1 Mikrometer bis etwa 6 Mikrometer liegt, und eine Gesamtdicke aller Nickelschichtdicken in den mehreren Schichtstapeln in einem Bereich von etwa 0,1 Mikrometer bis etwa 0,6 Mikrometer liegt. - Lötpad (10) nach
Anspruch 7 , wobei alle Schichten, die aus einem gleichen Material hergestellt sind, etwa die gleiche Dicke aufweisen. - Leadframe, ein Lötpad (10) nach einem der vorhergehenden Ansprüche umfassend.
- Elektronische Komponente, ein Lötpad (10) nach einem der
Ansprüche 1 bis8 umfassend. - Verfahren zum Verbessern einer Lötpadoberfläche (12), wobei das Verfahren umfasst: Bereitstellen eines Lötpads (10), das wenigstens eine Lötpadoberfläche (12) umfasst; Plattieren oder Sputtern von Zinn auf die wenigstens eine Lötpadoberfläche (12), um eine erste Zinnschicht (14) zu bilden; Plattieren oder Sputtern von Bismut (18) auf die erste Zinnschicht (14), um eine erste Bismutschicht (18) zu bilden; Plattieren oder Sputtern von Antimon (20) auf die erste Bismutschicht (18), um eine erste Antimonschicht (20) zu bilden; Plattieren oder Sputtern von Nickel auf die erste Antimonschicht (20), um eine erste Nickelschicht (22) zu bilden; Plattieren oder Sputtern von Zinn auf die erste Nickelschicht (22), um eine zweite Zinnschicht zu bilden; Plattieren oder Sputtern von Bismut auf die zweite Zinnschicht, um eine zweite Bismutschicht zu bilden; Plattieren oder Sputtern von Antimon auf die zweite Bismutschicht, um eine zweite Antimonschicht zu bilden; und Plattieren oder Sputtern von Nickel auf die zweite Antimonschicht, um eine zweite Nickelschicht zu bilden.
- Lötpad (10), umfassend: eine Oberfläche (12); eine Zinnschicht (14), die auf der Oberfläche (12) angeordnet ist; und eine Bismutschicht (18) und eine Antimonschicht (20) und eine Nickelschicht (22), die auf der Zinnschicht (14) angeordnet sind, wobei die Zinnschicht (14), die Bismutschicht (18), die Antimonschicht (20) und die Nickelschicht (22) einen Schichtstapel bilden, und wobei mehrere solcher Schichtstapel aufeinander auf der Lötpadoberfläche (12) gebildet sind.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016112390.0A DE102016112390B4 (de) | 2016-07-06 | 2016-07-06 | Lötpad und Verfahren zum Verbessern der Lötpadoberfläche |
US15/642,810 US10121753B2 (en) | 2016-07-06 | 2017-07-06 | Enhanced solder pad |
CN201710546079.1A CN107591382B (zh) | 2016-07-06 | 2017-07-06 | 增强型焊料焊盘 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016112390.0A DE102016112390B4 (de) | 2016-07-06 | 2016-07-06 | Lötpad und Verfahren zum Verbessern der Lötpadoberfläche |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102016112390A1 DE102016112390A1 (de) | 2018-01-11 |
DE102016112390B4 true DE102016112390B4 (de) | 2021-08-12 |
Family
ID=60676346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102016112390.0A Active DE102016112390B4 (de) | 2016-07-06 | 2016-07-06 | Lötpad und Verfahren zum Verbessern der Lötpadoberfläche |
Country Status (3)
Country | Link |
---|---|
US (1) | US10121753B2 (de) |
CN (1) | CN107591382B (de) |
DE (1) | DE102016112390B4 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018129358A1 (de) * | 2018-11-21 | 2020-05-28 | Siteco Gmbh | Leiterplatte für ein led-modul, led-modul sowie verfahren zur herstellung derselben |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060068218A1 (en) | 2004-09-28 | 2006-03-30 | Hooghan Kultaransingh N | Whisker-free lead frames |
US20060081995A1 (en) | 2004-09-30 | 2006-04-20 | Kabushiki Kaisha Toshiba | Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device |
US20070001315A1 (en) | 2003-08-26 | 2007-01-04 | Tokuyama Corporation | Substrate for device bonding, device bonded substrate, and method for producing same |
DE102012208681A1 (de) | 2012-05-24 | 2013-11-28 | Robert Bosch Gmbh | Zinnbeschichtung, zugehöriges Kontaktelement und Verfahren zum Aufbringen einer Zinnbeschichtung |
US20150108650A1 (en) | 2013-10-17 | 2015-04-23 | Lextar Electronics Corporation | Eutectic solder structure for chip |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9903552D0 (en) | 1999-02-16 | 1999-04-07 | Multicore Solders Ltd | Reflow peak temperature reduction of solder alloys |
JP2000288770A (ja) * | 1999-03-31 | 2000-10-17 | Kyocera Corp | AuSn多層ハンダ |
JP3753168B2 (ja) | 1999-08-20 | 2006-03-08 | 千住金属工業株式会社 | 微小チップ部品接合用ソルダペースト |
ATE471224T1 (de) | 2001-03-01 | 2010-07-15 | Senju Metal Industry Co | Bleifreie lötpaste |
GB2380964B (en) | 2001-09-04 | 2005-01-12 | Multicore Solders Ltd | Lead-free solder paste |
US20040035911A1 (en) * | 2001-11-21 | 2004-02-26 | Dockus Kostas F. | Fluxless brazing |
US6854636B2 (en) | 2002-12-06 | 2005-02-15 | International Business Machines Corporation | Structure and method for lead free solder electronic package interconnections |
EP1614500A4 (de) | 2003-04-01 | 2006-05-10 | Senju Metal Industry Co | Lötpaste und leiterplatte |
GB2413565A (en) | 2004-04-15 | 2005-11-02 | Henkel Loctite Adhesives Ltd | Lead-free, bismuth-free solder alloy powders and a method of production thereof |
DE102004034035A1 (de) | 2004-07-13 | 2006-02-09 | W.C. Heraeus Gmbh | Bleifreie Lotpasten mit erhöhter Zuverlässigkeit |
US20060068128A1 (en) | 2004-09-30 | 2006-03-30 | Eastman Kodak Company | Optical films and process for making them |
US20070018308A1 (en) | 2005-04-27 | 2007-01-25 | Albert Schott | Electronic component and electronic configuration |
TWI295549B (en) * | 2005-05-09 | 2008-04-01 | Phoenix Prec Technology Corp | Solder ball structure of circuit board and method for fabricating same |
US9260768B2 (en) | 2005-12-13 | 2016-02-16 | Indium Corporation | Lead-free solder alloys and solder joints thereof with improved drop impact resistance |
KR100790978B1 (ko) | 2006-01-24 | 2008-01-02 | 삼성전자주식회사 | 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법 |
CN101479073B (zh) | 2006-04-26 | 2013-09-18 | 千住金属工业株式会社 | 焊膏 |
KR100902163B1 (ko) | 2007-03-28 | 2009-06-10 | 한국과학기술원 | 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법 |
EP2177305B1 (de) | 2007-07-18 | 2013-07-03 | Senju Metal Industry Co., Ltd | In-haltiges bleifreies lot für elektronische schaltung eines fahrzeuges |
WO2009117476A2 (en) | 2008-03-19 | 2009-09-24 | Henkel Corporation | Method of fabricating a semiconductor package or circuit assembly using a fluxing underfill composition applied to solder contact points in a dip process |
CN102066043B (zh) | 2008-04-23 | 2014-05-07 | 千住金属工业株式会社 | 抑制缩孔的无铅焊料合金 |
MY149251A (en) | 2008-10-23 | 2013-07-31 | Carsem M Sdn Bhd | Wafer-level package using stud bump coated with solder |
KR101116283B1 (ko) | 2009-10-23 | 2012-03-12 | 스템코 주식회사 | 연성 회로 기판, 그 제조 방법 및 그를 포함한 반도체 패키지 및 그 제조 방법 |
DE102010028199A1 (de) | 2010-04-26 | 2011-10-27 | Robert Bosch Gmbh | Einpressdiode |
WO2012131861A1 (ja) | 2011-03-28 | 2012-10-04 | 千住金属工業株式会社 | 鉛フリーはんだボール |
DE202013001560U1 (de) | 2013-02-15 | 2013-03-27 | Automotive Lighting Reutlingen Gmbh | Leiterplatte für elektrische Schaltungen |
WO2015028813A1 (en) | 2013-08-29 | 2015-03-05 | Alpha Metals, Inc. | Joining to aluminium |
KR101430673B1 (ko) * | 2013-11-05 | 2014-08-19 | 주식회사 케이이씨 | 반도체 디바이스 및 이의 다이 본딩 구조 |
TWI701098B (zh) | 2013-12-31 | 2020-08-11 | 美商阿爾發金屬化工公司 | 環氧焊接膏,使用該膏之方法,由該環氧焊接膏形成之焊接接頭及其形成方法,及包含此焊接接頭之總成 |
US20150364430A1 (en) | 2014-06-16 | 2015-12-17 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming a Dampening Structure to Improve Board Level Reliability |
DE102014217923A1 (de) | 2014-09-08 | 2016-03-10 | Robert Bosch Gmbh | Leiterplattenanordnung, insbesondere für Kfz-Getriebesteuergerät, mit zwei miteinander verbundenen Leiterplatten und einem Spanschutz |
US10115688B2 (en) * | 2015-05-29 | 2018-10-30 | Infineon Technologies Ag | Solder metallization stack and methods of formation thereof |
KR102478381B1 (ko) * | 2015-12-21 | 2022-12-20 | 삼성전자주식회사 | 반도체 패키지 |
-
2016
- 2016-07-06 DE DE102016112390.0A patent/DE102016112390B4/de active Active
-
2017
- 2017-07-06 CN CN201710546079.1A patent/CN107591382B/zh active Active
- 2017-07-06 US US15/642,810 patent/US10121753B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070001315A1 (en) | 2003-08-26 | 2007-01-04 | Tokuyama Corporation | Substrate for device bonding, device bonded substrate, and method for producing same |
US20060068218A1 (en) | 2004-09-28 | 2006-03-30 | Hooghan Kultaransingh N | Whisker-free lead frames |
US20060081995A1 (en) | 2004-09-30 | 2006-04-20 | Kabushiki Kaisha Toshiba | Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device |
DE102012208681A1 (de) | 2012-05-24 | 2013-11-28 | Robert Bosch Gmbh | Zinnbeschichtung, zugehöriges Kontaktelement und Verfahren zum Aufbringen einer Zinnbeschichtung |
US20150108650A1 (en) | 2013-10-17 | 2015-04-23 | Lextar Electronics Corporation | Eutectic solder structure for chip |
Also Published As
Publication number | Publication date |
---|---|
CN107591382A (zh) | 2018-01-16 |
DE102016112390A1 (de) | 2018-01-11 |
US20180012854A1 (en) | 2018-01-11 |
US10121753B2 (en) | 2018-11-06 |
CN107591382B (zh) | 2020-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19733702B4 (de) | Halbleitergehäuse und Verfahren zur Herstellung eines Halbleitergehäuses | |
DE10257707B4 (de) | Verfahren zum Herstellen eines gestapelten Chip-Paketes | |
DE102013103085B4 (de) | Mehrfachchip-Leistungshalbleiterbauteil | |
DE102014102006B4 (de) | Halbleitermodul | |
DE112015006049T5 (de) | Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils | |
DE10301512A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
DE102012111654B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements | |
DE102009002065A1 (de) | Modul mit stabiler Lötverbindung | |
DE102015100129A1 (de) | Miniaturisiertes SMD-Diodenpaket und Herstellungsverfahren dafür | |
DE112006003633T5 (de) | Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben | |
DE102016000264B4 (de) | Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben | |
DE102014223863B4 (de) | Leistungshalbleitereinrichtungen | |
DE102017207727B4 (de) | Halbleiteranordnung | |
DE112021000700T5 (de) | Elektronische vorrichtung | |
DE102010061573B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102006012007B4 (de) | Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung | |
DE102009050743A1 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE102016112390B4 (de) | Lötpad und Verfahren zum Verbessern der Lötpadoberfläche | |
DE10301510A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
DE102018115509A1 (de) | Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben | |
DE10302022B4 (de) | Verfahren zur Herstellung eines verkleinerten Chippakets | |
DE102016115722A1 (de) | Vergossenes Leiterrahmengehäuse und Verfahren zu dessen Herstellung | |
DE102007002807B4 (de) | Chipanordnung | |
DE102020130638A1 (de) | Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung | |
DE102014115657A1 (de) | Chipscale-Diodenpaket ohne äußere Leiterstifte und Herstellungsverfahren dafür |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |