DE112015006049T5 - Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils - Google Patents

Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils Download PDF

Info

Publication number
DE112015006049T5
DE112015006049T5 DE112015006049.9T DE112015006049T DE112015006049T5 DE 112015006049 T5 DE112015006049 T5 DE 112015006049T5 DE 112015006049 T DE112015006049 T DE 112015006049T DE 112015006049 T5 DE112015006049 T5 DE 112015006049T5
Authority
DE
Germany
Prior art keywords
bonding
insulating substrate
plate
underside
plate element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112015006049.9T
Other languages
English (en)
Inventor
Hiroshi Kobayashi
Shinnosuke Soda
Yohei Omoto
Komei Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112015006049T5 publication Critical patent/DE112015006049T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauteil hoher Wärmeleitfähigkeit und ein Verfahren zum Herstellen eines Halbleiterbauteils. Das Halbleiterbauteil weist ein Isoliersubstrat (13), einen Halbleiterchip (11), ein Plattenelement (3) und eine Kühleinrichtung (20) auf. Das Isoliersubstrat (13) weist eine als isolierende Platte dienende Isolierkeramik (6) und leitfähige Platten (5 und 7) auf, die auf gegenüberliegenden Flächen der Isolierkeramik (6) ausgebildet sind. Der Halbleiterchip (11) ist auf einer Oberseite des Isoliersubstrats (13) ausgebildet. Das Plattenelement (3) ist auf die Unterseite des Isoliersubstrats (13) gebondet. Die Kühleinrichtung (20) ist auf die Unterseite des Plattenelements (3) gebondet. Mindestens eine Verbindung von der Bondingverbindung zwischen der Unterseite des Isoliersubstrats (13) und dem Plattenelement (3) und der Bondingverbindung zwischen der Unterseite des Plattenelements (3) und der Kühleinrichtung (20) erfolgt über ein Bondingelement, das hauptsächlich aus Zinn besteht. Auch ist die zyklische Belastung des Plattenelements (3) geringer als die Zugfestigkeit des Bondingelements.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauteil und ein Verfahren zum Herstellen eines Halbleiterbauteils, und bezieht sich insbesondere auf ein Halbleiterbauteil, von dem verlangt wird, dass es gute Wärmeabführungseigenschaften hat, sowie ein Verfahren zum Herstellen eines derartigen Halbeiterbauteils.
  • Stand der Technik
  • Bei einem Halbleiterbauteil (Leistungsmodul), das einen Leistungshalbleiterchip, wie etwa einen Siliciumcarbid-Metalloxidhalbleiter-Feldeffekttransistor (SiC-MOSFET) oder einen Silicium-Bipolartransistor mit isoliertem Gate (Si-IGBT) verwendet, besteht ein Bedarf, ausgehend von einem Halbleiterchip erzeugte Wärme effizient abzuführen und die Temperatur des Halbleiterchips auf einer vorbestimmten Temperatur oder darunter zu halten.
  • Herkömmlicherweise wird ein Leistungsmodul hergestellt, bei dem ein Halbleiterchip mit der einen von Oberflächen eines sogenannten Isoliersubstrats verbunden wird, was gebildet wird durch Integration von: einer isolierenden Keramikplatte hoher Wärmeleitfähigkeit, wie etwa Siliciumnitrid, Silicium-Aluminium oder Aluminiumoxid erfolgt; und leitfähigen Platten, die aus einem Metall mit hoher Wärmeleitfähigkeit, wie etwa Aluminium oder Kupfer (inklusive einer Legierung von diesen, wobei dies auch im Folgenden zutrifft) gebildet sind, die auf gegenüberliegenden Flächen der isolierenden Keramikplatte ausgebildet werden, und zwar mittels eines Bondingelements, wie etwa eines Lötmaterials, und es wird eine Kühleinrichtung über ein Bondingelement, wie etwa ein Lötmaterial, direkt oder indirekt mit der anderen der Oberflächen des Isoliersubstrats verbunden.
  • Allerdings entsteht je nach den Gebrauchsbedingungen eine wärmebedingte Spannungsbelastung aufgrund einer Differenz der Wärmedehnungskoeffizienten zwischen dem Isoliersubstrat und der Kühleinrichtung, und es treten Risse in einem Bondingelement auf, welches das Isoliersubstrat und die Kühleinrichtung verbindet, so dass in manchen Fällen keine zufriedenstellenden Wärmeabführungseigenschaften über die erforderliche Nutzungsdauer aufrechterhalten werden können.
  • Somit hat man, um die vorstehenden Probleme zu lösen, den Vorschlag gemacht, dass ein Spannungsabbau-Element zwischen dem Isoliersubstrat und der Kühleinrichtung eingesetzt wird (siehe z.B. Patentdokument 1).
  • Ein Spannungsabbau-Element gemäß dem Patentdokument 1 weist ein Aluminiumplattenelement auf, das eine Dicke von nicht weniger als 0,3 mm und nicht mehr als 3 mm und mehrere Durchgangsöffnungen hat, die darin ausgebildet sind, um als Belastungen aufnehmende Räume zu dienen. Das Spannungsabbau-Element ist an das Isoliersubstrat und eine Wärmesenke gelötet. Aufgrund von Bewegungen der Belastungen aufnehmenden Räume wird das Spannungsabbau-Element verformt, so dass Wärmespannungen abgebaut werden.
  • Dokumente zum Stand der Technik
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungs-Veröffentlichung JP 2006-294 699 A
  • Zusammenfassung der Erfindung
  • Mit der Erfindung zu lösende Probleme
  • Dennoch hat ein Halbleiterbauteil, das ein wie in dem Patentdokument 1 beschriebenes Spannungsabbau-Element mit einem Belastungen aufnehmenden Raum aufweist, gewisse Probleme.
  • Zum Beispiel gibt es ein Problem im Hinblick auf Wärmeübertragungseigenschaften. Eine mittlere Wärmeübertragungsrate eines Spannungsabbau-Elements ist geringer als eine mittlere Wärmeübertragungsrate eines Basiselements. Und zwar deswegen, weil es sich bei einem Belastungen aufnehmenden Raum eines Spannungsabbau-Elements um Luft handelt, deren Wärmeübertragungsrate extrem gering ist.
  • Entsprechend ist die mittlere Wärmeübertragungsrate eines Spannungsabbau-Elements um einen Anteil eines Volumens eines Belastungen aufnehmenden Raums geringer als die Wärmeübertragungsrate eines Basiselements. Auch breitet sich in einem Spannungsabbau-Element, das vorzugsweise eine Dicke von nicht weniger als 1 mm und nicht mehr als 4 mm hat, ein Wärmefluss nicht ausreichend aus. Und zwar deswegen, weil ein Belastungen aufnehmender Raum einen Wärmefluss versperrt.
  • Die vorliegende Erfindung wurde entwickelt, um die vorstehenden Probleme zu lösen, und beziehen sich auf ein Halbleiterbauteil, das eine zufriedenstellende Wärmeübertragung ermöglicht, und auf ein Verfahren zum Herstellen eines derartigen Halbleiterbauteils.
  • Mittel zum Lösen der Probleme
  • Ein Halbleiterbauteil gemäß einem Aspekt der vorliegenden Erfindung weist Folgendes auf: ein Isoliersubstrat mit einer isolierenden Platte und leitfähigen Platten, die auf gegenüberliegenden Flächen der isolierenden Platte ausgebildet sind; einen Halbleiterchip, der auf einer Oberseite des Isoliersubstrats ausgebildet ist; ein Plattenelement, das mit einer Unterseite des Isoliersubstrats verbunden ist; und eine Kühleinrichtung, die mit einer Unterseite des Plattenelements verbunden ist, wobei eine Verbindung zwischen der Unterseite des Isoliersubstrats und dem Plattenelement und/oder eine Verbindung zwischen der Unterseite des Plattenelements und der Kühleinrichtung über ein Bondingelement erfolgt, das hauptsächlich aus Zinn besteht, und die zyklische Belastung des Plattenelements geringer ist als die Zugfestigkeit des Bondingelements.
  • Ein Verfahren zur Herstellen eines Halbleiterbauteils gemäß einem Aspekt der vorliegenden Erfindung weist Folgendes auf: Verbinden einer Oberseite eines Isoliersubstrats, das eine isolierende Platte und leitfähige Platten aufweist, die auf gegenüberliegenden Flächen der isolierenden Platte ausgebildet sind, mit einem Halbleiterchip; Verbinden einer Unterseite des Isoliersubstrats und eines Plattenelements; und Verbinden einer Unterseite des Plattenelements und einer Kühleinrichtung, wobei die Verbindung zwischen der Unterseite des Isoliersubstrats und dem Plattenelement und/oder die Verbindung zwischen der Unterseite des Plattenelements und der Kühleinrichtung über ein Bondingelement erfolgt, das hauptsächlich aus Zinn besteht, die zyklische Belastung des Plattenelements geringer ist als die Zugfestigkeit des Bondingelements, und die Temperatur, bei der das Verbinden über das Bondingelement erfolgt, niedriger ist als die Temperatur, bei der die Oberseite des Isoliersubstrats mit dem Halbleiterchip verbunden wird.
  • Wirkungen der Erfindung
  • Ein Halbleiterbauteil gemäß einem Aspekt der vorliegenden Erfindung weist Folgendes auf: ein Isoliersubstrat mit einer isolierenden Platte und leitfähigen Platten, die auf gegenüberliegenden Flächen der isolierenden Platte ausgebildet sind; einen Halbleiterchip, der auf einer Oberseite des Isoliersubstrats ausgebildet ist; ein Plattenelement, das mit einer Unterseite des Isoliersubstrats verbunden ist; und eine Kühleinrichtung, die mit einer Unterseite des Plattenelements verbunden ist, wobei die Verbindung zwischen der Unterseite des Isoliersubstrats und dem Plattenelement und/oder die Verbindung zwischen der Unterseite des Plattenelements und der Kühleinrichtung über ein Bondingelement erfolgt, das hauptsächlich aus Zinn besteht, und die zyklische Belastung des Plattenelements geringer ist als die Zugfestigkeit des Bondingelements.
  • Da wegen des vorstehend beschriebenen Aufbaus die zyklische Belastung des Plattenelements geringer ist als die Zugfestigkeit des Bondingelements, ist es möglich, eine Metallermüdung des Bondingelements, die durch eine aufgrund einer Differenz der Wärmedehnungskoeffizienten verursachte wärmebedingte Spannungsbelastung herbeigeführt wird, zu reduzieren, während zufriedenstellende Wärmeübertragungseigenschaften aufrechterhalten werden.
  • Ein Verfahren zur Herstellen eines Halbleiterbauteils gemäß einem Aspekt der vorliegenden Erfindung weist Folgendes auf: Verbinden einer Oberseite eines Isoliersubstrats, das eine isolierende Platte und leitfähige Platten aufweist, die auf gegenüberliegenden Flächen der isolierenden Platte ausgebildet sind, mit einem Halbleiterchip; Verbinden einer Unterseite des Isoliersubstrats und eines Plattenelements; und Verbinden einer Unterseite des Plattenelements und einer Kühleinrichtung, wobei die Verbindung zwischen der Unterseite des Isoliersubstrats und dem Plattenelement und/oder die Verbindung zwischen der Unterseite des Plattenelements und der Kühleinrichtung über ein Bondingelement erfolgt, das hauptsächlich aus Zinn besteht, die zyklische Belastung des Plattenelements geringer ist als die Zugfestigkeit des Bondingelements, und die Temperatur, bei der das Verbinden über das Bondingelement erfolgt, niedriger ist als die Temperatur, bei der die Oberseite des Isoliersubstrats mit dem Halbleiterchip verbunden wird.
  • Da wegen der vorstehenden Auslegung die zyklische Belastung des Plattenelements geringer ist als die Zugfestigkeit des Bondingelements, ist es möglich, eine Metallermüdung des Bondingselements, die durch eine aufgrund einer Differenz der Wärmedehnungskoeffizienten verursachte wärmebedingte Spannungsbelastung herbeigeführt wird, zu reduzieren, während zufriedenstellende Wärmeübertragungseigenschaften aufrechterhalten werden.
  • Die Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen noch deutlicher.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Schaltungsschema eines Leistungsmoduls für einen Dreiphasen-Wechselrichter, der einen MOSFET als ein Beispiel eines Ausführungsformen betreffenden Halbeiterbauteils verwendet.
  • 2 ist eine Draufsicht auf ein die Ausführungsformen betreffendes Leistungsmodul in einem Fall, in dem das Leistungsmodul aus Eins-in-Eins-Sub-Modulen besteht.
  • 3 ist eine Querschnittsansicht eines die Ausführungsformen betreffenden Leistungsmoduls in einem Fall, in dem das Leistungsmodul aus Eins-in-Eins-Sub-Modulen besteht.
  • 4 ist eine Querschnittsansicht eines die Ausführungsformen betreffenden Sub-Moduls.
  • 5 ist eine Querschnittsansicht eines die Ausführungsformen betreffenden Sub-Moduls in einem Fall, in dem das Sub-Modul einen Rahmen aufweist.
  • 6 ist eine Querschnittsansicht eines die Ausführungsformen betreffenden Sub-Moduls in einem Fall, in dem das Sub-Modul ein laminiertes Plattenelement aufweist.
  • 7 zeigt schematisch einen Querschnitt eines die Ausführungsformen betreffenden Sub-Moduls nach einem Temperaturwechseltest (A-Element).
  • 8 zeigt schematisch einen Querschnitt eines die Ausführungsformen betreffenden Sub-Moduls nach einem Temperaturwechseltest (A-Element mit einem laminierten Plattenelement).
  • 9 zeigt schematisch einen Querschnitt eines die Ausführungsformen betreffenden Sub-Moduls nach einem Temperaturwechseltest (B-Element).
  • 10 zeigt schematisch einen Querschnitt eines die Ausführungsformen betreffenden Sub-Moduls nach einem Temperaturwechseltest (B-Element mit einem laminierten Plattenelement).
  • 11 zeigt schematisch einen Querschnitt eines die Ausführungsformen betreffenden Sub-Moduls nach einem Temperaturwechseltest (C-Element).
  • 12 zeigt schematisch einen Querschnitt eines die Ausführungsformen betreffenden Sub-Moduls nach einem Temperaturwechseltest (C-Element mit einem laminierten Plattenelement).
  • 13 zeigt Beispiel jeweiliger statischer und zyklischer Belastungen, jede mit einer Verzerrung von ungefähr 2 %, des A-Elements, B-Elements und C-Elements bei ungefähr 125 °C.
  • 14 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Bonding-Schritt).
  • 15 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Die-Bonding-Schritt).
  • 16 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Bonding-Schritt).
  • 17 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Harzformungsschritt).
  • 18 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Die-Bonding-Schritt).
  • 19 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Bonding-Schritt).
  • 20 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Harzformungsschritt).
  • 21 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Bonding-Schritt).
  • 22 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Bonding-Schritt).
  • 23 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Anhaftungsschritt).
  • 24 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Draht-Bonding-Schritt).
  • 25 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Bonding-Schritt).
  • 26 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Füllschritt).
  • 27 ist eine Ansicht zum Erläutern eines Verfahrens zum Herstellen eines die Ausführungsformen betreffenden Halbleiterbauteils (einen Bonding-Schritt).
  • Beschreibung der Ausführungsformen
  • Nachstehend werden Ausführungsformen mit Bezug auf die beigefügten Zeichnungen beschrieben. Es ist anzumerken, dass die Zeichnungen schematische Darstellungen angeben und die jeweiligen Größen und lagetechnische Wechselbeziehungen von Figuren in verschiedenen Zeichnungen nicht unbedingt genau gezeigt sind und geeignet verändert werden können. Auch werden in der folgenden Beschreibung die gleichen Komponenten in den Zeichnungen aufgezeigt mit den gleichen Bezugszeichen versehen, wobei deren Bezeichnungen und Funktionen ähnlich sind. Daher entfällt gelegentlich eine ausführliche erneute Beschreibung für derartige Komponenten.
  • Auch werden, obwohl die folgende Beschreibung in einigen Abschnitten Begriffe verwendet, die spezifische Positionen und Richtungen angeben, wie etwa „ober/e/r/s“, unter/e/r/s“, „Seite“, „unten“, „vorne“ und „hinten“, diese Begriffe nur der Einfachheit halber verwendet, um das Verständnis der Ausführungsformen zu erleichtern, und sind nicht relevant für tatsächliche Richtungen bei der eigentlichen Umsetzung.
  • Erste Ausführungsform
  • Konfiguration
  • Nachstehend sollen in Abschnitten, in denen Symbole von Elementen oder Bezeichnungen von Materialien, wie etwa Kupfer (Cu) oder Aluminium (Al) ohne spezifische Angaben beschrieben sind, auch Elemente oder Materialien inkludiert sein, die andere Zusatzstoffe enthalten, wie etwa zum Beispiel eine Kupferlegierung oder eine Aluminiumlegierung.
  • 1 ist ein Schaltungsschema eines Leistungsmoduls für einen Dreiphasen-Wechselrichter, der einen MOSFET als ein Beispiel eines die vorliegende Ausführungsform betreffenden Halbeiterbauteils verwendet. Ferner ist 2 eine Draufsicht auf ein die vorliegende Ausführungsform betreffendes Leistungsmodul in einem Fall, in dem das Leistungsmodul aus Eins-in-Eins-Sub-Modulen besteht (pro Sub-Modul ist ein Zweig ausgebildet).
  • In dieser Hinsicht entspricht, obwohl es sich bei einem Zweig um eine Einheit handelt, die einem MOSFET entspricht, der in einem illustrativ in 1 gezeigten Fall als Halbleiterelement dient, ein Zweig in einem Fall mehreren MOSFETs, in dem zum Beispiel mehrere MOSFETs parallelgeschaltet sind, um als Schaltelemente zu dienen. Auch entspricht zum Beispiel im Fall eines IGBT ein Zweig einer Kombination aus einem Schaltelement und einer Diode. Ferner ist 3 eine Querschnittsansicht eines die vorliegende Ausführungsform betreffenden Leistungsmoduls in einem Fall, in dem das Leistungsmodul aus Eins-in-Eins-Sub-Modulen besteht. Außerdem ist 4 eine Querschnittsansicht eines Sub-Moduls.
  • Zuerst wird ein Aufbau des die vorliegende Ausführungsform betreffenden Leistungsmoduls beschrieben.
  • Wie illustrativ in 3 oder 4 gezeigt, ist eine Unterseite eines Halbleiterchips 11, der einen Schaltbetrieb durchführt, wie etwa ein SiC-MOSFET, elektrisch, mechanisch und thermisch über ein Bondingelement 1 mit einem Isoliersubstrat 13 verbunden. Auch ist eine Oberseite des Halbleiterchips 11 über ein Bondingelement 24 mit einem Leiterrahmen 9a verbunden.
  • Das Isoliersubstrat 13 weist eine leitfähige Platte 5, die eine ausgezeichnete Wärmeleitfähigkeit und eine ausgezeichnete elektrische Leitfähigkeit hat, eine leitfähige Platte 7, die eine ausgezeichnete Wärmeleitfähigkeit und eine ausgezeichnete elektrische Leitfähigkeit hat, und eine Isolierkeramik 6 auf. Die leitfähige Platte 7, die Isolierkeramik 6 und die leitfähige Platte 5 sind in der genannten Reihenfolge von einer Oberseite des Isoliersubstrats 13 zu einer Unterseite geschichtet. Die leitfähige Platte 7, bei der es sich um eine Oberseite des Isoliersubstrats 13 handelt, ist über das Bondingelement 1 mit dem Halbleiterchip 11 verbunden.
  • Die leitfähige Platte 5, bei der es sich um eine Unterseite des Isoliersubstrats 13 handelt, ist über ein Bondingelement 4, ein Aluminiumplattenelement 3, das eine ausgezeichnete Wärmeleitfähigkeit hat und sich mühelos verformt, und ein Bondingelement 2 mechanisch und thermisch mit einer Kühleinrichtung 20 verbunden. Das Bondingelement 4, das Aluminiumplattenelement 3 und das Bondingelement 2 sind in der genannten Reihenfolge von oben nach unten geschichtet. Auch ist die leitfähige Platte 7, bei der es sich um eine Oberseite des Isoliersubstrats 13 handelt, über ein Bondingelement 44 mit einem Leiterrahmen 9b verbunden.
  • Darüber hinaus weist das die vorliegende Ausführungsform betreffend Leistungsmodul ein Abdichtungselement oder Einkapselungselement 8 auf, mit dem der Halbleiterchip 11 und das Isoliersubstrat 13 bedeckt sind.
  • Die Kühleinrichtung 20 weist eine Kühleinrichtungsdeckplatte 22, die über das Bondingelement 4, das Aluminiumplattenelement 3 und das Bondingelement 2 mechanisch und thermisch mit der leitfähigen Platte 5 verbunden sind, und einen Kühlmantel 21 auf, der unter der Deckplatte 22 der Kühleinrichtung angeordnet ist. Eine Unterseite der Deckplatte 22 der Kühleinrichtung, bei der es sich um eine Unterfläche der Deckplatte 22 der Kühleinrichtung handelt, ist mit einem rippenförmigen Bereich 22a versehen.
  • Jedes der Sub-Module 51 (sechs Sub-Module in 1), das den Halbleiterchip 11 und das mit dem Halbleiterchip 11 verbundene Isoliersubstrat 13 aufweist, wird mit dem Einkapselungselement 8 eingekapselt. Dann werden die Sub-Module 51 über den Leiterrahmen 9a und den Leiterrahmen 9b elektrisch aneinander angeschlossen.
  • Als Nächstes werden bei der ersten Ausführungsform die ihre Bestandteile bildenden Elemente beschrieben.
  • Als Material des Bondingelements 1 ist zum Beispiel ein gesintertes Material aus Ag-(Silber)-Nanopartikeln angedacht, bei denen es sich um überzogene, ultrafeinen Silberpartikel handelt, die mit anorganischen Schutzmolekülen bedeckt sind. Dieses Material, das eine höhere Wärmeleitfähigkeit hat als ein Lötmaterial, würde kaum eine Verschlechterung bei hohen Temperaturen verursachen. Auch hat dieses Material eine hohe Widerstandsfähigkeit bei einemn Leistungszyklus und einem Wärmezyklus und kann somit bei einer hohen Chip-Verbindungsstellen-(Tj)-Temperatur verwendet werden. Darüber hinaus ist das Material zur Verwendung in Kombination mit einem Halbleiterchip geeignet, der SiC verwendet und so hart ist, dass er auf ein Bondingelement aufgrund einer Wärmebelastung tendenziell eine Verzerrung oder Verwerfung ausübt.
  • Als Material des Bondingelements 2 ist zum Beispiel Sn-Cu-Sb-Lötmaterial angedacht, das hauptsächlich aus Zinn besteht und eine hohe Festigkeit hat. In dieser Hinsicht weist ein Bondingelement, das hauptsächlich aus Zinn besteht, Folgendes auf: Lötmaterial auf Sn-Cu-Basis, das Sn-Cu-Sb aufweist; Lötmaterial auf Sn-Sb-Basis; Lötmaterial auf Sn-Ag-Basis; Kombinationen der obigen; sogenanntes bleifreies Lötmaterial auf Sn-Basis oder Zinnfolie, die mit Ni, In, Ti o. dgl. dotiert ist und einen 300 °C nicht überschreitenden Liquidus hat; und eine Substanz, die sich aus einem Flüssigphasendiffusions-Bonding unter Verwendung einer Folie oder Paste eines Gemischs des bleifreien Lötmaterials auf Sn-Basis oder der Zinnfolie mit einer geringen Menge an anderen Elementen ergab.
  • In einem Fall eines derartigen Lötmaterials auf Sn-Cu-Sb-Basis, das wie in den vorstehenden Beispielen hauptsächlich aus Zinn besteht und eine hohe Festigkeit hat, ist ein Liquidus nicht niedriger als ungefähr 240 °C und nicht höher als ungefähr 300 °C, und ist somit ausreichend geringer als ein Schmelzpunkt des gesinterten Ag des Bondingelements 1.
  • Auch bei dieser Ausführungsform ist es vorzuziehen, dass ein Zusammensetzungsverhältnis von Antimon (Sb) zum Beispiel auf 6 Gew.-% oder mehr eingestellt wird, um eine Zugfestigkeit bei ungefähr 125 °C einzuhalten, die in etwa gleich 25 MPa oder höher ist. Wenn allerdings ein Zusammensetzungsanteil von Sb zu hoch ist, wird die Differenz zwischen einem Solidus und einem Liquidus groß, was eine Handhabung schwierig macht. Eine Obergrenze eines Zusammensetzungsverhältnisses beträgt 15 Gew.-% oder weniger, was eine Differenz zwischen einem Solidus und einem Liquidus von 50 °C oder niedriger zulässt, wenn ein Liquidus 300 °C oder weniger beträgt, und beträgt vorzugsweise 12 Gew.-% oder weniger.
  • Als Material des Aluminiumplattenelements 3 ist zum Beispiel reinstes Aluminium mit einer Reinheit von 99,999 % oder höher angedacht. Dieses Material hat eine Dehngrenze (Zugfestigkeit) von ungefähr 25 MPa oder darunter bei ungefähr 125 °C, und seine Dehngrenze (Zugfestigkeit) überschreitet ungefähr 25 MPa selbst dann nicht, wenn ein wiederholtes Härten bei ungefähr 125 °C erfolgt. Mit anderen Worten, es überschreitet eine zyklische Belastung einen Wert von ungefähr 25 MPa nicht.
  • Als Material des Bondingelements 4, wie auch des Bondingelements 2, ist zum Beispiel Sn-Cu-Sb-Lötmaterial, das hauptsächlich aus Zinn besteht und eine hohe Festigkeit hat, oder eine Cu-Sn-Legierung angedacht, die als Ergebnis eines Flüssigphasendiffusions-Bondings erhalten wird.
  • Jedoch ist es erforderlich, dass zumindest das Bondingelement 2 oder das Bondingelement 4 das vorstehend genannte Material aufweist, und es ist nicht unbedingt erforderlich, dass sowohl das Bondingelement 2 als auch das Bondingelement 4 das vorstehend genannte Material enthalten.
  • Als Material der leitfähigen Platte 5 und Material der leitfähigen Platte 7 ist zum Beispiel Kupfer oder Aluminium angedacht. Als Material der Isolierkeramik 6 ist zum Beispiel Si-N oder Al-N angedacht.
  • Als Isoliersubstrat 13 ist eines verfügbar, das allgemein „direct bonded Cu (DBC) Substrat“ oder „direct bonded Al (DBA) Substrat“ genannt wird. Auch ist ein mehrschichtiges Isoliersubstrat, wie etwa ein DBAC-Substrat erhältlich, bei dem die leitfähige Platte 5 oder die leitfähige Platte 7 einen laminierten Aufbau aus Kupfer und Aluminium (Cu/Al/Keramik/Al/Cu) besitzt.
  • Als Material für das Abdichtungselement oder das Einkapselungselement 8 ist zum Beispiel ein Epoxidharz angedacht. In diesem Fall ist ein spritzgepresstes Einkapselungsteil angedacht, das durch Spritzpressen o. dgl. gebildet wird.
  • Als Material des Leiterrahmens ist zum Beispiel Kupfer oder ein laminiertes Element aus Cu-Invar-Cu (CIC) angedacht.
  • Bei dem Halbleiterchip 11 handelt es sich zum Beispiel um einen SiC-MOSFET oder einen Si-IGBT. Obwohl in den Zeichnungen nicht eigens gezeigt, ist auch ein Fall denkbar, in dem zusätzlich noch ein Diodenchip ausgebildet ist.
  • Der Kühlmantel 21 wird zum Beispiel durch Aluminiumdruckguss hergestellt. Bei der Deckplatte 22 der Kühleinrichtung handelt es sich zum Beispiel um eine Aluminiumlegierung. Der Kühlmantel 21 und die Deckplatte 22 der Kühleinrichtung sind durch Schweißen o. dgl. eng miteinander verbunden, was auch zur dichten Einkapselung beiträgt, so dass die Kühleinrichtung 20 gebildet wird.
  • Als Material des Bondingelements 24, das eine obere Elektrode mit einer Oberseite des Halbleiterchips 11 und des Leiterrahmens 9a verbindet, ist zum Beispiel ein Su-Cu-Lötmaterial o. dgl. angedacht. Gleichermaßen ist als Material für das Bondingelement 44 zum Beispiel Su-Cu-Lötmaterial angedacht. Jedoch können die leitfähige Platte 7 und der Leiterrahmen 9b auch ohne den Einschluss von dem Bondingelement 44 direkt durch einen Ultraschall-Bondingprozess o. dgl. mitein-ander verbunden werden.
  • Jedes der vorstehend aufgeführten Materialien ist für einen Fall geeignet, in dem die Sub-Module 51 von einem Spritzgusstyp sind und in der gleichen Bauform massengefertigt werden sollen.
  • Andererseits kann auch, wie illustrativ in 5 gezeigt ist, ein Sub-Modul 51a verwendet werden, das so aufgebaut ist, dass ein Einkapselungselement 18 in einen Rahmen 25 eingegossen wird, nachdem der Rahmen 25 auf das Isoliersubstrat 13 geklebt worden ist und ein Draht 19 durch Draht-Bonden ausgebildet worden ist. Es ist anzumerken, dass es sich bei 5 um eine Querschnittsansicht eines Sub-Moduls in einem Fall handelt, in dem das Sub-Modul einen Rahmen hat.
  • Um ein Leistungsmodul unter Verwendung des Sub-Moduls 51a herzustellen, ist es notwendig, einen Schritt zum Anlöten an die Kühleinrichtung 20 durchzuführen, wie später noch beschrieben wird. Daher sollte das Sub-Modul 51a eine ausreichende Wärmebeständigkeit haben, um einem solchen Anlötschritt auszuhalten.
  • Als Material des Einkapselungselements 18 ist zum Beispiel ein Vergussharz auf Epoxidbasis oder ein Silikongel angedacht. Als Material des Rahmens 25 ist zum Beispiel ein hochwärmebeständiges Material, wie etwa Polyphenylsulfid-(PPS)-Harz oder ein hochwärmebeständiges Flüssigkristallpolymer wünschenswert.
  • Bei dem Sub-Modul 51a, das den vorstehend beschriebenen Aufbau hat, ist eine Entnahme eines Leiterrahmens 9c und eines Leiterrahmens 9d nicht durch eine Auftrennung einer Spritzpressform eingeschränkt, so dass die Flexibilität bei der Verdrahtung hoch ist. Es ist auch eine Entnahme einer Hauptschaltung nach oben möglich, und somit ist das Sub-Modul 51a für eine hohe Packungsdichte geeignet.
  • In einem Fall, in dem es sich bei dem Aluminiumplattenelement 3 um Reinstaluminium handelt, mit anderen Worten, in einem Fall, in dem es sich bei dem Aluminiumplattenelement 3 um ein aus Aluminium mit einer Reinheit von 99,999 % oder höher ausgebildetes Plattenelement handelt, ist es vorzuziehen, dass ein laminiertes Plattenelement 33, wie zum Beispiel illustrativ in 6 gezeigt, aus den später noch angegebenen Gründen verwendet wird.
  • Bei dem laminierten Plattenelement 33 ist das Aluminiumplattenelement 3 zwischen einer dünnen Platte 31 und einer dünnen Platte 32 eingesetzt, wovon jede ein Leiter, wie etwa Kupfer, Nickel, eine Aluminiumlegierung auf Al-Mg-Si-Basis oder eine Aluminiumlegierung auf Al-Cu-Basis oder ein Isolator, wie etwa Diamant ist, und dünn ist, aber eine mechanische Festigkeit und ausgezeichnete Wärmeleitfähigkeit besitzt.
  • In dieser Hinsicht bedeutet ein Element hoher Festigkeit ein Element, das einen Elastizitäts-Modul von 70 GPa oder höher, vorzugsweise 100 GPa oder höher, hat, und ein Element mit ausgezeichneter Wärmeleitfähigkeit bedeutet ein Element, das eine Wärmeleitfähigkeit von 30 W/m/k oder mehr, vorzugsweise 60 W/m/k oder mehr, hat. 6 ist eine Querschnittsansicht eines Sub-Moduls in einem Fall, in dem das Sub-Modul ein laminiertes Plattenelement aufweist.
  • Ein Bonden zum Integrieren von der dünnen Platte 31, der dünnen Platte 32 und dem Aluminiumplattenelement 3 kann durch einen Bonding-Prozess erfolgen, der sich nicht negativ auf die Verbindungen der dünnen Platte 31, der dünnen Platte 32 und des Aluminiumplattenelements 3 bei einer Temperatur auswirkt, bei der ein Bonding-Vorgang unter Verwendung des Bondingelements 2, d.h. einem Bonding-Prozess mit einem hohen Wärmewiderstand erfolgt.
  • Als Beispiel für einen solchen Bonding-Prozess lassen sich zum Beispiel Crimpen, Walzen, Druckschweißen oder Löten anführen. Zusätzlich ist es in einem Fall, in dem es sich bei einer gebondeten Fläche um Aluminium handelt, vorzuziehen, eine Fläche mit einer Vernickelung (Ni) o. dgl. so zu behandeln, dass ein Löten erfolgen kann.
  • 7 bis 12 zeigen schematisch Querschnitte, die nach einem Temperaturwechseltest in einem Fall bereitstehen, in dem es sich bei dem Bondingelement 2 und dem Bondingelement 4 jeweils um ein Sn-Cu-Sb-Lötmaterial mit einer hohen Festigkeit handelt, es sich bei dem Isoliersubstrat 13 um ein DBC-Substrat handelt, es sich bei der leitfähigen Platte 5 und der leitfähigen Platte 7 jeweils um Kupfer handelt und jede eine Dicke von ungefähr 0,4 mm hat, und die Dicke der Isolierkeramik 6 ungefähr 0,32 mm beträgt; es sich bei dem Aluminiumplattenelement 3 um Reinstaluminium mit einer Dicke von ungefähr 0,5 mm handelt und es sich dabei um ein A-Element, ein B-Element und ein C-Element handelt, die sich in der Reinheit unterscheiden (jeweilige nominale Reinheiten von diesen betragen 6N (99,9999 % oder höher), 5N (99,999 % oder höher) und 4N (99,99 % oder höher)), und es sich bei der Deckplatte 22 der Kühleinrichtung um eine Aluminiumlegierung (A6063) mit einer Dicke von ungefähr 4 mm handelt.
  • Es ist zusätzlich anzumerken, dass 13 Beispiele jeweiliger statischer und zyklischer Belastungen, jede mit einer Verzerrung von ungefähr 2 %, eines A-Elements, eines B-Elements und eines C-Elements bei ungefähr 125 °C zeigt.
  • In 7 und 8 ist das Aluminiumplattenelement 3 ein A-Element. In 9 und 10 ist das Aluminiumplattenelement 3 ein B-Element. In 11 und 12 ist das Aluminiumplattenelement 3 ein C-Element. Auch sind in 7, 9 und 11 die dünne Platte 31 und die dünne Platte 32 nicht vorgesehen. Hingegen sind in 8, 10 und 12 die dünne Platte 31 und die dünne Platte 32 ausgebildet. Mit anderen Worten, es wird das laminierte Plattenelement 33 verwendet, in dem das Aluminiumplattenelement 3 zwischen der dünnen Platte 31 und der dünnen Platte 32 eingesetzt ist.
  • Von den vorstehenden Fällen, in jeweils den Fällen gemäß 7, 9 und 10, mit anderen Worten, in jeweils den Fällen, in denen die dünne Platte 31 und die dünne Platte 32 nicht ausgebildet sind, tritt ein Riss 100 im Lötmaterial in dem Bondingelement 4 auf, das auf der Unterseite des Isoliersubstrats 13 ausgebildet ist. Die Risslänge ist im Fall von 7 am größten und ist im Fall von 11 am kleinsten.
  • Im Fall von 8, mit anderen Worten, in dem Fall, in dem das Aluminiumplattenelement 3 ein A-Element mit einer höheren Reinheit ist und die dünne Platte 31 und die dünne Platte 32 ausgebildet sind, tritt kein Riss auf. Im Fall von 10, mit anderen Worten, in dem Fall, in dem das Aluminiumplattenelement 3 ein B-Element ist und die dünne Platte 31 und die dünne Platte 32 ausgebildet sind, tritt der Riss 100 im Lötmaterial, der winzig ist, in dem Bondingelement 4 auf, das auf der Unterseite des Isoliersubstrats 13 ausgebildet ist. Der winzige Riss 100 im Lötmaterial tritt auch im Aluminiumplattenelement 3 auf.
  • Im Fall von 12, mit anderen Worten, in dem Fall, in dem das Aluminiumplattenelement 3 ein C-Element ist und die dünne Platte 31 und die dünne Platte 32 ausgebildet sind, tritt der Riss 100 im Lötmaterial in dem Bondingelement 4 auf, das auf einer Unterseite des Isoliersubstrats 13 ausgebildet ist, und der Riss 100 im Lötmaterial tritt auch im Aluminiumplattenelement 3 auf.
  • Aus dem Vorstehenden erklärt sich, dass eine Relation zwischen der Aluminiumreinheit und der Risslänge je nach dem Vorhandensein oder Nichtvorhandensein der dünnen Platte 31 und der dünnen Platte 32 variiert. Insbesondere gilt Folgendes: während die Risslänge länger ist, wenn die Aluminiumreinheit in einem Fall höher ist, in dem die dünne Platte 31 und die dünne Platte 32 nicht ausgebildet sind, ist die Risslänge kürzer, wenn die Aluminiumreinheit in einem Fall höher ist, in dem die dünne Platte 31 und die dünne Platte 32 ausgebildet sind.
  • Als Ergebnis ernsthafter Studien wird davon ausgegangen, dass ein Plattenelement aus Reinstaluminium lokal eine große Wärmespannung entlang der Dicke erzeugt, und es stellte sich heraus, dass Ergebnisse, wie sie auf der Grundlage mechanischer Eigenschaften erwartet werden, erst gewonnen werden konnten, nachdem Bewegungen des Plattenelements aus Reinstaluminium eingeschränkt werden konnten.
  • In einem Fall, in dem es sich bei der dünnen Platte 31 und der dünnen Platte 32 jeweils um Kupfer handelt, ist es schwierig, eine Verformung von Reinstaluminium entlang der Dicke zu unterbinden, wenn die dünne Platte 31 bzw. die dünne Platte 32 eine Dicke hat, die geringer als 0,1 mm ist. Dementsprechend sollte eine Dicke mindestens ungefähr 0,1 mm und vorzugsweise ungefähr 0,2 mm oder mehr betragen.
  • Wenn allerdings eine Dicke ungefähr 0,5 mm überschreitet, nimmt nicht nur der Wärmewiderstand zu, sondern auch mechanische Eigenschaften von Kupfer wirken sich deutlicher aus, so dass ein Riss 100 im Lötmaterial im Bondingelement 4 entsteht, auch wenn ein A-Element verwendet wird. Also ist es in einem Fall, in dem es sich bei der dünnen Platte 31 und der dünnen Platte 32 jeweils um Kupfer handelt, wünschenswert, dass eine Dicke von diesen nicht weniger als ungefähr 0,1 mm und nicht mehr als ungefähr 0,5 mm beträgt.
  • Lötmaterial, das einen niedrigeren Schmelzpunkt (Solidustemperatur) hat als die anderen Bestandteile, hat eine Festigkeit (Zugfestigkeit), die bei einer hohen Temperatur stark abnimmt. Die höchste Temperatur einer Verbindungsstelle einer Kühleinrichtung vom wassergekühlten Typ und des Isoliersubstrats 13, die direkt aneinander gebunden sind, beträgt ungefähr 125 °C. Bei einer solchen Temperatur wird, wegen der Festigkeit des Bondingelements 2 oder des Bondingelements 4, die höher ist als diejenige des Aluminiumplattenelements 3, in einem Arbeitstemperaturbereich keine große plastische Verformung im Bondingelement 2 oder Bondingelement 4 verursacht, so dass eine Ausbreitung eines Risses verhindert wird, der durch ein Ermüdungsversagen entstehen könnte, und eine Langzeitzuverlässigkeit aufrechterhalten wird.
  • Herstellungsverfahren
  • Als Nächstes wird ein Herstellungsverfahren eines die vorliegende Ausführungsform betreffenden Halbleiterbauteils beschrieben. Zuerst wird ein erstes Beispiel eines Herstellungsverfahrens, ein Herstellungsverfahren für einen Fall, in dem es sich bei dem Bondingelement 4 um eine Cu-Sn-Legierung handelt, die durch Flüssigphasendiffusions-Bonding erhalten wird, und das laminierte Plattenelement 33 an das Isoliersubstrat 13 gebondet wird, unter Bezugnahme auf 14 bis 17 beschrieben.
  • Wie in 14 illustrativ gezeigt ist, wird Sn-Folie oder Sn-Paste mit einer Dicke von nicht weniger als ungefähr 0,02 mm und nicht mehr als ungefähr 0,1 mm zwischen der Unterseite des Isoliersubstrats 13 und dem laminierten Plattenelement 33 eingesetzt, das zuvor durch Integration ausgebildet worden ist. Anschließend wird darüber hinaus Zinn (Sn) durch Erwärmen und gleichzeitiges Anlegen eines Drucks von nicht unter ungefähr 1 kPa und nicht über ungefähr 100 kPa geschmolzen.
  • Dann wird die Erwärmung über einen bestimmten Zeitraum weiter durchgeführt, so dass eine Flüssigphasendiffusion vonstattengeht, was zur Entstehung einer Cu-Sn-Legierung führt. Auf diese Weise werden das Isoliersubstrat 13 und das laminierte Plattenelement 33 miteinander verbunden.
  • Um eine qualitativ hochwertige Flüssigphasendiffusionsschicht zu erhalten, sind eine hohe Ebenheit und eine hohe Glätte der Plattenelemente wichtig, die verbunden werden. Dementsprechend ist es vorzuziehen, dass es sich bei dem vorstehend beschriebenen Schritt des Verbindens des Isoliersubstrats 13 und des laminierten Plattenelements 33 um einen Schritt handelt, der in einem Anfangsstadium erfolgt, in dem Ebenheit und Glätte mühelos auf hohem Niveau gehalten werden können. Es ist zusätzlich anzumerken, dass, obwohl 14 illustrativ das laminierte Plattenelement 33 zeigt, zum Beispiel ein Aluminiumplattenelement 3, das verkupfert ist, anstelle des laminierten Plattenelements 33 verwendet werden kann.
  • Als Nächstes erfolgt, wie illustrativ in 15 gezeigt ist, ein sogenannter Die-Bonding-Schritt, in dem der Halbleiterchip 11 an eine Oberseite des Isoliersubstrats 13 gebondet wird. Das Bondingelement 1 wird so vorbereitet, dass sein Schmelzpunkt oder seine Solidustemperatur höher ist als die höchste Temperatur, die das Bondingelement 1 in einem Lötschritt, in dem ein Lötvorgang erfolgt, erreicht, um zu verhindern, dass das Bondingelement 1 beim Löten in einem späteren Schritt schmilzt.
  • Diese Anforderung wird zum Beispiel durch einen sogenannten Ag-Sinterprozess unter Verwendung von Silbernanopartikeln, den vorstehend beschriebenen Flüssigphasendiffusionsprozess oder Lötmaterial mit hohem Schmelzpunkt erfüllt. Unter diesen Prozessen ist ein Ag-Sinterprozess wünschenswert, bei dem ein geringer Wärmewiderstand stabil erzielt werden kann, weil die Wärmeleitfähigkeit hoch und es unwahrscheinlich ist, dass Hohlräume (Lunker) entstehen.
  • Als Nächstes wird, wie illustrativ in 16 gezeigt ist, eine Oberfläche des Halbleiterchips 11 über das Bondingelement 24 an den Leiterrahmen 9a gebondet. Auch wird eine Oberfläche der leitfähigen Platte 7 über das Bondingelement 44 mit dem Leiterrahmen 9b verbunden. Bei dem Bondingelement 24 und dem Bondingelement 44 handelt es sich zum Beispiel jeweils um Su-Cu-Lötmaterial.
  • Als Nächstes wird, wie illustrativ in 17 gezeigt ist, ein Epoxidharz zum Beispiel durch Strangpressen oder Gießen geformt. Dies bewirkt, dass der Halbleiterchip 11 und das Isoliersubstrat 13 mit dem Einkapselungselement 8 bedeckt werden, so dass das Sub-Modul 51 fertiggestellt ist.
  • Als Nächstes wird eine Inspektion des Sub-Modus 51 inklusive der elektrischen Eigenschaften von diesem durchgeführt, und nur ein konformes Produkt wird einem späteren Schritt zugeführt.
  • Zuletzt werden die mehreren Sub-Module 51 über das Bondingelement 2 mit der Kühleinrichtung 20 verbunden, es erfolgen nach Bedarf eine Verdrahtung oder andere Arbeitsabläufe, einschließlich einer sekundären Einkapselung des gesamten Moduls, so dass das illustrativ in 2 oder 3 gezeigte Leistungsmodul hergestellt wird. Anzumerken ist, dass es sich bei einem illustrativ in 3 gezeigten Aufbau um einen Aufbau eines Leistungsmoduls handelt, bei dem nicht das laminierte Plattenelement 33, sondern das Aluminiumplattenelement 3 verwendet wird.
  • Bei dem mit den vorstehend beschriebenen Schritten hergestellten Leistungsmodul werden elektrische Eigenschaften o. dgl. für jedes der Sub-Module 51 untersucht, bevor die mehreren Halbleiterchips 11 an der Kühleinrichtung 20 befestigt werden, was die Notwendigkeit aus der Welt schafft, ein gesamtes Leistungsmodul wegen einer Fehlfunktion eines einzelnen Halbleiterchips 11 zu verwerfen. Auch ist die Verarbeitbarkeit verbessert.
  • Zweite Ausführungsform
  • Herstellungsverfahren
  • Als Nächstes wird ein zweites Beispiel eines Herstellungsverfahrens, ein Herstellungsverfahren für einen Fall, in dem es sich bei dem Bondingelement 2 um eine Cu-Sn-Legierung handelt, die durch Flüssigphasendiffusions-Bonding erhalten wird, und das laminierte Plattenelement 33 mit der Kühleinrichtung 20 verbunden wird, unter Bezugnahme auf 18 bis 22 beschrieben.
  • Wie illustrativ in 18 gezeigt ist, erfolgt ein sogenannter Die-Bonding-Schritt, in dem der Halbleiterchip 11 an das Isoliersubstrat 13 gebondet wird. Das Bondingelement 1 wird so vorbereitet, dass sein Schmelzpunkt oder seine Solidustemperatur höher ist als die höchste Temperatur, die das Bondingelement 1 in einem Lötschritt, in dem ein Lötvorgang erfolgt, erreicht, um zu verhindern, dass das Bondingelement 1 beim Löten in einem späteren Schritt schmilzt.
  • Diese Anforderung wird zum Beispiel durch einen sogenannten Ag-Sinterprozess unter Verwendung von Silbernanopartikeln, den vorstehend beschriebenen Flüssigphasendiffusionsprozess oder Lötmaterial mit hohem Schmelzpunkt erfüllt. Unter diesen Prozessen ist ein Ag-Sinterprozess wünschenswert, bei dem ein geringer Wärmewiderstand stabil erzielt werden kann, weil die Wärmeleitfähigkeit hoch ist und es unwahrscheinlich ist, dass Hohlräume entstehen.
  • Als Nächstes wird, wie illustrativ in 19 gezeigt ist, eine Oberfläche des Halbleiterchips 11 über das Bondingelement 24 mit dem Leiterrahmen 9a verbunden. Auch wird eine Oberfläche der leitfähigen Platte 7 über das Bondingelement 44 mit dem Leiterrahmen 9b verbunden. Bei dem Bondingelement 24 und dem Bondingelement 44 handelt es sich zum Beispiel jeweils um Su-Cu-Lötmaterial.
  • Danach wird, wie illustrativ in 20 gezeigt ist, ein Epoxidharz zum Beispiel durch Strangpressen oder Gießen geformt. Dies bewirkt, dass der Halbleiterchip 11 und das Isoliersubstrat 13 mit dem Einkapselungselement 8 bedeckt werden, so dass das Sub-Modul 51 fertiggestellt ist.
  • Als Nächstes wird eine Inspektion des Sub-Modus 51 inklusive seiner elektrischen Eigenschaften durchgeführt, und nur ein konformes Produkt wird einem späteren Schritt zugeführt.
  • Abgesehen von den vorstehenden Schritten, wird, wie illustrativ in 21 gezeigt ist, Sn-Folie oder Sn-Paste mit einer Dicke von nicht weniger als ungefähr 0,02 mm und nicht mehr als ungefähr 0,1 mm zwischen der Unterseite des laminierten Plattenelements 33 und der Kühleinrichtung 20 eingesetzt, die zuvor durch Integration ausgebildet worden ist. Anschließend wird darüber hinaus Zinn (Sn) durch Erwärmen und gleichzeitiges Anlegen eines Drucks von nicht weniger als ungefähr 1 kPa und nicht über ungefähr 100 kPa geschmolzen.
  • Dann wird die Erwärmung über einen bestimmten Zeitraum weiter durchgeführt, so dass eine Flüssigphasendiffusion vonstattengeht, was zur Entstehung einer Cu-Sn-Legierung führt. Auf diese Weise werden die Kühleinrichtung 20 und das laminierte Plattenelement 33 miteinander verbunden. In dieser Hinsicht ist es vorzuziehen, dass die gebondete Fläche der Deckplatte 22 der Kühleinrichtung verkupfert ist. Zusätzlich ist anzumerken, dass, obwohl 21 ein laminiertes Plattenelement 33 zeigt, zum Beispiel ein Aluminiumplattenelement 3, das verkupfert ist, ähnlich dem Herstellungsverfahren gemäß der ersten Ausführungsform anstelle des laminierten Plattenelements 33 verwendet werden kann.
  • Zuletzt werden, wie illustrativ in 22 gezeigt ist, die mehreren Sub-Module 51 über das Bondingelement 4 mit dem mit der Kühleinrichtung 20 verbundenen laminierten Plattenelement 33 verbunden, es erfolgen nach Bedarf eine Verdrahtung oder andere Arbeitsabläufe, einschließlich einer sekundären Einkapselung des gesamten Moduls, so dass das Leistungsmodul fertiggestellt ist.
  • Da es sich im Fall der zweiten Ausführungsform bei dem Die-Bonding-Schritt um den ersten Schritt bei der Herstellung eines Halbleiterbauteils handelt, lassen sich die Ebenheit und Glätte des Isoliersubstrats 13 während des Die-Bonding mühelos auf hohem Niveau halten, was die Wirkungen hervorbringt, dass es einfacher ist, einen Ag-Sinterprozess o. dgl. anzuwenden.
  • Dritte Ausführungsform
  • Als Nächstes erfolgt als drittes Beispiel eines Herstellungsverfahrens eine Beschreibung über einen Fall, in dem das Bondingelement 4 aus dem gleichen Material ausgebildet wird wie das Bondingelement 2. Ein Verfahren zum Herstellen des Sub-Moduls 51 ist ähnlich dem Beispiel des bei der zweiten Ausführungsform beschriebenen Herstellungsverfahrens.
  • Das Bondingelement 2, das laminierte Plattenelement 33 und das Bondingelement 4 werden in der genannten Reihenfolge von oben her zwischen dem Sub-Modul 51 und der Kühleinrichtung 20 angeordnet, und diese Elemente werden gleichzeitig unter Verwendung eines Reflow-Ofens o. dgl. verbunden. Obwohl ein fertiggestellter Aufbau ähnlich dem illustrativ in 22 gezeigten Aufbau ist, sind das Bondingelement 2 und das Bondingelement 4 aus dem gleichen Material ausgebildet und müssen somit nicht behandelt werden, als ob sie sich voneinander unterscheiden.
  • Im Fall der dritten Ausführungsform kann ein Bonding-Schritt, der das Bondingelement 4 verwendet, im Vergleich zu dem bei der ersten Ausführungsform beschriebenen Herstellungsverfahren und dem bei der zweiten Ausführungsform beschriebenen Herstellungsverfahren entfallen, so dass ein Leistungsmodul bei niedrigen Kosten hergestellt werden kann.
  • Ferner ist anzumerken, dass es in dem bei der vorliegenden Ausführungsform gezeigten Beispiel eines Herstellungsverfahrens nicht vorzuziehen ist, Reinstaluminium für das Aluminiumplattenelement 3 anstelle des laminierten Plattenelements 33 zu verwenden, weil sich eine Verformung entlang der Dicke in einem Temperaturwechseltest extrem bemerkbar macht.
  • Vierte Ausführungsform
  • Als Nächstes wird als Beispiel eines Verfahren zum Herstellen des Sub-Moduls 51a mit dem illustrativ in 5 gezeigten Aufbau ein Herstellungsverfahren für einen Fall unter Bezugnahme auf 23 bis 27 beschrieben, in dem es sich bei dem Bondingelement 4 um eine Cu-Sn-Legierung handelt, die durch Flüssigphasendiffusions-Bonding erhalten wird, und das laminierte Plattenelement 33 an das Isoliersubstrat 13 gebondet wird.
  • Die Schritte, die bis zum Die-Bonding-Schritt erfolgen, sind denjenigen in dem illustrativ in 14 und 15 gezeigten Fall ähnlich. Auch ist, obwohl 23 bis 27 ein laminiertes Plattenelement 33 zeigt, das Herstellungsverfahren dem bei der ersten Ausführungsform beschriebenen Herstellungsverfahren insofern ähnlich, als zum Beispiel ein Aluminiumplattenelement 3, das verkupfert ist, verwendet werden kann.
  • Danach wird, wie illustrativ in 23 gezeigt ist, der Rahmen 25 zum Beispiel mit einem Silikonkleber o. dgl. an eine Elektrode der leitfähigen Platte 7 geklebt. Aufgrund der Anhaftung an einer Elektrode tritt kein Problem bei den isolierenden Eigenschaften auf, auch dann nicht, wenn ein Teil des Silikonklebers abblättert und sich eine angeklebte Fläche des Rahmens 25 während eines Wärmezyklus o. dgl. löst. Der Rahmen 25 ist aus einem Harz mit einem hohen Wärmewiderstand o. dgl. gebildet, und eine Elektrode für einen Steueranschluss wird durch Insert-Molding oder Outsert-Molding ausgebildet.
  • Als Nächstes erfolgt, wie illustrativ in 24 gezeigt ist, ein sogenannter Draht-Bonding-Schritt, bei dem ein Steueranschluss des Halbleiterchips 11 und ein Steueranschluss 45 des Rahmens 25 durch einen aus Aluminium o. dgl. bestehenden Draht 19 miteinander verbunden werden.
  • Als Nächstes wird, wie illustrativ in 25 gezeigt ist, der Leiterrahmen 9c über das Bondingelement 24 mit dem Halbleiterchip 11 verbunden. Auch wird der Leiterrahmen 9d über das Bondingelement 44 mit der leitfähigen Platte 7 verbunden. Bei dem Bondingelement 24 und dem Bondingelement 44 handelt es sich zum Beispiel jeweils um Su-Cu-Lötmaterial.
  • Als Nächstes wird, wie illustrativ in 26 gezeigt ist, ein vom Rahmen 25 umgebener Bereich durch Gießen oder andere Prozesse mit dem Einkapselungselement 18 gefüllt. Bei dem Einkapselungselement 18 handelt es sich um ein Epoxid, ein Silikongel o. dgl. Dann ist das Sub-Modul 51a fertiggestellt.
  • Danach wird eine Inspektion des Sub-Modus 51a inklusive seiner elektrischen Eigenschaften durchgeführt, und nur ein konformes Produkt wird einem späteren Schritt zugeführt.
  • Zuletzt werden die mehreren Sub-Module 51a über das Bondingelement 2 mit der Kühleinrichtung 20 verbunden, es erfolgen nach Bedarf eine Verdrahtung oder andere Arbeitsabläufe einschließlich einer sekundären Einkapselung des gesamten Moduls, so dass das illustrativ in 27 gezeigte Leistungsmodul fertiggestellt ist.
  • Es ist außerdem anzumerken, dass die Abfolge der illustrativ in 23, 24 und 25 gezeigten Schritte in geeigneter Weise abgeändert werden kann. Auch kann in einem Fall, in dem das Einkapselungselement 18 nicht erforderlich ist im Hinblick auf die Untersuchung der elektrischen Eigenschaften des Sub-Moduls 51a, das Befüllen mit dem Einkapselungselement 18 nach einem Bondingvorgang unter Verwendung des Bondingelements 2 erfolgen.
  • Ein mit den vorstehend beschriebenen Schritten hergestelltes Leistungsmodul ermöglicht es, dass eine Verdrahtung (der Leiterrahmen 9c und der Leiterrahmen 9d), um eine Hauptschaltung nach oben herauszuführen, ausgehend von den Sub-Modulen 51a verlegt werden kann, so dass eine Beeinträchtigung zwischen Hauptschaltungen der benachbarten Sub-Module 51a vermieden werden kann. Dies ermöglicht eine hohe Packungsdichte.
  • Auch kann wegen des vorstehend beschriebenen Vergussaufbaus ein Herstellungsverfahren verwendet werden, das dem bei der zweiten Ausführungsform beschriebenen Beispiel des Herstellungsverfahrens und dem bei der dritten Ausführungsform beschriebenen Beispiel des Herstellungsverfahrens ähnlich ist.
  • Weiterhin ist anzumerken, dass, obwohl bei dem vorstehend beschriebenen Beispiel des Herstellungsverfahrens ein Fall beschrieben ist, in dem der Kühlmantel 21 und die Deckplatte 22 der Kühleinrichtung zuvor durch Schweißen, Löten oder dergleichen Prozesse integriert werden, die Kühleinrichtung 20 auch als eine Deckplatte 22 der Kühleinrichtung interpretiert werden kann. Gemäß dieser Interpretation wird die Deckplatte 22 der Kühleinrichtung unter Verwendung eines Bondingelements 2 verbunden und kann danach zum Beispiel durch Rührreibschweißen (FSW – friction stir welding) oder ähnliche Prozesse dicht verschweißt werden, um mit dem Kühlmantel 21 eine integrale Einheit zu bilden.
  • Wie vorstehend beschrieben, ist es gemäß der vorstehend beschriebenen Ausführungsform möglich, indem ein Plattenelement verwendet wird, das eine zyklische Belastung, die nicht größer ist als die Zugfestigkeit des Bondingelements 2 bei ungefähr 125 °C, und eine ausgezeichnete Wärmeleitfähigkeit hat, eine Metallermüdung eines Bondingelements zu verringern, die durch eine aufgrund einer Differenz der Wärmedehnungskoeffizienten verursachte Wärmespannung herbeigeführt wird, ohne die Wärmeabführungseigenschaften zu beeinträchtigen.
  • Auch können elektrische Eigenschaften o. dgl. für jedes Sub-Modul untersucht werden, bevor mehrere Halbleiterchips an einer Kühleinrichtung befestigt werden, so dass die Notwendigkeit vermieden werden kann, ein gesamtes Leistungsmodul wegen der Fehlfunktion eines einzelnen Halbleiterchips 11 wegzuwerfen. Dementsprechend können ausgezeichnete Wärmeübertragungseigenschaften, hohe Zuverlässigkeit und gute Verarbeitbarkeit erzielt werden.
  • Wirkungen
  • Nachstehend werden Wirkungen illustrativ beschrieben, die mit den vorstehend beschriebenen Ausführungsformen erzielt werden.
  • Gemäß den vorstehend beschriebenen Ausführungsformen weist ein Halbleiterbauteil das Isoliersubstrat 13, den Halbleiterchip 11, das Aluminiumplattenelement 3 und die Kühleinrichtung 20 auf.
  • Das Isoliersubstrat 13 weist die als isolierende Platte dienende Isolierkeramik 6 sowie die leitfähige Platte 5 und die leitfähige Platte 7 auf, die auf gegenüberliegenden Flächen der Isolierkeramik 6 ausgebildet sind. Der Halbleiterchip 11 ist auf der Oberseite des Isoliersubstrats 13 ausgebildet. Das Aluminiumplattenelement 3 ist mit der Unterseite des Isoliersubstrats 13 verbunden. Die Kühleinrichtung 20 ist mit der Unterseite des Aluminiumplattenelements 3 verbunden.
  • Ein Bonding zwischen der Unterseite des Isoliersubstrats 13 und dem Aluminiumplattenelement 3 und/oder ein Bonding zwischen der Unterseite des Aluminiumplattenelements 3 und der Kühleinrichtung 20 erfolgt über ein Bondingelement, das hauptsächlich aus Zinn besteht. Die Unterseite des Isoliersubstrats 13 und das Aluminiumplattenelement 3 sind über das Bondingelement 4 miteinander verbunden. Die Unterseite des Aluminiumplattenelements 3 und die Kühleinrichtung 20 sind über das Bondingelement 2 miteinander verbunden. Auch ist die zyklische Belastung des Aluminiumplattenelements 3 geringer als die Zugfestigkeit von jedem dieser Bondingelemente.
  • Weiterhin ist anzumerken, dass das Aluminiumplattenelement 3 durch das laminierte Plattenelement 33 ersetzt werden kann.
  • Wegen des vorstehend beschriebenen Aufbaus ist die zyklische Belastung des Aluminiumplattenelements 3 geringer als die Zugfestigkeit von jedem der Bondingelemente, so dass eine Metallermüdung der Bondingelemente, die durch die aufgrund einer Differenz der Wärmedehnungskoeffizienten verursachte Wärmespannungen herbeigeführt wird, reduziert werden kann, während zufriedenstellende Wärmeübertragungseigenschaften aufrechterhalten werden.
  • Insbesondere ist, selbst wenn ein Halbleiterbauteil wiederholt einer Temperaturhistorie (einem Wärmezyklus) unterworfen wird, eine plastische Verformung des Bondingelements 4 oder des Bondingelements 2 unbedeutend, so dass eine Akkumulierung von Metallermüdungserscheinungen unterbunden wird. Folglich tritt ein Riss 100 im Lötmaterial in den Bondingelementen kaum auf, und die Zuverlässigkeit des Halbleiterbauteils ist verbessert.
  • Es ist anzumerken, dass, obwohl auch andere Komponenten als die vorstehend beschriebenen Komponenten in geeigneter Weise weggelassen werden können, die gleichen, vorstehend beschriebenen Wirkungen auch in einem Fall herbeigeführt werden können, in dem beliebige in dieser Spezifikation beschriebene Komponenten in geeigneter Weise hinzugefügt werden.
  • Auch ist gemäß den vorstehend beschriebenen Ausführungsformen das Aluminiumplattenelement 3 aus Aluminium mit einer Reinheit von 99,999 % oder höher ausgebildet.
  • Wegen des vorstehenden Aufbaus beträgt die Dehngrenze (Zugfestigkeit) bei ungefähr 125 °C ungefähr 25 MPa oder darunter, und die Dehngrenze (Zugfestigkeit) überschreitet ungefähr 25 MPa selbst dann nicht, wenn ein wiederholtes Härten bei ungefähr 125 °C erfolgt. Mit anderen Worten, es überschreitet eine zyklische Belastung einen Wert von etwa 25 MPa nicht.
  • Auch weist gemäß den vorstehend beschriebenen Ausführungsformen das laminierte Plattenelement 33 ein aus Aluminium mit einer Reinheit von 99,999 % oder höher hergestelltes Aluminiumplattenelement 3 und ein Kupferplattenelement 31 und ein Kupferplattenelement 32 auf, die auf gegenüberliegenden Flächen des Aluminiumplattenelements 3 ausgebildet sind.
  • Wegen des vorstehend beschriebenen Aufbaus wird eine Verformung des Aluminiumplattenelements 3 entlang der Dicke unterbunden, so dass der Wärmezykluswiderstand eines Bondingelements gesteigert ist.
  • Auch enthält gemäß den vorstehend beschriebenen Ausführungsformen das Bondingelement 2 und/oder das Bondingelement 4 einen Anteil von 6 Gew.-% oder mehr Antimon.
  • Wegen des vorstehenden Aufbaus besitzt die Zugfestigkeit des Bondingelements 2 und/oder des Bondingelements 4 bei ungefähr 125 °C einen Wert von 25 MPa oder mehr, so dass die Zugbelastung eines Bondingelements, das 6 Gew.-% oder mehr Antimon enthält, größer ist als die zyklische Belastung des Aluminiumplattenelements 3. Somit ist es möglich, eine Metallermüdung eines Bondingselements, die durch eine aufgrund einer Differenz der Wärmedehnungskoeffizienten verursachte Wärmespannung herbeigeführt wird, zu reduzieren, während zufriedenstellende Wärmeübertragungseigenschaften aufrechterhalten werden.
  • Auch ist bei den vorstehend beschriebenen Ausführungsformen die zyklische Belastung des Aluminiumplattenelements 3 bei 125 °C geringer als die Zugfestigkeit des Bondingelements 2 und/oder des Bondingelements 4 bei 125 °C.
  • Wegen des vorstehenden Aufbaus ist auch bei 125 °C, was als die höchste Temperatur einer Bonding-Verbindung angenommen wird, die zyklische Belastung des Aluminiumplattenelements 3 geringer als die Zugfestigkeit des Bondingelements 2 und/oder des Bondingelements 4 bei 125 °C.
  • Auch wird bei den vorstehend beschriebenen Ausführungsformen in einem Verfahren zum Herstellen eines Halbleiterbauteils die Oberseite des Isoliersubstrats 13, welches die Isolierkeramik 6, die leitfähige Platte 5 und die leitfähige Platte 7 aufweist, die auf gegenüberliegenden Flächen der Isolierkeramik 6 ausgebildet sind, mit dem Halbleiterchip 11 verbunden. Anschließend werden die Unterseite des Isoliersubstrats 13 und das Plattenelement 3 verbunden. Dann werden die Unterseite des Plattenelements 3 und die Kühleinrichtung 20 miteinander verbunden.
  • Die Verbindung zwischen der Unterseite des Isoliersubstrats 13 und dem Plattenelement 3 und/oder die Verbindung zwischen der Unterseite des Plattenelements 3 und der Kühleinrichtung 20 erfolgt über ein Bondingelement, das hauptsächlich aus Zinn besteht. Die Unterseite des Isoliersubstrats 13 und das Plattenelement 3 werden über das Bondingelement 4 verbunden. Die Unterseite des Plattenelements 3 und die Kühleinrichtung 20 werden über das Bondingelement 2 verbunden. Auch ist die zyklische Belastung des Plattenelements 3 geringer als die Zugfestigkeit von jedem der Bondingelemente. Darüber hinaus ist eine Temperatur, bei der ein Bonding über die Bondingelemente erfolgt, geringer als eine Temperatur, bei der eine Oberseite des Isoliersubstrats 13 und der Halbleiterchip 11 verbunden werden.
  • Zusätzlich ist anzumerken, dass das Plattenelement 3 durch das laminierte Plattenelement 33 ersetzt werden kann.
  • Da wegen des vorstehend beschriebenen Aufbaus die zyklische Belastung des Plattenelements 3 geringer ist als die Zugfestigkeit von jedem der Bondingelemente, kann eine Metallermüdung der Bondingselemente, die durch eine aufgrund einer Differenz der Wärmedehnungskoeffizienten verursachte Wärmespannung herbeigeführt wird, reduziert werden, während zufriedenstellende Wärmeübertragungseigenschaften aufrechterhalten werden. Insbesondere ist, selbst dann, wenn ein Halbleiterbauteil wiederholt einer Temperaturhistorie (Wärmezyklus) unterworfen wird, eine plastische Verformung des Bondingelements 4 oder des Bondingelements 2 unbedeutend, so dass eine Akkumulierung von Metallermüdungserscheinungen unterbunden wird. Folglich tritt ein Riss 100 im Lötmaterial in den Bondingelementen kaum auf, und die Zuverlässigkeit des Halbleiterbauteils ist verbessert.
  • Auch ist die Temperatur beim Bonding zwischen der Unterseite des Isoliersubstrats 13 und dem Plattenelement 3 und/oder einem Bonding zwischen der Unterseite des Plattenelements 3 und der Kühleinrichtung 20 niedriger als die Temperatur beim Bonding von der Oberseite des Isoliersubstrats 13 und dem Halbleiterchip 11, so dass elektrische Eigenschaften der jeweiligen Halbleiterchips 11 untersucht werden können, wobei das Isoliersubstrat 13 an den Halbleiterchip 11 gebondet ist, und danach können das Isoliersubstrat 13, das Plattenelement 3 und die Kühleinrichtung 20 verbunden werden.
  • Im Allgemeinen können ein Spannungsabbau-Element und ein Isoliersubstrat, wenn ein Halbleiterchip in Verbindung mit einer Bearbeitungstemperatur am Isoliersubstrat angebracht ist, nicht miteinander verlötet werden, und so sollte ein Die-Bonding und Draht-Bonding eines Halbliterchips in Form eines zusammengesetzten Produkts (ASSY-Produkts) eines Substrats erfolgen, das eine Kühleinrichtung, ein Spannungsabbau-Element und ein Isoliersubstrat aufweist, die integriert sind.
  • Allerdings sind, wenn ein derartiges, wie vorstehend beschriebenes Leistungsmodul zum Beispiel bei einem Wechselrichter eines Dreiphasenmotors verwendet wird, mindestens sechs Leistungsmodule mit jeweils einer Schaltfunktion erforderlich, und in manchen Fällen werden bei der Verwendung bei einem Automobil mehrere Dutzend Leistungshalbleiterchips verwendet. Falls in einem Die-Bonding-Schritt oder einem Draht-Bonding-Schritt eine Fehlfunktion in auch nur einem einzigen Halbleiterchip auftritt, müsste dann ein ganzes Leistungsmodul weggeworfen werden, was im Ergebnis zu einem großen Verlust führt.
  • Da im Hinblick auf die vorstehende Angelegenheit gemäß dem in den vorstehend beschriebenen Ausführungsformen beschriebenen Aufbau eine Inspektion der elektrischen Eigenschaften o. dgl. der jeweiligen Halbleiterchips 11 durchgeführt werden kann, bevor die mehreren Halbleiterchips 11 mit der Kühleinrichtung 20 verbunden werden, besteht keine Notwendigkeit, ein gesamtes Leistungsmodul wegzuwerfen, auch wenn eine Fehlfunktion in nur einem einzelnen Halbleiterchip 11 auftritt, was im Ergebnis zu einem reduzierten Verlust führt.
  • Auch werden gemäß den vorstehend beschriebenen Ausführungsformen in einem Verfahren zum Herstellen eines Halbleiterbauteils die Oberseite des Isoliersubstrats 13 und der Halbleiterchip 11 durch einen Ag-Sinterprozess unter Verwendung von Ag-Nanopartikeln verbunden.
  • Wegen des vorstehenden Aufbaus ist die Temperatur, bei der die Oberseite des Isoliersubstrats 13 und der Halbleiterchip 11 verbunden werden, höher als die höchste Temperatur, die in einem später durchgeführten Lötschritt erreicht wird. Dementsprechend wird verhindert, dass eine Verbindungsstelle der Verbindung in einem später durchgeführten Lötschritt schmilzt. Auch ist die Wärmeleitfähigkeit hoch, und es ist unwahrscheinlich, dass Hohlräume (Lunker) entstehen, so dass ein geringer Wärmewiderstand zwischen dem Isoliersubstrat 13 und dem Halbleiterchip 11 stabil erzielt werden kann.
  • Auch werden gemäß den vorstehend beschriebenen Ausführungsformen in einem Verfahren zum Herstellen eines Halbleiterbauteils die Unterseite des Isoliersubstrats 13 und das laminierte Plattenelement 33 über das Bondingelement 4 verbunden, bevor die Oberseite des Isoliersubstrats 13 und der Halbleiterchip 11 verbunden werden.
  • Dann wird Zinnfolie oder Zinnpaste mit einer Dicke von nicht weniger als 0,02 mm und nicht mehr als 0,1 mm zwischen der Unterseite des Isoliersubstrats 13 und dem laminierten Plattenelement 33 beim Verbinden der Unterseite des Isoliersubstrats 13 mit dem laminierten Plattenelement 33 über das Bondingelement 4 eingesetzt, und darüber hinaus wird die Zinnfolie oder Zinnpaste durch Erwärmen unter dem gleichzeitigen Anlegen eines Drucks von nicht unter 1 kPa und nicht über 100 kPa geschmolzen, so dass sich das Bondingelement 4, bei dem es sich um eine Kupfer-Zinn-Legierung handelt, durch Flüssigphasendiffusion bildet.
  • Wegen des vorstehenden Aufbaus wird ein Schritt zum Verbinden des Isoliersubstrats 13 und des laminierten Plattenelements 33 als Anfangsschritt vorgenommen, bei dem die Ebenheit und Glätte mühelos auf hohem Niveau gehalten werden können, so dass eine qualitativ hochwertige Flüssigphasendiffusionsschicht erhalten werden kann.
  • Auch werden gemäß den vorstehend beschriebenen Ausführungsformen in einem Verfahren zum Herstellen eines Halbleiterbauteils die Unterseite des laminierten Plattenelements 33 und die Kühleinrichtung 20 über das Bondingelement 2 verbunden, bevor die Unterseite des Isoliersubstrats 13 und das laminierte Plattenelement 33 verbunden werden.
  • Dann wird Zinnfolie oder Zinnpaste mit einer Dicke von nicht weniger als 0,02 mm und nicht mehr als 0,1 mm zwischen der Unterseite des laminierten Plattenelements 33 und der Kühleinrichtung 20 beim Verbinden der Unterseite des laminierten Plattenelements 33 und der Kühleinrichtung 20 über das Bondingelement 2 eingesetzt, und darüber hinaus wird die Zinnfolie oder die Zinnpaste durch Erwärmen unter dem gleichzeitigen Anlegen eines Drucks von nicht unter 1 kPa und nicht über 100 kPa geschmolzen, so dass sich das Bondingelement 2, bei dem es sich um eine Kupfer-Zinn-Legierung handelt, durch Flüssigphasendiffusion bildet.
  • Wegen des vorstehenden Aufbaus werden die Ebenheit und Glätte des Isoliersubstrats 13 während des Die-Bondings mühelos auf hohem Niveau gehalten, so dass sich ein Ag-Sinterprozess o. dgl. leichter anwenden lässt.
  • Auch wird gemäß den vorstehend beschriebenen Ausführungsformen in einem Verfahren zum Herstellen eines Halbleiterbauteils das Einkapselungselement 8, mit dem zumindest das Isoliersubstrat 13 und der Halbleiterchip 11 bedeckt werden, durch Gioeßen ausgebildet.
  • Wegen des vorstehenden Aufbaus kann als Ergebnis dessen, dass das Isoliersubstrat 13 und der Halbleiterchip 11 mit dem Einkapselungsteil 8 bedeckt werden, ein Leistungsmodul fertiggestellt werden.
  • Modifizierungen
  • Obwohl Eigenschaften, Materialien, Abmessungen, Formen, Positionswechselbeziehungen, Bedingungen zur Umsetzung o. dgl. von den jeweiligen Komponenten in einigen Teilen in den zuvor beschriebenen Ausführungsformen beschrieben sind, so sind diese in allen Aspekten lediglich Beispiele, und diejenigen, die in dieser Spezifikation beschrieben sind, erlegen keine Einschränkung auf. Dementsprechend sind zahlreiche Modifizierungen, die nicht illustrativ beschrieben sind, im Rahmen der der vorliegenden Erfindung denkbar. Zum Beispiel gehören dazu Fälle, in denen eine beliebige Komponente abgewandelt, hinzugefügt oder weggelassen wird, und darüber hinaus auch Fälle, in denen mindestens eine Komponente in mindestens einer Ausführungsform herausgenommen und mit einer Komponente in einer anderen Ausführungsform kombiniert wird.
  • Auch kann es sich, es sei denn, es ergibt sich ein Widerspruch, bei einer Komponente, die in den vorstehend beschriebenen Ausführungsformen als „eine“ beschrieben worden ist, auch um „mehr als eine“ Komponente handeln. Darüber hinaus ist jede von Komponenten eine konzeptuelle Einheit, und es sind ein Fall, in dem eine Komponente mehrere Strukturen enthält, ein Fall, in dem eine Komponente einem Teil einer bestimmten Struktur entspricht, und darüber hinaus ein Fall inkludiert, in dem mehrere Komponenten in einer Struktur enthalten sind. Auch kann jede von Komponenten eine Struktur mit einem anderen Aufbau oder einer anderen Form enthalten, soweit die gleiche Funktion an den Tag gelegt wird.
  • Auch sollte auf die Beschreibung in der vorliegenden Spezifikation für alle Gegenstände der vorliegenden Erfindung Bezug genommen werden, und in keinem Teil darin wird bestätigt, es handele sich etwa um herkömmliche Methoden.
  • Bezugszeichenliste
  • Bezugszeichenliste
    • 1, 2, 4
    Bondingelement
    24, 44
    Bondingelement
    3
    Plattenelement
    5, 7
    leitfähige Platte
    6
    Isolierkeramik
    8, 18
    Einkapselungselement
    9a, 9b
    Leiterrahmen
    9c, 9d
    Leiterrahmen
    11
    Halbleiterchip
    13
    Isoliersubstrat
    19
    Draht
    20
    Kühleinrichtung
    21
    Kühlmantel
    22
    Deckplatte der Kühleinrichtung
    22a
    rippenförmiger Bereich
    25
    Rahmen
    31, 32
    dünne Platte
    33
    laminiertes Plattenelement
    45
    Steueranschluss
    51, 51a
    Sub-Modul
    100
    Riss im Lötmaterial

Claims (12)

  1. Halbleiterbauteil, das Folgendes aufweist: – ein Isoliersubstrat (13) mit einer isolierenden Platte (6) und leitfähigen Platten (5, 7), die auf gegenüberliegenden Flächen der isolierenden Platte (6) ausgebildet sind; – einen Halbleiterchip (11), der auf der Oberseite des Isoliersubstrats (13) ausgebildet ist; – ein Plattenelement (3, 33), das an die Unterseite des Isoliersubstrats (13) gebondet ist; und – eine Kühleinrichtung (20), die an die Unterseite des Plattenelements (3, 33) gebondet ist, wobei – zumindest eine von der Verbindung zwischen der Unterseite des Isoliersubstrats (13) und dem Plattenelement (3, 33) und der Verbindung zwischen der Unterseite des Plattenelements (3, 33) und der Kühleinrichtung (20) über ein Bondingelement (4, 2) erfolgt, das hauptsächlich aus Zinn besteht, und – die zyklische Belastung des Plattenelements (3, 33) geringer ist als die Zugfestigkeit des Bondingelements (4, 2).
  2. Halbleiterbauteil nach Anspruch 1, wobei das Plattenelement (3, 33) aus Aluminium mit einer Reinheit von 99,999 % oder höher ausgebildet ist.
  3. Halbleiterbauteil nach Anspruch 1, wobei das Plattenelement (33) ein Aluminiumplattenelement (3), das aus Aluminium mit einer Reinheit von 99,999 % oder höher ausgebildet ist, und leitfähige Elemente (31, 32) aufweist, die auf gegenüberliegenden Flächen des Aluminiumplattenelements (3) ausgebildet sind.
  4. Halbleiterbauteil nach Anspruch 3, wobei es sich bei den leitfähigen Elementen (31, 32) um Kupfer handelt, und wobei jedes der leitfähigen Elemente, die auf gegenüberliegenden Flächen des Aluminiumplattenelements (3) ausgebildet sind, eine Dicke von 0,1 mm oder größer besitzt.
  5. Halbleiterbauteil nach Anspruch 3 oder 4, wobei das Aluminiumplattenelement (3) und die leitfähigen Elemente (31, 32) durch Crimpen, Walzen, Druckschweißen oder Löten verbunden sind.
  6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, wobei das Bondingelement (4, 2) einen Anteil von 6 Gew.-% oder mehr Antimon enthält.
  7. Halbleiterbauteil nach einem der Ansprüche 1 bis 6, wobei die zyklische Belastung des Plattenelements (3, 33) bei 125 °C geringer ist als die Zugfestigkeit des Bondingelements (4, 2) bei 125 °C.
  8. Verfahren zur Herstellen eines Halbleiterbauteils, das Folgendes aufweist: – Bonden einer Oberseite eines Isoliersubstrats (13), das eine isolierende Platte (6) und leitfähige Platten (5, 7) aufweist, die auf gegenüberliegenden Flächen der isolierenden Platte (6) ausgebildet sind, an einen Halbleiterchip (11); – Bonden der Unterseite des Isoliersubstrats (13) an ein Plattenelement (3, 33); und – Verbinden einer Unterseite des Plattenelements (3, 33) und einer Kühleinrichtung (20), wobei – zumindest eine von der Bondingverbindung zwischen der Unterseite des Isoliersubstrats (13) und dem Plattenelement (3, 33) und der Bondingverbindung zwischen der Unterseite des Plattenelements (3, 33) und der Kühleinrichtung (20) über ein Bondingelement (4, 2) erfolgt, das hauptsächlich aus Zinn besteht, – die zyklische Belastung des Plattenelements (3, 33) geringer ist als die Zugfestigkeit des Bondingelements (4, 2), und – die Temperatur, bei der das Verbinden über das Bondingelement (4, 2) erfolgt, niedriger ist als die Temperatur, bei der die Oberseite des Isoliersubstrats (13) mit dem Halbleiterchip verbunden wird.
  9. Verfahren nach Anspruch 8, wobei die Oberseite des Isoliersubstrats (13) und der Halbleiterchip (11) durch einen Ag-Sinterprozess unter Verwendung von Ag-Nanopartikeln verbunden werden.
  10. Verfahren nach Anspruch 8 oder 9, wobei die Unterseite des Isoliersubstrats (13) und das Plattenelement (3, 33) über das Bondingelement (4) verbunden werden, bevor die Oberseite des Isoliersubstrats (13) und der Halbleiterchip (11) verbunden werden, und wobei beim Verbinden der Unterseite des Isoliersubstrats (13) und des Plattenelements (3, 33) über das Bondingelement (4), eine Zinnfolie oder Zinnpaste mit einer Dicke von nicht weniger als 0,02 mm und nicht mehr als 0,1 mm zwischen der Unterseite des Isoliersubstrats (13) und dem Plattenelement (3, 33) eingesetzt wird, und darüber hinaus die Zinnfolie oder Zinnpaste durch Erwärmen unter einem gleichzeitigen Anlegen eines Drucks von nicht weniger als 1 kPa und nicht mehr als 100 kPa geschmolzen wird, so dass sich das Bondingelement (4), bei dem es sich um eine Kupfer-Zinn-Legierung handelt, durch Flüssigphasendiffusion bildet.
  11. Verfahren nach Anspruch 8 oder 9, wobei die Unterseite des Plattenelements (3, 33) und die Kühleinrichtung (20) über das Bondingelement (2) verbunden werden, bevor die Unterseite des Isoliersubstrats (13) und das Plattenelement (3, 33) verbunden werden, und wobei beim Verbinden der Unterseite des Plattenelements (3, 33) und der Kühleinrichtung (20) über das Bondingelement (2), eine Zinnfolie oder Zinnpaste mit einer Dicke von nicht weniger als 0,02 mm und nicht mehr als 0,1 mm zwischen der Unterseite des Plattenelements (3, 33) und der Kühleinrichtung (20) eingesetzt wird, und darüber hinaus die Zinnfolie oder Zinnpaste durch Erwärmen unter einem gleichzeitigen Anlegen eines Drucks von nicht weniger als 1 kPa und nicht mehr als 100 kPa geschmolzen wird, so dass sich das Bondingelement (2), bei dem es sich um eine Kupfer-Zinn-Legierung handelt, durch Flüssigphasendiffusion bildet.
  12. Verfahren nach einem der Ansprüche 8 bis 11, das ferner Folgendes aufweist: Formen eines Einkapselungsteil (8), mit dem zumindest das Isoliersubstrat (13) und der Halbleiterchip (11) bedeckt werden, durch Gießen.
DE112015006049.9T 2015-01-26 2015-09-14 Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils Granted DE112015006049T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015012184 2015-01-26
JP2015-012184 2015-01-26
PCT/JP2015/075944 WO2016121159A1 (ja) 2015-01-26 2015-09-14 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112015006049T5 true DE112015006049T5 (de) 2017-10-12

Family

ID=56542798

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015006049.9T Granted DE112015006049T5 (de) 2015-01-26 2015-09-14 Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils

Country Status (5)

Country Link
US (1) US10510640B2 (de)
JP (1) JP6272512B2 (de)
CN (1) CN107004653B (de)
DE (1) DE112015006049T5 (de)
WO (1) WO2016121159A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4047648A1 (de) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
US11848295B2 (en) 2017-05-10 2023-12-19 Rohm Co., Ltd. Power semiconductor apparatus and fabrication method for the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015005836B4 (de) * 2014-12-29 2022-04-14 Mitsubishi Electric Corporation Leistungsmodul
DE112016000655B4 (de) * 2015-09-17 2023-12-07 Fuji Electric Co., Ltd. Verfahren zum herstellen einer halbleitervorrichtung
JP6858657B2 (ja) * 2017-06-27 2021-04-14 三菱電機株式会社 電力用半導体装置
JP7027751B2 (ja) * 2017-09-15 2022-03-02 富士電機株式会社 半導体モジュール
EP3460837A1 (de) * 2017-09-26 2019-03-27 Infineon Technologies AG Gehäuse für ein leistungshalbleitermodul, leistungshalbleitermodul und verfahren zur herstellung davon
US10607857B2 (en) * 2017-12-06 2020-03-31 Indium Corporation Semiconductor device assembly including a thermal interface bond between a semiconductor die and a passive heat exchanger
US20210066157A1 (en) * 2018-01-18 2021-03-04 Abb Schweiz Ag Power electronics module and a method of producing a power electronics module
JP2021082617A (ja) * 2018-03-12 2021-05-27 株式会社東芝 半導体装置
CN108493122B (zh) * 2018-03-30 2019-11-29 深圳赛意法微电子有限公司 半导体器件及其封装方法
JP6997690B2 (ja) * 2018-09-26 2022-01-18 日立Astemo株式会社 パワーモジュール
US20210387290A1 (en) * 2018-12-17 2021-12-16 Heraeus Precious Metals North America Conshohocken Llc Process for forming an electric heater
JP7170272B2 (ja) * 2019-03-27 2022-11-14 ネクスファイ・テクノロジー株式会社 パワー基板とそれを備えた高電圧モジュール
US20220181310A1 (en) * 2019-05-24 2022-06-09 Rohm Co., Ltd. Semiconductor device
US11081421B2 (en) * 2019-12-12 2021-08-03 Amulaire Thermal Technology, Inc. IGBT module with heat dissipation structure having ceramic layers corresponding in position and in area to chips
JP7351209B2 (ja) 2019-12-17 2023-09-27 富士電機株式会社 半導体装置
JP7484156B2 (ja) 2019-12-18 2024-05-16 富士電機株式会社 半導体装置
WO2021130989A1 (ja) * 2019-12-26 2021-07-01 三菱電機株式会社 パワーモジュールおよび電力変換装置
EP3852138B1 (de) * 2020-01-20 2023-11-08 Infineon Technologies Austria AG Elektronisches modul mit einem halbleitergehäuse, das mit einem fluidkühlkörper verbunden ist
JP7487533B2 (ja) 2020-04-02 2024-05-21 富士電機株式会社 半導体モジュールおよび車両
CN118120051A (zh) * 2021-10-25 2024-05-31 三菱电机株式会社 半导体装置、电力变换装置及半导体装置的制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE378800T1 (de) * 1999-05-28 2007-11-15 Denki Kagaku Kogyo Kk Schaltungskeramiksubstrat und sein herstellungsverfahren
EP1312690B1 (de) * 2001-11-14 2006-08-09 Sumitomo Metal Industries, Ltd. Stahl mit verbesserter Ermüdungsfestigkeit und Verfahren zur Herstellung
JP2004031696A (ja) * 2002-06-26 2004-01-29 Kyocera Corp 熱電モジュール及びその製造方法
JP2004253736A (ja) * 2003-02-21 2004-09-09 Ngk Insulators Ltd ヒートスプレッダモジュール
JP4621531B2 (ja) 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
US20090229864A1 (en) * 2005-09-15 2009-09-17 Mitsubishi Materials Corporation Insulating circuit board and insulating circuit board having cooling sink
JP2007081200A (ja) * 2005-09-15 2007-03-29 Mitsubishi Materials Corp 冷却シンク部付き絶縁回路基板
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4917375B2 (ja) 2006-07-25 2012-04-18 株式会社豊田中央研究所 パワー半導体モジュールの製造方法
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
JP4964009B2 (ja) * 2007-04-17 2012-06-27 株式会社豊田中央研究所 パワー半導体モジュール
US8211752B2 (en) * 2007-11-26 2012-07-03 Infineon Technologies Ag Device and method including a soldering process
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
JP2010177414A (ja) 2009-01-29 2010-08-12 Sumitomo Light Metal Ind Ltd 発熱部品冷却装置用アルミニウム・クラッド材
SG179071A1 (en) * 2010-09-09 2012-04-27 Tanaka Electronics Ind Aluminum ribbon for ultrasonic bonding
JP5392272B2 (ja) 2011-01-13 2014-01-22 株式会社豊田自動織機 両面基板、半導体装置、半導体装置の製造方法
JP5821389B2 (ja) * 2011-04-20 2015-11-24 三菱マテリアル株式会社 パワーモジュール用基板の製造方法及びパワーモジュール用基板
US8736052B2 (en) * 2011-08-22 2014-05-27 Infineon Technologies Ag Semiconductor device including diffusion soldered layer on sintered silver layer
WO2013089099A1 (ja) * 2011-12-12 2013-06-20 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、フラックス成分侵入防止層形成用ペーストおよび接合体の接合方法
JP2013229579A (ja) * 2012-03-30 2013-11-07 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP6189015B2 (ja) 2012-04-19 2017-08-30 昭和電工株式会社 放熱装置および放熱装置の製造方法
DE112013004552T8 (de) * 2012-09-19 2015-07-30 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6307832B2 (ja) * 2013-01-22 2018-04-11 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール
JP6621076B2 (ja) * 2013-03-29 2019-12-18 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP5757359B2 (ja) * 2013-09-30 2015-07-29 三菱マテリアル株式会社 Ｃｕ／セラミックス接合体、Ｃｕ／セラミックス接合体の製造方法、及び、パワーモジュール用基板
WO2016002803A1 (ja) * 2014-07-04 2016-01-07 三菱マテリアル株式会社 パワーモジュール用基板ユニット及びパワーモジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848295B2 (en) 2017-05-10 2023-12-19 Rohm Co., Ltd. Power semiconductor apparatus and fabrication method for the same
EP4047648A1 (de) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
WO2022174955A1 (de) * 2021-02-18 2022-08-25 Siemens Aktiengesellschaft Leistungsmodul, elektrisches gerät und verfahren zur herstellung eines leistungsmoduls

Also Published As

Publication number Publication date
US10510640B2 (en) 2019-12-17
WO2016121159A1 (ja) 2016-08-04
US20170309544A1 (en) 2017-10-26
CN107004653A (zh) 2017-08-01
CN107004653B (zh) 2019-03-22
JPWO2016121159A1 (ja) 2017-04-27
JP6272512B2 (ja) 2018-01-31

Similar Documents

Publication Publication Date Title
DE112015006049T5 (de) Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112013007047B4 (de) Halbleitermodul
DE10066442B4 (de) Halbleitervorrichtung mit Abstrahlungs-Struktur
DE112013007390B4 (de) Halbleitermodul, Halbleitervorrichtung und Fahrzeug
DE60017304T2 (de) Metallmatrix-Verbundmaterial, Verfahren zu seiner Herstellung und seine Verwendung
DE102012211424B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE112016000904T5 (de) Leistungsmodul
DE102011003205B4 (de) Halbleitervorrichtungsmodul
DE112015000446B4 (de) Wasserdichte elektronische Vorrichtung und Verfahren zu ihrer Herstellung
DE102012214901A1 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht
DE102014212376A1 (de) Halbleitervorrichtung
DE102016206542B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016121801B4 (de) Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
DE112014003966T5 (de) Halbleitervorrichtung
DE112017002961T5 (de) Leistungs-halbleitereinheit
DE102015103849B4 (de) Elektronisches Modul und Verfahren zu seiner Fertigung
DE102017200013A1 (de) Halbleitervorrichtung und herstellungsverfahren
WO2017140571A1 (de) Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE112018001769B4 (de) Leistungsmodul und Herstellungsverfahren des Leistungsmoduls
DE112019006032T5 (de) Halbleiterbauteil
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102016224068B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102015201182A1 (de) Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division