JP4917375B2 - パワー半導体モジュールの製造方法 - Google Patents
パワー半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP4917375B2 JP4917375B2 JP2006201725A JP2006201725A JP4917375B2 JP 4917375 B2 JP4917375 B2 JP 4917375B2 JP 2006201725 A JP2006201725 A JP 2006201725A JP 2006201725 A JP2006201725 A JP 2006201725A JP 4917375 B2 JP4917375 B2 JP 4917375B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power semiconductor
- bonding
- semiconductor module
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
しかし、Pbは毒性を有するために使用廃止の方向にあり、Pbフリーの半田材料の開発が望まれている。
しかし、Sn系半田材料の融点は220℃程度であるが故に、この温度で溶解してしまい、また、200℃前後において引っ張り強度が著しく低下してしまうため、200℃を超える熱を発する次世代パワー半導体素子に対しては、接合材料としてSn系半田材料を用いることは実用上困難であった。
馬場陽一郎「HVインバータ品質確保の取り組み」溶接学会全国大会講演概要、第77章(2005−9)
前記パワー半導体素子と前記絶縁基板との間、及び前記絶縁基板と前記放熱板との間の少なくとも一方を、Cu層、Cu3Sn層及びCu層の順で積層された積層構造で接合してなるパワー半導体モジュールである。
前記接合工程が、下記(1)〜(3)の工程を少なくとも有することを特徴とするパワー半導体モジュールの製造方法。
(1)Cu層とSn層とを積層した積層体を2個準備する。
(2)前記積層体のそれぞれのSn層が対向し接するように重ね合わせる。
(3)前記(2)の状態で、Snの融点以上で且つCuの融点よりも低い温度で溶融反応させる。
Snの融点以上で且つCuの融点よりも低い温度に昇温させると、Snのみが溶融してSn層どうしが接合し且つ液層になる。このとき、Cuの融点よりも低い温度で加熱するために、Cu層は固相であるが、固相のCuと液相のSnとの間で、相互の拡散が起こり、CuとSnの合金(Cu3Sn)を生成する。
また、接合部にはSn層が残存せず、SnはすべてCu3Sn合金となっているため、形成された接合部の融点は約640℃となる。そのため、200℃を超えた高温での繰り返し使用によっても、接合部において亀裂や剥離などの不具合を生じさせない。
請求項3に記載の発明は、前記溶融反応させる工程での加熱温度が、230℃以上450℃以下であることを特徴とする請求項1又は請求項2に記載のパワー半導体モジュールの製造方法である。
また、接合時の加熱によって半導体素子が破壊或いは改質されるのを防ぐには、450℃以下の加熱で接合することが望ましい。
以下では、まず始めにパワー半導体モジュールの構成について説明した後、各構成部材について説明し、次にパワー半導体モジュールの製造方法について説明する。
図1に、本発明のパワー半導体モジュール10の要部断面図を模式的に示す。
パワー半導体モジュール10は、パワー半導体素子20と絶縁部30と放熱板40とを有する。パワー半導体素子20と絶縁部30との間は第一接合部50によって接合される。絶縁部30と放熱板40との間は第二接合部60によって接合される。
また、各部材の熱膨張係数が近い値であることも、冷熱サイクルによる亀裂や剥離などの発生を抑制するのに重要である。熱膨張係数が大きく異なる部材を接合すると、冷熱サイクルによって繰り返し起こる部材の体積変化によって、亀裂や剥離等を発生させやすくなる。
本発明における第一接合部50は、パワー半導体素子20と絶縁部30との間を接合するために設けられ、第二接合部60は、絶縁部30と放熱板40との間を接合するために設けられる。
本発明では、第一接合部50と第二接合部60の少なくとも一方が、Cu層、Cu3Sn層及びCu層の順で積層した積層構造で接合されている。つまり、第一接合部50のみ、あるいは第二接合部60のみを、Cu層、Cu3Sn層及びCu層の順で積層した積層構造としてもよいし、第一接合部50と第二接合部60の両者をCu層、Cu3Sn層及びCu層の順で積層した積層構造としてもよい。
しかし、本発明にかかるCu層/Cu3Sn層/Cu層の積層構造では、Cu層とCu3Sn層との界面において、パワー半導体モジュールの冷熱サイクルによっても不要な生成物を発生させることがなく、仮に界面に反応生成物が生成したとしても、ほとんど成長しないので、温度変化に対しても亀裂、剥離などの不具合を生じさせない。また接着性にも優れる。
2回目の接合部に、Cu層/Cu3Sn層/Cu層の積層構造を適用する場合、1回目の接合部には、Snの融点(約230℃)よりも充分に高い融点を有する材料を選択することが、2回目の接合時における位置ずれや傾斜などの不具合の発生を防止する観点から好ましく、更に、加熱による半導体素子の破壊や改質を防止する観点から、450℃以下の温度で接合できる材料を選択することが好ましい。
つまり、通常の半導体モジュールの製造方法においては、1回目の接合部と2回目の接合部には、融点の異なる材料を用いなければならず、特に1回目の接合材料は、2回目の接合材料の融点よりも充分に高い融点を有するものを選択しなければならない。
したがって、接合のための加熱温度の下限としては、Snが溶融する温度、すなわち融点(約230℃)であればよい。一方で、接合後に形成された層は、Cu層/Cu3Sn層/Cu層となるので、Cuの融点(約1080℃)やCu3Snの融点(約640℃)よりも低い温度では溶融せず、接合部位の位置ずれや傾斜などを起こすことがない。
パワー半導体素子20としては、特に制限することなく用途に応じて適宜適用することができ、一般的なSi基板なども適用できる。
本発明では、次世代素子としてGaN基板やSiC基板などを用いた場合であっても、接合部に用いるCu3Sn層及びCu層の融点が、それぞれ約640℃、1080℃であるため、半導体素子の繰り返し使用によって放熱される200℃を超える高温に対しても、亀裂や剥離などの不具合を生じさせない信頼性の高いパワー半導体モジュールとなる。
Cu層22の厚みは、0.1μm〜10μmであることが好ましく、0.5μm〜2μmであることがより好ましい。0.1μmよりも薄いと、接合時に半田材料に溶け込み消失する恐れがあり、10μmよりも厚いと、パワー半導体モジュール全体の熱膨張係数に影響を与え、熱応力を生じさせるようになるため好ましくない。
絶縁部30における絶縁基板32としては、絶縁性を確保できるものであれば特に制限されず適用することができるが、好ましくは冷却サイクル時に顕著な熱応力を生じさせないよう、半導体素子の熱膨張係数と同程度の熱膨張係数を有するものである。
特に、導電層34、36としてはCu層であることが、接合部のCu層/Cu3Sn層/Cu層の積層構造におけるCu層の役割を兼ねて設けることができるため好適である。
Cu層は、スパッタリングやメッキ、蒸着等によって形成することができる。
放熱板40としては、放熱性を有するものであれば特に制限されず適用することができるが、熱伝導率が充分高く放熱板としての機能に優れ、また半導体素子の熱膨張係数に近いものを用いることが好ましい。
Cu層は、スパッタリングやメッキ、蒸着等によって形成することができる。
また、接合部は、高い融点を有するCu層(融点:約1080℃)とCu3Sn層(融点:約640℃)で形成されているため、半導体素子の繰り返し使用によって放熱される200℃を超える高温に対しても、亀裂や剥離などの不具合を生じさせない信頼性の高いパワー半導体モジュールとなる。
本発明のパワー半導体モジュールの製造方法は、半導体素子と絶縁基板との間、及び絶縁基板と放熱板との間の少なくとも一方を、Cu層、Cu3Sn層及びCu層の順で積層してなる積層構造で接合する接合工程を有し、前記接合工程が、Snの融点以上で且つCuの融点よりも低い温度で溶融反応させる工程を有する。
まずは、パワー半導体素子20と絶縁部30との接合部である第一接合部50を、Cu層/Cu3Sn層/Cu層の積層構造で接合するときの接合方法を説明する。
また、Snの融点(230℃)近辺の加熱では、SnすべてをCu3Snとするには加熱反応時間が長くなってしまう。加熱反応時間との兼ね合いから、より好適な加熱温度の下限は、250℃である。
例えば、第二接合部60の接合材料として、Sn−Cu半田材料などを例示することができる。Sn−Cu半田材料で半田付けする場合には、250〜300℃で加熱し、接合する。
この状態において、不活性ガス又は還元ガス雰囲気下において、リフロー法等を利用して熱処理によって接合する。加熱温度や加熱時間は、第一接合部をCu層/Cu3Sn層/Cu層の積層構造とした場合と同様である。
この場合には、1回目の接合材料として、Snの融点(約230℃)よりも充分に高い融点を有するものを選択することが、2回目の接合時における1回目の接合部位の位置ずれや傾斜などを発生させない観点から好ましい。なお、1回目の接合時にパワー半導体素子が破壊したり改質したりするのを回避する観点から、1回目の接合材料としては、450℃以下で接合できる材料を選択することが好ましい。
図2に本実施例のパワー半導体モジュールの構成を示す。
GaNを用いたパワー半導体素子を準備し、その表面に5μmのCu層と、更にCu層の表面に2μmのSn層をスパッタリングで形成した。
一方、絶縁基板としてのAlNの両面に、厚さ0.3mmのCu板をロウ付けによって貼り付け、Cu層/AlN層/Cu層の積層体を作製した。
Cu層の表面には、2μmのSn層をメッキにより形成した。なお、メッキの際には、メッキしない面はマスキングシートなどを貼って保護した。
上記準備したパワー半導体素子のSn層と、絶縁部のSn層とを対向し且つ接するように重ね、ネジにより加圧する方式の治具により加圧した。なお、熱膨張を考慮し、治具はモリブデン材料で作製したものを用い、加圧力は5MPaとした。
そのように加圧した試料及び治具を、そのまま石英管に入れ、5容積%H2/N2の還元ガス雰囲気のフロー中、電気炉により400℃、30分間の熱処理を行った。
放熱板として、Mo板の両表面にCu板をロウ付けによって貼り付けて、Cu層/Mo層/Cu層で構成される積層体を作製した。積層体全体の厚さは3mmであり、Cu層/Mo層/Cu層の厚さの比率は、1/8/1であった。
パワー半導体素子が第一接合部で接合された絶縁部におけるCu層と、放熱板のCu層とが対向するように配置し、その間を、Sn−Cu半田材料によって、280℃で接合した。
得られたパワー半導体モジュールについて、冷熱サイクル試験を行った。
本実施例において冷熱サイクル試験は、−40℃と200℃の間を40分で上昇・降下させるのを1サイクルとし、その1サイクルを合計で3000サイクル行った。3000サイクル後の第一接合部と第二接合部の断面を電子顕微鏡で観察し、界面の反応生成物の有無、亀裂や空隙などの不具合の有無を調べた。
その結果、第一接合部には、実用上問題が無い程度の僅かなクラックが観察されたのみで、支障となるような不具合は見られなかった。
図3に本実施例のパワー半導体モジュールの構成を示す。なお、実施例1と異なり、実施例2では、絶縁基板と放熱板を先に接合し、その後、半導体素子を絶縁基板に接合する方法とした。
実施例1と同様の方法で、Cu層/AlN層/Cu層の積層体を作製した。放熱板側のCu層の表面には、2μmのSn層をメッキにより形成した。なお、メッキの際には、メッキしない面はマスキングシートなどを貼って保護した。
実施例1と同様の方法で、Cu層/Mo層/Cu層で構成される積層体を作製した。積層体全体の厚さは3mmであり、Cu層/Mo層/Cu層の厚さの比率は、1/8/1であった。
絶縁部側のCu層の表面には、2μmのSn層をメッキにより形成した。なお、メッキの際には、メッキしない面はマスキングシートなどを貼って保護した。
上記準備した絶縁部のSn層と、放熱板のSn層とを対向し且つ接するように重ね、ネジにより加圧する方式の治具により加圧した。なお、熱膨張を考慮し、治具はモリブデン材料で作製したものを用い、加圧力は5MPaとした。
そのように加圧した試料及び治具を、そのまま石英管に入れ、5容積%H2/N2の還元ガス雰囲気のフロー中、電気炉により400℃、30分間の熱処理を行った。
接合部の断面をEDX法及びXRD法によって分析した結果、Sn層が残存することなく、すべてCu3Snの合金(融点640℃)になっていることが確認された。
GaNを用いたパワー半導体素子を準備し、その表面に5μmのCu層をスパッタリングによって形成した。
パワー半導体素子と、絶縁部との間を、Sn−Cu半田材料によって、280℃で接合した。
実施例1と同様の方法で、冷熱サイクル試験を行った結果、損傷が無いことを確認した。
図4に比較例1のパワー半導体モジュールの構成を示す。
GaNを用いたパワー半導体素子を準備し、その最表面にNi層をスパッタリングで形成した。Ni層の表面にはAu層(図示せず)をスパッタリングで形成した。
一方、絶縁基板としてのAlNの両面に、Al層をロウ付けによって貼り付け、Al層/AlN層/Al層の積層体を作製した。更にこの積層体のAl層の表面には、Ni層をメッキにより形成し、絶縁部を作製した。なお、メッキの際には、メッキしない面はマスキングシートなどを貼って保護した。
CuMo合金からなる板状の材料を準備し、所定の大きさに切断した後、上下面にNi層をメッキにより形成した。
比較例1のパワー半導体モジュールでは、パワー半導体素子と絶縁部との接合部(第一接合部)の半田材料を、Pbの含有率が90質量%の90Pb−Snとし、絶縁部と放熱板との接合部(第二接合部)の半田材料を、Pbの含有率が50質量%の50Pb−Snとした。
20 パワー半導体素子
22 Cu層
30 絶縁部
32 絶縁基板
34、36 導電層
40 放熱板
42 Mo層
44、46 Cu層
50 第一接合部
60 第二接合部
Claims (3)
- 半導体素子と絶縁基板との間、及び絶縁基板と放熱板との間の少なくとも一方を、Cu層、Cu3Sn層及びCu層の順で積層してなる積層構造で接合する接合工程を有し、
前記接合工程が、下記(1)〜(3)の工程を少なくとも有することを特徴とするパワー半導体モジュールの製造方法。
(1)Cu層とSn層とを積層した積層体を2個準備する。
(2)前記積層体のそれぞれのSn層が対向し接するように重ね合わせる。
(3)前記(2)の状態で、Snの融点以上で且つCuの融点よりも低い温度で溶融反応させる。 - 前記Cu 3 Sn層の厚さが、1μm〜10μmであることを特徴とする請求項1に記載のパワー半導体モジュールの製造方法。
- 前記溶融反応させる工程での加熱温度が、250℃以上450℃以下であることを特徴とする請求項1又は請求項2に記載のパワー半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006201725A JP4917375B2 (ja) | 2006-07-25 | 2006-07-25 | パワー半導体モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006201725A JP4917375B2 (ja) | 2006-07-25 | 2006-07-25 | パワー半導体モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008028295A JP2008028295A (ja) | 2008-02-07 |
JP4917375B2 true JP4917375B2 (ja) | 2012-04-18 |
Family
ID=39118595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006201725A Expired - Fee Related JP4917375B2 (ja) | 2006-07-25 | 2006-07-25 | パワー半導体モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4917375B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107004653A (zh) * | 2015-01-26 | 2017-08-01 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5523680B2 (ja) * | 2008-05-29 | 2014-06-18 | 株式会社東芝 | 接合体、半導体装置および接合体の製造方法 |
JP2010179336A (ja) | 2009-02-05 | 2010-08-19 | Toyota Central R&D Labs Inc | 接合体、半導体モジュール、及び接合体の製造方法 |
WO2020194592A1 (ja) * | 2019-03-27 | 2020-10-01 | 三菱電機株式会社 | 接合構造体およびこれを用いた半導体装置ならびに半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5778144A (en) * | 1980-11-04 | 1982-05-15 | Hitachi Ltd | Semiconductor device |
JPS6254930A (ja) * | 1985-09-04 | 1987-03-10 | Toshiba Corp | 半誉体装置 |
JPS63124555A (ja) * | 1986-11-14 | 1988-05-28 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
JPH09148491A (ja) * | 1995-09-19 | 1997-06-06 | Tokyo Tungsten Co Ltd | パワー半導体基板及びその製造方法 |
JP3184449B2 (ja) * | 1996-02-20 | 2001-07-09 | 松下電子工業株式会社 | 半導体素子用ダイボンド材 |
US6870243B2 (en) * | 2002-11-27 | 2005-03-22 | Freescale Semiconductor, Inc. | Thin GaAs die with copper back-metal structure |
JP2005019875A (ja) * | 2003-06-27 | 2005-01-20 | Ngk Spark Plug Co Ltd | 放熱板、放熱モジュール、半導体実装モジュール、及び半導体装置 |
JP4461268B2 (ja) * | 2004-03-30 | 2010-05-12 | Dowaメタルテック株式会社 | 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置 |
-
2006
- 2006-07-25 JP JP2006201725A patent/JP4917375B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107004653A (zh) * | 2015-01-26 | 2017-08-01 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
CN107004653B (zh) * | 2015-01-26 | 2019-03-22 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008028295A (ja) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102459745B1 (ko) | 구리/세라믹스 접합체, 절연 회로 기판, 및, 구리/세라믹스 접합체의 제조 방법, 절연 회로 기판의 제조 방법 | |
JP5224430B2 (ja) | パワー半導体モジュール | |
JP4964009B2 (ja) | パワー半導体モジュール | |
US8471386B2 (en) | Junction body, semiconductor module, and manufacturing method for junction body | |
JP5160201B2 (ja) | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
KR102154889B1 (ko) | 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법 | |
JP6079505B2 (ja) | 接合体及びパワーモジュール用基板 | |
WO2014148425A1 (ja) | 接合体の製造方法及びパワーモジュール用基板の製造方法 | |
US20100032143A1 (en) | microheat exchanger for laser diode cooling | |
TW201626519A (zh) | 附冷卻器電力模組用基板及其製造方法 | |
JP2014183119A (ja) | パワーモジュール用基板の製造方法 | |
US20130043594A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
WO2017098863A1 (ja) | 熱電変換モジュールおよびその製造方法 | |
WO2014103955A1 (ja) | パワーモジュール | |
JP4917375B2 (ja) | パワー半導体モジュールの製造方法 | |
JP2009129983A (ja) | 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
WO2021085451A1 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP2005032834A (ja) | 半導体チップと基板との接合方法 | |
JP2007273661A (ja) | 半導体装置 | |
JP4951932B2 (ja) | パワーモジュール用基板の製造方法 | |
JP5869781B2 (ja) | 絶縁基板用積層材の製造方法 | |
JP2015057847A (ja) | パワーモジュール用基板の製造方法 | |
KR102409815B1 (ko) | 구리/세라믹스 접합체, 절연 회로 기판, 및 구리/세라믹스 접합체의 제조 방법, 및 절연 회로 기판의 제조 방법 | |
JP2003347487A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4917375 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |