JP5523680B2 - 接合体、半導体装置および接合体の製造方法 - Google Patents
接合体、半導体装置および接合体の製造方法 Download PDFInfo
- Publication number
- JP5523680B2 JP5523680B2 JP2008141346A JP2008141346A JP5523680B2 JP 5523680 B2 JP5523680 B2 JP 5523680B2 JP 2008141346 A JP2008141346 A JP 2008141346A JP 2008141346 A JP2008141346 A JP 2008141346A JP 5523680 B2 JP5523680 B2 JP 5523680B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- layer
- metal
- intermetallic compound
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Description
本実施の形態の接合体は、第1の基材と、第2の基材と、前記第1の基材と前記第2の基材とを接合する金属間化合物層を備えている。そして、この金属間化合物層がAg3Sn相であり、かつ、第1の基材の接合面および第2の基材の接合面がAg相の金属層である。
図4は、第1の実施の形態の変形例の接合体の要部断面図である。本変形例の接合体20においては、Ag3Sn相である金属間化合物層16の片側のみに、Ag相である金属層14aが形成されている。熱応力に対する耐性を向上させるためには、第1の実施の形態のように、Ag3Sn相である金属間化合物層16の上下にAg相を設けることが望ましい。しかし、本変形例のようにAg相が1層だけであっても、熱応力を緩和する効果を得ることは可能である。
本発明の第2の実施の形態の接合体は、Ag相にかえてCu相を適用すること以外は、基本的に第1の実施の形態と同様である。したがって、第1の実施の形態と重複する内容については記述を省略する。
本変形例は、金属間化合物層が、Cu3Sn相(ε相)/Cu6Sn5相(η相)/Cu3Sn相(ε相)の3層構造である以外は、第2の実施の形態と同様である。図5は、本変形例の接合体の断面図である。
本発明の第3の実施の形態の半導体装置は、金属リードフレームと、半導体素子と、これらの金属リードフレームと半導体素子とを接合するAg3Sn相の金属間化合物層とを備えている。そして、金属リードフレーム接合面および半導体素子接合面がAg相の金属層である。
20mm×20mm、厚さ0.3mmのCu板の表面に、厚さ1μmのSn蒸着膜を形成し、その上に上記サイズのCu板を載置した。これを、窒素雰囲気下で、250℃で15秒加熱し接合を行い、接合体を形成した。
600μm厚さのシリコンウェハ表面に、Ti、Ni、Auをスパッタ法によりこの順序により成膜した。その後、その表面に、Ag、Snをこの順序に蒸着して薄膜層を形成した。これらの層厚は、Ag、Snがそれぞれ3.5μm、1.0μmであった。
パワーデバイスにおける半導体素子と金属リードフレームとの接合と行った。半導体素子としては、2.5×3.0×0.6mmのサイズのものを用いた。このパワーデバイスでは、Siの半導体素子裏面にTi、Ni、Auをこの順でスパッタ法により膜形成した。その後、Au表面にCuを3.5μm蒸着し、さらに、Sn層を1.0μm蒸着形成した。金属リードフレームとしてはCuのリードフレームを用いた。
白色LEDにおける半導体素子と金属リードフレームとの接合を行った。半導体素子としては、1.0×1.0×0.3mmのサイズのものを用いた。この白色LED用半導体デバイスは、SiC基板裏面に形成された発光層表面のAuGeからなるオーミック電極上に、Agを3.5μm蒸着し、さらにSn層を1.0μm蒸着した。金属リードフレームとしてはCuのリードフレームを用い、表面にAgメッキを行った。
Sn層表面に厚さ、20nmのAu層を形成した以外は、上記実施例3と同様にして、パワーデバイスとリードフレームとの接合を行った。接合部には金属間化合物としてCu3Sn相(ε相)で形成されていることが分かった。接合部上下には、未反応のCu相が残存していた。Au層は、反応により消滅していた。接合後の界面にはボイドが認められず、良好な接合性を示した。
Sn層表面に厚さ、20nmのAu層を形成した以外は、上記実施例4と同様にして、白色LED用基板とリードフレームとの接合を行った。接合部には金属間化合物としてAg3Sn相(ε相)で形成されていることが分かった。接合部上下には、未反応のAg相が残存していた。Au層は、反応により消滅していた。接合後の界面にはボイドが認められず、良好な接合性を示した。
Agメッキ層を42アロイからなる金属リードフレーム上に成膜して用いた以外は、実施例4と同様にして白色LEDを得た。接合部には金属間化合物としてAg3Sn相(ε相)が形成されていることが分かった。接合後の接合界面には、ボイドは発生せず良好な接合性を示し、高温での接合性も良好であった。
20mm×20mm、厚さ0.3mmのCu板の表面に、厚さ1μmのSn蒸着膜を形成し、その上に上記サイズのAg板を載置した。これを、窒素雰囲気下で、250℃で15秒加熱し接合を行った。
600μm厚さのシリコンウェハ表面に、Ti、Ni、Auをスパッタ法によりこの順序により成膜した。その後、その表面に、Ag、Snをこの順序に蒸着して薄膜層を形成した。これらの層厚は、Ag、Snがそれぞれ3.5μm、1.0μmであった。
12 第1の基材
12a 第1の金属層
14 第2の基材
14a 第2の金属層
16、16a、16b、16c 金属間化合物層
20 接合体
22、22a、22b Sn相
30 接合体
42 金属リードフレーム
42a 第1の金属層
44 半導体素子
44a 第2の金属層
48 半導体基板
50 発光層
60 Cu板
62 接合部
64 半導体基板
66 加圧片
Claims (4)
- 第1の基材と、
第2の基材と、
前記第1の基材と前記第2の基材とを接合する膜厚が1μm以上10μm以下の金属間化合物層を具備し、
前記金属間化合物層がAg3Sn相単相であり、かつ、前記第1の基材の接合面および前記第2の基材の接合面がAg相単相の金属層であることを特徴とする接合体。 - 金属リードフレームと、
半導体素子と、
前記金属リードフレームと前記半導体素子とを接合する膜厚が1μm以上10μm以下の金属間化合物層とを有し、
前記金属間化合物層がAg3Sn相単相であり、かつ、前記金属リードフレーム接合面および前記半導体素子接合面がAg相単相の金属層であることを特徴とする半導体装置。 - 第1の基材と、
第2の基材と、
前記第1の基材と前記第2の基材とを接合する膜厚が1μm以上10μm以下の金属間化合物層を具備し、
前記金属間化合物層がCu3Sn相単相/Cu6Sn5相単相/Cu3Sn相単相の積層構造であり、かつ、前記第1の基材の接合面および前記第2の基材の接合面がCu相単相の金属層であることを特徴とする接合体。 - 金属リードフレームと、
半導体素子と、
前記金属リードフレームと前記半導体素子とを接合する膜厚が1μm以上10μm以下の金属間化合物層とを有し、
前記金属間化合物層がCu3Sn相単相/Cu6Sn5相単相/Cu3Sn相単相の積層構造であり、かつ、前記金属リードフレーム接合面および前記半導体素子接合面がCu相単相の金属層であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008141346A JP5523680B2 (ja) | 2008-05-29 | 2008-05-29 | 接合体、半導体装置および接合体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008141346A JP5523680B2 (ja) | 2008-05-29 | 2008-05-29 | 接合体、半導体装置および接合体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009290007A JP2009290007A (ja) | 2009-12-10 |
JP5523680B2 true JP5523680B2 (ja) | 2014-06-18 |
Family
ID=41458928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008141346A Active JP5523680B2 (ja) | 2008-05-29 | 2008-05-29 | 接合体、半導体装置および接合体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5523680B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5376356B2 (ja) * | 2008-08-19 | 2013-12-25 | 国立大学法人大阪大学 | 電子素子の実装方法および該実装方法によって実装された電子部品 |
JP5436349B2 (ja) * | 2010-01-30 | 2014-03-05 | 三菱伸銅株式会社 | Ledチップとリードフレームとの接合方法 |
JP5546067B2 (ja) * | 2010-10-22 | 2014-07-09 | パナソニック株式会社 | 半導体接合構造体および半導体接合構造体の製造方法 |
WO2013099243A1 (ja) | 2011-12-27 | 2013-07-04 | パナソニック株式会社 | 接合構造体 |
JP2013157483A (ja) * | 2012-01-30 | 2013-08-15 | Osaka Univ | 電子回路装置およびその製造方法 |
JP6069135B2 (ja) * | 2013-08-30 | 2017-02-01 | 株式会社日立製作所 | 電力用半導体装置及びその製造方法、並びに、そのための半田 |
WO2016027593A1 (ja) * | 2014-08-22 | 2016-02-25 | 株式会社 豊田自動織機 | 接合構造、接合材、及び接合方法 |
US9564409B2 (en) | 2015-01-27 | 2017-02-07 | Semiconductor Components Industries, Llc | Methods of forming semiconductor packages with an intermetallic layer comprising tin and at least one of silver, copper or nickel |
CN104862701B (zh) * | 2015-05-11 | 2017-03-29 | 哈尔滨工业大学 | 一种采用多层微米、亚微米薄膜快速制备可高温服役全imc微焊点的方法 |
CN106271202B (zh) * | 2016-08-30 | 2018-12-11 | 北京有色金属与稀土应用研究所 | 一种复合钎焊材料及其制备方法 |
KR101905574B1 (ko) | 2016-10-31 | 2018-10-08 | 한국생산기술연구원 | 반도체 소자 접합구조 및 접합방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005288458A (ja) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | 接合体、半導体装置、接合方法、及び半導体装置の製造方法 |
JP4917375B2 (ja) * | 2006-07-25 | 2012-04-18 | 株式会社豊田中央研究所 | パワー半導体モジュールの製造方法 |
-
2008
- 2008-05-29 JP JP2008141346A patent/JP5523680B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009290007A (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5523680B2 (ja) | 接合体、半導体装置および接合体の製造方法 | |
TWI335850B (en) | Joints and method for forming the same | |
TWI284375B (en) | Semiconductor device and manufacturing method for semiconductor device | |
JP4390799B2 (ja) | 接続材料、接続材料の製造方法、および半導体装置 | |
JP4262672B2 (ja) | 半導体装置およびその製造方法 | |
JP5601275B2 (ja) | 接合材料、その製造方法、および接合構造の製造方法 | |
WO2014148425A1 (ja) | 接合体の製造方法及びパワーモジュール用基板の製造方法 | |
JP2007123395A (ja) | 半導体装置および半導体装置の製造方法 | |
US20130043594A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2013176780A (ja) | 接合材料、その製造方法、および接合構造の製造方法 | |
JP5231727B2 (ja) | 接合方法 | |
JP2008221290A (ja) | 接合体および接合方法 | |
JP2005032834A (ja) | 半導体チップと基板との接合方法 | |
WO2021085451A1 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP2009285732A (ja) | 接続材料、接続材料の製造方法、および半導体装置 | |
JP5828352B2 (ja) | 銅/セラミックス接合体、及び、パワーモジュール用基板 | |
JP2010073908A (ja) | 半導体装置およびその製造方法 | |
JP5723225B2 (ja) | 接合構造体 | |
US8525330B2 (en) | Connecting member for connecting a semiconductor element and a frame, formed of an Al-based layer and first and second Zn-based layers provided on surfaces of the Al-based layer | |
JP5733466B2 (ja) | 半導体装置の製造方法 | |
WO2011158449A1 (ja) | 接続材料、半導体装置、およびその製造方法 | |
JP5821991B2 (ja) | 半導体モジュール及び接合材料 | |
JP2012142320A (ja) | 半導体装置の製造方法 | |
JP2007222939A (ja) | ロウ材シートおよびその製造方法ならびに電子部品用パッケージ | |
JP2007090404A (ja) | 接合体、半導体装置及び接合体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140409 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5523680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |