JP5523680B2 - 接合体、半導体装置および接合体の製造方法 - Google Patents

接合体、半導体装置および接合体の製造方法 Download PDF

Info

Publication number
JP5523680B2
JP5523680B2 JP2008141346A JP2008141346A JP5523680B2 JP 5523680 B2 JP5523680 B2 JP 5523680B2 JP 2008141346 A JP2008141346 A JP 2008141346A JP 2008141346 A JP2008141346 A JP 2008141346A JP 5523680 B2 JP5523680 B2 JP 5523680B2
Authority
JP
Japan
Prior art keywords
phase
layer
metal
intermetallic compound
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008141346A
Other languages
English (en)
Other versions
JP2009290007A (ja
Inventor
利英 高橋
龍興 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008141346A priority Critical patent/JP5523680B2/ja
Publication of JP2009290007A publication Critical patent/JP2009290007A/ja
Application granted granted Critical
Publication of JP5523680B2 publication Critical patent/JP5523680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83193Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Description

本発明は、特に電子機器の部品の接合に好適に用いられる接合体、半導体装置および接合体の製造方法に関に関する。
従来から、電気・電子機器において電気的接合を行うための方法として、はんだ接合は極めて広範囲に行われている。このはんだ接合において、実用に極めて適していることから、Sn−Pb系共晶はんだが多用されてきた。しかし、Sn−Pb系共晶はんだに含まれるPbは、人体に対し有害であることから、Pbを含まない、いわゆる非Pb系はんだの開発が急務とされている。
一方、現在半導体デバイスの中で、例えばパワーデバイスの接合材としては、主に融点が183℃の低温系はんだ(Sn−Pb共晶はんだ)と、融点が約300℃程度の高温系はんだ(Pb−5Snはんだ)が多用されており、それぞれ工程に応じて使い分けられている。
このうち、低温系はんだについては、Sn−Ag−Cu系合金を中心としたものが実用化の段階に到達している。このため、多くのセットメーカーで非Pb系はんだへの代替は完了している。
また、高温系はんだ、すなわち例えば260℃の高温条件下においても良好な機械的強度を保持する接合部を形成する接合材については、高Pb含有材料以外はAuを主成分としたAu系合金が挙げられる。しかし、貴金属のAuを使用するため、大幅に材料価格が上昇するため、汎用的に使用するには難しい材料である。また、PbおよびAu以外の金属材料を主成分とした金属合金も、高温系はんだとしては未だに実用化には至っていない。
これまでに、PbおよびAu以外の金属材料を主成分とし260℃の高温条件下においても良好な機械的強度を保持する接合部を形成する接合材のひとつとして、Zn系合金が候補として挙げられている(特許文献1、特許文献2)。この接合材料は、Zn元素からなる金属材料であるため、安価であり、環境にも配慮された接合材である。しかしながら、耐酸化性が悪く、また、接合材料としても硬いため、実用化にまでは至っていない。
また、Snを主成分とするSn系合金を高温系はんだに適用しようとする試みもなされている(特許文献3)。しかし、Sn系合金の場合、Cuなどの被接合材との接合性や硬さなどの加工性は優れるものの、低融点のため低温で液化が始まることから、高温はんだとしての耐熱性を満たすことは困難であった。
特開2004−237357号公報 特開2001−121285号公報 特開2001−284792号公報
本発明は、上記事情に鑑み、実質的にPbおよびAuを含有しない材料を用い、高温条件においても、なお良好な機械的強度を保持する接合部を有する接合体、半導体装置および接合体の製造方法を提供するものである。
本発明の一態様の接合体は、第1の基材と、第2の基材と、前記第1の基材と前記第2の基材とを接合する膜厚が1μm以上10μm以下の金属間化合物層を具備し、前記金属間化合物層がAgSn相単相であり、かつ、前記第1の基材の接合面および前記第2の基材の接合面がAg相単相の金属層であることを特徴とする。
本発明の一態様の半導体装置は、金属リードフレームと、半導体素子と、前記金属リードフレームと前記半導体素子とを接合する膜厚が1μm以上10μm以下の金属間化合物層とを有し、前記金属間化合物層がAgSn相単相であり、かつ、前記金属リードフレーム接合面および前記半導体素子接合面がAg相単相の金属層であることを特徴とする。
本発明の一態様の接合体は、第1の基材と、第2の基材と、前記第1の基材と前記第2の基材とを接合する膜厚が1μm以上10μm以下の金属間化合物層を具備し、前記金属間化合物層がCu Sn相単相/Cu Sn 相単相/Cu Sn相単相の積層構造であり、かつ、前記第1の基材の接合面および前記第2の基材の接合面がCu相単相の金属層であることを特徴とする。
本発明の一態様の半導体装置は、金属リードフレームと、半導体素子と、前記金属リードフレームと前記半導体素子とを接合する膜厚が1μm以上10μm以下の金属間化合物層とを有し、前記金属間化合物層がCu Sn相単相/Cu Sn 相単相/Cu Sn相単相の積層構造であり、かつ、前記金属リードフレーム接合面および前記半導体素子接合面がCu相単相の金属層であることを特徴とする。
本発明によれば、実質的にPbおよびAuを含有しない材料を用い、高温条件においても、なお良好な機械的強度を保持する接合部を有する接合体、半導体装置および接合体の製造方法を提供することが可能となる。
発明者らは、融点が232℃のSnと、これより高融点の金属元素であるAgまたはCuとを反応させて、Snよりも高融点の金属間化合物を形成するとともに、未反応のAgまたはCuを残すことにより接合を行うことで、耐熱性および信頼性に優れた接合体を得ることができることを見出した。本発明はこの知見に基づき完成されたものである。以下、本発明の接合体、半導体装置および接合体の製造方法について図面を参照しつつ説明する。
〔第1の実施の形態〕
本実施の形態の接合体は、第1の基材と、第2の基材と、前記第1の基材と前記第2の基材とを接合する金属間化合物層を備えている。そして、この金属間化合物層がAgSn相であり、かつ、第1の基材の接合面および第2の基材の接合面がAg相の金属層である。
図1は、本実施の形態の接合体の要部断面図である。この接合体10は、接合面が第1の金属層12aである第1の基材12と、接合面が第2の金属層14aである第2の基材14とが金属化合物層16によって接合されている。金属化合物層16は、融点が480℃のAgSn層(ε相)で形成されている。また、第1の金属層12aおよび第2の金属層14aとは、ともにAg相で形成されている。
本実施の形態によれば、接合部を形成するAgSn相およびAg相の融点は、高温はんだに要求される耐熱温度260℃を大幅に上回っており、極めて高い耐熱性を有している。したがって、この接合体を、例えばはんだリフロープロセスなどの加熱処理工程に適用しても、接合部の強度が十分に保たれる。さらに、接合部にAgSn相よりも弾性が高く軟らかいAg相を緩衝層として上下に設けている。これにより、この接合部を有する接合体は、熱応力が加わっても接合不良が生じにくく高い信頼性を実現することが可能となる。
本実施の形態の接合体は、具体的には、回路基板とその上に搭載される電子部品、あるいはリードフレームとその上に搭載される半導体素子、などが接合して形成される接合体である。この接合体は、電子機器の実装基板の一部に組み込まれたものであっても差し支えない。この接合体は、耐熱性および信頼性が優れていることにより、発光半導体装置(LED)やパワーデバイス等高温環境において用いられる電子機器製品分野、あるいは、その接合の形成後、さらにリフローはんだ接合処理を施すプロセスを採用する製品分野において特にその効果を発揮する。また、本実施の形態の接合体は、有害なPbおよび高価なAuを実質的に使用せずとも、十分な接合強度を有し、かつ高温条件下においても機械的強度が維持可能で、高い耐熱性および信頼性を備えている。
第1の基材および第2の基材については、少なくとも接合面がAg相の金属層であれば、例えば、半導体、樹脂、セラミックス等任意の材料が選択可能である。また、基材自体がAg相の金属であっても構わない。ここで、第1の基材および第2の基材の材料は、ともに基材自体がAg相の金属となる場合以外は異なっていても構わない。
AgSn相およびAg相の物性を保持する限り、それぞれの相が多少の不純物を含有することは許容される。例えば、AgSn相およびAg相は、それぞれ重量%にして1%程度以下の不純物を含有しても構わない。AgSn相およびAg相の物性が保持される限り、接合体の特性は維持できるからである。
AgSn相である金属間化合物層16の膜厚は、1μm以上10μm以下であることが好ましい。膜厚が10μmを超えると、金属間化合物層16形成のための所要時間が長時間となり、接合効率が悪化する問題が生じ、この厚さが1μmに満たないように形成しようとすると、Sn相が薄くなりすぎAg相とのぬれ性が低下する問題が生じて好ましくない。
また、Ag相である金属層12a、14aの膜厚は、それぞれが金属間化合物層16以上の膜厚を有することが、熱応力を緩和し高い信頼性を維持する点から望ましい。
次に、本実施の形態の接合体の製造方法について説明する。この製造方法は、接合面がAg相である第1の金属層である第1の基材を準備する工程と、接合面が第1の金属層と同相のAg相である第2の金属層である第2の基材を準備する工程と、第1の金属層または第2の金属層上にSn相である第3の金属層を形成する工程と、第1の基材の接合面と、第2の基材の接合面とが対向する状態で、第1の基材と第2の基材とを密着させ、加圧しながら232℃以上350℃以下の温度で加熱することにより第1の基材と第2の基材とを接合する工程とを備えている。そして、第1の金属層と第2の金属層の総膜厚が第3の金属の総膜厚の1.9倍以上である。
この製造方法は、Ag相の間にSn相を介在させ、加熱してSn相とAg相を反応させることにより、耐熱性の高いAgSn相を金属間酸化物層として形成する。この時、Sn相は反応により完全に消失し、未反応のAg相が残存するようにそれぞれの膜厚を制御する。
図2および図3は、本実施の形態の製造方法を示す接合体の要部断面図である。まず、図2(a)に示すように、接合面の第1の金属層12aがAg相である第1の基材12を準備する。ここで、基材自体がAg相であっても良いし、金属その他の基材の上に、Ag相を、下地の材料等に合わせて、スパッタリング法、真空蒸着法、化学メッキ法、イオンプレーティング法など周知の手段を採用して形成しても構わない。同様に、接合面の第2の金属層14aがAg相である第2の基材14を準備する。
次に、第2の基材14のAg相の上に、Sn相22を形成する。このSn相22の形成は、例えば、Sn箔をAg相の上に載置して良いし、また、スパッタリング法、真空蒸着法、イオンプレーティング法、電子ビーム蒸着法などの公知の物理的薄膜形成技術を用いて形成してもよい。さらに、化学メッキ法を採用することも可能である。なお、ここでは、第2の基材14上のAg相にSn相22を形成する場合について示したが、第2の基材14にかえて第1の基材12上のAg相上にSn相22を形成しても構わない。
ここで、Ag相の表面に、Ag相の酸化防止およびSn相22との親和性改善のために、メタライズ層が形成されることが望ましい。このメタライズ層の材料としては、例えば、Au、Ni、Pd、Pt等を用いることができる。なお、最終的な接合体が形成された時には、このメタライズ層が完全に拡散し残存しないことが望ましい。この観点からは、メタライズ層の膜厚は50nm以下であることが好ましい。このメタライズ層は、スパッタリング法、真空蒸着法、化学メッキ法、イオンプレーティング法など周知の手段を採用して形成することが可能である。
また、Sn相22の表面には、酸化を防止するためにメタライズ層を設けることが好ましい。このメタライズ層の材料としては、例えば、Au、Ni、Pd、Pt等を用いることができる。なお、最終的な接合体が形成された時には、このメタライズ層が完全に拡散し残存しないことが望ましい。この観点からは、メタライズ層の膜厚は50nm以下であることが好ましい。このメタライズ層は、スパッタリング法、真空蒸着法、化学メッキ法、イオンプレーティング法など周知の手段を採用して形成することが可能である。
次に、第1の基材12の第1の金属層12aのAg相表面と、Sn相22の表面を密着させて、加圧しながら232℃以上350℃以下の接合温度で加熱することにより第1の基材12と第2の基材14とを接合する。この工程により、図2(b)に示すように、Sn相22と、その上下のAg相とが反応して、金属間化合物層16としてAgSn相が形成される。この時、Ag相である第1、第2の金属層12a、14aの一部が未反応層として残存する。このようにして接合体10が形成される。
接合温度が232℃未満では、Sn相22とAg相が十分反応せず、AgSn相が形成され難い。また、接合温度が350℃を超えると、接合体に熱的ダメージを与える可能性が高く、好ましくない。接合体へのダメージを軽減する観点からは、接合温度は290℃以下であることがより望ましい。
接合の際の雰囲気は、特に限定されず大気雰囲気中で行ってもよい。しかし、Ag相やSn相22の酸化を防止するために、例えば、窒素雰囲気のような非酸化性雰囲気で加熱しながら接合することが望ましい。水素を含有した還元性雰囲気中で接合することがより望ましい。そして、接合の際、接合前にSn相22の表面に形成されていたSn酸化層を破壊するために、接合面に対して水平方向に振幅させることが望ましい。
接合の際の加熱時間は、0.1秒以上5分以下であることが好ましい。加熱時間がこれより短いと十分金属間化合物層16が形成されず、接合体の耐熱性が保てない恐れがある。また、加熱時間がこれより長いと加熱時間向上に見合った耐熱性向上効果が認められないため不経済である。
なお、図2では、接合前のSn相22は第2の基材14側にのみ形成する場合について示したが、図3(a)に示すように、第1の基材12側のAg相表面にSn相22aを、第2の機材14側のAg相表面にSn相22bを形成し、その後、Sn相同士の表面を密着させ、図3(b)のように接合体10を形成する方法であっても構わない。
そして、本実施の形態においては、Ag相である第1の金属層12aと第2の金属層14aの総膜厚が、第3の金属すなわちSn相22の総膜厚の1.9倍以上である。さらに、第1の金属層12aおよび第2の金属層14aのそれぞれの膜厚が、Sn相22の総膜厚の1.9倍以上とする。ここで、Sn相22の総膜厚とは、図3(a)のようにSn相がSn相22aとSn相22bの2層ある場合には、この両者の膜厚の和を示すものとする。
なお、各層の膜厚は、接合体の断面をSEM(Scanning Electron Microscope)により観察することで測定が可能である。
このように膜厚設定することにより、Sn相と反応する第1の金属層12aおよび第2の金属層14aのそれぞれのAg相の量が、Sn相を反応させてAgSn相を形成するに必要な量よりも多量となる。したがって、接合体10形成後に未反応のSn相が残存して、接合体の耐熱性が低下することがない。また、図2(b)あるいは図3(b)に示すように接合体10形成後に、接合部において、未反応のAg相が金属間化合物層16の両側に残存し、このAg相/AgSn相/Ag相の3層構造が確実に形成されることになる。
Sn相22の膜厚、あるいはSn相22a、Sn相22bの膜厚の和は、1μm以上10μm以下であることが好ましい。Sn相22が1μmより薄い場合には良好な接合性を保つことが困難になるからである。また、10μmより厚い場合には物理的成膜法によりSn相を形成する際に、製造効率を低下させる恐れがあるからである。
〔第1の実施の形態の変形例〕
図4は、第1の実施の形態の変形例の接合体の要部断面図である。本変形例の接合体20においては、AgSn相である金属間化合物層16の片側のみに、Ag相である金属層14aが形成されている。熱応力に対する耐性を向上させるためには、第1の実施の形態のように、AgSn相である金属間化合物層16の上下にAg相を設けることが望ましい。しかし、本変形例のようにAg相が1層だけであっても、熱応力を緩和する効果を得ることは可能である。
なお、本実施の形態の接合体20を製造する際の膜厚設定については、Ag相である第1の金属層12aと第2の金属層14aの総膜厚が、第3の金属すなわちSn相22の総膜厚の1.9倍以上であればよい。この条件を満たせば、Sn相22がすべて反応で消失するとともに、Ag相である第1の金属層12aと第2の金属層14aの少なくともいずれかを残存させることが可能になる。
〔第2の実施の形態〕
本発明の第2の実施の形態の接合体は、Ag相にかえてCu相を適用すること以外は、基本的に第1の実施の形態と同様である。したがって、第1の実施の形態と重複する内容については記述を省略する。
本実施の形態の接合体においては、図1の金属層12aおよび金属層14aがCu相で形成される。そして、金属間化合物層16が、融点が415℃のCuSn相(ε相)で形成されている。
本実施の形態によれば、第1の実施の形態同様に、CuSn相およびCu相で構成される接合層は、融点が300℃以上あり、極めて高い耐熱性を有している。さらに、接合層がCuSn相よりも弾性が高く軟らかいCu相を緩衝層として上下に設けることで、この接合層を有する接合体は、熱応力が加わっても接合不良の生じにくい高い信頼性を実現することが可能となる。
本実施の形態の接合体の製造方法においては、図2に示した第1の実施の形態の製造方法において、Cu相をAg相にかえて用いる。そして、Cu相である第1の金属層12aと第2の金属層14aの総膜厚が、第3の金属すなわちSn相22の総膜厚の1.3倍以上である。さらに、第1の金属層12aおよび第2の金属層14aのそれぞれの膜厚をSn相22の総膜厚の1.3倍以上とする。ここで、Sn相22の総膜厚とは、図3(a)のようにSn相がSn相22aとSn相22bの2層ある場合には、この両者の膜厚の和を示すものとする。
このように膜厚設定することにより、Sn相と反応する第1の金属層12aおよび第2の金属層14aのそれぞれのCu相の量が、Sn相を反応させてCuSn相を形成するに必要な量よりも多量となる。したがって、接合体10形成後に未反応のSn相が残存して、接合体の耐熱性が低下することがない。また、図2(b)あるいは図3(b)に示すように接合体10形成後に、接合部において、未反応のCu相と、このCu相に上下を挟まれた金属間化合物層16であるCuSn相の3層構造が確実に形成されることになる。
なお、第1の実施の形態の変形例と同様に、未反応のCu相を金属間化合物層16であるCuSn相の片側に設ける接合体とすることも可能である。この場合は、接合体の製造にあたり、第1の金属層12aと第2の金属層14aの総膜厚が、第3の金属すなわちSn相22の総膜厚の1.3倍以上となるよう設定すればよい。
〔第2の実施の形態の変形例〕
本変形例は、金属間化合物層が、CuSn相(ε相)/CuSn相(η相)/CuSn相(ε相)の3層構造である以外は、第2の実施の形態と同様である。図5は、本変形例の接合体の断面図である。
図5に示すように、本変形例の接合体30において、接合部は、CuSn相16b/CuSn相16a/CuSn相16cの3層構造で形成される金属間化合物層16と、この金属間化合物層16を上下で挟みこむCu相で形成される第1の金属層12aと第2の金属層14aとで構成されている。
接合形成の際に、第2の実施の形態よりSn相膜厚をCu相に対して比較的厚く設定し,かつ、反応時間を長くして反応を進行させた場合に、融点が676℃とCuSn相よりも融点が高いCuSn相(η相)が、CuSn相(ε相)の間に形成される。CuSn相よりもCuSn相が熱伝導特性が劣るが、本変形例によっても、耐熱性の向上等、第2の実施の形態と同様の効果を得ることが可能である。
〔第3の実施の形態〕
本発明の第3の実施の形態の半導体装置は、金属リードフレームと、半導体素子と、これらの金属リードフレームと半導体素子とを接合するAgSn相の金属間化合物層とを備えている。そして、金属リードフレーム接合面および半導体素子接合面がAg相の金属層である。
図6は本実施の形態の半導体装置の要部断面図である。この半導体装置は、例えば、白色発光ダイオードなどの発光半導体装置である。
本実施の形態の半導体装置は、金属リードフレーム42と、半導体素子44と、この金属リードフレーム42と半導体素子44とを接合する金属間化合物層16を有している。金属リードフレーム42は、例えば、Cuで形成されている。そして、金属リードフレーム42の表面には、例えば化学メッキ法によりAg相の第1の金属層42aが形成されている。また、半導体素子44は、例えば、SiCなどの半導体基板48裏面に、例えば化合物半導体の発光層50が配置されている。そして、その表面に例えば、蒸着法により、Ag相の第2の金属層44aが形成された構造となっている。
このように、Ag相の金属層42aと44aに挟まれて、金属間化合物層16としてAgSn相が形成され、第1の金属層42a/金属間化合物層16/第2の金属層44aの3層で接合部が構成される。
ここで、金属リードフレーム42としては、Cuなどの高膨張率材料の他にも、用途に応じて42アロイなどの低膨張率材料を用いることも可能である。
なお、本実施の形態の半導体装置は、第1の実施の形態の接合体の製造方法の説明において、第1の基材を金属リードフレーム42、第2の基材を半導体素子44とし、適宜、公知の半導体装置に必要な製造方法を付加することにより製造が可能である。したがって、製造方法の詳細については、記述を省略する。
本実施の形態の製造方法において、Ag相である第2の金属層44aの発光層50に対する親和性をあげるために、発光層50と第2の金属層44aとの間に、例えば、Ti、Ni、Au、Zr、V、Cr、Mo、Pd、Pt、Co、Wなどから選ばれる金属膜を、例えば、スパッタ法により形成することが望ましい。また、Cuの金属リードフレーム42とAg相である第1の金属層42aとの間に、Cuの拡散バリアとしての、例えば、Ni膜を化学メッキ法により形成することが望ましい。
また、第1の実施の形態の製造方法で記載したように、接合前のAg相やSn相の表面に、酸化防止のための薄いメタライズ層を設けることも可能である。この場合、接合後にはメタライズ層が残存しないようにする。
本実施の形態の半導体装置および半導体装置の製造方法によれば、有害な高Pb含有接合層用材料を使用せずとも、接合部が300℃以上の耐熱性を有する。したがって、半導体装置の製造過程において、高温条件下にさらされても半導体素子と金属リードフレーム間の接合強度は維持される。具体的には、例えば接合形成後にさらにリフローにより、半導体装置を回路基板等へはんだ接合する場合に、リフロー温度(通常250℃程度)よりも高温の融点を有しているため、リフロー後の接合の熱劣化がみられないという効果を発揮する。
また、この半導体装置は、高温環境下の使用においても接合の劣化を招かず高い信頼性を有する。さらに、接合形成に必要な加熱時間が短いため、このような耐熱性が高く、信頼性の高い半導体装置を短時間の製造時間で提供することが可能となる。
また、本実施の形態の半導体装置の接合層は、300℃以上の耐熱性があるにも関わらず、250℃程度の比較的低温の接合温度条件で製造できる。このため、耐熱性の高くない樹脂部品等へ熱的なダメージを与えにくい。したがって、半導体装置の製造方法の選択肢が増加するとともに製造時の熱的なプロセスウィンドウも増大するという利点がある。
なお、ここではAg相とSn相を反応させて、金属間化合物層16としてAgSn相を形成した半導体装置について説明したが、第2の実施の形態に記載したように、Cu相をSn相と反応させて、金属間化合物層16を、CuSn相(ε相)あるいはCuSn相(ε相)とCuSn相(η相)で形成しても構わない。この場合、一方のCu相が、Cuの金属リードフレーム自体であっても構わない。
ここでは未反応のAg相またはCu相を金属間化合物層16の上下に有する場合を例に説明したが、いずれか一方のみにAg相またはCu相を有する接合部を適用することも可能である。
また、ここでは半導体装置として発光半導体装置を例に説明した。耐熱性の高い本実施の形態の半導体装置は、発光半導体装置あるいはパワーデバイスのように高温環境下で用いられる半導体装置に適用することで特にその効果が期待できる。しかしながら、その他、ダイオード、トランジスタ、コンデンサ、サイリスタ、メモリ、プロセッサ、システムLSI等、金属リードフレームと半導体素子との接合を有するあらゆる半導体装置に適用することが可能である。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、接合体、半導体装置および接合体の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる接合体、半導体装置および接合体の製造方法等に関わる要素を適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての接合体、半導体装置および接合体の製造方法は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
以下、本発明の実施例について詳細に説明する。
(実施例1)
20mm×20mm、厚さ0.3mmのCu板の表面に、厚さ1μmのSn蒸着膜を形成し、その上に上記サイズのCu板を載置した。これを、窒素雰囲気下で、250℃で15秒加熱し接合を行い、接合体を形成した。
その結果、Cu板の間に、SnCuからなる複数の金属間化合物層が形成された。SEM−EDX(Energy dispersive X−ray analysis)による元素分析の結果、中心層はCuSn相(η相)で形成されており、中心層の両側に位置する表層側層は、CuSn相(ε相)で形成されていることが分かった。接合部上下のCu板には、未反応のCu相が残存していた。
この接合体の接合層は、270℃加熱に耐える耐熱性を備えていた。
(実施例2)
600μm厚さのシリコンウェハ表面に、Ti、Ni、Auをスパッタ法によりこの順序により成膜した。その後、その表面に、Ag、Snをこの順序に蒸着して薄膜層を形成した。これらの層厚は、Ag、Snがそれぞれ3.5μm、1.0μmであった。
上記シリコンウェハを2.5×3.0mmのサイズの半導体基板に裁断し、厚さ5.0μmのAgメッキ処理を表面に施したCu板と、Sn層とCu板のAgとが接するように密着させ、窒素雰囲気下で、250℃で15秒間加熱して接合させ接合体を形成した。元素分析の結果、接合部には金属間化合物としてAgSn相(ε相)で形成されていることが分かった。接合部上下には、未反応のAg相が残存していた。
こうして得た接合体を25℃、230℃、250℃および270℃の温度条件でダイシェア試験を行った。図7は、ダイシェア試験の模式的説明図である。このダイシェア試験は、高温せん断試験であり、Cu板60に、接合部62を介して半導体基板64が接合されている試験体を、所定の温度に加熱した状態で、加圧片66を用いて白矢印方向に力を印加する。そして接合部62の破断強度を測定する。
図8は、ダイシェア試験の結果を示すグラフである。図8の結果から明らかなように、各温度において平均27MPaを超えるせん断強度が得られ、高温条件下でも十分なせん断強度があり、耐熱性を有することが判明した。
(実施例3)
パワーデバイスにおける半導体素子と金属リードフレームとの接合と行った。半導体素子としては、2.5×3.0×0.6mmのサイズのものを用いた。このパワーデバイスでは、Siの半導体素子裏面にTi、Ni、Auをこの順でスパッタ法により膜形成した。その後、Au表面にCuを3.5μm蒸着し、さらに、Sn層を1.0μm蒸着形成した。金属リードフレームとしてはCuのリードフレームを用いた。
半導体素子裏面のSn層とCuのリードフレームが接するように密着させ、加熱して接合を行った。加熱は、100ppm以下の酸素濃度にしたフォーミングガス(窒素+水素)雰囲気中で、熱板上で加熱した。加熱条件は、250℃、5秒とした。
接合部には金属間化合物としてCuSn相(ε相)で形成されていることが分かった。接合部上下には、未反応のCu相が残存していた。このようにして形成した接合体には、ボイドの発生は認められず、良好な接合性を示した。また、実施例2と同様のダイシェア試験を行ったところ、良好な耐熱性が示された。
最後に、リードフレームと半導体素子とをワイヤボンディングし、その後、樹脂封止し、260℃以上の耐熱性を有するパワーデバイスを得た。
(実施例4)
白色LEDにおける半導体素子と金属リードフレームとの接合を行った。半導体素子としては、1.0×1.0×0.3mmのサイズのものを用いた。この白色LED用半導体デバイスは、SiC基板裏面に形成された発光層表面のAuGeからなるオーミック電極上に、Agを3.5μm蒸着し、さらにSn層を1.0μm蒸着した。金属リードフレームとしてはCuのリードフレームを用い、表面にAgメッキを行った。
Sn層とAgメッキ層とが接するように密着させ、加熱して接合を行った。加熱は、100ppm以下の酸素濃度にしたフォーミングガス(窒素+水素)雰囲気中で、熱板上で加熱した。加熱条件は、250℃、15秒とした。
接合部には金属間化合物としてAgSn相(ε相)で形成されていることが分かった。接合部上下には、未反応のAg相が残存していた。このようにして形成した接合体には、ボイドの発生は認められず、良好な接合性を示した。
最後に、リードフレームと半導体素子とをワイヤボンディングし、その後、樹脂封止し、270℃以上の耐熱性を有する白色LEDを得た。
(実施例5)
Sn層表面に厚さ、20nmのAu層を形成した以外は、上記実施例3と同様にして、パワーデバイスとリードフレームとの接合を行った。接合部には金属間化合物としてCuSn相(ε相)で形成されていることが分かった。接合部上下には、未反応のCu相が残存していた。Au層は、反応により消滅していた。接合後の界面にはボイドが認められず、良好な接合性を示した。
(実施例6)
Sn層表面に厚さ、20nmのAu層を形成した以外は、上記実施例4と同様にして、白色LED用基板とリードフレームとの接合を行った。接合部には金属間化合物としてAgSn相(ε相)で形成されていることが分かった。接合部上下には、未反応のAg相が残存していた。Au層は、反応により消滅していた。接合後の界面にはボイドが認められず、良好な接合性を示した。
(実施例7)
Agメッキ層を42アロイからなる金属リードフレーム上に成膜して用いた以外は、実施例4と同様にして白色LEDを得た。接合部には金属間化合物としてAgSn相(ε相)が形成されていることが分かった。接合後の接合界面には、ボイドは発生せず良好な接合性を示し、高温での接合性も良好であった。
(比較例1)
20mm×20mm、厚さ0.3mmのCu板の表面に、厚さ1μmのSn蒸着膜を形成し、その上に上記サイズのAg板を載置した。これを、窒素雰囲気下で、250℃で15秒加熱し接合を行った。
その結果、接合層には、Cu板界面にはCuSn金属間化合物が、Ag板界面にはAgSn金属間化合物が形成された。両金属間化合物界面には、クラックやボイドが多発し、接合不良となった。
(比較例2)
600μm厚さのシリコンウェハ表面に、Ti、Ni、Auをスパッタ法によりこの順序により成膜した。その後、その表面に、Ag、Snをこの順序に蒸着して薄膜層を形成した。これらの層厚は、Ag、Snがそれぞれ3.5μm、1.0μmであった。
上記シリコンウェハを2.5×3.0mmのサイズの半導体基板に裁断し、厚さ5.0μmのAgメッキ処理を表面に施したCu板と、Sn層とCu板のAgとが接するように密着させ、400℃で30秒間加熱して接合させ接合体を形成した。こうして得た接合体の接合層断面観察したところ、Si基板裏面に形成されていたAg蒸着膜が消滅しており、Si/AgSn間金属間化合物界面でクラックやボイドが発生し、接合不良となった。高温の接合温度による問題と考えられる。
第1および第2の実施の形態の接合体の要部断面図である。 第1および第2の実施の形態の製造方法を示す接合体の要部断面図である。 第1および第2の実施の形態の製造方法を示す接合体の要部断面図である。 第1の実施の形態の変形例の要部断面図である。 第2の実施の形態の変形例の要部断面図である。 第3の実施の形態の半導体装置の要部断面図である。 実施例のダイシェア試験の模式的説明図である。 実施例のダイシェア試験の結果を示すグラフである。
符号の説明
10 接合体
12 第1の基材
12a 第1の金属層
14 第2の基材
14a 第2の金属層
16、16a、16b、16c 金属間化合物層
20 接合体
22、22a、22b Sn相
30 接合体
42 金属リードフレーム
42a 第1の金属層
44 半導体素子
44a 第2の金属層
48 半導体基板
50 発光層
60 Cu板
62 接合部
64 半導体基板
66 加圧片

Claims (4)

  1. 第1の基材と、
    第2の基材と、
    前記第1の基材と前記第2の基材とを接合する膜厚が1μm以上10μm以下の金属間化合物層を具備し、
    前記金属間化合物層がAgSn相単相であり、かつ、前記第1の基材の接合面および前記第2の基材の接合面がAg相単相の金属層であることを特徴とする接合体。
  2. 金属リードフレームと、
    半導体素子と、
    前記金属リードフレームと前記半導体素子とを接合する膜厚が1μm以上10μm以下の金属間化合物層とを有し、
    前記金属間化合物層がAgSn相単相であり、かつ、前記金属リードフレーム接合面および前記半導体素子接合面がAg相単相の金属層であることを特徴とする半導体装置。
  3. 第1の基材と、
    第2の基材と、
    前記第1の基材と前記第2の基材とを接合する膜厚が1μm以上10μm以下の金属間化合物層を具備し、
    前記金属間化合物層がCuSn相単相/CuSn相単相/CuSn相単相の積層構造であり、かつ、前記第1の基材の接合面および前記第2の基材の接合面がCu相単相の金属層であることを特徴とする接合体。
  4. 金属リードフレームと、
    半導体素子と、
    前記金属リードフレームと前記半導体素子とを接合する膜厚が1μm以上10μm以下の金属間化合物層とを有し、
    前記金属間化合物層がCuSn相単相/CuSn相単相/CuSn相単相の積層構造であり、かつ、前記金属リードフレーム接合面および前記半導体素子接合面がCu相単相の金属層であることを特徴とする半導体装置。
JP2008141346A 2008-05-29 2008-05-29 接合体、半導体装置および接合体の製造方法 Active JP5523680B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008141346A JP5523680B2 (ja) 2008-05-29 2008-05-29 接合体、半導体装置および接合体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008141346A JP5523680B2 (ja) 2008-05-29 2008-05-29 接合体、半導体装置および接合体の製造方法

Publications (2)

Publication Number Publication Date
JP2009290007A JP2009290007A (ja) 2009-12-10
JP5523680B2 true JP5523680B2 (ja) 2014-06-18

Family

ID=41458928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008141346A Active JP5523680B2 (ja) 2008-05-29 2008-05-29 接合体、半導体装置および接合体の製造方法

Country Status (1)

Country Link
JP (1) JP5523680B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5376356B2 (ja) * 2008-08-19 2013-12-25 国立大学法人大阪大学 電子素子の実装方法および該実装方法によって実装された電子部品
JP5436349B2 (ja) * 2010-01-30 2014-03-05 三菱伸銅株式会社 Ledチップとリードフレームとの接合方法
JP5546067B2 (ja) * 2010-10-22 2014-07-09 パナソニック株式会社 半導体接合構造体および半導体接合構造体の製造方法
WO2013099243A1 (ja) 2011-12-27 2013-07-04 パナソニック株式会社 接合構造体
JP2013157483A (ja) * 2012-01-30 2013-08-15 Osaka Univ 電子回路装置およびその製造方法
JP6069135B2 (ja) * 2013-08-30 2017-02-01 株式会社日立製作所 電力用半導体装置及びその製造方法、並びに、そのための半田
WO2016027593A1 (ja) * 2014-08-22 2016-02-25 株式会社 豊田自動織機 接合構造、接合材、及び接合方法
US9564409B2 (en) 2015-01-27 2017-02-07 Semiconductor Components Industries, Llc Methods of forming semiconductor packages with an intermetallic layer comprising tin and at least one of silver, copper or nickel
CN104862701B (zh) * 2015-05-11 2017-03-29 哈尔滨工业大学 一种采用多层微米、亚微米薄膜快速制备可高温服役全imc微焊点的方法
CN106271202B (zh) * 2016-08-30 2018-12-11 北京有色金属与稀土应用研究所 一种复合钎焊材料及其制备方法
KR101905574B1 (ko) 2016-10-31 2018-10-08 한국생산기술연구원 반도체 소자 접합구조 및 접합방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005288458A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 接合体、半導体装置、接合方法、及び半導体装置の製造方法
JP4917375B2 (ja) * 2006-07-25 2012-04-18 株式会社豊田中央研究所 パワー半導体モジュールの製造方法

Also Published As

Publication number Publication date
JP2009290007A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
JP5523680B2 (ja) 接合体、半導体装置および接合体の製造方法
TWI335850B (en) Joints and method for forming the same
TWI284375B (en) Semiconductor device and manufacturing method for semiconductor device
JP4390799B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
JP4262672B2 (ja) 半導体装置およびその製造方法
JP5601275B2 (ja) 接合材料、その製造方法、および接合構造の製造方法
WO2014148425A1 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
JP2007123395A (ja) 半導体装置および半導体装置の製造方法
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2013176780A (ja) 接合材料、その製造方法、および接合構造の製造方法
JP5231727B2 (ja) 接合方法
JP2008221290A (ja) 接合体および接合方法
JP2005032834A (ja) 半導体チップと基板との接合方法
WO2021085451A1 (ja) 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP2009285732A (ja) 接続材料、接続材料の製造方法、および半導体装置
JP5828352B2 (ja) 銅/セラミックス接合体、及び、パワーモジュール用基板
JP2010073908A (ja) 半導体装置およびその製造方法
JP5723225B2 (ja) 接合構造体
US8525330B2 (en) Connecting member for connecting a semiconductor element and a frame, formed of an Al-based layer and first and second Zn-based layers provided on surfaces of the Al-based layer
JP5733466B2 (ja) 半導体装置の製造方法
WO2011158449A1 (ja) 接続材料、半導体装置、およびその製造方法
JP5821991B2 (ja) 半導体モジュール及び接合材料
JP2012142320A (ja) 半導体装置の製造方法
JP2007222939A (ja) ロウ材シートおよびその製造方法ならびに電子部品用パッケージ
JP2007090404A (ja) 接合体、半導体装置及び接合体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140409

R151 Written notification of patent or utility model registration

Ref document number: 5523680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151