JP5821991B2 - 半導体モジュール及び接合材料 - Google Patents

半導体モジュール及び接合材料 Download PDF

Info

Publication number
JP5821991B2
JP5821991B2 JP2014077543A JP2014077543A JP5821991B2 JP 5821991 B2 JP5821991 B2 JP 5821991B2 JP 2014077543 A JP2014077543 A JP 2014077543A JP 2014077543 A JP2014077543 A JP 2014077543A JP 5821991 B2 JP5821991 B2 JP 5821991B2
Authority
JP
Japan
Prior art keywords
layer
based layer
bonding
bonding material
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014077543A
Other languages
English (en)
Other versions
JP2014170945A (ja
Inventor
拓人 山口
拓人 山口
岡本　正英
正英 岡本
靖 池田
靖 池田
黒田　洋光
洋光 黒田
一真 黒木
一真 黒木
秦　昌平
昌平 秦
小田　祐一
祐一 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2014077543A priority Critical patent/JP5821991B2/ja
Publication of JP2014170945A publication Critical patent/JP2014170945A/ja
Application granted granted Critical
Publication of JP5821991B2 publication Critical patent/JP5821991B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明は接合材料およびその製造方法に関し、また、該接合材料を用いた接合構造の製造方法に関する。
環境への意識が高まる中、人体への有害性が指摘される鉛の規制が始まっている。欧州では自動車中の鉛使用を制限するELV指令（End-of Life Vehicles directive、廃自動車に関する指令）や電機・電子機器中の鉛使用を禁止するRoHS（Restriction of the use of certain Hazardous Substances in electrical and electronic equipment）指令が施行された。電機・電子機器の部品の電気的接合に使用されている接合材料であるはんだには、従来、鉛が含まれていた。はんだは融点により高温、中温、低温の3種類に分けられるが、中温はんだはSn-Ag-Cu系はんだ、Sn-Cu系はんだ等、低温はんだはSn-Bi系はんだ、Sn-In系はんだ等が既に開発・実用化され、ELV指令、RoHS指令に適合してきた。ところが、高温はんだについては、鉛の含有率が85wt.%以上の高鉛はんだが用いられ、鉛フリーの代替材料が開発されていないため、上記ELV指令、RoHS指令の対象外になっている。また、高鉛はんだは構成成分として、85wt.%以上の鉛を含有しており、RoHS指令で禁止されているSn-Pb共晶はんだに比べて環境への負荷が大きい。よって、高鉛はんだ代替材料の開発が望まれている。
高耐熱接合の適用例を図１に示す。図１は半導体装置の構造を示す断面図である。図２は、再溶融したはんだによるフラッシュを説明する断面図である。
図１に示すように、半導体装置20は半導体素子１がフレーム2上にはんだ（接合材料）３により接合（ダイボンディング）され、ワイヤ４によりリード５のインナーリードと半導体素子１の電極がワイヤボンディングされた後、封止用レジン６あるいは不活性ガスにより封止されて製造される。
この半導体装置２０はSn-Ag-Cu系の中温鉛フリーはんだによりプリント基板にリフローはんだ付けされる。Sn-Ag-Cu系鉛フリーはんだの融点は約220℃と高く、リフロー接合の際に接合（ダイボンディング）部が再溶融しないように、半導体素子１のダイボンディングには、はんだとして290℃以上の融点を有する高鉛はんだが使用される。
現在、既に開発されているSn-Ag-Cu系はんだ等の中温鉛フリーはんだは融点が約220℃であるため、半導体素子1のダイボンディングに使用した場合、半導体装置20をプリント基板にリフロー接合する際にはんだが溶融してしまう。接合部周りがレジンでモールドされている場合、内部のはんだが溶融すると、溶融時の体積膨張により、図２に示すように、フラッシュといって封止用レジン６とフレーム２の界面からはんだ３が漏れ出す現象を生ずる、あるいは、漏れ出さないまでも、漏れ出そうと作用し、その結果、凝固後にはんだの中に大きなボイド７が形成され不良品となることがある。代替材料の候補としては、融点の面からAu-Sn、Au-Si、Au-Ge等のAu系はんだ、Zn、Zn-Al等のZn系はんだおよびBi、Bi-Cu、Bi-Ag等のBi系はんだが報告されている。
しかしながら、Au系はんだは、構成成分としてAuを80wt.%以上含有しており、コスト面で汎用性に難があり、また硬くて脆いハードソルダーである。Bi系はんだは、硬くて脆く、さらに熱伝導率が約9W/m・Kと現行の高温はんだより低く、高放熱性が要求されるパワー半導体装置およびパワーモジュール等への適用は難しい。また、ZnおよびZn-Al等のZn系はんだは約100W/m・Kと高い熱伝導率を有するが、その酸化のしやすさに起因して、酸素濃度が高い雰囲気では、十分な接合が得られない。また、比較的硬い合金であり、接合時に半導体素子が割れることも懸念される。
Zn-Al系はんだの課題である濡れにくいことおよび硬いことを解決する接合材料として、Zn条、Al条、Zn条を順に積層し、圧延法によりクラッドして製作したクラッド材を用いる方法が「特許文献１」に開示されている。これによれば、表面のZn系層により濡れ性を確保でき、内層の柔らかいAl系層により応力緩衝能を付与し、接合信頼性を確保できるとしている。また、ZnおよびAlの融点はそれぞれ420℃、660℃であり、ZnとAlの反応により生成するZn-Al共晶（Zn-6Al）の融点も382℃であるため、接合材は高融点であり、高耐熱性を有する。
特開2008-126272号公報 特開2009-125753号公報
特許文献１に記載の技術では、Zn条、Al条、Zn条を順に積層し、圧延法によるクラッドしてクラッド材を用いた接合に関して、酸化しやすいAlを、Alより酸化しにくいZnで保護することで、Alの酸化を抑制し、はんだとしての濡れ性を確保している。それでも、Znが最表面に位置しており、Znは酸化膜を有した状態となっている。
Znの酸化膜は水素雰囲気でも還元除去できない。酸化膜を有した状態で半導体素子を接合しても、接合部に酸化膜が残る。その場合、機械的強度が低下したり、熱伝導が阻害されたりすることで、半導体素子の信頼性が低下するなどの懸念がある。そのため、十分な接合を得るためには、例えば、初期のZn酸化膜をプラズマ洗浄などの工程を経て、除去した後、酸素濃度を低く抑えた雰囲気で接合を実施する必要がある。
その場合、Znの過度の酸化は抑制され、高信頼の接合を達成することができる。しかし、酸素濃度を低く抑える接合装置は、真空引きに時間を要するなど、パワー半導体パッケージの量産性が低下する。プラズマ洗浄工程も煩雑である。
一方、「特許文献1」には、金属キャップにZnとAlをクラッドした構造、つまり、金属キャップ/Al/Zn構造が開示されている。このような構造においても、上記のように、酸素濃度を低く抑えることが必要である。
特許文献２に記載の材料では、Zn単体又はZnを主成分としAlを含むZn合金からなるZn(-Al)系はんだ箔の両面にCuなどの易還元金属を積層しており、ZnとAlの酸化を抑制する構造となっている。しかし、Znは加熱した際に、Cuなどの易還元金属が溶け込みやすい金属である。そのため、Cu層で保護したZn(-Al)系はんだ箔を加熱すると、200℃程度の低温で、Zn中にCuが溶け込み、箔表面にZnやAlが露出することになる。
表面に露出したZnおよびAlは速やかに酸化するため、ZnおよびAl酸化膜の影響ではんだの濡れ性および接合性が低下することになる。特許文献１ではZnのみが表面に露出するが、特許文献２ではより強固な酸化膜を形成するAlも露出するため、接合性の低下が大きい。
従って、「特許文献２」に開示されている接合材料を用いても、雰囲気中の酸素濃度を低く抑えなければ、十分に接合することができない。つまり、Zn又はZn合金からなるZn系はんだ表面に、Znの酸化を防止する易還元金属保護膜を形成しても、その保護効果は２００℃程度の低温加熱により、易還元金属がZn中の溶け込み、消失するため、ZnやAlの酸化を防止できないという問題がある。
本発明の課題は、接合性および接合信頼性を向上させた接合材料およびその接合材料を用いた半導体装置の製造方法を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
（１）Ｚｎ系層の第１の主面に第１のＡｌ系層と第１のＸ系層がこの順に積層された接合材料であって、前記Ｘ系層は、Ｃｕ、Ａｕ、ＡｇまたはＳｎのいずれかを主成分とすることを特徴とする接合材料。
（２）第１の被接合部材と第２の被接合部材との間に（１）の接合材料を配置し、前記接合材料を加熱することによって、前記第１の被接合部材と前記第２の被接合部材を接合することを特徴とする接合構造の製造方法。
本発明によれば、接合材の酸化を防止することが出来、酸素が存在する雰囲気中においても信頼性の高い接合を行うことが出来る。
また、本発明による接合材によって接合した接合構造は、ボイド率が１０％以下にすることが出来、接合強度も十分に確保することができる。なお、ボイド率は、図３に示すように、接合部であるはんだ３の平面方向において、ボイド７の全面積をはんだ３の平面方向の面積で割ったもので定義される。
半導体装置の構造を示す図である。 図１の半導体装置において、再溶融したはんだによるフラッシュおよびそれによって形成されるボイドを説明する図である。 ボイド率の定義を示す、接合部の平面図である。 本発明を実施するための形態における五層積層した接合材料の断面を示す図である。 本発明を実施するための形態において、Al/Zn/Al三層積層構造をクラッド圧延で作製する場合における、クラッド圧延を説明する図である。 本発明を実施するための形態において、X/Al/Zn/Al/X五層積層材を、三層積層材とX系金属条とのクラッド圧延で作製する場合における、クラッド圧延を説明する図である。 本発明を実施するための形態において、X/Al/Zn/Al/X五層積層材を、三層積層材のX系金属めっきで作製する場合における、めっき工程を説明する図である。 本発明を実施するための形態において、X/Al/Zn/Al/X五層積層材を、三層積層材のスパッタリングによる酸化膜を除去する工程と、X系金属の蒸着による成膜で作製する場合における、成膜工程を説明する図である。 本発明を実施するための形態における、被接合材金属板とZn/Al/X積層材を接合した、接合材一体型金属板の断面を示す図である。 本発明を実施する形態において、半導体装置（半導体モジュール）の構造を説明する図である。 表１を示すものであり、本発明の接合材料の構成例を示す表である。 表２を示すものであり、表1に示した積層材料および比較材に対して、濡れ性試験、接合試験を実施し、接合材料の評価結果を示す表である。 表３を示すものであり、本発明の接合材料一体型金属板の、接合材側の構成例を示す表である。 本発明を実施する形態において、封止を必要とする半導体装置の構造を説明する図である。 Cu層とAl層の間にCuAl系金属間化合物層が形成されている状態を示す断面図である。 本発明を実施する形態において、Sn/Al/Zn/Al/Sn五層積層材を275〜365℃に加熱保持して接合する場合の、接合過程の様相を示した接合模式図である。 280℃におけるAl-Cu-Sn三元状態図である。 290℃におけるAl-Cu-Sn三元状態図である。 表４を示すものであり、本発明の接合材料の構成例を示す表である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
本発明を実施するための形態における接合材料の断面を図４に示す。図４において、接合材料は、中央にZn系金属層101（単にZn、Zn系層とも略す）、その両面にAl系金属層102a、102b（単にAl、Al系層とも略す。）、さらにその両面にX系金属層103a、103b（X=Cu、Au、Ag、Sn）（単にX、X系層とも略す）が存在している層構造を有する積層材である。Al系層は、Alを主成分（最も多く含まれる成分）とした層であり、Alが９０wt.%以上であり、逆に言えば不純物が１０wt.%以下のAl合金（単体でも良い）が望ましい。また、Zn系層とは、Znを主成分としており、Znが９０wt.%以上であり、逆に言えば不純物が１０wt.%以下のZn合金（単体でも良い）が望ましい。また、X系層は、Cu、Au、Ag、Snのいずれか１つを主とした単体層または合金層である。すなわち、X系層はたとえば、Cuが９０wt.%以上、あるいは、Auが９０wt.%以上、あるいは、Agが９０wt.%以上、あるいは、Snが９０wt.%以上等の層である。
本発明のX/Al/Zn/Al/X積層材を接合材としての基本原理を説明する。先ず、積層材を被接合材で挟み込み加熱する。積層材の温度が380℃を超えると、積層材のZn/Al界面で共晶融解反応が起こり、ZnとAlが溶け、Zn-Al融液となる。表層のXは、Zn-Al融液中に溶け込み、積層材全体が溶融する。そして、Zn-Al-X融液が被接合材と反応し、接合する。
積層材表面のXはAlとZnの酸化防止のための保護層として機能する。X系金属層としてCu、Au、Ag、Sn系金属を選択している理由は、それらが易還元金属であるためである。ここで、易還元金属とは、水素などを含有した還元雰囲気において、自身の酸化膜が容易に還元できたり、フラックス、プラズマ洗浄などの処理で酸化膜が容易に除去できたりする金属を意味する。”金属データブック”、日本金属学会編、改訂２版、丸善、p90などを参考にすれば、各種元素の酸化のしやすさを示す指標である、酸化物の標準生成自由エネルギーは、Au＞Ag＞Cu＞Sn＞Zn＞Alの順である（小さいほど酸化しやすい）。つまり、ZnとAlは、酸化物の標準生成自由エネルギーが非常に小さく、酸化されやすい。酸化されやすいZnとAlに対しては、それらの金属よりも標準生成自由エネルギーが大きな金属、すなわち、X（Au、Ag、Cu、Sn）で保護することで、ZnとAlの酸化を防止できる。
さらに、本発明においては、XはZnよりもAlに固溶しにくい（溶け込みにくい）という性質を利用している。例えば、”金属データブック”、日本金属学会編、改訂２版、丸善、p24-29を参考に、溶け込みやすさの指標である拡散係数を計算する。380℃におけるZn中へのCu、Au、Ag、Snの拡散係数はそれぞれ、2.6×10-14、1.2×10-14、6.0×10-14、1.2×10-14m2/sである。一方、Al中へCu、Au、Ag、Snの拡散係数はそれぞれ、1.2×10-15、4.2×10-15、6.1×10-15、5.4×10-18 m2/sであり、Znの場合に比べて一桁以上小さな値である。つまり、Cu、Au、Ag、SnはZnよりもAlに溶け込みにくいことが理論的にわかる。
実験的にも、X/Zn-Al合金/X積層材を加熱すると、Xは速やかにZn中に溶け込み、表面にZnとAlが露出するが、X/Al/Zn/Al/X積層材を加熱した際に、XはAl中に殆ど溶け込まないことを確認している。よって、X/Al/Zn/Al/X積層材を380℃以上の温度まで加熱し、積層材全体が溶融する瞬間までAl/Zn/Al積層材表面を常にX系金属層が保護することになる。本発明の構造では、ZnとAlの酸化をX系層により抑止できるため、雰囲気中の酸素濃度が高い場合でもX/Al/Zn/Al/X積層材は良好な濡れ性を保つことができ、接合材として優れた機能を発揮する。半導体素子の接合に用いた場合には、ボイドを殆ど生じさせずに接合することが可能となる。
図４において、Zn系層におけるZnの含有量、および、Al系層におけるAlの含有量、X系層におけるXの含有量は、それぞれ９０wt.%〜１００wt.%であることが望ましい。Zn、Al、Xを９０wt.%以上とする理由は、不純物元素により、溶融温度を上昇させないためである。
例えば、不純物元素としてMnを含む場合、融点低下は僅かしかないにも関わらず、接合層の硬さを硬くする効果があり、半導体素子が割れる要因になる。ただし、GaやGe、Mg、Sn、Cuなどの元素が10wt.%以下含有する場合は、融点を下げる効果が得られる。その場合、半導体素子が割れにくくなるため、10wt.%以下の割合で混入した合金でも良い。
本発明のX/Al/Zn/Al/X接合材料は、クラッド圧延法や、クラッド圧延法にめっき法や蒸着法などを組み合わせることで製造することができるが、各手法の適用順序は積層材のはんだとしての性能を左右しない。後段で述べるように、Zn系層、Al系層の層厚に対して、X系層は比較的薄い層である。そのため、Zn系層とAl系層の積層は、厚膜の製造に適したクラッド圧延法で行うことがより好ましい。Al系層とX系層の積層はクラッド圧延法でも良いが、薄く成膜することのできるめっき法や蒸着法を用いて積層しても良い。以下に、具体的な製造事例を述べる。
例えば、図５に示すように、Zn系層101aの両側に２つのAl系層102aを重ねてクラッド圧延を行いAl/Zn/Al積層材11を作製後、図６に示すように、X系層103a、Al/Zn/Alからなる層構造を有する積層材105、X系層103aを重ねてクラッド圧延を行うことでX/Al/Zn/Al/X積層材10を製造することができる。
また、クラッド圧延法によりAl/Zn/Al積層材11を作製後、図７に示すように、Al/Zn/Al積層材11をめっき浴302に浸し、Al表面にX系めっき層103を形成することでX/Al/Zn/Al/X積層材10を製造することができる。なお、Al表面へのめっきはジンケート処理によりZn置換を行った後、X系めっきをすることが望ましい。なお、ジンケート処理とは、Alの表面に形成された酸化物をZnによって置換する処理をいう。ジンケート処理によってAl表面に形成されたZnはめっき浴中で除去される。
また、めっきではなく、図８に示すように、Al/Zn/Al積層材11表面のAl酸化膜を真空中でスパッタリングにより除去後、Xを蒸着することでX系層を形成し、X/Al/Zn/Al/X積層材10を製造することができる。
他には、例えば、クラッド圧延法、めっき法、または、蒸着法によりAl系層とX系層が接合されたX/Al積層材を作製後、X/Al積層材、Zn系層、X/Al積層材を重ねてクラッド圧延することでX/Al/Zn/Al/X積層材10を製造することができる。同様に、X/Al積層材、Al/Zn/Al積層材、X/Al積層材を重ねてクラッド圧延しても良い。なお、めっき法によりAl系層にX系層を積層する場合、Al系層の両面にX系層を形成し、X/Al/X積層材としてもよい。その場合、X/Al/X積層材とZn系層とX/Al/X積層材を重ねて圧延すると、X/Al/X/Zn/X/Al/X積層材となる。内部のXは隣接するZn系層の中に溶け込むため、接合材料として問題は生じない。
また、X系層、Al系層、Zn系層を重ねてクラッド圧延法により接合し、X/Al/Zn積層材を作製後、X/Al/Zn積層材とX/Al/Zn積層材をZnが向かい合うように重ねてクラッド圧延することでX/Al/Zn/Al/X積層材を作製できる。言い換えると、第１のＺｎ系層の片面に第１のＡｌ系層とCu、Au、AgまたはSnのいずれかを主成分とする金属からなる第１のＸ系層をこの順で積層した第１のクラッド材の前記第１のＺｎ系層側と、第２のＺｎ系層の片面に第２のＡｌ系層とCu、Au、AgまたはSnのいずれかを主成分とする金属からなる第２のＸ系層をこの順で積層した第２のクラッド材の前記第２のＺｎ系層側とをクラッド圧延することによって接合材料を形成することが出来る。
また、X/Al/Zn積層材の間にZn系層を挟み、つまり、X/Al/Zn積層材、Zn系層、X/Al/Zn積層材を重ねてクラッド圧延することで、X/Al/Zn/Al/X積層材10を製造することができる。
さらには、第１のＡｌ系層の片面にCu、Au、AgまたはSnのいずれかを主成分とする金属からなる第１のＸ系層を積層した第１のクラッド材の前記第１のＡｌ系層側と、第２のＡｌ系層の片面にCu、Au、AgまたはSnのいずれかを主成分とする金属からなる第２のＸ系層を積層した第２のクラッド材の前記第２のＡｌ系層側とによってＺｎ系層を挟持して、クラッド圧延することによって接合材料を形成することができる。
また、クラッド圧延を複数回に分割せずとも、X系層、Al系層、Zn系層、Al系層、X系層を重ね、一括でクラッド圧延してもよい。
以上のように、X/Al/Zn/Al/X構造10は、積層方法、積層順を問わず、様々な方法が適用できる。積層方法の違いは、金属の結晶粒径と、自然酸化膜の残存状況の違いとして現れるが、それらの違いは積層材のはんだとしての性能に影響を及ぼさない。従って、何れの方法でも、はんだとして好適な材料を製造することができる。なお、各工程の間には、適当な回数の冷間圧延および洗浄を実施し、積層材の総厚を調整しても良い。また、クラッド圧延を実施する場合は、圧延後の積層材の総厚が、投入前の板材の総厚の半分以下になっていることが、層間の密着度を向上させる観点から望ましい。
また、XがCuおよびAuの場合であって、X/Al/Zn/Al/Xの製造条件を適正化した場合、X層とAl層間にCu-Al金属間化合物、ないしAl-Au金属間化合物を生成させることができる。ここで、製造条件を適正化した場合とは、X層とAlの界面が加熱されるプロセスが存在する場合である。具体的には、X/Al/Zn/Al/Xを圧延で形成する場合は、X層とAl層との界面が加熱される。圧延率が大きいと、界面の温度上昇も大きい。圧延によって界面温度が２００℃程度に上昇する場合は、上記金属間化合物が容易に形成される。一方、X層を蒸着やスパッタリングによって形成する場合は、界面の温度上昇は期待できず、金属間化合物の形成も生じない。
図１５にXがCuの場合に、Cu/Al界面に形成されるCu-Al金属間化合物のTEM像を示す。このように、X/Al界面に10~300nm程度の厚さの金属間化合物を形成させることで、化合物層がXとAlの拡散バリアとして機能する。従って、化合物層がない場合より、高温・長時間の加熱でも、表面にAlが露出する現象を防止できる。また、Cu-Al化合物はZn-Alが溶融したときに、速やかにZn-Alに溶け込むため、接合を阻害しない。
なお、X/Al/Zn/Al/X積層材の構造については、積層材溶融時に十分な液相を生じさせ濡れを向上させる目的から積層材の総厚は20μm以上が望ましい。また、接合部の熱抵抗を下げ、信頼性確保するため、積層材の総厚は300μm以下にすることが望ましい。なお、（前記Ａｌ系層の合計の膜厚）/（前記Ｚｎ系層の膜厚）は、１/６０〜１/３であり、（前記Ｘ系層の膜厚）/（前記Ｚｎ系層と前記Ａｌ系層の合計の膜厚）は、０．０００２/１〜０．２/１であることが望ましい。あるいは、382〜420℃の接合温度範囲内で、積層材全体を均一に溶融させるため、Al系層、Zn系層、Al系層の層厚比は、Al:Zn:Al＝1:6:1〜1:60:1の比率にする必要がある。さらには、溶融組織の均一性の観点から、Al:Zn:Al＝1:8:1〜1:30:1の範囲がより望ましい。
また、X系層はZnとAlの酸化を防止する機能を持たせるため、一定以上の厚さが必要となる。一方、X系層はZn系層とAl系層が反応し溶融したZn-Al合金内に溶融し、Zn-Al-X合金を構成することになるが、元素XがZn-Al合金の硬さや融点に与える影響を最小限にとどめることが望ましい。そのため、X系層はZn系層とAl系層に比べて薄い必要がある。（前記Ｘ系層の膜厚）/（前記Ｚｎ系層と前記Ａｌ系層の合計の膜厚）は、０．０００２/１〜０．２/１であることが望ましい。あるいは、層厚比は(Al+Zn+Al):(X+X)＝1:0.0002〜0.2の比率にすることが望ましい。さらには、(Al+Zn+Al):(X+X)＝1:0.0005〜0.1の範囲がより望ましい。
このようにして作製したX/Al/Zn/Al/X積層材を用いて、半導体装置の内部のダイボンディングを行った。例えば、図１に示すように、半導体素子1と前記半導体素子1を接合するフレーム2と、一端が外部端子となるリード5と、前記リード5の他端と前記半導体素子1の電極とを接合するワイヤ4と、前記半導体素子1および前記ワイヤ4を樹脂封止するレジン6とを有する半導体装置20において、前記半導体素子1と前記フレーム2との接合材料3に前記のX/Al/Zn/Al/Xからなる層構造を有する積層材10を用いた。
接合条件は、Zn系層とAl系層の相互拡散による共晶融解反応が十分に起こり、接合界面全体が十分に接合されるように、接合温度385℃以上、接合時間2min以上、荷重0.1kPa以上とした。接合雰囲気については、N2+4%H2還元雰囲気やN2+4%H2+100ppmO2還元雰囲気とした。このように接合を実施した場合、接合構造は、半導体素子/Zn-Al-X合金/フレームとなる。
元素Xの特徴について述べる。XがCuである場合、積層材の構造はCu/Al/Zn/Al/Cuとなる。本積層材をはんだとして用いた場合、半導体素子と基板はZn-Al-Cu合金で接合される。接合雰囲気は、酸素濃度の低い窒素雰囲気でも接合可能であるが、水素を含有した還元雰囲気で接合することが望ましい。還元雰囲気の場合、Cu表面の自然酸化膜は加熱した際に水素により還元される。そのため、Cu/Al/Zn/Al/Cu積層材は、酸化皮膜がない状態で溶融することになり、はんだとしての濡れ性が高い状態で接合できる。つまり、欠陥の少ない高信頼な接合構造が実現できる。
次に、XがAuの場合について述べる。この場合、積層材はAu/Al/Zn/Al/Auとなる。本積層材をはんだとして用いた場合、半導体素子と基板はZn-Al-Au合金で接合される。Auは酸化物を生成しない元素である。そのため、接合雰囲気は窒素雰囲気、水素雰囲気など自由に選択できる。どのような雰囲気下でも、Au/Al/Zn/Al/Au積層材は、酸化皮膜がない状態で溶融することになり、はんだとしての濡れ性が高い状態で接合できる。つまり、欠陥の少ない高信頼な接合構造が実現できる。なお、Auは高価であるため、Au/Al/Zn/Al/Auの製造は、クラッド圧延ではなく、蒸着またはめっきにより、薄いAu層を成膜するほうが望ましい。
次に、XがAgの場合について述べる。この場合、積層材はAg/Al/Zn/Al/Agとなる。本積層材をはんだとして用いた場合、半導体素子と基板はZn-Al-Ag合金で接合される。Agは室温で酸化物を生成するが、約150℃以上の温度域で、自己還元し、酸化物が分解する金属である。そのため、接合雰囲気は窒素雰囲気、水素雰囲気など自由に選択できる。どのような雰囲気下でも、Ag/Al/Zn/Al/Ag積層材は、酸化皮膜がない状態で溶融することになり、はんだとしての濡れ性が高い状態で接合できる。つまり、欠陥の少ない高信頼な接合構造が実現できる。
最後に、XがSnの場合について述べる。この場合、積層材はSn/Al/Zn/Al/Snとなる。本積層材をはんだとして用いた場合、半導体素子と基板はZn-Al-Sn合金で接合される。なお、XがSnの場合、溶融挙動はCu、Au、Agの場合とは異なる。Zn、Al、Snの中で、Snの融点が一番低いため、加熱時にはSnが230℃で溶融する。即ち、Snは、室温から230℃までの間、Alを表面に露出させることなく、230℃で溶融した時点で、被接合材と接合を達成する。その状態で、370℃程度まで加熱すると、Al層中をZnが拡散し、Sn/Al界面まで到達することで、Zn-Al-Sn合金として積層材全体が溶融し、半導体素子と基板はZn-Al-Sn合金で接合されることになる。Zn-Al-Sn合金の融点は、Snの効果によりZn-Al合金よりも降下する。Snの場合は酸素濃度の低い窒素雰囲気や水素雰囲気で接合することが望ましい。ただし、Snの自然酸化膜を除去するために、フラックスやプラズマ洗浄などを用いた除去プロセスを用いた方がより望ましい。Sn酸化膜を除去することで、Sn/Al/Zn/Al/Sn積層材は、酸化皮膜がない状態で溶融することになり、はんだとしての濡れ性が高い状態で接合できる。つまり、欠陥の少ない高信頼な接合構造が実現できる。
さらに、XがSnの場合、加熱方法を変えることで、異なる接合構造を得ることが出来る。接合の模式図を図１６に示す。図１６（ａ）は、Sn/Al/Zn/Al/Sn積層材と被接合材を準備した状態を示す。この接合は、275〜365℃に１分以上保持することで行うが、図１６の例では、300℃で接合する場合を示している。図１６（ｂ）は、Sn/Al/Zn/Al/Sn積層材を被接合材で挟み、温度上昇させ、２３０℃における状態を示す。この状態においては、Snが最初に溶け、隣接するAlもSn中に溶け始めた状態であり、Sn-Al共晶液相が形成された状態を示している。つまり、このとき、被接合材は、Al/Zn/Al層を挟んで、Sn-Al共晶液相で接合されている。さらに温度を上昇させ、３００℃に加熱し、保持すると、ZnがAl層に拡散し、AlにZnが固溶したAl固溶体が形成される。このとき、AlはZnが50at.%程度固溶した固溶体となる。３００℃に加熱された当初は、Al固溶体と被接合材の間にSn-Alの液相層が存在している。この状態が図１６（ｃ）である。さらに、３００℃に保持すると、SnもZnもAlの固溶体となり、液相層は消失し、被接合材は固相である、Alの固溶体によって接合された状態となる。この状態が図１６（ｄ）である。その後、冷却すると、接合部材内、Sn固溶体、Al固溶体、Zn固溶体等が存在する状態となる。この状態が図１６（e）である。図１６は温度が３００℃の場合の例であるが、２７５℃〜３６５℃の場合にも同様な現象が生ずる。
図１７、図１８にAl-Zn-Sn三元状態図を示す。Znの固溶量が少ないAl固溶体や、Zn固溶体にSnは殆ど固溶しないが、AlにZnが50at.%程度固溶したAl固溶体には、Snが30at.%程度固溶する特徴がある。図１７、図１８は各々２８０℃、２９０℃の状態を示しているが、このようなAl固溶体は２７５℃以上で生ずる。つまり、Znが50at.%程度固溶したAl固溶体層に、Sn-Al共晶液相のSnが拡散することで、Sn-Al液相が消失する。この時点で、被接合材は、ZnとSnが固溶したAl固溶体で接合される。なお、Zn層が相対的に分厚い場合は、接合層中央にZn層が残る場合もある。この後、全体を冷却すると、Al固溶体相は、Al固溶体、Zn固溶体、Sn固溶体にそれぞれ変化し、接合が完了する。
この接合方法では、前述のような、積層材全体を溶融させる接合方法よりも、最大100℃接合温度を下げることができ、半導体素子にかかる負荷を小さくできる。ただし、本接合法は275℃以上で可能であるが、実際の接合温度は290℃以上とした方が、Al固溶体層のSn固溶量が増加するため、接合時間を短時間化できる。また、接合層に析出する柔らかいSn固溶体が接合層の応力を緩和するため、接合信頼性が向上する。なお、本接合方法の場合は、Alを過不足なく固溶体化させるため、層厚比はAl:Zn:Al=5:1:5〜1:2:1の割合とすることが望ましい。
また、XがSnの場合、高湿度環境下における、SnによるZnの粒界腐食現象を防止するため、Mgを添加することが有効である。従って、AlやZnにMgを10wt.%を上限として添加したAl-Mg合金やZn-Mg合金を用いてもよい。また、Sn/Al/Zn/Al/Sn五層積層材ではなく、Sn/Al/Zn/Mg/Zn/Al/Sn七層積層材としてもよい。七層構造の場合、Mg層厚は総厚の1/10以下にすることが望ましい。これらの構造により、接合温度のさらなる低下、および耐食性の向上が可能である。Mgの添加量およびMg層厚が規定以上の場合、溶融後のZn-Al-Sn-Mg合金が脆弱化し、接合層の信頼性が低下することがある。
半導体装置の製造方法について述べる。半導体装置は、前述したように、フレームと半導体素子を本発明のX/Al/Zn/Al/X積層材をはんだとして用いることで製造できる。しかし、X/Al/Zn/Al/X積層材をフレーム上で加熱し、そのまま溶融させると、Zn-Al-X合金となり、Zn-Alが表面に露出する。その後で、半導体素子を設置しても酸化膜を介した信頼性の低い接合となる。これを防止するためには、当該積層材が溶融する前までに、積層材上に半導体素子を設置することが必要である。加熱前から半導体素子を積層材上にセットした状態で加熱することが望ましい。積層材溶融後に半導体素子を設置する場合は、スクラブ処理、つまり、半導体素子を前後左右に揺さぶる処理を入れることで、酸化膜を除去する工程が必要である。この場合でも、フレーム側の接合性は、Zn-Al合金はんだを用いる場合より、良好である。
また、積層材のサイズ（縦×横）は半導体素子のサイズよりも大きくする方が望ましい。その場合、接合時に荷重を負荷することなく、つまり、半導体素子の自重だけで、良好な接合を実現することができる。半導体素子よりも小さいサイズの積層材を用いた場合でも、荷重を0.1kPa以上負荷することで、積層材が溶融したときに、半導体素子の接合面全面に、Zn-Al-X合金が濡れ広がるため、問題なく接合できる。
半導体素子や基板などの被接合材の素材、及び、表面のメタライズについては、Cu、Ni、Au、Ag、Pt、Pd、Ti、TiN、Fe-NiやFe-CoなどのFe系合金など様々な金属、合金が適用可能である。ただし、被接合材は溶融したX/Al/Zn/Al/X積層材と反応し、その界面に金属間化合物を生成した状態で接合される。生成する金属間化合物は高温で成長しにくい特徴を有することが望ましい。なぜならば、化合物の成長は、機械的強度の低下に繋がり、接合信頼性が悪化するためである。従って、被接合材表面には、Zn-Al-X合金のAlやZnと反応し、高温で安定な化合物を生成させるために、Niメタライズが施されていることが望ましい。
なお、被接合材表面のメタライズがNiの場合は、Ni自身の酸化が問題となり、濡れ性が阻害される場合がある。そのため、Niの上に、酸化しにくいAuやAg、Pt、Pdを積層させても良い。つまり、被接合材の表面にはNi、Ni/Au、Ni/Agなどのメタライズが施されていることが望ましい。このようなメタライズが施されていれば、半導体素子は、Si、SiC、GaAs、CdTe、GaNなど、どのような半導体素子であっても接合することができる。
基板についても、上記のメタライズをつけることで、Cu、Al、42Alloyや、CIC（Copper
Invar Copper）、または、DBC(Direct Bond Copper)、DBA(Direct Bond Aluminum)などの金属を貼り合わせたセラミック基板（絶縁基板）など、どのような部材に対しても信頼性の高い接合を実現することができる。なお、Niメタライズの付いた被接合材を本発明の積層材で接合した場合の接合後の構造を詳細に書けば、被接合材/Ni/Ni-Al系化合物/Zn-Al-X合金/Ni-Al系化合物/Ni/被接合材となる。
上記の例は、半導体素子と基板の接続について説明したが、このような構成は、半導体とリード、半導体と放熱基板、半導体とフレーム、半導体と絶縁基板、または半導体と一般的な電極との接合についても適用することが出来る。また、上記で説明した構成は、半導体素子と基板の接続に限らず、一般的に、第１の被接続部材と第２の被接続部材を本実施例の接続部材によって接続する場合にも適用することが出来る。例えば、金属板と金属板、金属板とセラミック基板などの接合に適用できる。
また、本発明の積層材と被接合材をクラッド圧延により一体化させた、接合材一体型構造とすることもできる。具体的には、X/Al/Zn/Al/X積層材10と、被接合材121として金属基板（フレーム）、金属貼り付けセラミック基板、金属キャップ、放熱用基板などを接合してもよい。前記被接合材121は、ZnとAlの共晶合金が生じる温度で、溶融しない特性が求められ、したがって、構成部材の最低融点が390℃以上となることが望ましい。前記被接合材121は、Fe系合金、Al系合金、Cu系合金などが選択できる。
また、接合材一体型構造を提供する場合には、被接合材/X/Al/Zn/Al/X構造とする必要はなく、図９に示すように、被接合材/Zn/Al/X構造12とすれば十分である。ただし、被接合材表面には、前述のNi、Ni/Au、Ni/Agなどのメタライズ1212を施すことが望ましい。例えば、メタライズがNiの場合であれば、その構造は、被接合材母材/Ni/Zn/Al/X構造となる。本構造12を加熱すると、382℃以上の温度でZn-Al合金が溶融し、その中に、Xが溶け込むことになる。Zn-Al-X合金のAlがメタライズ1212のNiと安定な金属間化合物層を形成することで、被接合材母材1211が接合部材に溶け出すことを防止することができる。
このように積層材を一体化させることで、接合時に接合材をセッティングする工程を省略することができる。本構造においても、前述のように、Xの自然酸化膜は、水素などの還元ガスにより還元され、また、Al系層内には拡散しにくいため、Alの酸化を防止することが出来る。また、図９に示すような、被接合材/Zn/Al/X構造12となる接合材一体型材料の場合、層厚比については、Zn:Al=3:1〜60:1の割合が望ましく、膜厚については、（Zn+Al）:X=1:0.0001〜0.1とすることが望ましい。
なお、図９に示すような接合材一体型材料を形成するための接合材料としては、図４のような５層の材料では無く、Zn/Al/X構造のような３層構造の材料を使用することができる。３層構造においては、Zn系層側を例えば、金属板とクラッド接合すればよい。
さらに、半導体モジュールの高強度・高耐熱、高熱伝導が要求される主な接合部を全て、本発明の積層材および接合材料一体型金属板を用いて接合することができる。すなわち、図１０に示すような半導体モジュール40を製造できる。半導体素子1と絶縁基板41を本発明の積層材10により接合し（もしくは、半導体素子1と接合材料一体型絶縁基板12を接合し）、絶縁基板41と放熱用金属基板431を本発明の積層材10で接合する（もしくは、絶縁基板41と、本発明の接合材料一体型放熱用金属基板12を接合する）。
さらに、ワイヤ4代替として、接合材料一体型金属シート12を用いて、半導体素子表面の電極と、絶縁基板41や内部または外部端子となるリード5を接合する。リード5についても、はんだ付けや、超音波接合により絶縁基板41に接合するのではなく、リードそのものが、本発明の接合材料一体型リード12であり、その接合材料部分を局所的に加熱することで接合しても良い。このような構造とすることで、全ての接合部は融点が300℃を超え、高信頼の半導体モジュール40を実現することが出来る。
また、本発明の積層材料は、板状構造に限定されるものではない。例えば、同心円状のワイヤー構造とすることができる。つまり、Znワイヤーを心材として、その外周にAl層、最外周にX系層を積層させることで、前述した板状の積層材と同様の耐酸化性能を発揮することが出来る。
［実施例1~24］
以下に示す実施例で用いた本発明の積層材は、クラッド圧延法、または、めっき法、または、蒸着法により作製した材料を用いた。作製したクラッド材の構成例を図１１（表１）に示す。また、本発明の積層材の比較として、Zn/Al/Zn積層材とCu/Zn-Al/Cu積層材を用いた。Zn/Al/Zn積層材は、Zn、Al、Znのクラッド圧延により製造した。Cu/Zn-Al/Cu積層材は、Cu、Zn-Al合金、Cuのクラッド圧延により製造した。クラッド圧延以外の方法で製造しても、材料のはんだとしての特性に違いはなく、接合性は同等である結果が得られている。
実施例1〜24は図１１（表１）における積層材No.1〜24について、濡れ性試験、接合可否を検討したものである。その結果を図１２（表２）に示す。濡れ性試験については、各積層材をCu/Ni/Au基板上に設置し、加熱温度385℃、保持時間3min、雰囲気をN2雰囲気とし、加熱時のX系層の挙動と濡れ広がり挙動を調べたものである。
各積層材の溶融までにX系層が表層に残存した場合を○、加熱途中でX系層がZnないしAl中に溶け込み、消失したものを×とした。X系層が消失した場合、ZnやAlが酸化することになるため、接合材として不適と考えられるためである。X系層が消失したか否かは目視によって評価することが出来る。
また、各基板上に溶融金属が濡れ広がった場合を○、濡れ広がらなかった場合を×とした。濡れ広がることが接合材としての必要条件である。濡れ広がる場合は、接合材が溶融した場合、溶融した面積が当初の固体の状態における面積よりも大きくなった場合を○、溶融した面積が当初の固体の状態における面積よりも小さくなった場合を×とした。
接合可否については、各材料を用いて、図１に示すように半導体素子1のダイボンディングを行い、評価した。この半導体装置20は、半導体素子1と、この半導体素子1を接合するフレーム2と、一端が外部端子となるリード5と、このリード5の他端と半導体素子1の電極とを接合するワイヤ4と、半導体素子1およびワイヤ4を樹脂封止する封止用レジン6とを有し、半導体素子1とフレーム2は接合材料10（X/Al/Zn/Al/Xからなる層構造を有する積層材）で接合されて構成される。
この半導体装置20の製造においては、NiあるいはNi/AgあるいはNi/Auめっきを施したCuフレーム2上に接合材料10（Zn/X/Al/X/Zn積層材）を5.5mm角のサイズで供給し、大きさ5mm角の半導体素子1を積層した後、接合温度385℃以上、接合時間2min以上、無荷重の条件で、接合雰囲気はN2+10ppmO2雰囲気、N2+100ppmO2雰囲気、N2+4%H2+10ppmO2還元雰囲気、N2+4%H2+100ppmO2還元雰囲気、それぞれのガスを用い、加熱することで接合した。
接合後、半導体素子1とリード5間をワイヤ4でワイヤボンディングし、180℃で封止用レジン6により封止を行った。製造した半導体装置20について、超音波探傷により接合部のボイド面積率を測定した。ボイド率は、図３に示すように、接合部であるはんだ３の平面方向において、ボイド7の全面積を接合層の平面方向の面積で割ったものである。接合性は、半導体装置が一定の信頼性を得られる一般的な基準である、接合層のボイド率が10%以下となり、正常に半導体素子が動作した場合を○とし、それ以外を×とした。総合評価は何れの接合雰囲気においても接合性が○となった材料を○とした。なお、ボイド率が10%を超えると、温度サイクル試験により、ボイド周辺から優先的にクラックが進展し、早期に信頼性が低下するなどの問題がある。従って、ボイド率を少なくすることで長期信頼性を確保できる。
以下に、評価結果を示す。濡れ性試験の結果、積層材No.1〜24はいずれもX系層が加熱途中に消失することなく、また、濡れ広がりが見られ、判定は○となった。X系層が消失しないため、Alが接合時まで酸化しない状態に保たれ、濡れ性が劣化しなかったと考えられる。また、接合可否の検討結果についても、積層材No.1〜24は何れの雰囲気においてもボイド率が10wt.%以下と、良好な接合が得られ、接合可否判定は○となった。詳細に調査を加えたところ、接合層に酸化膜が残るなどの欠陥も存在しないことがわかった。また、半導体素子の割れも存在せず、半導体素子は正常に動作し、総合判定○となった。
一方、比較例1、2は、Zn/Al/Znクラッド材、および、Cu/Zn-Al/Cuクラッド材で上記と同様の濡れ性試験、および接合可否について検討したものである。Zn/Al/Znクラッド材は、濡れ性は良好であった。Zn/Al/Znクラッド材は、Alの酸化をZnが防いでいるためだと考えられる。Cu/Zn-Al/Cuクラッド材はZnとAlの酸化をCuが防いでいるためだと考えられる。
しかしながら、Zn/Al/Znクラッド材およびCu/Zn-Al/Cuクラッド材ともに、溶融した直後のはんだ表面に酸化膜の形成が認められ、加熱中に酸化していたと考えられた。前者は、初期のZn酸化膜が成長したものであり、後者は加熱中にCuがZn内部に溶け込み、表面に露出したZnが酸化したためである。
また、5mm角の半導体素子を接合したところ、チップ割れを生じず、接合することができた。しかしながら、超音波探傷により接合部のボイドを測定したところ、Zn/Al/Znクラッド材については、N2+10ppmO2雰囲気でボイド率が10%を以下となり、良好な接合を得ることができ、評価は○となった。しかし、それ以外の雰囲気では、ボイド率が10%を超え、評価は×となった。
一方、Cu/Zn-Al/Cuクラッド材については、N2、N2+H2何れの雰囲気においても、酸素濃度が10ppm以下であれば、ボイド率10%以下の良好な接合を得ることができ、判定は○であった。しかし、酸素濃度が100ppmを超える雰囲気では、ボイド率が10%を超えた。ZnとAlが接合時の加熱中に酸化することで、その酸化膜が接合層内に残ったためであると考えられる。従って、判定は×となった。
以上により、実施例1〜24によれば、本実施の形態における接合材料10を半導体装置20のダイボンディングに用いることにより、X系金属層が接合プロセスを通して、常に、ZnとAlの酸化を防止するため、酸素濃度が低い還元雰囲気に加え、酸素濃度が100ppmを超える還元雰囲気においても、ボイドの少ない良好な接合を得ることができる。つまり、本発明の積層材は、耐酸化性の優れたはんだ材料であるといえる。
［実施例25］
実施例25では図１１（表１）に記載の本発明の積層材No.1~24を用い、半導体装置20を製造した。基本的な実施内容は実施例1~24と同様であるが、大きさ5mm角の半導体素子1に対して、積層材10を4.5mm角で供給し、接合した。その際、荷重を0.1kPa以上付与し、加熱することで接合を実施した。実施例1~24と同様の基準で評価したところ、積層材No.1~24は何れも、接合雰囲気によらず、ボイド率が10%以下となり、良好な接合を得ることができた。半導体素子1よりも面積の小さな材料を供給しても、接合時に荷重を加えることで、半導体素子全面にはんだ材料が濡れ広がることがわかった。
［実施例26］
実施例26は図１３（表３）に示す構成の積層材料No.25~48を用いて、図１４に示す気密封止を必要とする半導体装置を製造したものである。具体的には、図９に示すように、金属板1211（金属キャップ）にNi、Ni/Au、Ni/Agのいずれかのめっき1212を施した後、Zn/Al/X積層材122をクラッドし、金属板/メタライズ/Zn/Al/X構造12を製造した。図１３（表３）に示す積層材料は、金属板とZn/Al/Xをクラッド圧延により接合した後の、Zn、Al、Xそれぞれの厚さを示したものである。
図１４に示すように、半導体素子1とモジュール基板51は積層材料No.1〜24を用いて接合を行った後、半導体素子1とリード5をワイヤ4により接続した。その後、Zn/Al/X付き金属板52を設置し、接合温度385℃以上420℃以下、接合時間2min以上、荷重0.1kPaの条件で、接合雰囲気はN2+10ppmO2雰囲気、N2+100ppmO2雰囲気、N2+4%H2+10ppmO2還元雰囲気、N2+4%H2+100ppmO2還元雰囲気、また、それぞれの雰囲気に置換後、真空引きした雰囲気において、加熱することで接合した。その結果、何れの雰囲気においても、ボイド率が10%以下の良好な接合を得ることができ、信頼性の高い気密封止構造が実現した。
［実施例27］
実施例27は図１３（表３）に示す構成の接合材料一体型金属板を用いて、図１に示す半導体装置を製造したものである。実施例1~25と異なり、図９に示す金属板1211（リードフレーム）とNi層1212と、Zn/Al/X積層材122をクラッドし、金属板/Ni/Zn/Al/X構造からなる積層材料つきリードフレーム12を製造した。Ni層1211は金属板にめっきにより形成しても同様の効果が得られる。図１３（表３）に示す積層材料は金属板とNiとZn/Al/Xをクラッド圧延により接合した後の、Zn、Al、Xそれぞれの厚さを示したものである。Ni層1212はZn、Alとリードフレーム母材1211の金属的な反応が過剰に進行するのを防止する機能を持っている。
このように準備した、接合材付きリードフレーム12上に、半導体素子1をセッティングし、接合温度385℃以上、接合時間2min以上、荷重0.1kPaの条件で、接合雰囲気はN2+10ppmO2雰囲気、N2+100ppmO2雰囲気、N2+4%H2+10ppmO2還元雰囲気、N2+4%H2+100ppmO2還元雰囲気において加熱することで接合した。その結果、何れの雰囲気においても、ボイド率が10%以下の良好な接合を得ることができた。
［実施例28］
実施例28は実施例1~24を用いて、図１と基本的に同様な半導体装置を作製した例である。図１に示すように、半導体素子1とフレーム2を実施例1~24と同じ方法で接合した後、半導体素子1とリード5との接続にワイヤ4を用いるのではなく、当該部位を本発明の接合材を一体化した薄板12で接合したものである。
具体的には、図９に示すようにAlまたは、Cuからなる金属板1211にNi条、Zn条、Al条、X条をクラッド圧延により積層した材料12、および、Al、または、CuにNiをめっきした部材121にZn/Al/X積層材122をクラッド圧延により積層した材料12を用意した。当該部材12を半導体素子1上面の電極とリード5上に設置し、当該部材12をレーザー加熱装置によりスポット加熱することで、局所的にZn-Al共晶融解反応を誘起し、電極部とリード部の接続を得た。
電極部およびリード部の表面メタライズはNi、または、Ni/Au、または、Ni/Agが望ましい。電極とリード部を接続した後、全体をモールドし、図１の半導体装置20を得た。本発明の積層材により接続した電極部とリード部、それぞれの接合部は、ボイド率が10%以下の良好な接合状態が得られた。温度サイクル試験を実施しても、当該部位の亀裂進展は十分に遅く、高信頼の接合部を実現することができた。
［実施例29］
実施例29は、図１０に示すような、半導体モジュール40を製造したものである。半導体素子1の接続は、はんだ３aに本発明の積層材No.1~21を用いて、金属貼り付けセラミック基板41（絶縁基板）に接合したものである。さらに、半導体素子1動作時の熱を逃がす役割を果たす放熱用金属板431と前記絶縁基板41を、はんだ３bである本発明の積層材No22~24を用いて接合し、半導体モジュール40を製造したものである。以下に具体的に説明を加える。
パワーモジュールの組立工法について説明する。パワーモジュールは、一般に、半導体素子1と絶縁基板41をはんだ3aで接合した後、絶縁基板41と放熱用金属板431を別のはんだ3bで接合し、製造される。このとき、絶縁基板41と放熱用金属板431を接合するときの加熱で、半導体素子1と絶縁基板41を接合するはんだ3aが再溶融するとモジュールの信頼性が低下する。はんだ3aの再溶融を防ぐため、はんだ3bははんだ3aよりも融点の低い材料を採用する必要がある。
そこで、接合後に融点がおおよそ380℃となる積層材No.1~21をはんだ3aに適用し、実施例1~21と同様に、接合温度382℃以上、保持時間2min以上、無荷重、N2+4%H2雰囲気で、半導体素子とNiめっきを施した絶縁基板41 Ni/Cu/Si3N4/Cu/Niとを接合し、構造体42を得た。さらに、放熱用金属板であるCu/Ni基板431と、構造体42によって積層材No.22~24を挟み込み、接合温度370℃、保持時間2min、無荷重、N2+4%H2雰囲気で接合し、構造体43を得た。積層材No.22~24はSnの効果により、接合温度を382℃以下にしても接合することができる。従って、構造体42のZn-Al-X接合部10が再溶融することなく接合できる。このように製造した構造体43について、リード5をはんだ付けし、また、半導体素子1上面の電極と、絶縁基板41上の金属回路412やリード5とをワイヤ4でボンディングし、半導体モジュール40を得た。このように製造した半導体モジュール40の各接合部のボイド率を測定した結果、何れも部位も10%以下であることがわかり、信頼性の高い接合構造が得られた。
[実施例30]
図１１に記載の各種積層材のうち、No.2およびNo14の積層材と、No.2およびNo.14と同じ層構成で、Cu/Al界面およびAu/Al界面に金属間化合物層を生成させたNo.2’、No.14’材を用意した。全ての積層材を、融点直下の370℃で加熱保持した。その結果、表層のCuまたはAuが消失するまでの時間はNo.2は10min、No14は2min、No.2’は20min、No.14’は4minであった。何れも、実際の接合プロセスにおいては、十分な時間、表層が残存しており、耐酸化性は問題がない。金属間化合物を生成させたNo.2’、No.14’は、表層の残存時間が約2倍であり、極端に加熱速度が遅い場合にも、Zn、Alが酸化することなく接合することができる。また、No.2’、No.14’材を382℃以上に加熱し、積層材全体を溶融させた場合、界面の金属間化合物は、Zn-Al浴中に溶け込み、接合性を悪化させないことがわかった。
[実施例31]
図１９に記載のSn/Al/Zn/Al/Sn積層材を用い、半導体素子とフレームを接合し、図１に示す半導体装置20を製造した。接合条件は、接合温度300℃、保持時間5min、荷重1kPa、N2雰囲気とした。その結果、接合温度がZn-Al共晶点以下であるが、Snが低温で溶融するため、接合可能であった。また、ボイド率10%以下の接合構造が実現できた。
[実施例32]
図１１に記載の積層材をクラッド圧延により製造した。製造したクラッド材を1.0mm幅のリボン状に加工し、リールに巻きつけた。本リボン材料をダイボンダーに搭載し、リードフレームへの接合を実施した。具体的には、382℃以上に加熱したリードフレーム上に、リボン状のクラッド材を接触、溶融させ、Zn-Al-Xはんだをリードフレーム上に供給した。次いで、スパンクとよばれる、長方形の治具で溶融はんだを叩き広げるプロセスを経て、コレットによりはんだ上にチップを搭載した。チップ搭載時にはスクラブと呼ばれるチップを前後左右に振動させるプロセスを導入した。本プロセスでは雰囲気中の酸素濃度を100ppm以下とし、生成する微量のZn、Al酸化膜は、スパンクおよびスクラブプロセスにより除去することができた。従って、ボイド率は10%以下となり、良好な接合を得られた。一方、比較として、Zn-Al合金をリボン状に加工し、同様のプロセスで接合を試みた。しかし、Zn-Alの初期酸化膜が非常に強固なため、スパンクおよびスクラブのプロセスで、酸化膜を除去することが出来なかった。従って、接合部のボイド率が30%を超え、接合不良となった。
以上、本発明者によってなされた発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
すなわち、上記説明では、本発明の適用について、一般的な形状の半導体装置のダイボンディング材料、ワイヤボンディング材料、封止用材料、絶縁基板の接合材などを例に挙げて説明したが、そのほか、様々な構造の接合材料として適用できる。適用例としては、オルタネータ用ダイオード、IGBTモジュール、RFモジュール等のフロントエンドモジュール、自動車用パワーモジュール、LED、リチウムイオン電池の保護回路用MOSFET、DBCやDBA基板等が挙げられる。また、Al合金用のろう材やブレージングシートとして適用することも出来る。
1・・・半導体素子、2・・・フレーム、3、3a、3b・・・はんだ、4・・・ワイヤ、5・・・リード、6・・・封止用レジン、7・・・ボイド、10・・・X/Al/Zn/Al/X積層材、101・・・Zn系金属層、102、102a、102b・・・Al系金属層、103、103a、103b・・・X系金属層、11・・・Al/Zn/Al積層材、12・・・接合材料一体型金属板、121・・・金属板（被接合材）、122・・・Zn/Al/X積層材、1211・・・被接合材（金属板）、1212・・・被接合材表面メタライズ、20・・・半導体装置、301・・・ローラー、302・・・めっき浴、303・・・スパッタリング装置、304・・・蒸着装置、40・・・半導体モジュール、41・・・絶縁基板、411・・・セラミック板、412・・・セラミック板表面の金属板、42・・・半導体素子と絶縁基板の接合体、43・・・半導体素子と絶縁基板と放熱用金属板の接合体、431・・・放熱用金属板50・・・封止構造半導体装置、51・・・モジュール基板、52・・・接合材付き金属キャップ、521、金属キャップ。

Claims (24)

  1. 半導体素子が接合材料を溶融した接合部を介して基板に接合している半導体モジュールであって、
    前記接合材料は、Znを主成分として含有する金属からなるＺｎ系層の第１の主面にAlを主成分として含有する金属からなる第１のＡｌ系層と第１のＸ系層がこの順に積層された接合材料であって、前記第１のＸ系層は、Ｃｕ、Ａｕ、ＡｇまたはＳｎのいずれかを主成分とする金属からなることを特徴とする半導体モジュール。
  2. 前記接合材料は、前記Ｚｎ系層の第１の主面とは反対側の第２の主面にAlを主成分として含有する金属からなる第２のＡｌ系層と第２のＸ系層がこの順に積層されており、
    前記第２のＸ系層は、Ｃｕ、Ａｕ、ＡｇまたはＳｎのいずれかを主成分とする金属からなることを特徴とする請求項１に記載の半導体モジュール。
  3. 前記接合材料は、前記Ｚｎ系層の第１の主面とは反対側の第２の主面は、前記基板に接合されていることを特徴とする請求項１に記載の半導体モジュール。
  4. 前記接合材料は、前記第２のＸ系層の第２の主面は、前記基板に接合されていることを特徴とする請求項２に記載の半導体モジュール。
  5. 前記基板は、セラミック基板あるいは、被接合材である金属基板または金属フレームあるいは、金属キャップ、放熱用基板であることを特徴とする請求項１または３に記載の半導体モジュール。
  6. 前記基板は、セラミック基板あるいは、被接合材である金属基板または金属フレームあるいは、金属キャップ、放熱用基板であることを特徴とする請求項２または４に記載の半導体モジュール。
  7. 前記接合材料は、前記Ｚｎ系層は、Ｚｎを90〜100wt.%含有するＺｎを主成分とした単体層または合金層であることを特徴とする請求項１または３に記載の半導体モジュール。
  8. 前記接合材料は、前記Ｚｎ系層は、Ｚｎを90〜100wt.%含有するＺｎを主成分とした単体層または合金であることを特徴とする請求項２または４に記載の半導体モジュール。
  9. 前記接合材料は、前記第１または第２のＡｌ系層は、Ａｌを90〜100wt.%含有するＡｌを主成分とした単体層または合金層であることを特徴とする請求項２、４、６または８のいずれか１項に記載の半導体モジュール。
  10. 前記接合材料は、前記第１のＡｌ系層は、Ａｌを90〜100wt.%含有するＡｌを主成分とした単体層または合金層であることを特徴とする請求項１、３、５または７のいずれか１項に記載の半導体モジュール。
  11. 前記接合材料は、前記第１または第２のＸ系層は、Ｃｕを90〜100wt.%含有するＣｕを主成分とした単体層または合金層であることを特徴とする請求項２、４、６または８のいずれか１項に記載の半導体モジュール。
  12. 前記接合材料は、前記第１のＸ系層は、Ｃｕを90〜100wt.%含有するＣｕを主成分とした単体層または合金層であることを特徴とする請求項１、３、５または７のいずれか１項に記載の半導体モジュール。
  13. 前記接合材料は、前記第１または第２のＸ系層は、Ａｕを90〜100wt.%含有するＡｕを主成分とした単体層または合金層であることを特徴とする請求項２、４、６または８のいずれか１項に記載の半導体モジュール。
  14. 前記接合材料は、前記第１のＸ系層は、Ａｕを90〜100wt.%含有するＡｕを主成分とした単体層または合金層であることを特徴とする請求項１、３、５または７のいずれか１項に記載の半導体モジュール。
  15. 前記接合材料は、前記第１または第２のＸ系層は、Ａｇを90〜100wt.%含有するＡｇを主成分とした単体層または合金層であることを特徴とする請求項２、４、６または８のいずれか１項に記載の半導体モジュール。
  16. 前記接合材料は、前記第１のＸ系層は、Ａｇを90〜100wt.%含有するＡｇを主成分とした単体層または合金層であることを特徴とする請求項１、３、５または７のいずれか１項に記載の半導体モジュール。
  17. 前記接合材料は、前記第１または第２のＸ系層は、Ｓｎを90〜100wt.%含有するＳｎを主成分とした単体層または合金層であることを特徴とする請求項２、４、６または８のいずれか１項に記載の半導体モジュール。
  18. 前記接合材料は、前記第１または第２のＸ系層は、Ｓｎを90〜100wt.%含有するＳｎを主成分とした単体層または合金層であることを特徴とする請求項１、３、５または７のいずれか１項に記載の半導体モジュール。
  19. 前記接合材料は、（前記第１のＸ系層と前記第２のＸ系層の合計の膜厚）/（前記Ｚｎ系層と前記第１のＡｌ系層と前記第２のＡｌ系層の合計の膜厚）は、０．０００２/１〜０．２/１であることを特徴とする請求項２、４、６、８、９、１１、１３、１５、１７のいずれか1項に記載の半導体モジュール。
  20. 前記接合材料は、（前記第１のＡｌ系層と前記第２のＡｌ系層の合計の膜厚）/（前記Ｚｎ系層の膜厚）は、１/６０〜１/３であることを特徴とする請求項１９に記載の半導体モジュール。
  21. 半導体素子が接合材料を溶融した接合部を介して基板に接合している半導体モジュールであって、
    前記接合材料は、Znを主成分として含有する金属からなるＺｎ系層の第１の主面にAlを主成分として含有する金属からなる第１のＡｌ系層と第１のＸ系層がこの順に積層された接合材料であって、前記第１のＸ系層は、Ｃｕ、Ａｕ、ＡｇまたはＳｎのいずれかを主成分とする金属からなり、
    前記Ｚｎ系層の第１の主面とは反対側の第２の主面にＭｇ合金層と前記Ｚｎ系層とは異なるＺｎ系層とＡｌを主成分として含有する金属からなる第２のＡｌ系層と第２のＸ系層がこの順に積層されており、
    前記第２のＸ系層は、Ｓｎを主成分とする金属からなることを特徴とする半導体モジュール。
  22. 前記接合材料は、前記Ｍｇ合金層の層厚は積層された積層材の総厚の１／１０以下であることを特徴とする請求項２１に記載の半導体モジュール。
  23. Znを主成分として含有する金属からなるＺｎ系層の第１の主面にAlを主成分として含有する金属からなる第１のＡｌ系層と第１のＸ系層がこの順に積層された接合材料であって、前記第１のＸ系層は、Ｃｕ、Ａｕ、ＡｇまたはＳｎのいずれかを主成分とする金属からなり、
    前記Ｚｎ系層の第１の主面とは反対側の第２の主面にＭｇ合金層と前記Ｚｎ系層とは異なるＺｎ系層とＡｌを主成分として含有する金属からなる第２のＡｌ系層と第２のＸ系層がこの順に積層されており、
    前記第２のＸ系層は、Ｓｎを主成分とする金属からなることを特徴とする接合材料。
  24. 前記接合材料は、前記Ｍｇ合金層の層厚は積層された積層材の総厚の１／１０以下であることを特徴とする請求項２３に記載の接合材料。
JP2014077543A 2010-08-31 2014-04-04 半導体モジュール及び接合材料 Expired - Fee Related JP5821991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014077543A JP5821991B2 (ja) 2010-08-31 2014-04-04 半導体モジュール及び接合材料

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010193885 2010-08-31
JP2010193885 2010-08-31
JP2014077543A JP5821991B2 (ja) 2010-08-31 2014-04-04 半導体モジュール及び接合材料

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011097178A Division JP5601275B2 (ja) 2010-08-31 2011-04-25 接合材料、その製造方法、および接合構造の製造方法

Publications (2)

Publication Number Publication Date
JP2014170945A JP2014170945A (ja) 2014-09-18
JP5821991B2 true JP5821991B2 (ja) 2015-11-24

Family

ID=51693074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014077543A Expired - Fee Related JP5821991B2 (ja) 2010-08-31 2014-04-04 半導体モジュール及び接合材料

Country Status (1)

Country Link
JP (1) JP5821991B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112567504A (zh) * 2018-11-30 2021-03-26 日立金属株式会社 电连接用部件、电连接结构和电连接用结构的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3167405A (en) * 1957-05-08 1965-01-26 Kaiser Aluminium Chem Corp Laminated aluminum article
JPS5814311B2 (ja) * 1976-04-23 1983-03-18 鳥羽工産株式会社 亜鉛合金とアルミニウムとの積層材並びにその製造法
JPS5868941A (ja) * 1981-10-21 1983-04-25 Hitachi Ltd ペレツトボンデイング方法
JPH02121786A (ja) * 1988-10-28 1990-05-09 Sumitomo Chem Co Ltd 銅・アルミニウムクラッド板の製造方法
CN100578778C (zh) * 2000-12-21 2010-01-06 株式会社日立制作所 电子器件
US6815086B2 (en) * 2001-11-21 2004-11-09 Dana Canada Corporation Methods for fluxless brazing
US7776454B2 (en) * 2001-12-14 2010-08-17 EMS Solutions, Inc. Ti brazing strips or foils
JP4026747B2 (ja) * 2002-04-12 2007-12-26 アネスト岩田株式会社 圧縮部と膨張部を備えたスクロール式流体機械
JP4961165B2 (ja) * 2006-06-02 2012-06-27 日立協和エンジニアリング株式会社 電子部品搭載用基板、電子部品および電子装置
JP4390799B2 (ja) * 2006-11-21 2009-12-24 株式会社日立製作所 接続材料、接続材料の製造方法、および半導体装置
JP4964009B2 (ja) * 2007-04-17 2012-06-27 株式会社豊田中央研究所 パワー半導体モジュール
JP4959539B2 (ja) * 2007-12-18 2012-06-27 三菱電機株式会社 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部

Also Published As

Publication number Publication date
JP2014170945A (ja) 2014-09-18

Similar Documents

Publication Publication Date Title
JP5601275B2 (ja) 接合材料、その製造方法、および接合構造の製造方法
EP1760783B1 (en) Semiconductor device
TWI284375B (en) Semiconductor device and manufacturing method for semiconductor device
JP5523680B2 (ja) 接合体、半導体装置および接合体の製造方法
JP2010179336A (ja) 接合体、半導体モジュール、及び接合体の製造方法
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
JP5578326B2 (ja) リード部品及びその製造方法、並びに半導体パッケージ
JP2013176780A (ja) 接合材料、その製造方法、および接合構造の製造方法
JP4959539B2 (ja) 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
JP2005032834A (ja) 半導体チップと基板との接合方法
JP2008221290A (ja) 接合体および接合方法
JP2008080392A (ja) 接合体および接合方法
JP5821991B2 (ja) 半導体モジュール及び接合材料
JP2013146764A (ja) 接続材料及びそれを用いたはんだ付け製品
JP5723225B2 (ja) 接合構造体
JP6477517B2 (ja) 半導体装置の製造方法
JP5533223B2 (ja) 接合材料およびその製造方法、半導体装置およびその製造方法
JP5310309B2 (ja) はんだコートリッド
JP4745878B2 (ja) はんだ皮膜及びそれを用いたはんだ付方法
JP2014184446A (ja) 積層接合材料およびそれを用いて接合した接合体
KR102591963B1 (ko) 금속 접합용 적층 구조체 및 금속 접합 방법
JP2012142320A (ja) 半導体装置の製造方法
JP2007090404A (ja) 接合体、半導体装置及び接合体の製造方法
JP2015160224A (ja) 接合用材料
JP2015160237A (ja) 接合材料及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150921

R150 Certificate of patent or registration of utility model

Ref document number: 5821991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees