JP5533223B2 - 接合材料およびその製造方法、半導体装置およびその製造方法 - Google Patents

接合材料およびその製造方法、半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5533223B2
JP5533223B2 JP2010110187A JP2010110187A JP5533223B2 JP 5533223 B2 JP5533223 B2 JP 5533223B2 JP 2010110187 A JP2010110187 A JP 2010110187A JP 2010110187 A JP2010110187 A JP 2010110187A JP 5533223 B2 JP5533223 B2 JP 5533223B2
Authority
JP
Japan
Prior art keywords
layer
based layer
semiconductor element
bonding
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010110187A
Other languages
English (en)
Other versions
JP2011238838A (ja
Inventor
拓人 山口
正英 岡本
靖 池田
慶平 ▲冬▼
洋光 黒田
一真 黒木
昌平 秦
祐一 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2010110187A priority Critical patent/JP5533223B2/ja
Publication of JP2011238838A publication Critical patent/JP2011238838A/ja
Application granted granted Critical
Publication of JP5533223B2 publication Critical patent/JP5533223B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は接合材料およびその製造方法に関し、さらに該接合材料を用いた半導体装置、特に、パワー半導体装置、パワーモジュール等における内部接合構造、および、これらの半導体装置の製造方法に関する。
環境への意識が高まる中、人体への有害性が指摘される鉛の規制が始まっている。欧州では自動車中の鉛使用を制限するELV指令（End-of Life Vehicles directive、廃自動車に関する指令）や電機・電子機器中の鉛使用を禁止するRoHS（Restriction of the use of certain Hazardous Substances in electrical and electronic equipment）指令が施行された。電機・電子機器の部品の電気的接合に使用されているはんだには、従来、鉛が含まれていた。はんだは融点により高温、中温、低温の3種類に分けられるが、中温はんだはSn-Ag-Cu系はんだ、Sn-Cu系はんだ等、低温はんだはSn-Bi系はんだ、Sn-In系はんだ等が既に開発・実用化され、ELV指令、RoHS指令に適合してきた。ところが、高温はんだについては、鉛の含有率が85wt.%以上の高鉛はんだが用いられ、鉛フリーの代替材料が開発されていないため、上記ELV指令、RoHS指令の対象外になっている。しかしながら、高鉛はんだは構成成分として、85wt.%以上の鉛を含有しており、RoHS指令で禁止されているSn-Pb共晶はんだに比べて環境への負荷が大きい。よって、高鉛はんだの代替材料の開発が望まれている。
高耐熱接合の適用例を図１に示す。図１は半導体装置の構造を示す断面図である。図２は、再溶融したはんだによるフラッシュを説明する断面図である。
図１に示すように、半導体装置７は半導体素子１がフレーム2上にはんだ３により接合（ダイボンディング）され、ワイヤ４によりリード５のインナーリードと半導体素子１の電極がワイヤボンディングされた後、封止用レジン６あるいは不活性ガスにより封止されて製造される。
この半導体装置７はSn-Ag-Cu系の中温鉛フリーはんだによりプリント基板にリフローはんだ付けされる。Sn-Ag-Cu系鉛フリーはんだの融点は約220℃と高く、リフロー接合の際に接合（ダイボンディング）部が再溶融しないように、半導体素子１のダイボンディングには、290℃以上の融点を有する高鉛はんだが使用される。
現在、既に開発されているSn-Ag-Cu系はんだ等の中温鉛フリーはんだは融点が約220℃であるため、半導体素子のダイボンディングに使用した場合、半導体装置をプリント基板にリフロー接合する際にはんだが溶融してしまう。接合部周りがレジンでモールドされている場合、内部のはんだが溶融すると、溶融時の体積膨張により、図２に示すように、フラッシュといって封止用レジン６とフレーム２の界面からはんだ３が漏れ出す現象を生ずることがある。あるいは、漏れ出さないまでも、漏れ出そうと作用し、その結果、凝固後にはんだの中に大きなボイド9が形成され不良品となる。代替材料の候補としては、融点の面からAu-Sn、Au-Si、Au-Ge等のAu系はんだ、Zn、Zn-Al等のZn系はんだおよびBi、Bi-Cu、Bi-Ag等のBi系はんだが報告されており、世界中で検討が進められている。
しかしながら、Au系はんだは、構成成分としてAuを80wt.%以上含有しており、コスト面で汎用性に難があり、また硬くて脆いハードソルダーである。Bi系はんだは、熱伝導率が約9W/m・Kと現行の高温はんだより低く、高放熱性が要求されるパワー半導体装置およびパワーモジュール等への適用は難しいと推定できる。またこのはんだも硬くて脆い。また、ZnおよびZn-Al等のZn系はんだは約100W/m・Kと高い熱伝導率を有するが、濡れにくく（特にZn-Al系はんだ）、はんだが硬く、熱膨張率が大きいため、接合後の冷却時に熱応力によって半導体素子が破壊しやすい等の問題がある。また、純Znは反応性が高く、高温で界面反応が著しく進むため、たとえ良好な接合が得られたとしても、長期の稼動に耐える高耐熱性が得られない。
またZn-Al系はんだの課題である濡れにくいことおよび硬いことを解決する接合材料として、Zn条、Al条、Zn条を順に積層し、圧延法によりクラッドして製作したクラッド材を用いる方法が開示されている。開示内容によれば、表面のZn層により濡れ性（接合性）を確保でき、内層の柔らかいAl層により応力緩衝能を付与し、接合信頼性を確保できるとしている。また、ZnおよびAlの融点はそれぞれ420℃、660℃であり、ZnとAlの拡散により生成するZn-Al共晶（Zn-6Al）の融点も382℃であるため、接合材は高融点であり、高耐熱性を有する。
特許3850135号 特許3945915号 特開2008-126272号公報 特開2001-127076号
特許文献１および２に記載のZn-Al系はんだの場合、Alが成分であるために、接合の前の段階で既にはんだ表面のAlが酸化しており接合を阻害するため、機械的に酸化物膜を破らなければ十分な濡れが得られない。その場合には、もし接合できたとしても、ごく局所的にしか接合せず、非常に低い接合強度しか得られず、実用には耐えない。
特許文献３に記載のZn条、Al条、Zn条を順に積層し、圧延法によりクラッドしてクラッド材を用いた接合に関して、融点が382℃の接合材料であるため、室温までの冷却時に発生する熱応力が比較的大きい。そのため、比較的大型の半導体素子を実装し、接合時点からの冷却で発生する熱応力が大きくなる場合や、半導体素子側面の凹凸が大きいなどの、比較的脆い半導体素子を実装する場合や接合構造によっては、半導体素子が割れる懸念があった。
特許文献４に記載のZn-Al系はんだの場合、Zn-Al系はんだにGeを添加することで、融点を下げている。しかし、特許文献１および２と同様に、表面に露出しているAlの酸化膜が接合を阻害し、殆ど濡れ広がらず、接合もできない。
本発明の課題は、接合信頼性を向上させた接合材料およびその接合を用いた半導体装置とそれらの製造方法を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
（１）本発明は、Ａｌを主成分として含有した金属からなるＡｌ系層を中央層とし、第１のＸ系層および第２のＸ系層によって前記Ａｌ系層を挟持し、さらにＺｎを主成分として含有した金属からなる第１のＺｎ系層および第２のＺｎ系層によって前記第１のＸ系層および前記第２のＸ系層を挟持した層構造を有するクラッド材であり、前記第１のＸ系層および前記第２のＸ系層は、Ｇｅ、Ｍｇ、Ｉｎ、Ｓｎ、Ａｇ、Ａｕ、Ｇａのいずれかを主成分として含有した金属からなる層であり、前記第1のＸ系層および前記第２のＸ系層の厚さは０．５μｍ以上、５０μｍ以下であり、前記層構造の層厚は２０μｍ以上、３００μｍ以下である接合材料を提供するものである。
（２）また、本発明は、Ａｌを主成分として含有した金属からなるＡｌ系層を中央層とし、第１のＸ系層および第２のＸ系層によって前記Ａｌ系層を挟持し、さらにＺｎを主成分して含有した金属からなる第１のＺｎ系層および第２のＺｎ系層によって前記第１のＸ系層および前記第２のＸ系層を挟持した層構造を有するクラッド材であり、前記第１のＸ系層および前記第２のＸ系層は、Ｇｅ、Ｍｇ、Ｉｎ、Ｓｎ、Ａｇ、Ａｕ、Ｇａのいずれかを主成分として含有した金属からなる層であり、前記第１のＸ系層および前記第２のＸ系層の厚は０．５μｍ以上、５０μｍ以下であり、前記層構造の層厚は２０μｍ以上、３００ミクロン以下である接合材料の製造方法であって、前記Ａｌ系層を前記第1のＸ系層および第2のＸ系層によって挟んでクラッド圧延を行って、積層材を作成する工程と、前記積層材を前記第１のＺｎ系層および前記第2のＺｎ系層によってはさんでクラッド圧延を行って、前記層構造を作成する工程とを含む接合材料の製造方法を提供するものである。
（３）また、本発明は、半導体端子と前記半導体端子を接合するフレームと、一端が外部端子となるリードと、前記リードの他端と前記半導体素子の電極とを接合するワイヤと、前記半導体素子および前記ワイヤを樹脂封止するレジンとを有し、前記半導体素子と前記フレームとの接合部は前記（１）に記載の接合材料を溶融することによって形成され、前記接合部のボイド率が１０ｗｔ％以下である半導体装置を提供するものである。
（４）また、本発明は、半導体素子と前記半導体端子とを接合するフレームと、一端が外部端子となるリードと、前記リードの他端と前記半導体素子の電極とを接合するワイヤと、前記半導体素子および前記ワイヤを樹脂封止するレジンとを有する半導体装置の製造方法であって、前記半導体素子と前記フレームとを、前記（１）に記載の接合材料を溶融して接合する工程を含む半導体装置の製造方法を提供するものである。
本発明によれば、接合信頼性を向上させた接合材料およびその製造方法を実現することが出来る。また、このような接合材料を用いた、信頼性の高い半導体装置、および、半導体装置の製造方法を実現することが出来る。
半導体装置の構造を示す図である。 図１の半導体装置において、再溶融したはんだによるフラッシュおよびそれによって形成されるボイドを説明する図である。 ボイド率の定義を示す、接合部の平面図である。 本発明を実施するための形態において、第一段のクラッド圧延を説明する図である。 本発明を実施するための形態において、第二段のクラッド圧延を説明する図である。 本発明を実施するための形態における接合材料の断面を示す図である。 表１を示すものであり、図６の接合材料の構成例とその融点を示す表である。 本発明を実施するための形態において、本発明の接合材料（実施例１〜１６）を用いた半導体装置の断面を示す図である。 図８の半導体装置において、本発明の接合材料を使った場合の接合部断面SEM写真である。 表２を示すものであり、Zn-Al-X積層材の濡れ性試験と、半導体素子の接合実験を行い、濡れ性と、ボイド率およびチップ割れの有無を判定した結果と、比較材として、Zn-Al-Ge合金と高鉛はんだについて、同様の検討を示す表である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
本発明を実施するための形態における接合材料の断面を図６に示す。図６において、接合材料は、中央にAl系層101（単にAl層とも略す）、その両面にX系層102（単にX層とも略す。）、さらにその両面にZn系層（単にZn層とも略す）103が存在している層構造を有するクラッド材である。Al系層とは、Alが９０wt.%以上であり、逆に言えば不純物が１０wt.%以下のAlである。また、Zn系層とは、Znが９０wt.%以上であり、逆に言えば不純物が１０wt.%以下のZnである。また、X層は、Ge、Mg、In、Sn、Ag、Au、Gaのいずれか１つを含む層である。すなわち、X層はたとえば、Geが９０wt.%以上、あるいは、Mgが９０wt.%以上、あるいは、Inが９０wt.%以上、あるいは、Snが９０wt.%以上、あるいは、Agが９０wt.%以上、あるいは、Auが９０wt.%以上、あるいは、Gaが９０wt.%以上等の層である。
X層として、Ge、Mg、In、Sn、Ag、Au、Ga系金属を選択している理由は、それぞれの元素が、Zn、Alと混合し、合金化したときに、Zn-Al合金よりも融点が下がるためである。融点が下がることで、半導体素子実装時に発生する熱応力を緩和することが出来る。
図６において、Zn系層におけるZnの含有量、および、X系層におけるXの含有量、Al系層におけるAlの含有量は、それぞれ９０wt.%〜１００wt.%であることが望ましい。Zn、X、Alを９０wt.%以上とする理由は、不純物元素により、溶融温度を上昇させないためである。また、例えば、不純物元素としてMnを含む場合、融点低下効果は僅かしかないにも関わらず、接合層の硬さを硬くする効果があり、逆に、熱応力上昇要因になってしまう。その観点でも、不純物元素は10wt.%以下に抑える必要がある。
この接合材料は、図４に示すように、Al系層101aの両側に２つのX系層102aを重ねてクラッド圧延を行いX/Al/Xからなる層構造を有する積層材を作製後、図５に示すように、Zn系層103a、X/Al/Xからなる層構造を有する積層材105、Zn系層103aを重ねてクラッド圧延を行うことで製造した。クラッド圧延後の積層材料に数回の圧延処理を実施し、所定の厚さの接合材料を製造している。圧延率は例えば、圧延前の各箔の厚さの和をｔ１とし、圧延後の厚さをｔ２とした場合、０．０１≦ｔ２/ｔ１≦０．７である。実施例1〜26ではこの方法によりZn/X/Al/X/Znからなる層構造を有するクラッド材を作製し、これを接合材料とした。
なお、クラッド材の構造については、クラッド材溶融時に十分な液相を生じさせ濡れを向上させる目的からクラッド材の総厚は20μm以上必要である。また、接合部の熱抵抗を下げ、信頼性確保するため、クラッド材の総厚は300μm以下にする必要がある。また、X層内にZnとAlを相互拡散させることでZn-Al共晶温度以下で溶融させるというメカニズムから、X層の厚さが過大の場合、元素拡散に時間を要す。そのため、半導体パッケージに本材料を適用する場合、反応（接合）時間を短くする観点から、X層の厚さは50μm以下にすることが望ましい。一方、X層が薄すぎても、融点低下効果が薄れるため、X層の厚さは0.5μm以上確保することが望ましい。
このようにして作製したZn/X/Al/X/Znからなる層構造を有するクラッド材を用いて、半導体装置の内部のダイボンディングを行った。具体的には、半導体素子と前記半導体素子を接合するフレームと、一端が外部端子となるリードと、前記リードの他端と前記半導体素子の電極とを接合するワイヤと、前記半導体素子および前記ワイヤを樹脂封止するレジンとを有する半導体装置において、前記半導体素子と前記フレームとの接合材料に前記のZn/X/Al/X/Znからなる層構造を有するクラッド材を用いた。
接合条件は、Zn層とX層とAl層の共晶融解反応が十分に起こり、接合界面全体が十分に接合されるように、接合温度385℃以上、接合時間2min以上、荷重0.1kPa以上とした。このように接合を実施した場合、接合構造は、半導体素子/接合材料/フレームとなる。
本接合においては、Xの元素の種類、Zn層、Al層、X層の層構成比に応じて、接合材料の融点をZn-Al-X共晶温度からZn-Alの融点382℃の範囲で制御することが可能となる。融点を適切に設定することで、接合材料が凝固してから、室温まで冷却されるときに発生する熱応力を軽減することができ、半導体素子が熱応力で割れる現象を抑制することが出来る。また、酸化物が安定なAlは、接合材料全体が溶融するまで、表面に露出しないために、Alの酸化を抑制でき、濡れ性・接合性を確保できる。
元素Xの特徴について述べる。XがGeである場合、Zn/X/Al/X/Znからなる層構造を有するクラッド材が溶融した後は、Zn-Al-Ge合金となる。Zn-Al-Ge合金は脆い金属間化合物を生成しない合金である。そのため、半導体素子を接合した場合に、接合層が柔らかく、高い信頼性を確保できる特徴を有する。XがMgである場合、Geよりもコストが安く、且つ、Zn-Al-Mg合金の融点をGeの場合よりもさらに２０℃下げることができ、チップ割れのマージンを拡大できる。XがInである場合、低融点の元素であるため、Zn-Al-In合金の融点を大幅に低下させることができ、チップ割れのマージンを拡大できる。XがSnである場合、Inよりも安い材料で、融点を大幅に低下させることができる。XがAuである場合、Auは酸化しないため、Zn-Al-Au合金の濡れ性が向上し、接合性が改善できる。XがAgである場合も、酸化しないため、Auよりも低コストで濡れ性を改善できる。
以下に示す実施例で用いたクラッド材は、前述したクラッド圧延法により作製した。作製したクラッド材の構成例およびそのときの融点（液相線温度、凝固開始温度）を図７（表１）に示す。図７（表１）に示すように、Xの種類、総厚、各層の構成比を変化させることで、融点を制御でき、接合温度の低温化が可能となった。各層の比率が同じであれば、総厚が変わっても、融点は変化しない。
実施例1〜26は図７（表１）におけるクラッド材No.1〜26について、濡れ性試験、接合可否を検討したものである。その結果を図１０（表２）に示す。濡れ性試験については、各クラッド材をCu/Ni/Au基板上に設置し、加熱温度385℃、保持時間3minに固定し、濡れ広がり挙動を調べたものである。基板上に溶融金属が濡れ広がった場合を○、濡れ広がらなかった場合を×とした。濡れ広がることが接合材としての必要条件である。接合可否については、各クラッド材を用いて、図８に示すように半導体装置11のダイボンディングを行い、評価した。この半導体装置11は、半導体素子1と、この半導体素子1を接合するフレーム2と、一端が外部端子となるリード5と、このリード5の他端と半導体素子1の電極とを接合するワイヤ4と、半導体素子1およびワイヤ4を樹脂封止する封止用レジン6とを有し、半導体素子1とフレーム2は接合材料10（Zn/X/Al/X/Znからなる層構造を有するクラッド材）で接合されて構成される。
この半導体装置11の製造においては、NiあるはNi/AgあるいはNi/Auめっきを施したフレーム2上に接合材料10（Zn/X/Al/X/Znからなる層構造を有するクラッド材）を供給し、大きさ5mm角、10mm角の半導体素子1を積層した後、N2雰囲気中で接合温度385℃、保持時間2min、荷重0.1kPaとしてダイボンディングを行った。一例として、Zn/Ge/Al/Ge/Znからなる層構造を有するクラッド材を用いて接合した際の接合部の断面を図９に示す。図９は本発明による接合部の断面の電子顕微鏡写真である。図９において、フレームはNiめっきしたCuで形成され、接合材料であるZn-Al-Ge合金層を介して、半導体素子であるSi素子と接合されている。
接合後、半導体素子1とリード5間をワイヤ4でワイヤボンディングし、180℃で封止用レジン6により封止を行った。製造した半導体装置11について、超音波探傷により接合部のボイド率を測定した。ボイド率は、図３に示すように、接合部であるはんだ３の平面方向において、ボイド８の全面積をはんだ３の平面方向の接合した部分の面積で割ったものである。接合可否は、半導体装置が一定の信頼性を得られる一般的な基準である、接合層のボイド率が10wt.%以下となり、且つ、チップに割れがないものを○とし、それ以外を×とした。図１０に示す表２において、比較例１は、接合性がチップサイズ１０ｍｍの場合に△になっている。これは、チップサイズが１０ｍｍの場合は、接合材料によっては、チップ割れが生ずる場合もあったということである。したがって、この場合は、チップ割れ回避のマージンが大きくないと考えられる。そこで、比較例１は総合評価が△となっている。
濡れ性試験の結果、クラッド材No.1〜26はいずれも濡れ広がり、判定は○となった。Alが接合時まで酸化しない状態に保たれるため、濡れ性が高かったと考えられる。また、接合可否の検討結果についても、クラッド材No.1〜26はボイド率が10wt.%以下となり、また、チップの割れも存在せず、判定○となった。接合材料の融点が低下したため、熱応力が小さく、チップへの負荷が減ったためと考えられる。
一方、比較例1〜8は、Zn/Al/Znクラッド材、および、クラッド化していないZn-Al-X系合金はんだによりぬれ性試験、および接合可否について検討したものである。Zn/Al/Znクラッド材は、濡れ性は良好であった。また、5mm角チップを接合したところ、チップ割れを生じず、接合することができた。半導体素子のサイズが10mm角の場合においても、基本的にチップ割れを生じず接合することができた。ただし、チップ厚やフレーム厚が一般的なサイズから逸脱する場合、チップにかかる応力が大きくなり、チップ割れが見られる場合があった。通常のパワー半導体パッケージにおいては問題とならないが、評価は△とした。融点が３８２℃であるため、熱応力が大きく、割れる場合があったと考えられる。
以上のことから、半導体素子のサイズが大きい場合など、半導体素子にかかる応力が大きくなる実装構造においても、本発明の5層クラッド材は有効に適用できる。一方、クラッド化していないZn-Al-X系合金はんだについては、融点は各組成に応じて、380℃以下である。しかし、濡れ性試験を実施したところ、全く濡れ広がらなかった。これは、はんだ表面に強固なAl酸化物が生成しているためである。接合実験を実施したが、ボイド率は90wt.%を超え、殆ど接合されなかった。酸化物の影響が大きかったためである。つまり、Zn、Alに適切な第３元素を添加することで、融点は下がるが、Alの酸化を回避しない限り、接合には適用できないと考えられる。
以上により、実施例1〜26によれば、本実施の形態における接合材料10を半導体装置11のダイボンディングに用いることにより、融点を382℃以下に下げることができ、チップサイズ等の実装構造に左右されず、チップ割れを抑止できる。また、該接合材料により、Alを酸化させずに接合することが可能となるため、ボイドの少ない接合を実現できる。
このように、本発明によれば、Zn/X/Al/X/Zn積層構造（X=Ge、Mg、In、Sn、Ag、Au、Ga）とすることにより、Zn-Alはんだの融点を下げることが出来る。融点の低下量はAl層、Zn層、X層の割合を変化させることで制御でき、Zn-Al-X系合金の共晶組成の割合に設定することで、共晶温度まで下げることができる。ZnとAlとXは初期状態で互いに接していない。しかし、加熱することで、X系層内にZnとAlが相互拡散する。その結果、三種類の元素が交わり、三元共晶温度で溶けるため、低温で接合が可能となる。これにより、該クラッド材を接合材として大型の半導体素子を接合した場合、室温までの冷却時に半導体素子が割れるのを防ぐことができる。
同時に、Al層を中央層とした5層積層構造とすることで、Alが外気に触れず、酸化しないため、濡れ性が劣化せず、接合材として用いることが可能となる。この結果、該クラッド材を接合材として用いた場合、半導体装置の接合部のボイド率を低減でき、半導体装置の信頼性を向上することが可能となる。
熱サイクルによる接合部の劣化はボイドの周辺から亀裂が伝播し、進行する。したがって、ボイド率を低下させることによって、接合部の破壊の進行を低減することが出来、長期の信頼性を確保することが出来る。
また、本発明によれば、Alを中央層として、X層と、Zn層が対称に積層されている。本接合材料は、異種金属の積層材を加熱することではんだ材として利用できる材料である。そのため、構造が非対称の場合、各金属の熱膨張率の違いにより、加熱時に箔が反り返る現象が起こる。その場合、接合材料の上に半導体素子を設置し、加熱すると、半導体素子の位置ずれが発生し、接合ができない問題がある。本構造においては、熱膨張率の違いは、上下で相殺されるため、そりが発生せず、接合を達成できる。
以上、本発明者によってなされた発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
すなわち、上記説明では、本発明の適用について、半導体装置のダイボンディングを例に挙げて説明したが、ダイボンディングされる半導体装置であれば、多様な半導体装置に適用できる。これらには、例えば、オルタネータ用ダイオード、IGBTモジュール、RFモジュール等のフロントエンドモジュール、自動車用パワーモジュール、リチウムイオン電池の保護回路用MOSFET等が挙げられる。
1・・・半導体素子、2・・・フレーム、3・・・はんだ、4・・・ワイヤ、5・・・リード、6・・・封止用レジン、7・・・半導体装置、8・・・ボイド、9・・・ボイド、10・・・接合材料、11・・・半導体装置、101・・・Al系層、102・・・X系層、103・・・Z系合金層、104・・・ローラー、105・・・積層材。

Claims (10)

  1. Alを主成分として含有した金属からなるAl系層を中央層とし、第１のX系層および第２のＸ系層によって前記Al系層を挟持し、さらにZnを主成分として含有した金属からなる第１のZn系層および第２のZn系層によって前記第１のX系層および第２のX系層を挟持した層構造を有するクラッド材であり、前記第１のＸ系層および前記第２のＸ系層は、Ge、Mg、In、Sn、Ag、Au、Gaのいずれかを主成分Xとして含有した金属からなる層であり、
    前記Zn系層におけるZnの含有率、前記X系層におけるXの含有率、前記Al系層におけるAlの含有率は、それぞれ９０ｗｔ.％乃至１００ｗｔ.％であり、
    前記第１のX系層および前記第２のX系層の厚さは0.5μm以上、50μm以下であり、前記層構造の総厚は20μm以上、300μm以下であることを特徴とする接合材料。
  2. 請求項１に記載のX系層は、Geを含むことを特徴とする接合材料。
  3. 請求項１に記載のX系層は、Mgを含むことを特徴とする接合材料。
  4. 請求項１に記載のX系層は、Inを含むことを特徴とする接合材料。
  5. 請求項１に記載のX系層は、Snを含むことを特徴とする接合材料。
  6. 請求項１に記載のX系層は、Agを含むことを特徴とする接合材料。
  7. 請求項１に記載のX系層は、Auを含むことを特徴とする接合材料。
  8. Alを主成分として含有した金属からなるAl系層を中央層とし、第１のX系層および第２のＸ系層によって前記Al系層を挟持し、さらにZnを主成分として含有した金属からなる第１のZn系層および第２のZn系層によって前記第１のX系層および第２のX系層を挟持した層構造を有するクラッド材であり、前記第１のＸ系層および前記第２のＸ系層は、Ge、Mg、In、Sn、Ag、Au、Gaのいずれかを主成分Xとして含有した金属からなる層であり、前記Zn系層におけるZnの含有率、前記X系層におけるXの含有率、前記Al系層におけるAlの含有率は、それぞれ９０ｗｔ.％乃至１００ｗｔ.％であり、前記第１のX系層および前記第２のX系層の厚さは0.5μm以上、50μm以下であり、前記層構造の総厚は20μm以上、300μm以下である接合材料の製造方法であって、
    前記Ａｌ系層を前記第１のX系層および第２のＸ系層によって挟んでクラッド圧延を行って、積層材を製作する工程と、前記積層材を前記第１のZn系層および第２のZn系層によって挟んでクラッド圧延を行って、前記層構造を製作する工程と含むことを特徴とする接合材料の製造方法。
  9. 半導体素子と、前記半導体素子を接合するフレームと、一端が外部端子となるリードと、前記リードの他端と前記半導体素子の電極とを接合するワイヤと、前記半導体素子および前記ワイヤを樹脂封止するレジンとを有し、
    前記半導体素子と前記フレームとの接合部は、請求項１乃至７のいずれか１項に記載の接合材料を溶融することによって形成され、
    前記接合部のボイド率が10wt.%以下であることを特徴とする半導体装置。
  10. 半導体素子と、前記半導体素子を接合するフレームと、一端が外部端子となるリードと、前記リードの他端と前記半導体素子の電極とを接合するワイヤと、前記半導体素子および前記ワイヤを樹脂封止するレジンとを有する半導体装置の製造方法であって、
    前記半導体素子と前記フレームとを、請求項１乃至７のいずれか１項に記載の接合材料を溶融して接合する工程を含むことを特徴とする半導体装置の製造方法。
JP2010110187A 2010-05-12 2010-05-12 接合材料およびその製造方法、半導体装置およびその製造方法 Expired - Fee Related JP5533223B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010110187A JP5533223B2 (ja) 2010-05-12 2010-05-12 接合材料およびその製造方法、半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010110187A JP5533223B2 (ja) 2010-05-12 2010-05-12 接合材料およびその製造方法、半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011238838A JP2011238838A (ja) 2011-11-24
JP5533223B2 true JP5533223B2 (ja) 2014-06-25

Family

ID=45326472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010110187A Expired - Fee Related JP5533223B2 (ja) 2010-05-12 2010-05-12 接合材料およびその製造方法、半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5533223B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2992553A4 (en) 2013-05-03 2017-03-08 Honeywell International Inc. Lead frame construct for lead-free solder connections
JP2017509489A (ja) 2014-02-20 2017-04-06 ハネウェル・インターナショナル・インコーポレーテッド 鉛フリーはんだ組成物

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073908A (ja) * 2008-09-19 2010-04-02 Hitachi Ltd 半導体装置およびその製造方法
JP5152125B2 (ja) * 2009-08-12 2013-02-27 株式会社日立製作所 接続材料、接続材料の製造方法、および半導体装置
JP2011056222A (ja) * 2009-09-09 2011-03-24 Izumi Shoji:Kk 洋式トイレ便座

Also Published As

Publication number Publication date
JP2011238838A (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
JP5601275B2 (ja) 接合材料、その製造方法、および接合構造の製造方法
JP4390799B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
KR101722893B1 (ko) Ｃｕ/세라믹스 접합체, Ｃｕ/세라믹스 접합체의 제조 방법, 및 파워 모듈용 기판
JP6111764B2 (ja) パワーモジュール用基板の製造方法
JP5725060B2 (ja) 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
WO2014148425A1 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
JP2006108604A (ja) 半導体装置およびその製造方法
JP5725061B2 (ja) パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
JP2013176780A (ja) 接合材料、その製造方法、および接合構造の製造方法
JP5533223B2 (ja) 接合材料およびその製造方法、半導体装置およびその製造方法
JP2009285732A (ja) 接続材料、接続材料の製造方法、および半導体装置
KR20180104659A (ko) 접합체, 파워 모듈용 기판, 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP5738523B2 (ja) 接続材料、接続方法及び半導体装置の製造方法
JP2013146764A (ja) 接続材料及びそれを用いたはんだ付け製品
WO2011030517A1 (ja) 接続材料、半導体装置及びその製造方法
KR102524698B1 (ko) 접합체, 파워 모듈용 기판, 파워 모듈, 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP5723523B2 (ja) 接続材料、接続材料の製造方法、半導体装置、半導体装置の製造方法、パワーモジュール
JP5251849B2 (ja) 接続材料および半導体装置の製造方法
JP5821991B2 (ja) 半導体モジュール及び接合材料
JP2014184446A (ja) 積層接合材料およびそれを用いて接合した接合体
JP6299442B2 (ja) パワーモジュール
JP6078577B2 (ja) 接続材料、接続方法、半導体装置及び半導体装置の製造方法
JP5604995B2 (ja) 半導体装置の製造方法
JP2007222939A (ja) ロウ材シートおよびその製造方法ならびに電子部品用パッケージ
JP2011189399A (ja) 接続材料の製造方法、接続材料及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5533223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

LAPS Cancellation because of no payment of annual fees